專利名稱：半導體裝置的對準鍵的形成方法
技術領域：
本發(fā)明涉及一種半導體裝置的對準4建(alignment key)的形成 方法，更具體地，涉及這樣一種半導體裝置的對準鍵的形成方法， 該方法適于形成用于在半導體裝置的制造工藝中對具體圖樣的疊 層觀'J量(overlay measurement)的對準鍵。
背景技術：
半導體裝置中的對準鍵是一種形成的圖樣，通常用來檢查先前 形成的第一圖樣和后來形成的第二圖樣是否準確地形成于特定的 位置，并也正確對準排列在晶片上和/或上方的特定位置處的掩模圖 才羊(mask pattern )。對準4建通常形成在劃線上和/或上方，該劃線將 晶片(wafer)分隔成多個模(dies )。這意味著，對準鍵的數(shù)量可與 掩模(mask)的數(shù)量一樣多，該掩模對于圖樣化形成在半導體襯底 上和/或上方的薄膜是必要的，并且對于圖樣化形成在每個薄膜層上 的劃線上和/或上方的薄膜也是必要的。
實現(xiàn)半導體裝置高度集成的要求已經(jīng)導致多線(multi-line)裝 置的使用。為了實現(xiàn)這種多線裝置，必須對金屬線和金屬材料之間的絕纟彖材^"進4亍拋光。在沉積絕鄉(xiāng)彖材并+和金屬材^)"之后，可以通過重復實施化學機械拋光(CMP)工藝來實現(xiàn)該多線裝置。實例圖1A到1D示出了一種制造半導體裝置的方法，該方法 包括在半導體襯底100上和/或上方形成由氧化物膜組成的金屬間 介電層102。然后在金屬間介電層102上和/或上方形成光刻膠圖樣 104。在形成^f立于下部和上部金屬線間的金屬間介電層的同時，可 形成金屬間介電層102。在形成用于形成4妄觸孔的光刻月交圖樣的同 時，可形成光刻膠圖樣104。如實例圖1B中所示，可沿著光刻膠圖樣104蝕刻金屬間介電 層102以形成孔A,以用于在一個區(qū)i或內形成對準4建，在該區(qū)域內 將形成半導體襯底100的劃線上的對準鍵。然后，通過一系列的灰 4匕處理除去光刻月交圖沖羊104。在形成用于形成4妄觸對全(contact plug ) 的4妄觸3L的同時，可形成用于形成只十準4建的3L A。如實例圖1C中所示，然后可將金屬層106薄薄地沉積在包括 用于形成對準一睫的孔A的半導體襯底100的整個表面上和/或上方。 可通過物理氣相沉積工藝等來沉積金屬材沖+如鴒(W)以形成金屬 層106。在用金屬材料對接觸孔進行間隙填充的同時，可沉積金屬 層106。如實例圖1D中所示，然后可在形成的金屬層上和/或上方的半 導體襯底100的最上層表面上和/或上方實施使用了 CMP的拋光工 藝，從而形成具有梯級(step)的對準鍵106a。在對間隙填充到接 觸孔中的金屬材料的上表面進行拋光的時候，可實施形成對準鍵 106a的工藝。這樣形成的用來測量半導體裝置的疊層的對準4建必須 具有最小的深度和梯級，以便在光刻工藝中可檢測到該對準鍵。可 是，如果對準4建形成于圖1A到1D所示的金屬線形成過程中，由 于在拋光工藝之后對金屬間介電層和金屬材料的選4奪性蝕刻在對準鍵形成區(qū)域中產(chǎn)生凹陷現(xiàn)象，導致更低的梯級。這樣很難檢測到 用于特定圖樣的疊層測量的對準鍵信號值。因此，在檢查是否形成 準確的圖樣時產(chǎn)生問題。發(fā)明內容實施例涉及一種半導體裝置的對準鍵的形成方法，其中通過使 用形成的具有期望梯級的對準4建，可以容易地實施疊層測量，即使 在覆蓋層沉積于金屬間介電層上和/或上方然后被拋光之后。實施例涉及 一 種方法，該方法可包4舌以下步驟中的至少 一 個在半導體襯底上和/或上方順序沉積金屬間介電層和覆蓋層；然后通過對半導體襯底的對準鍵形成區(qū)域內的金屬間介電層和覆蓋層進4亍圖樣化以形成用于形成對準4建的孔；然后在包括用于形成所述對 準4建的孔的半導體襯底上和/或上方沉積金屬層；然后通過拋光半導 體襯底的最上層表面形成所述對準鍵，在該半導體襯底的最上層表 面上沉積金屬層以暴露覆蓋層。實施例涉及一種方法，該方法可包4舌以下步驟中的至少 一個 在半導體襯底的劃線上形成金屬間介電層；然后在金屬間介電層上形成覆蓋層；然后在金屬間介電層和覆蓋層上實施圖樣化工藝以形 成對準鍵孔；然后在覆蓋層上和對準鍵孔中形成金屬層；然后在形 成于覆蓋層上的金屬層的最上層表面的部分上實施第一次拋光工 藝以暴露覆蓋層，并從而在對準4建孔中形成對準4定；然后在暴露的 覆蓋層和對準4定暴露的最上層表面上實施第二次拋光工藝。實施例涉及一種裝置，該裝置可包括以下至少一個形成于半 導體襯底的劃線上的金屬間介電層；形成于金屬間介電層上的覆蓋 層；形成于金屬間介電層和覆蓋層中的對準鍵孔。


實例圖1A到1D示出了制造半導體裝置的方法。實例圖2A到2D示出了根據(jù)實施例的對準鍵的形成方法。實例圖3示出了4艮據(jù)實施例進4亍拋光處理后的4曼蝕量(the amount of erosion )的圖。圖4示出了根據(jù)實施例對準鍵的光學圖像的示意圖，該對準鍵 是根據(jù)在進行拋光處理后的疊層測量時形成的覆蓋層的厚度制成 的。實例圖5示出了根據(jù)實施例在形成對準鍵后的光刻工藝中對準 鍵的檢測信號的示意圖。實例圖6示出了根據(jù)實施例根據(jù)覆蓋層厚度的疊層3-5值的示 意圖。實例圖7示出了根據(jù)實施例的當實施多個逐批(lot-to-lot)工 藝形成時根據(jù)覆蓋層厚度的疊層3-S值減少的示意圖。
具體實施方式
根據(jù)實施例，可在半導體襯底的劃線上和/或上方沉積金屬間介 電層和覆蓋層。該金屬間介電層和覆蓋層可被圖樣化以形成用于形 成對準4建的孔。然后，可在包括用于形成對準一建的孔的半導體襯底 上和/或上方沉積薄的金屬層。然后拋光該金屬層的最上層表面，乂人 而形成具有梯級的對準4建。如實例圖2A所示，可使用i者如賊射法(sputtering )的PVD工 藝以在半導體4于底200上和/或上方4安順序沉3只金屬間介電層202 和覆蓋層204。在形成下部和上部金屬線間的金屬間介電層和覆蓋 層的同時，可形成金屬間介電層202和覆蓋層204。 4吏用氧化物膜 如四乙基原石圭酸鹽(tetra ethyl ortho silicate ) ( TEOS ),硼石粦石圭酸鹽 3皮璃(boron phosphorus silicate glass ) ( BPSG ),無雜質石圭酸鹽3皮璃 (undoped silicate glass ) ( USG )和氣捧雜的石圭酸鹽3皮璃 (fluorine-doped silicate glass ) ( FSG )中的至少一種，可4奪金屬間 介電層202沉積到大約在4500到5500埃之間的厚度。使用硅膜諸 如SiH4可將覆蓋層204沉積到大約在2000到2500埃之間的厚度。如實例圖2B所示，然后可沿著指定的光刻膠圖樣來蝕刻金屬 間介電層202和覆蓋層204,從而在半導體襯底200的劃線上和/或 上方的對準鍵區(qū)域內形成用于形成對準鍵的孔B 。然后通過一 系列 的灰化處理來除去所述的光刻膠圖樣。在形成用于形成接觸栓的接 觸孔的同時，可形成用于形成對準4定的孔B。如實例圖2C所示，然后可在包括用于形成對準4建的孔B的半 導體襯底200的整個表面上和/或上方薄薄地沉積金屬層206。金屬 層206可由不透明的材料組成，并使用鴒(W)或銅(Cu)來沉積。 可通過諸如濺射法的PVD工藝來形成金屬層206。在用第二金屬層 對^接觸孔進行間隙填充的同時，可沉積金屬層206。如實例圖2D所示，金屬層206沉積在半導體襯底200最上層 表面上和/或上方，在該半導體襯底200的最上層表面進行使用了 CMP的拋光處理，從而形成具有梯級的對準4建206a。在拋光間隙 Jt真充的4妄觸孔的最上層表面的同時，可實施拋光處理。所述拋光處 理可包括拋光金屬層206以暴露覆蓋層204的過程，和然后使用<奮 補泥漿(touch-up slurry)來拋光暴露的覆蓋層204和對準鍵206a 的最上層表面的過程。因此，可通過在半導體襯底200的劃線上和/或上方沉積金屬間介電層202和覆蓋層204,然后形成用于形成對 準4建206a的孔，然后在孔B內和覆蓋層204上方沉積金屬層206， 然后在半導體4于底200最上層表面上和/或上方形成金屬層206，并 在該半導體襯底200最上層表面上進行拋光處理以形成具有期望梯 級的對準鍵206a。如實例圖3所示，圖中示出了對金屬層實施拋光處理時的對準 鍵的侵蝕量，該拋光處理是在形成金屬間介電層、覆蓋層、用于形 成對準鍵的孔以及該孔中的金屬層的步驟后實施的。圖中還示出了 使用修補泥漿在金屬層和暴露的覆蓋層上實施拋光處理時的對準 鍵的侵蝕量。可以看出，隨著由SiH4組成的覆蓋層的厚度的增加， 侵蝕量降低。同樣可以看出，當覆蓋層具有2000?；蚋竦暮穸?時，侵蝕量達到飽和。如實例圖4所示，隨著覆蓋層厚度的增加，可解決脫色 (discolor)問題。同樣可以看出，當覆蓋層具有1000或1500埃的 厚度時，對準鍵的光學圖像可能出現(xiàn)脫色(discoloration)問題(即 在疊層罩(overlay box)附近發(fā)生凹陷現(xiàn)象)。然而，當覆蓋層具有 2000或2500埃的厚度時，對準鍵的光學圖像不會有脫色問題。如實例圖5所示，檢測對準鍵的過程可包括利用圖像來檢測對 準鍵的位置，該圖像是利用從囟素燈發(fā)出的具有寬波段(如，530nm 到800nm )的光源，通過CCD捕捉到的。用電壓來表示投射到CCD 上的光源量，然后基于該具有最小和最大△值的電壓值來4企測對準 鍵。可見由SiH4組成的覆蓋層的厚度為1000埃，1500埃，2000 埃和2500埃時沖企測信號的波形和電壓<直。可見，當由SiH4組成的 覆蓋層的厚度按順序增加到1000埃，1500埃，2000埃和2500埃 時，從對準鍵的檢測信號(電壓值AV)為2000埃開始，檢測信號 變得清晰，較大地提高了對檢測信號的檢測。當覆蓋層的厚度為 1000埃當檢測信號的深度被設為0.1V或更大的電壓值時，使用用于測量對準鍵的檢測信號的裝置，檢測信號的深度(電壓值AV) 可在約為0.04V處被測量。當覆蓋層的厚度為1500埃時，檢測信 號的深度(電壓值AV)可在約為0.20V處測量。當覆蓋層的厚度 為2000埃時，；險測信號的深度(電壓值AV )可在約為0.45V處一皮 測量。當覆蓋層的厚度為2500埃時，檢測信號的深度(電壓值AV) 在約為0.46V處測量。這些對準鍵圖樣(本實施例中，三個圖樣) 的4企測信號的4侖廓可^皮清晰識別。這意p未著，當覆蓋層的厚度為 2000?；蚋駮r，對準鍵的檢測信號的輪廓變得清晰，使得能更準 確的進4于疊層測量。如實例圖6所示，圖中示出了當由SiH4組成的覆蓋層的厚度為 1000埃、1500埃、2000埃和2500埃時，疊層4青度(accuracy )和 再現(xiàn)度(reappearance )的3-5 ( cj )值(即3 x標準方差4直)。當由 SiH4組成的覆蓋層的厚度為1000埃時出現(xiàn)的四個點是指(refer to) 半導體晶片，由于在一個半導體晶片上出現(xiàn)對準誤差，則在該半導 體晶片上不能實施進一步的工藝?？梢钥闯觯斢蒘iH4組成的覆 蓋層的厚度為2000?；?500埃時，疊層偏差(deviation of an overlay)集中在20nm到40nm的范圍內。因此，在拋光工藝中， 覆蓋層減少了出現(xiàn)在金屬間介電層上的凹陷(dishing)現(xiàn)象，以便 準確地形成具有梯級的對準鍵。從而，可以改善對準4建圖樣的輪廓 并測量出精確的疊層。如實例圖7所示，#4居實施例，當實施多個逐批工藝時，疊層 的3-S值才艮據(jù)覆蓋層的厚度而減小?？梢钥闯?，從覆蓋層的厚度為 2000埃時起，不但每批(each lot)的疊層數(shù)據(jù)偏差，而且疊層最小 值和最大值的范圍都被減小到20nm或更小，每個所述的疊層數(shù)據(jù) 偏差和疊層最小值和最大值的范圍是在每個逐批基準(basis)上測 量的。同樣可以看出，隨著覆蓋層厚度的增加，每個在逐批基準上 的半導體晶片的最小值和最大值以一定的線性比例減小。根據(jù)實施例，可在半導體襯底上和/或上方按順序沉積金屬間介 電層和覆蓋層，然后在對準鍵區(qū)域內對所述金屬間介電層和覆蓋層 進4亍圖才羊化，乂人而形成用于形成對準4建的孔，然后在包括用于形成對準4建的孔的半導體^H"底上和/或上方沉積金屬層，然后拋光所沉積 的金屬層的最上層表面，從而形成具有梯級(st印)的對準鍵。這 不像一種方法，該方法要求只對金屬間介電層進行圖樣化以形成用 于形成對準鍵的孔，然后在包括孔的半導體襯底上沉積金屬層，然 后在所沉積的金屬層上進4于拋光處理，以形成具有梯級的對準4建。 因此，可防止在4吏用覆蓋層進4亍拋光時產(chǎn)生的凹陷現(xiàn)象，而且可形 成具有期望梯級的對準鍵。此外，使用具有期望梯級的對準鍵可防 止疊層測量時出現(xiàn)的對準鍵圖樣脫色問題，而且可以更清晰地檢測 到對準鍵的檢測信號。因此，可以容易地實施疊層測量并提高半導 體裝置的產(chǎn)量。盡管本文中描述了多個實施例，^f旦是應該理解，本領i或4支術人 員可以想到多種其他修改和實施例，它們都將落入本公開內容的原 則的精神和范圍內。更具體地，在本7>開內容、附圖、以及所附卄又 利要求的范圍內，可以在主題組合排列的組成部分和/或排列方式方 面進^f于各種改變和〗'f飾。除了組成部分和/或排列方面的改變和〗多飾 以外，替換方案的使用對本領域4支術人員來il也是顯而易見。
權利要求
1.一種方法，包括按順序在半導體襯底上方形成金屬間介電層和覆蓋層；然后通過在半導體襯底的對準鍵區(qū)域對所述金屬間介電層和所述覆蓋層進行圖樣化以形成對準鍵孔；然后在所述半導體襯底上方和所述對準鍵孔內形成金屬層；然后通過在所述金屬層的最上層表面上進行拋光處理以暴露所述覆蓋層，從而形成對準鍵。
2. 根據(jù)權利要求1所述的方法，其中按順序形成所述金屬間介電 層和所述覆蓋層，包括按順序在所述半導體襯底上沉積氧化物膜作為所述金屬 間介電層以及在所述金屬間介電層上沉積硅膜作為所述覆蓋 層。
3. 根據(jù)權利要求2所述的方法，其中所述氧化物膜包括四乙基原 硅酸鹽、硼磷硅酸鹽玻璃、無雜質硅酸鹽玻璃和氟摻雜的硅酸 鹽玻璃中的至少一種。
4. 根據(jù)權利要求3所述的方法，其中所述金屬間介電層沉積大約 4500埃到5500埃之間的厚度。
5. 根據(jù)權利要求2所述的方法，其中所述硅膜包括SiH4。
6. 才艮據(jù)4又利要求5所述的方法，其中所述覆蓋層沉積大約2000 埃到2500埃之間的厚度。
7. 根據(jù)權利要求1所述的方法，其中沉積所述金屬層包括在所述半導體^I"底上方和乂于準4建孑L內;冗積鴒和4同中的至 少一種。
8. 根據(jù)權利要求1所述的方法，進一步包括在形成所述對準鍵 后，在所述覆蓋層的暴露部分和所述對準鍵的最上層表面上進 4亍第二次拋光處理。
9. 根據(jù)權利要求8所述的方法，其中使用修補泥漿進行所述第二 次拋光處J里。
10. —種裝置，包括形成于半導體襯底的劃線上的金屬間介電層； 形成于所述金屬間介電層上的覆蓋層；形成于所述金屬間介電層和所述覆蓋層內的對準鍵孔。
11. 根據(jù)權利要求10所述的裝置，其中所述對準鍵由金屬層組成。
12. 根據(jù)權利要求11所述的裝置，其中所述金屬層包括鎢和銅中的至少一種。
13. 根據(jù)權利要求10所述的裝置，其中所述金屬間介電層包括氧 化物膜。
14. 根據(jù)權利要求3所述的方法，其中所述氧化物膜形成的厚度大 約在4500埃到5500埃之間。
15. 根據(jù)權利要求14所述的裝置，其中所述氧化物膜包括四乙基 原硅酸鹽，硼磷硅酸鹽玻璃，無雜質硅酸鹽玻璃和氟摻雜的硅 酸鹽JE皮璃中的至少 一種。
16. 根據(jù)權利要求IO所述的裝置，其中所述覆蓋層包括硅膜。
17. 根據(jù)權利要求16所述的裝置，其中所述硅膜形成的厚度大約 在2000埃到2500埃之間。
18. 根據(jù)權利要求17所述的裝置，其中所述硅膜包括SfflU
19. 一種方法，包4舌在半導體襯底的劃線上形成金屬間介電層；然后在所述金屬間介電層上形成覆蓋層；然后在所述金屬間介電層和所述覆蓋層上進行圖樣化處理以 形成對準4建孔；然后在所述覆蓋層上和所述對準鍵孔內形成金屬層；然后在形成于所述覆蓋層上的所述金屬層的最上層表面部分 上進4亍第一次拋光處理以暴露所述覆蓋層并乂人而在所述對準 鍵孔中形成對準鍵；然后在所述暴露的覆蓋層和所述對準鍵暴露的最上層表面上 進《亍第二次拋光處理。
20. 根據(jù)權利要求19所述的方法，其中所述金屬間介電層包括四 乙基原石圭酸鹽，硼》粦石圭酸鹽玻璃，無雜質石圭酸鹽3皮璃和氟摻雜 的硅酸鹽玻璃中的至少一種，并且所述覆蓋層包括SiH4。
全文摘要
通過在半導體襯底上方按順序形成金屬間介電層和覆蓋層，并在對準鍵區(qū)域對所述金屬間介電層和覆蓋層進行圖樣化以形成對準鍵孔，從而形成用于半導體裝置疊層測量的對準鍵。然后，在包括對準鍵孔的所述半導體襯底上方沉積金屬層，然后可以拋光所沉積的金屬層的最上層表面以形成具有梯級的對準鍵。因此，可防止在使用覆蓋層進行拋光時產(chǎn)生的凹陷現(xiàn)象，而且可形成具有期望梯級的對準鍵。
文檔編號H01L23/544GK101335189SQ200810127809
公開日2008年12月31日 申請日期2008年6月25日 優(yōu)先權日2007年6月25日
發(fā)明者金明洙 申請人:東部高科股份有限公司