專利名稱：多芯片直流-直流降壓功率變換器的高效封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電力供給及轉(zhuǎn)換的技術(shù)領(lǐng)域，特別涉及開關(guān)電源和直流-直流 電壓變換器的物理級封裝結(jié)構(gòu)。
背景技術(shù)：
在消費(fèi)電子工業(yè)中，開關(guān)電源和變換器由于其緊湊的尺寸，較輕的重量， 同時通常具有很高的效率，越來越受到市場的歡迎。在便攜式應(yīng)用設(shè)備中尤 其是這樣，這類設(shè)備中，緊湊的尺寸，較低的成本，較輕的重量和較長的電 池壽命都是很重要的考慮方向。同時，由于便攜設(shè)備的復(fù)雜性及其特色的增 加，對于在同一便攜設(shè)備中提供不同等級的電壓的需求正在增加。例如，一 個顯示器要求與接口產(chǎn)品有不同的工作電壓，而接口產(chǎn)品又要求同微處理器 具有不同的工作電壓。便攜設(shè)備的每一個結(jié)構(gòu)單元的各種工作電壓都可以通 過不同的直流一直流電壓變換器來提供。
如圖1所示的是開關(guān)電源及轉(zhuǎn)換的一個最常見的實(shí)施例，簡化示意的降
壓功率變換器(buck power converter) 80，其通過一個能量儲存器和一個包 含有一只肖特基二極管5、一只垂直MOSFET4和一只電感器11的開關(guān)電路， 將未調(diào)節(jié)的直流輸入電壓(VIN) 2，降為經(jīng)調(diào)節(jié)的直流輸出電壓(VOUT) 3。本領(lǐng)域的現(xiàn)有技術(shù)中，垂直MOSFET的物理芯片包括其源極和漏極，分 別設(shè)置在芯片相背的表面上，因此，器件電流的方向垂直于芯片表面，而這 就是這個器件被稱為垂直器件的原因。功率調(diào)節(jié)控制器13，在此省略其內(nèi)部 細(xì)節(jié)，控制垂直MOSFET4的柵極10， MOSFET4具有一個連接未調(diào)節(jié)直流 輸入電壓2的漏極9,以及一個源極8同時連接肖特基二極管5的陰極7和 電感器ll。經(jīng)調(diào)節(jié)的直流輸出電壓3—端連接于電感器11，另一端通過充電 或放電的輸出電容12連接接地點(diǎn)14。如圖所示，垂直MOSFET4是一個垂 直N溝道場效應(yīng)晶體管(FET)，該器件電流從未調(diào)節(jié)直流輸入電壓2通向肖 特基二極管5。本領(lǐng)域的現(xiàn)有技術(shù)中，可以簡單地將垂直MOSFET替換成垂
直P溝道FET，同時連接肖特基二極管的相反極性，圖l中的降壓功率變換 器就可以將未調(diào)節(jié)的負(fù)輸入電壓(例如-24Volt +/-10%)降為經(jīng)調(diào)節(jié)的較小 負(fù)輸出電壓(例如-3.3Volt)。
作為成為物理成品的具體實(shí)施方式
，多種對應(yīng)肖特基二極管5，垂直 MOSFET4及功率調(diào)節(jié)控制器13的集成電路(IC)芯片需要建立在帶有一個 引腳框架的不同芯片基座上，這樣可以將各個半導(dǎo)體元件封裝在一個封裝結(jié) 構(gòu)中。在封裝這個層級上，重要的是將各種IC芯片高效地封裝并使用標(biāo)準(zhǔn)的 引腳框架。這樣做的結(jié)果就是縮小了產(chǎn)品的尺寸，降低成本，縮短了進(jìn)入市 場的時間(通過使用合適的標(biāo)準(zhǔn)引腳框架)，同時，在很多情況下，也包括減 少了電路寄生。例如，重要的鍵合線電感6a可以帶有一個鍵合線使肖特基二 極管5的陽極6和接地點(diǎn)14相連接。又例如，重要的鍵合線電感8a可以帶 有一鍵合線使垂直MOSFET4的源極8和電感器11相連接。上述內(nèi)容通過附 圖進(jìn)行說明。
圖2是降壓功率變換器80的現(xiàn)有技術(shù)多芯片封裝結(jié)構(gòu)35。肖特基二極 管30芯片的典型做法是將陰極30b作為襯底，而陽極30a位于其上部。垂直 MOSFET31芯片的典型做法是將其漏極31b作為襯底，而其源極和柵極31a 位于其上部。因此，在引線框架內(nèi)需要具有肖特基二極管芯片基座30c和 MOSFET芯片基座31c這兩個獨(dú)立的芯片基座，用來設(shè)置肖特基二極管30 芯片和垂直MOSFET31芯片，并將這兩個獨(dú)立芯片基座最終封裝在一個覆蓋 有模塑料(圖中未表示)的封裝結(jié)構(gòu)中，然后，結(jié)合其它的電路元件(例如 電感和電容)裝配在印刷電路板33上，形成完整的電路。另外，在封裝結(jié)構(gòu) 內(nèi)部，鍵合線34a用來導(dǎo)線連接肖特基二極管30的陰極30b和垂直 MOSFET31的源極31a。作為現(xiàn)有技術(shù)多芯片封裝結(jié)構(gòu)35的圖示的另一部分， 鍵合線34b將肖特基二極管的陽極30a與接地引線32連接，而這部分不是理 解本發(fā)明的重點(diǎn)。
作為兩個獨(dú)立芯片基座(肖特基二極管芯片基座30c和MOSFET芯片基 座31c)之間的最小間隙必須保持間隔和產(chǎn)品的可靠，這樣的結(jié)果是封裝結(jié) 構(gòu)的尺寸更大，同時要使用非標(biāo)準(zhǔn)的引線框架，從而造成成本的上升。所需 要的鍵合線34a也進(jìn)一步增加封裝結(jié)構(gòu)的成本。另外，由于連接寄生電容和 電感的需要而設(shè)置的連接線34a也會減弱降壓功率轉(zhuǎn)換器功率轉(zhuǎn)換的效率。
所以在根本上，存在對于減小現(xiàn)有技術(shù)中多芯片封裝結(jié)構(gòu)35的復(fù)雜性和空間 需求的要求。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種應(yīng)用于直流-直流降壓變換器的高效力封裝 的多芯片半導(dǎo)體封裝結(jié)構(gòu)，有效地縮小了芯片基座的面積，達(dá)到一種高效的 封裝結(jié)構(gòu)。
為達(dá)上述目的，本發(fā)明提供一種應(yīng)用于直流-直流降壓變換器的高效力封 裝的多芯片半導(dǎo)體封裝結(jié)構(gòu)，其中，降壓變換器(buck converter)將未調(diào)節(jié) 的直流輸入電壓降為經(jīng)調(diào)節(jié)的直流輸出電壓。降壓變換器具有一低壓側(cè)的肖 特基二極管和一高壓側(cè)的垂直MOSFET，垂直MOSFET的柵極由功率調(diào)節(jié) 控制器(PRC)控制。多芯片半導(dǎo)體封裝結(jié)構(gòu)包括一上方帶有第一芯片基座 的引線框架，垂直MOSFET設(shè)置在第一芯片基座之上，還包括一肖特基二極 管，其陰極連接垂直MOSFET的源極。
在一種實(shí)施方式中，肖特基二極管設(shè)置在與垂直MOSFET并排的芯片基 座上，同時，肖特基二極管的陰極通過第一芯片基座連接垂直MOSFET的源 極。相應(yīng)地，PRC芯片可以通過一絕緣芯片結(jié)合材料附貼在第一芯片基座的 頂部，從而進(jìn)一步減小帶有肖特基二極管的第一芯片基座的面積(footprint), 垂直MOSFET和PRC —同封裝在第一芯片基座之上。也可以選擇在引線框 架上建立第二芯片基座，并將PRC芯片通過一標(biāo)準(zhǔn)的導(dǎo)電芯片結(jié)合材料附貼 在第二芯片基座之上。
在另一種可供選擇的實(shí)施方式中，第一芯片基座接地，相應(yīng)地，垂直 MOSFET是一個垂直N溝道場效應(yīng)晶體管(FET)，肖特基二極管芯片頂部 是其陰極而垂直MOSFET的襯底是其源極。通過將垂直MOSFET芯片疊在 肖特基二極管芯片之上的方法，將兩者一起封裝在第一芯片基座之上，以此 來達(dá)到最小的垂直MOSFET源極電感和最小的肖特基二極管陽極電感，以及 方便散熱的效果。由于第一芯片基座接地，PRC芯片可以通過標(biāo)準(zhǔn)的導(dǎo)電芯 片結(jié)合材料附貼在第一芯片基座之上，從而達(dá)到進(jìn)一步縮小帶有肖特基二極 管的第一芯片基座的面積(footprint)的目的，垂直MOSFET和RPC—同封 裝在第一芯片基座的頂部。
在一個更為詳細(xì)的實(shí)施方式中，肖特基二極管芯片以其陰極作為襯底， 同時，肖特基二極管芯片以倒裝結(jié)構(gòu)封裝。也可以選擇將肖特基二極管的陽 極作為其襯底，而肖特基二極管芯片以常規(guī)結(jié)構(gòu)封裝。
在未調(diào)節(jié)的直流輸入電壓和經(jīng)調(diào)節(jié)的直流輸出電壓都為負(fù)電壓的應(yīng)用
中，垂直MOSFET為垂直P溝道FET，將肖特基二極管芯片的底部設(shè)置為 其陽極，同時，將垂直MOSFET的襯底設(shè)置為其源極。然后，肖特基二極管 芯片和垂直MOSFET芯片并排一同封裝在第一芯片基座之上。相應(yīng)地，PRC 芯片可以通過絕緣芯片結(jié)合材料附貼在第一芯片基座的頂部，從而達(dá)到進(jìn)一 步縮小帶有肖特基二極管的第一芯片基座的面積的目的，垂直MOSFET和 RPC —同封裝在第一芯片基座的頂部。也可以選擇在引線框架上建立第二芯 片基座，并可將PRC芯片通過標(biāo)準(zhǔn)導(dǎo)電芯片結(jié)合材料附貼在該第二芯片基座 上。
在未調(diào)節(jié)的直流輸入電壓和經(jīng)調(diào)節(jié)的直流輸出電壓都為負(fù)電壓的應(yīng)用 中，垂直MOSFET為垂直P溝道FET，第一芯片基座接地。相應(yīng)地，將肖 特基二極管的襯底設(shè)置為其陰極，同時將垂直MOSFET的底部設(shè)置為其源 極，通過將垂直MOSFET芯片疊在肖特基二極管芯片之上的方法，將肖特基 二極管芯片和垂直MOSFET芯片一起封裝在第一芯片基座之上，以此來達(dá)到 最小的垂直MOSFET源極電感和最小的肖特基二極管陽極電感，以及方便散 熱的效果。由于第一芯片基座接地，PRC芯片通過標(biāo)準(zhǔn)的導(dǎo)電芯片結(jié)合材料 附貼在第一芯片基座之上，從而達(dá)到進(jìn)一步縮小帶有肖特基二極管的第一芯 片基座的面積的目的，垂直MOSFET和RPC —同封裝在第一芯片基座的頂 部。
本發(fā)明所提供的用于直流-直流降壓變換裝置的多芯片半導(dǎo)體封裝結(jié)構(gòu) 有效地縮小了芯片基座的面積，達(dá)到一種高效的封裝結(jié)構(gòu)。
本發(fā)明的內(nèi)容和各種實(shí)施方式將在本文后續(xù)部分進(jìn)一步向本領(lǐng)域普通技 術(shù)人員做介紹。


為了更完整地敘述本發(fā)明的各種實(shí)施方式，可以參考下列附圖。但附圖 不能被理解為是對本發(fā)明范圍的限制，僅作為圖示。
圖1是現(xiàn)有技術(shù)中的簡化的降壓功率變換器的結(jié)構(gòu)示意圖； 圖2是圖1中的降壓功率變換器中的現(xiàn)有技術(shù)的多芯片封裝結(jié)構(gòu)示意圖； 圖3A、圖3B及圖3C是本發(fā)明的第一種實(shí)施方式的多芯片半導(dǎo)體封裝 結(jié)構(gòu)的示意圖3D是圖3C的一種替代方案的示意圖4A、圖4B及圖4C是本發(fā)明的第二種實(shí)施方式的多芯片半導(dǎo)體封裝 結(jié)構(gòu)的示意圖5A、圖5B、圖5C及圖5D是本發(fā)明的第三種實(shí)施方式的多芯片半導(dǎo) 體封裝結(jié)構(gòu)的示意圖。
具體實(shí)施例方式
本文及附圖所述的內(nèi)容僅涉及一個或數(shù)個本發(fā)明的一般優(yōu)選實(shí)施方式， 同時，敘述了一些可比照選擇的特征和/或作為選擇的實(shí)施方式。敘述和附圖 意在說明本發(fā)明，而不是對本發(fā)明做出的限制。本領(lǐng)域的技術(shù)人員可以顯而 易見地意識到各種變化，修改和替代。這些變化，修改和替代也應(yīng)當(dāng)被認(rèn)為 包含在本發(fā)明的范圍之內(nèi)。
圖3A (側(cè)視圖)、3B (俯視圖)及3C (俯視圖)是本發(fā)明的第一個實(shí) 施方式中封裝在模塑料49中的帶有肖特基二極管30和垂直MOSFET51的多 芯片封裝結(jié)構(gòu)45和45a的示意圖。相較于圖2所示的現(xiàn)有技術(shù)中使用兩個芯 片基座(肖特基二極管芯片基座30c和MOSFET芯片基座31c)的多芯片封 裝結(jié)構(gòu)35，本發(fā)明僅需要一個帶有第一芯片基座40c的引線框架，用來將肖 特基二極管30和垂直MOSFET51封裝進(jìn)一個封裝結(jié)構(gòu)之中，并設(shè)置在印刷 電路板43之上。當(dāng)圖3A中的肖特基二極管在芯片層級的器件最終結(jié)構(gòu)與圖 2相同(即襯底是陰極30b，頂部是陽極30a)時，圖3A中的垂直MOSFET 在芯片層級的器件最終結(jié)構(gòu)與圖2就相反，即圖2中，襯底是MOSFET的漏 極31b，頂部是MOSFET的源極和柵極30a，而圖3A中，襯底是MOSFET 的源極51a，頂部則是MOSFET的柵極和漏極51b。
如圖2B所示，垂直MOSFET31芯片的典型做法是將其漏極31b作為襯 底，而源極和柵極31a位于其上部。而本發(fā)明的多種實(shí)施方式中的MOSFET 其襯底為其源極，因此，為了實(shí)現(xiàn)上述內(nèi)容，這些MOSFET需要定制。所述的襯底源極MOSFET的內(nèi)容被申請?zhí)枮?1/495,803申請日為7/28/2006的美 國專利申請公開，其內(nèi)容通過引用結(jié)合在本文中。用這個方法，本發(fā)明通過 第一芯片基座40c實(shí)現(xiàn)了肖特基二極管陰極30b和MOSFET源極51a之間所 要求的連接，從而消除了在這兩者之間設(shè)置鍵合線(圖2中的鍵合線34a) 的復(fù)雜性。因此，相較于圖2B中的現(xiàn)有技術(shù)的多芯片封裝結(jié)構(gòu)35，本發(fā)明 的第一芯片基座40c方便地實(shí)現(xiàn)了一個更小的封裝結(jié)構(gòu)，從而占據(jù)更小的印 刷電路板43尺寸。取消了鍵合線34a可以減小封裝的復(fù)雜性，從而降低制造 的成本。同時，原本連同鍵合線34a—起設(shè)置的，而現(xiàn)在并不再需要的寄生 電容和電感也被消除了。附帶說明的是，現(xiàn)有技術(shù)中連接于肖特基二極管陽 極30a和接地引線32之間的鍵合線34b在本發(fā)明的多芯片封裝結(jié)構(gòu)45中仍 然是需要的，該鍵合線標(biāo)注為44b，其末端與接地引線42a相對應(yīng)。還需要 附帶說明的是，本發(fā)明中在MOSFET漏極51b和VIN引線42c之間的鍵合 線44c，在現(xiàn)有技術(shù)的多芯片封裝結(jié)構(gòu)35中也是需要的，只是為了避免對細(xì) 節(jié)的不必要的遮蓋而在圖中簡單省略了。另外附帶說明的是，本發(fā)明中在 MOSFET柵極51b和柵極引線10a之間的鍵合線44d，在現(xiàn)有技術(shù)的多芯片 封裝結(jié)構(gòu)35中也是需要的，也同樣是為了避免對細(xì)節(jié)的不必要的遮蓋而在圖 中簡單省略了。
圖3C是結(jié)合了 PRC46芯片的封裝結(jié)構(gòu)圖。為了保持未接地的第一芯片 基座40c的多個優(yōu)點(diǎn)，PRC46芯片可以通過一個例如絕緣環(huán)氧樹脂層的絕緣 芯片結(jié)合材料層47附貼在第一芯片基座上。通過圖示的鍵合線44e，導(dǎo)線連 接PRC46芯片及引線。因此，肖特基二極管30、垂直MOSFET51和PRC46 被一同封裝在第一芯片基座40c的頂部，從而可以進(jìn)一步減小第一芯片基座 的面積。作為圖3C的一個替代方案，如圖3D所示，PRC46芯片可以通過 一個標(biāo)準(zhǔn)導(dǎo)電芯片結(jié)合材料層53附貼在第二芯片基座46c上。相較于圖3C 所示的實(shí)施方案，圖3D的實(shí)施方案由于使用了第一芯片基座40c和第二芯 片基座46c，就需要更大的封裝結(jié)構(gòu)面積，然而，同時也獲得了使用標(biāo)準(zhǔn)導(dǎo) 電芯片結(jié)合材料層的優(yōu)勢。
圖4A (側(cè)視圖)、4B (俯視圖)及4C (俯視圖)是本發(fā)明的第二個實(shí) 施方式中，封裝在模塑料49中的帶有肖特基二極管40和垂直MOSFET51 的多芯片封裝結(jié)構(gòu)50和50a的示意圖。相較于上文中圖3A所示的本發(fā)明的
多芯片封裝結(jié)構(gòu)45，垂直MOSFET在芯片層級的器件最終結(jié)構(gòu)與圖3A和圖 4A相同(即襯底是MOSFET源極5la，頂部是MOSFET的柵極和漏極51b)。 然而，肖特基二極管在芯片層級的器件最終結(jié)構(gòu)與圖3A和圖4A相反，即圖 3A中，襯底是肖特基二極管的陰極30b，頂部則是肖特基二極管的陽極30a， 而圖4A中，襯底是肖特基二極管的陽極40a，頂部是肖特基二極管的陰極 40b。
如圖2B所示，肖特基二極管30芯片的典型做法是將其陰極30b作為襯 底，而其陽極30a位于其上部。而本發(fā)明的多種實(shí)施方式中的肖特基二極管 其襯底為其陽極，因此，為了實(shí)現(xiàn)上述內(nèi)容，這些肖特基二極管需要定制。 所述的襯底為陽極的肖特基二極管的內(nèi)容由名稱為"底層陽極肖特基二極管 的結(jié)構(gòu)及制造方法"申請日為7/19/2007的美國專利申請公開，其內(nèi)容通過 引用結(jié)合在本文中。使用這個方法，本發(fā)明的多芯片封裝結(jié)構(gòu)50，通過第一 芯片基座40c也實(shí)現(xiàn)了肖特基二極管陰極40b和MOSFET源極51a之間所要 求的連接，從而消除了現(xiàn)有技術(shù)中在這兩者之間設(shè)置鍵合線(圖2中的鍵合 線34a)的復(fù)雜性。然而，不同于圖3A中肖特基二極管30與垂直MOSFET50 的并排設(shè)置，在這個多芯片封裝結(jié)構(gòu)50中，位于第一芯片基座40c之上的肖 特基二極管40和垂直MOSFET51以堆疊的方式封裝在一起，即將垂直 MOSFET51芯片疊在肖特基二極管40芯片之上，其結(jié)果是進(jìn)一步縮小封裝 結(jié)構(gòu)，從而占據(jù)更小的印刷電路板43的尺寸。另外，由于肖特基二極管的陽 極40a通過引線框架的第一芯片基座40c固有接地，所以省去了圖3A中的 鍵合線44b，從而進(jìn)一步縮小了印刷電路板43的尺寸，也使鍵合線電感6a 最小。較之于將肖特基二極管40疊在垂直MOSFET51上的做法，將垂直 MOSFET51疊在肖特基二極管40上的做法有一個并不明顯的優(yōu)點(diǎn)，即每一 單元芯片面積的肖特基二極管40的制造成本比垂直MOSFET51小。因此，
帶有大尺寸襯底芯片的肖特基二極管封裝方案帶來的結(jié)果就是芯片的整體制 造成本會比較低。附帶說明的是，本發(fā)明的多芯片封裝結(jié)構(gòu)50中在MOSFET 源極51a和肖特基陰極引線52a之間的鍵合線44f，在現(xiàn)有技術(shù)中也是需要的， 只是為了避免對細(xì)節(jié)的不必要的遮蓋而在圖2中簡單省略了。相同地，本發(fā) 明中，在MOSFET漏極51b和VIN引線42c之間的鍵合線44c，在現(xiàn)有技術(shù) 的多芯片封裝結(jié)構(gòu)35中也被省略了。類似地，本發(fā)明中，在MOSFET柵極
51b和柵極引線10a之間的鍵合線44d，在現(xiàn)有技術(shù)的多芯片封裝結(jié)構(gòu)35中 也被省略了。
圖4C是結(jié)合了 PRC46芯片的封裝結(jié)構(gòu)圖。由于第一芯片基座40c已經(jīng) 接地，PRC46芯片可以簡單地通過例如導(dǎo)電環(huán)氧樹脂層或焊接層這樣的標(biāo)準(zhǔn) 導(dǎo)體芯片結(jié)合材料53附貼在第一芯片基座40c上。另外如圖所示，通過鍵合 線44e可以將PRC46芯片和引線導(dǎo)線連接。從而，可以將肖特基二極管40、 垂直MOSFET51和PRC46 —同封裝在第一芯片基座40c之上。
圖5A、圖5B、圖5C和圖5D所示的是本發(fā)明第三種實(shí)施方式的多芯片 半導(dǎo)體封裝結(jié)構(gòu)。如之前的圖2B所示，肖特基二極管30芯片的典型做法是 將其陰極30b作為襯底，而其陽極30a位于其上部。而本發(fā)明的多種實(shí)施方 式中的肖特基二極管其襯底為其陽極，因此，為了實(shí)現(xiàn)上述內(nèi)容，這些肖特 基二極管必須照此定制。事實(shí)上，參照名稱為"底層陽極肖特基二極管的結(jié) 構(gòu)及制造方法"的美國專利申請，可以了解其結(jié)構(gòu)和制作方法，其內(nèi)容通過 引用結(jié)合在本文中。然而，作為另外一種選擇，如圖5A所示的倒裝BGA(ba11 grid array球狀柵極陣列)型肖特基二極管60，其陰極襯底60b在頂部，其陽 極焊球61在其襯底，這樣的肖特基二極管60仍可以通過典型制造方法生產(chǎn)。 由此，應(yīng)用圖4A、 4B和4C所示的封裝結(jié)構(gòu)，可產(chǎn)生如圖5B、圖5C和圖 5D的實(shí)施方式。
至此，本領(lǐng)域的技術(shù)人員可以清楚地認(rèn)識到上述的多種實(shí)施方式，可以 方便地做出修改，從而也可以適應(yīng)其它不同的具體應(yīng)用。舉例來說，當(dāng)未調(diào) 節(jié)的直流輸入電壓2和經(jīng)調(diào)節(jié)的直流輸出電壓3都是負(fù)電壓時，垂直 MOSFET4就是一個P溝道FET;肖特基二極管5芯片的襯底應(yīng)該是其陽極， 而垂直MOFET4的襯底就是其源極，兩者并排一同封裝在第一芯片基座之 上。然后，PRC46可以通過絕緣芯片結(jié)合材料附貼在第一芯片基座之上。另 一種替代方法是將PRC46通過標(biāo)準(zhǔn)導(dǎo)電芯片結(jié)合材料附貼在由引線框架所 提供的第二芯片基座上。在另一種實(shí)施方式中，第一芯片基座接地，肖特基 二極管5芯片的襯底是其陰極而垂直MOSFET的襯底是其源極，然后以垂直 MOSFET4芯片疊在肖特基二極管5芯片之上的方法，將兩者封裝在第一芯 片基座之上，這樣就可以獲得最小的垂直MOSFET源極電感，同時方便散熱。 這時，PRC46通過標(biāo)準(zhǔn)導(dǎo)電芯片結(jié)合材料附貼在第一芯片基座之上。
盡管上述敘述包含了本發(fā)明的許多特征，但這些特征不能被認(rèn)為是對本 發(fā)明范圍的限制，而僅僅是對本發(fā)明的多種優(yōu)選實(shí)施方式所進(jìn)行的描述。例
如，在有或沒有RPC46芯片的電路結(jié)構(gòu)中都可以應(yīng)用本發(fā)明。
通過上述敘述及附圖，給出了多種帶有特殊結(jié)構(gòu)的可被再現(xiàn)的實(shí)施方式。 本領(lǐng)域技術(shù)人員可以認(rèn)識到本發(fā)明還可以體現(xiàn)在許多其它的特殊形式中，而 他們不經(jīng)過過度的試驗(yàn)也實(shí)現(xiàn)這些實(shí)施方式。本發(fā)明的范圍，也就是這份專 利文件的目的，并不能僅僅依照上述的具體實(shí)施方式
做出限制。任何落在本 發(fā)明范圍內(nèi)的修改都應(yīng)該被認(rèn)為包含在本發(fā)明的精神與范圍之內(nèi)。
權(quán)利要求
1.一種用于直流-直流降壓變換裝置的高效封裝的多芯片半導(dǎo)體封裝結(jié)構(gòu)，將未調(diào)節(jié)的直流輸入電壓降為經(jīng)調(diào)節(jié)的直流輸出電壓，其特征在于，所述的多芯片半導(dǎo)體封裝結(jié)構(gòu)包括一引線框架及在其上的第一芯片基座；一設(shè)置于第一芯片基座上的垂直MOSFET；和一肖特基二極管，其陰極連接于該垂直MOSFET的源極。
2. 如權(quán)利要求l所述的多芯片半導(dǎo)體封裝結(jié)構(gòu)，其特征在于還包括一個用 于控制該垂直MOSFET柵極的功率調(diào)節(jié)控制器。
3. 如權(quán)利要求1所述的多芯片半導(dǎo)體封裝結(jié)構(gòu)，其特征在于所述的肖特基 二極管與垂直MOSFET并排設(shè)置在第一芯片基座上，肖特基二極管的陰極和 垂直MOSFET的源極通過第一芯片基座連接。
4. 如權(quán)利要求3所述的多芯片半導(dǎo)體封裝結(jié)構(gòu)，其特征在于所述的肖特基 二極管芯片襯底是其陰極，頂部是其陽極，相應(yīng)地，垂直MOSFET芯片的襯 底是其源極，頂部是其柵極和漏極。
5. 如權(quán)利要求2所述的多芯片半導(dǎo)體封裝結(jié)構(gòu)，其特征在于所述的功率調(diào) 節(jié)控制器芯片通過絕緣芯片結(jié)合材料附貼到第一芯片基座上，以此來進(jìn)一步 減小其上一同封裝有垂直MOSFET、肖特基二極管和功率調(diào)節(jié)控制器的第一芯片基座的面積。
6. 如權(quán)利要求2所述的多芯片半導(dǎo)體封裝結(jié)構(gòu)，其特征在于所述的引線框 架之上還可選擇地包括一第二芯片基座，功率調(diào)節(jié)控制器芯片通過標(biāo)準(zhǔn)導(dǎo)電 芯片結(jié)合材料附貼到第二芯片基座上。
7. 如權(quán)利要求1所述的多芯片半導(dǎo)體封裝結(jié)構(gòu)，其特征在于第一芯片基座 接地，垂直MOSFET是一N溝道場效應(yīng)晶體管，肖特基二極管的襯底是其 陽極，垂直MOSFET的襯底是其源極，頂部是其柵極和漏極，垂直MOSFET 芯片疊在肖特基二極管芯片上方，兩者一同封裝在該第一芯片基座上，以此 達(dá)到最小的源極電感和方便散熱的效果。
8. 如權(quán)利要求7所述的多芯片半導(dǎo)體封裝結(jié)構(gòu)，其特征在于所述肖特基二 極管芯片的襯底是其陰極，同時肖特基二極管以倒裝結(jié)構(gòu)封裝。
9. 如權(quán)利要求7所述的多芯片半導(dǎo)體封裝結(jié)構(gòu)，其特征在于所述肖特基二 極管芯片的襯底是其陽極，同時肖特基二極管以常規(guī)結(jié)構(gòu)封裝。
10. 如權(quán)利要求7所述的多芯片半導(dǎo)體封裝結(jié)構(gòu)，其特征在于所述的功率調(diào) 節(jié)控制器芯片還通過標(biāo)準(zhǔn)導(dǎo)電芯片結(jié)合材料附貼到該第一芯片基座，以此來 進(jìn)一步減小其上一同封裝有垂直MOSFET、肖特基二極管和功率調(diào)節(jié)控制器 的第一芯片基座的面積。
11. 如權(quán)利要求2所述的多芯片半導(dǎo)體封裝結(jié)構(gòu)，其特征在于未調(diào)節(jié)的直流 輸入電壓和經(jīng)調(diào)節(jié)的直流輸出電壓都是負(fù)電壓，因此，垂直MOSFET是一P 溝道場效應(yīng)晶體管，肖特基二極管芯片的襯底是其陽極，垂直MOSFET芯片 的襯底是其源極、頂部是其柵極和漏極，肖特基二極管芯片和垂直MOSFET 芯片一同并排封裝在該第一芯片基座之上。
12. 如權(quán)利要求11所述的多芯片半導(dǎo)體封裝結(jié)構(gòu)，其特征在于所述肖特基 二極管芯片的襯底是其陰極，并且肖特基二極管以倒裝結(jié)構(gòu)封裝。
13. 如權(quán)利要求11所述的多芯片半導(dǎo)體封裝結(jié)構(gòu)，其特征在于所述肖特基 二極管芯片的襯底是其陽極，并且肖特基二極管以常規(guī)結(jié)構(gòu)封裝。
14. 如權(quán)利要求11所述的多芯片半導(dǎo)體封裝結(jié)構(gòu)，其特征在于所述的功率 調(diào)節(jié)控制器芯片還通過絕緣芯片結(jié)合材料附貼到該第一芯片基座上，進(jìn)一步 減小其上一同封裝有垂直MOSFET、肖特基二極管和功率調(diào)節(jié)控制器的第一 芯片基座的面積。
15. 如權(quán)利要求11所述的多芯片半導(dǎo)體封裝結(jié)構(gòu)，其特征在于所述的引線 框架上還包括第二芯片基座，功率調(diào)節(jié)控制器芯片通過標(biāo)準(zhǔn)導(dǎo)電芯片結(jié)合材 料附貼到第二芯片基座上。
16. 如權(quán)利要求2所述的多芯片半導(dǎo)體封裝結(jié)構(gòu)，其特征在于未調(diào)節(jié)的直流 輸入電壓和經(jīng)調(diào)節(jié)的直流輸出電壓都是負(fù)電壓，從而，該垂直MOSFET是一 P溝道場效應(yīng)晶體管，第一芯片基座接地，該肖特基二極管芯片的襯底是其 陰極，而該垂直MOSFET的襯底是其源極、頂部是其柵極和漏極，該垂直 MOSFET芯片疊在肖特基二極管芯片上方，兩者一同封裝在該第一芯片基座 之上，達(dá)到最小的源極電感和方便散熱的效果。
17. 如權(quán)利要求16所述的多芯片半導(dǎo)體封裝結(jié)構(gòu)，其特征在于所述的功率 調(diào)節(jié)控制器芯片還通過標(biāo)準(zhǔn)導(dǎo)電芯片結(jié)合材料附貼到該第一芯片基座，進(jìn)一 步減小其上一同封裝有垂直MOSFET、肖特基二極管和功率調(diào)節(jié)控制器的第 一芯片基座的面積。
全文摘要
本發(fā)明公開了一種多芯片封裝結(jié)構(gòu)中的直流-直流降壓變換器，包括一輸出電感器，一低壓側(cè)的肖特基二極管及一由功率調(diào)節(jié)控制器(PRC)控制的高壓側(cè)垂直MOSFET。該多芯片封裝結(jié)構(gòu)包括一第一芯片基座，及并排設(shè)置于其上的肖特基二極管和垂直MOSFET。PRC芯片通過絕緣芯片結(jié)合材料附貼在第一芯片基座上；也可以選擇將第一芯片基座接地，垂直MOSFET是一頂部漏極的N溝道場效應(yīng)晶體管，肖特基二極管芯片的襯底為其陽極，肖特基二極管和垂直MOSFET疊在第一芯片基座之上。PRC通過導(dǎo)電芯片結(jié)合材料附貼在第一芯片基座之上。肖特基二極管以其陰極作為襯底，以倒裝結(jié)構(gòu)設(shè)置。也可以選擇將肖特基二極管的陽極作為襯底，則無需以倒裝結(jié)構(gòu)設(shè)置。本發(fā)明的優(yōu)點(diǎn)是具有高效的封裝結(jié)構(gòu)。
文檔編號H01L23/31GK101359661SQ200810124838
公開日2009年2月4日 申請日期2008年6月13日 優(yōu)先權(quán)日2007年7月31日
發(fā)明者弗蘭茨娃·赫爾伯特, 張艾倫 申請人:萬國半導(dǎo)體股份有限公司