專利名稱：硅材料高頻低功耗功率結(jié)型場效應(yīng)晶體管(jfet)制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件制造方法，更具體說是涉及一種硅材料高頻低功耗功率結(jié)型場效應(yīng)晶體管(JFET)的制造方法，適用于溝槽柵、表面柵和隱埋柵型器 件。
背景技術(shù)：
功率晶體管在電力電子技術(shù)中，例如在開關(guān)電源電路中， 一般是以開關(guān)模式工 作的。對功率晶體管性能的主要要求是高頻功率損耗小。這需要通態(tài)功耗i^小和開關(guān)功耗/^小。前者要求通態(tài)電阻i^小;后者要求開關(guān)電荷小，即在開、關(guān)兩狀態(tài)間 變化時需要充放電電荷Go小。上世紀(jì)八十年代前使用的是功率雙極晶體管和晶閘管，它們的i 。n很小，但2G很大。而Aw是正比于工作頻率的，G(3過大使這些器件的工作頻率限于幾千赫以內(nèi)。八十年代以后電力電子技術(shù)使用的工作頻率迅速提高。適應(yīng)這種需要出現(xiàn)了功率金屬一氧化物一場效應(yīng)晶體管(功率MOSFET)，適合于 低壓中小功率；在大功率領(lǐng)域出現(xiàn)了絕緣柵雙極晶體管(IGBT)。功率MOSFET在 工作時沒有少數(shù)載流子的存儲與抽取，所以它的特點正好與雙極器件相反，戶sw很小而i 。n很大。為了減小其i 。n,對它的結(jié)構(gòu)進行了不斷的改進，經(jīng)歷了垂直雙擴散功率MOSFET (VDMOSFET) 、 V型槽功率MOSFET， U型槽功率MOSFET、到最 新的垂直溝槽的溝槽柵功率MOSFET (Trench MOSFET)。然而，隨著溝槽的精細(xì) 與密度增加，柵電容增大，Q(j增加開始顯現(xiàn)出了對工作頻率的限制。到目前，溝槽 柵MOSFET已經(jīng)沒有多少挖掘潛力的余地。而緊湊型設(shè)備的發(fā)展(如筆記本電腦) 使得進一步降低功率管功耗的需求還在有增無已。為此，器件研發(fā)者又重新審視將 上世紀(jì)七十年代的溝槽柵JFET (Trench JFET)用于此用途。這種器件又稱為溝槽柵 靜電感應(yīng)晶體管(SIT)或溝槽柵雙極模式靜電感應(yīng)晶體管(BSIT) (US Patent 4070690)。常閉型的溝槽柵JFET在工作時有電導(dǎo)調(diào)制在起作用使i 。n不大，盡管電 導(dǎo)調(diào)制對其開關(guān)損耗有不利影響，但是開、關(guān)狀態(tài)間變化時漏柵之間的電壓變化小 于MOSFET，針對低壓低功耗優(yōu)化的溝槽柵JFET的高頻功耗略小于溝槽柵 MOSFET。盡管有這些新技術(shù)的使用，但是仍然不能很好滿足緊湊型設(shè)備發(fā)展的要求。于是， 一種在柵極區(qū)下方設(shè)置絕緣層以減小柵漏電容QjD從而減小gG，即制造具有隱埋局域絕緣層的JFET的方案，就成為新的選擇。有人提出了先在溝槽槽底用 淀積或熱氧化的方式生長絕緣層，再在該絕緣層上方淀積多晶硅并摻雜形成柵極區(qū) 的方法來實現(xiàn)這類結(jié)構(gòu)(US Patent 6,878,993 B2)。但是，該方法僅適用于溝槽柵結(jié) 構(gòu)，且涉及到多次挖槽、Si3N4生長、局域氧化、多晶硅生長及刻蝕等附加步驟，同 時又要求多晶硅在溝槽的側(cè)壁與單晶硅的接觸必須非常良好。因此，工藝步驟增多， 均勻性差，控制難度和成本加大，成品率低。所以，相應(yīng)的產(chǎn)品或研究成果至今未 見有報道。另一方面，在集成電路的SOI (Silicon on Insulator,絕緣襯底硅)工藝中， 有利用氧離子或氮離子注入來形成硅體內(nèi)隱埋絕緣層的技術(shù)方法，分別稱為SIMOX (Separation by IMplanted Oxide，氧注入隔離)和SIMNI (Separation by IMplanted Nitride,氮注入隔離)，但這類方法從未在縱向?qū)щ姷墓韫β势骷惺褂眠^。

發(fā)明內(nèi)容
本發(fā)明是針對現(xiàn)有制造具有隱埋局域絕緣層的JFET的方法步驟多、難度大、成 品率低、成本高且僅適用于溝槽柵結(jié)構(gòu)的缺點進行的改進，首次提出將用于集成電 路或橫向器件的SIMOX或SIMNI技術(shù)思路以局域化的方式用于縱向?qū)щ姷墓β势?件，在功率JFET的柵極區(qū)下方制作出隱埋的局域絕緣層。本發(fā)明的制造方法既適用 于溝槽柵結(jié)構(gòu)，也適用于表面柵和隱埋柵結(jié)構(gòu)，而且與三類結(jié)構(gòu)的常規(guī)工藝有很好 的兼容，是在這三類結(jié)構(gòu)的常規(guī)工藝流程中添加和替代若干加工步驟而實現(xiàn)的。為 敘述和對比的方便，首先分別給出這三類結(jié)構(gòu)典型的常規(guī)工藝流程。表面柵結(jié)構(gòu)典型的常規(guī)工藝流程(參見圖1) : (I)在含有低阻層1和高阻層2 的硅襯底的高阻層表面即硅片的上表面生長一層能夠掩蔽柵極區(qū)摻雜的絕緣層5。 (II)在絕緣層5上刻蝕出柵極區(qū)摻雜窗口 4。
(III)柵極區(qū)摻雜和推結(jié)，形成柵極 區(qū)3。以上參見圖l (a) 。
(IV)刻源極區(qū)窗口并摻雜、推結(jié)形成源極區(qū)9。 (V) 制作柵極電極lO和源極電極ll，并做表面鈍化。(VI)硅片背面減薄，并制作漏極 電極13。以上參見圖l (b) 。
(VII)通過后道工序完成封裝。溝槽柵結(jié)構(gòu)典型的常規(guī)工藝流程(參見圖2) : (I)在含有低阻層1和高阻層2 的硅襯底的高阻層表面即硅片的上表面生長能夠掩蔽柵極區(qū)摻雜的絕緣層5。 (II) 在絕緣層5上刻蝕出溝槽區(qū)窗口，并在該窗口的范圍內(nèi)用垂直性良好的干法刻蝕技 術(shù)向下刻蝕硅單晶形成溝槽7。
(III)再在溝槽范圍內(nèi)生長一層厚度小于溝槽半寬度的絕緣層。(IV)用垂直性良好的干法刻蝕技術(shù)刻凈槽底處由工序(III)所生長的 絕緣層，進而在保留相鄰溝槽之間的硅片表面處絕緣阻擋層5的同時，在溝槽側(cè)壁 處亦留下能夠掩蔽柵極區(qū)摻雜的絕緣阻擋層8;同時，由側(cè)壁絕緣層8圍成柵極區(qū)摻 雜窗口4。以上參見圖2 (a) 。 (V)柵極區(qū)摻雜和推結(jié)，形成柵極區(qū)3。 (VI)在 柵極區(qū)表面即溝槽底部生成硅化物12以減小互連電阻。(VII)用絕緣物質(zhì)回填溝 槽7 (這些絕緣物與溝槽側(cè)壁絕緣層8合并構(gòu)成最終的源極電極11與高阻層2和柵 極區(qū)3之間電隔離介質(zhì))，然后利用化學(xué)機械拋光技術(shù)做表面平坦化，最終在溝槽 內(nèi)保留絕緣填充物的同時使相鄰溝槽之間的硅片表面露出硅單晶(或僅被一薄層絕 緣層覆蓋)，這些露出的區(qū)域即是最終的源極區(qū)9的表面。(VIII)源極區(qū)摻雜、推 結(jié)形成源極區(qū)9。 (IX)制作柵極電極(圖中未給出)和源極電極11，并做表面鈍 化。(X)硅片背面減薄，并制作漏極電極13。以上參見圖2 (b) 。 (XI)通過后 道工序完成封裝。隱埋柵結(jié)構(gòu)典型的常規(guī)工藝流程(參見圖3) : (I)在含有低阻層1和高阻外延層2的硅襯底的高阻層表面即硅片的上表面生長一層能夠掩蔽柵極區(qū)摻雜的絕緣層5。
(II)在絕緣層5上刻蝕出柵極區(qū)摻雜窗口 4。
(III)柵極區(qū)摻雜和推結(jié)，形成柵極區(qū)3。以上參見圖3 (a) 。
(IV)去除絕緣層5和摻雜窗口 4范圍內(nèi)因推結(jié)而形成的氧化層，外延，形成二次外延層14。
(V)在二次外延層14的表面摻雜、推結(jié)形成源極區(qū)9。
(VI)制作柵極電極(圖中未給出)和源極電極U，并做表面鈍化。(VII)硅片背面減薄，并制作漏極電極13。以上參見圖3 (b) 。
(VIII)通過后道工序完成封裝。如前所述，為了達到本發(fā)明的目的，本發(fā)明的硅材料高頻低功耗功率結(jié)型場效 應(yīng)晶體管(JFET)制造方法，是在包含漏極區(qū)l、源極區(qū)9和柵極區(qū)3的上述三類 功率JFET結(jié)構(gòu)中柵極區(qū)3的下方利用局域SIMOX或局域SIMNI工藝形成隱埋的局 域絕緣層6，為制造柵極區(qū)3之下隱埋的局域絕緣層6，在溝槽柵、表面柵和隱埋柵 的常規(guī)工藝流程中，通過安排絕緣阻擋層生長、柵極區(qū)摻雜窗口刻蝕、離子注入和 高溫退火等四個工藝步驟，來實現(xiàn)隱埋局域絕緣層，工藝步驟安排如下1)在鄰近柵極區(qū)(3)的硅片表面、即硅片的上表面生長既能夠掩蔽常規(guī)的柵極區(qū)摻雜又能夠掩蔽步驟3)所述的離子注入的絕緣阻擋層5;2) 在步驟l)所生成的絕緣阻擋層5上刻蝕出與常規(guī)工藝流程設(shè)計相同的柵極 區(qū)摻雜窗口4，這些窗口既允許柵極區(qū)摻雜雜質(zhì)也允許步驟3)所注入的離子由此進 入硅片內(nèi)部；3) 在鄰近柵極區(qū)的硅片的上表面進行離子注入，所注入的離子是在柵極區(qū)3下 方形成的隱埋局域絕緣層6的組成成分；由于絕緣阻擋層5的存在，該離子注入僅 在柵極區(qū)摻雜窗口 4的范圍內(nèi)生效；4) 實施高溫退火工藝；高溫退火工藝完成后，在柵極區(qū)3下方、步驟3)所述 的離子注入射程附近，最終形成局域分布的絕緣層6，同時又使局域絕緣層上方即柵 極區(qū)3處的離子注入損傷層恢復(fù)；除以上四步工序外，其余工序均與常規(guī)工藝流程相同。前述步驟l)和2)對于表面柵和隱埋柵結(jié)構(gòu)來說己是一種明確的描述，但對于溝槽柵結(jié)構(gòu)，更具體的實施工序如下(i)在鄰近柵極區(qū)3的硅片表面、即硅片的上表面生長既能夠掩蔽常規(guī)的柵極區(qū)摻雜又能夠掩蔽前述步驟3)所述離子注入的絕緣阻擋層5;(ii)在工序(i)所生成的絕緣阻擋層5上刻蝕出與常規(guī)工藝流程設(shè)計相同的溝槽區(qū)窗口，并在該窗口的范圍內(nèi)用垂直性良好的干法刻蝕技術(shù)向下刻蝕硅單晶形成溝槽7; (iii)再在溝槽范圍內(nèi)生長一層厚度小于溝槽半寬度的絕緣層；(iv)用垂直性良好的干法刻蝕技術(shù)刻凈槽底處由工序(iii)所生長的絕緣層，進而在保留相鄰溝槽之間的硅片表面處絕緣阻擋層5的同時，在溝槽側(cè)壁處亦留下既能夠掩蔽 常規(guī)的柵極區(qū)摻雜又能夠掩蔽前述步驟3)所述離子注入的絕緣阻擋層8，同時，由側(cè)壁絕緣層8圍成柵極區(qū)摻雜窗口 4;同樣這些窗口既允許柵極區(qū)摻雜雜質(zhì)也允許步驟3)所注入的離子由此進入硅片內(nèi)部。由附圖2 (a)可見，對于溝槽柵結(jié)構(gòu)而言，前述步驟l)中所說的硅片上表面 包含溝槽的側(cè)壁及槽底表面，步驟l) 、 2)和3)所說的絕緣阻擋層包含在溝槽側(cè) 壁生長的絕緣層8。這樣，通過前述的工序(i) 、 (ii)和(iii)將完成前述的步驟 1)，通過工序(iv)將完成步驟2)。本發(fā)明的特征還在于，用步驟1)代替了常規(guī)工藝流程中原有的制作單純掩蔽柵 極區(qū)摻雜的絕緣阻擋層的工序；用步驟2)代替了常規(guī)工藝流程中原有的形成柵極區(qū) 摻雜窗口的工序。而對于溝槽柵結(jié)構(gòu)而言，更確切地說，是用步驟l)和2)的具體實施工序(i) 一 (iv)代替了其常規(guī)工藝流程中原有的制作單純掩蔽柵極區(qū)摻雜的 絕緣阻擋層、刻蝕硅槽、在溝槽內(nèi)形成單純掩蔽柵極區(qū)摻雜的側(cè)壁絕緣層和形成柵 極區(qū)摻雜窗口的工序。從本發(fā)明的工序流程可以看出，步驟l)和2)的實施其實并不改變常規(guī)工藝流 程中的相關(guān)工序的安排，只是根據(jù)需要調(diào)整常規(guī)流程中絕緣阻擋層5 (對于溝槽柵結(jié) 構(gòu)則包含溝槽側(cè)壁絕緣層8)的原有厚度(以及其相應(yīng)的生長和刻蝕條件)，使其既 能夠掩蔽常規(guī)的柵極區(qū)摻雜又能夠掩蔽步驟3)所述的離子注入即可。這一厚度根據(jù) 情況可在50nm—5pm的范圍內(nèi)取值。至于由這一厚度變化而引起的熱氧化或化學(xué)氣 相淀積(CVD)生長條件的調(diào)整，以及相應(yīng)刻蝕條件的調(diào)整，都是通常的技術(shù)人員 根據(jù)常規(guī)工藝知識和經(jīng)驗?zāi)軌蝽樌瓿傻模婕暗姆椒ㄒ彩撬麄兪熘暮屯ㄓ玫?。步驟3)和步驟4)這兩步工序，按照本發(fā)明的技術(shù)方案，通常是全部安排在常 規(guī)工藝流程中原有的柵極區(qū)摻雜工序之前進行的。這使得步驟3)和4)不影響常規(guī) 流程中原有的柵極區(qū)摻雜工藝，使后者的工藝設(shè)計獨立靈活，尤其適用于柵極區(qū)3 的設(shè)計結(jié)深很淺，例如小于lpm，與步驟4)的高溫退火條件不匹配的情況。但是， 在柵極區(qū)的設(shè)計結(jié)深較深，例如大于lpm，且與步驟4)的高溫退火工藝條件相匹配 的情況下，允許將步驟3)和4)或單獨將步驟4)調(diào)整到常規(guī)流程中原有的柵極區(qū) 摻雜工序之后安排。這樣，在步驟4)促進形成隱埋的局域絕緣層6的同時，也起到 將柵極區(qū)雜質(zhì)向硅片內(nèi)部驅(qū)入而形成柵結(jié)的作用。本發(fā)明中，步驟3)所注入的離子是一種或多種，最為典型的和優(yōu)選的是氧離子 和氮離子，或者是其中的一種。相應(yīng)地，經(jīng)過步驟4)后最終形成的隱埋的局域絕緣 層6將分別是氮氧化硅(注入兩種離子)、氧化硅(僅注入氧離子)或者氮化硅(僅 注入氮離子)。并且步驟3)所采用的離子注入能量為10keV—lMeV，劑量為lx1016 一lx1019 cm一2。本發(fā)明中步驟4)所采用的退火溫度為卯0—1400。C，持續(xù)時間為10分鐘一20 小時。所述的高溫退火是在含氧氣的氬氣或含氧氣的氮氣氣氛中進行的，其中氧氣 的含量為0—5%。以下通過介紹不同柵極區(qū)結(jié)構(gòu)(表面柵、溝槽柵和隱埋柵)的制造過程，對本 發(fā)明的技術(shù)方案給出更為詳細(xì)的描述。需要說明的是，這些描述只針對有源區(qū)進行，分布在有源區(qū)周邊的結(jié)終端區(qū)的形成，可根據(jù)所采用的具體終端設(shè)計單獨加工實現(xiàn), 或者以兼容于有源區(qū)工藝的方式加工實現(xiàn)。參見圖4，器件的制造是在含有低阻層1和高阻層2的硅襯底上進行。其中高阻 層2是低阻層1的外延層，或者低阻層1是高阻層2的高濃度擴散層。低阻層1最 終構(gòu)成器件的漏極區(qū)，高阻層2則最終包含器件的漂移區(qū)和溝道區(qū)，以及在其表面 摻雜形成的柵極區(qū)3和源極區(qū)9。對于表面柵功率JFET,參見圖4 (a)，在常規(guī)工藝流程中的柵極區(qū)3摻雜工序 實施之前，應(yīng)在高阻層的表面即硅片的上表面生長一層能夠掩蔽柵極區(qū)摻雜的絕緣 阻擋層5，并在其上刻蝕出柵極區(qū)3的摻雜窗口4 (之后，窗口范圍內(nèi)亦可再覆蓋一 層很薄的絕緣層，例如用熱氧化法或化學(xué)氣相淀積(CVD)法生長一層20nm的Si02， 作為控制離子注入溝道效應(yīng)的屏蔽層)。但在本發(fā)明的加工流程中，是用前述步驟1) 和2)分別代替原有的單純?yōu)闁艠O區(qū)摻雜服務(wù)的絕緣阻擋層的生長工序及其摻雜窗口 的刻蝕工序。其實，這種替代并沒有改變原有的加工流程，只是將絕緣阻擋層5的 厚度及其生長和刻蝕條件做出調(diào)整，使其在后續(xù)的工藝中既能夠掩蔽常規(guī)的柵極區(qū) 摻雜(例如n溝道器件為p型雜質(zhì)摻雜，常用硼)又能夠掩蔽步驟3)所述的離子注 入。例如，絕緣阻擋層是Si02層，厚度可在在50nm—5/mi的范圍內(nèi)取值，例如是2;mi， 這主要取決于前述步驟3)的注入能量。至于工藝調(diào)整的方法，如前所述，是通常的 技術(shù)人員熟知和公知的。對于溝槽柵功率JFET，參見圖4 (b)，按常規(guī)工藝流程，如前所述，由低阻層 2和高阻層1構(gòu)成的硅襯底一開始將經(jīng)歷以下加工步驟(i)在高阻層1的表面即 硅片上表面生長絕緣層5; (ii)利用光刻和刻蝕工藝，局域刻蝕掉絕緣層5，在窗 口中露出硅，然后進一步向下刻蝕硅單晶，形成溝槽7; (iii)利用熱氧化和/或CVD 法在溝槽側(cè)壁及底部生長出一定厚度的絕緣層，隨后用垂直性很好的干法刻蝕工藝 刻掉溝槽底部的絕緣層，最終僅在溝槽側(cè)壁留有絕緣層8，起到阻擋柵極區(qū)摻雜雜質(zhì) 進入側(cè)壁的作用。到此為止，在溝槽與溝槽之間硅表面即臺面部分，已覆蓋有前述的的絕緣層5， 同時在溝槽的側(cè)壁亦生長了具有一定厚度的絕緣層8，所以所謂的柵極區(qū)摻雜窗口 4 此時會出現(xiàn)在溝槽7的底部，被側(cè)壁絕緣層8包圍。這里，如果把溝槽的側(cè)壁和槽底當(dāng)作是硅片上表面的組成部分，則絕緣層8也可以被認(rèn)為是絕緣層5的延伸和組 成部分，兩部分絕緣層構(gòu)成一體，在摻雜窗口4范圍之外共同起到阻擋摻雜的作用。在本發(fā)明的制造方法中，需要用本發(fā)明所述的步驟l)和2)來替代這些常規(guī)工 藝流程，具體的實施其實就是在不改變常規(guī)流程的情況下，僅將臺面絕緣層5和溝 槽側(cè)壁絕緣層8的厚度進行調(diào)整，使其厚度(例如臺面和側(cè)壁絕緣層分別為2^m和 150nm)在后續(xù)工藝中既可以阻止柵極區(qū)3的摻雜雜質(zhì)(如硼)，也可以阻止本發(fā)明 步驟3)所注入的離子從這些區(qū)域進入硅片。具體說來，臺面絕緣層5和溝槽側(cè)壁絕 緣層8可以是用熱氧化法或CVD法生長的Si02或Si02/Si3N4/Si02復(fù)合層，其總厚 度的調(diào)整范圍前者為50nm—5/an,后者為50—500nm。同表面柵器件一樣，絕緣厚 度的具體取值主要取決于本發(fā)明步驟3)所采用的離子注入能量，而與厚度變化相關(guān) 的生長和刻蝕工藝的調(diào)整是通常的技術(shù)人員熟知和公知的。注意，工藝進展至此， 圖4 (b)中的溝槽填充物7、溝槽底的硅化物12、源極區(qū)9和源極電極11等均未形 成，硅片的上表面應(yīng)以絕緣層5、 8和槽底為界。按照常規(guī)工藝流程，無論是表面柵器件還是溝槽柵器件，接下來將進行的是柵 極區(qū)3的摻雜工藝(例如n溝道器件通常為注入硼離子或采用用氮化硼或溴化硼進 行硼雜質(zhì)的預(yù)淀積或預(yù)擴散)。但在該摻雜工藝進行之前，按照本發(fā)明的制造方法， 應(yīng)增加一步離子注入及其高溫退火工序，即前述步驟3)和4)。由于在摻雜窗口4 之外的區(qū)域(如為溝槽柵結(jié)構(gòu)則包括溝槽側(cè)壁和臺面)已具有阻擋層5和8 (后者僅 適用于溝槽柵結(jié)構(gòu))，該離子注入僅在柵極區(qū)窗口 4的范圍內(nèi)生效。注入的離子是 一種或多種，是柵極區(qū)下方絕緣層6的組成成分。例如注入氧離子或氮離子，或者 是二者的組合，能夠最終相應(yīng)地在柵極區(qū)3下方生成氧化硅、氮化硅或者氮氧化硅 絕緣層6。離子注入能量在10keV—lMeV，劑量在lxl0"至lx1019 cm—2。例如，注 入氧離子，能量可以取為150、 180或者200keV，劑量取為1.8、2.0或者2.4x1018 cm一2。所說的離子注入即前述步驟3)完成之后，需緊接著實施高溫退火工序即前述步 驟4)。這里，由于高溫退火是在常規(guī)工藝中原有的柵極區(qū)摻雜之前單獨進行的，它 不會影響柵極區(qū)的摻雜，這使后者的工藝設(shè)計獨立、靈活，可保持為常規(guī)工藝流程 中的原有方案。所以，這種安排是通用的，而且尤其適用于柵極區(qū)的設(shè)計結(jié)深很淺 (例如小于l/mi)，與步驟4)退火工藝的條件不匹配的情況。但是，如果柵極區(qū)的設(shè)計結(jié)深較深(例如l一5Ami)，且可以與步驟4)的退火工藝條件相匹配，則允許 將前述的步驟3)和4)或單獨將步驟4)調(diào)整到常規(guī)流程中原有的柵極區(qū)摻雜工序 之后安排。這樣，在步驟4)促進生成隱埋的局域絕緣層6的同時，也起到將柵極區(qū) 雜質(zhì)向硅片內(nèi)部驅(qū)入而形成一定結(jié)深的柵結(jié)的作用。在步驟4)的高溫退火工藝完成后，在柵極區(qū)3下方，前述步驟3)中所說的離 子注入工藝的射程附近，將形成局域分布的絕緣層6，它們在平行于硅片表面方向上 的分布是不連續(xù)的；而在絕緣層6的上方即柵極區(qū)3范圍內(nèi)的硅材料，應(yīng)從離子注 入損傷層恢復(fù)為單晶層，或者是不完美的單晶層，但其缺陷的數(shù)量和分布不影響器 件的性能。所說的高溫退火采用的溫度為900至1400°C，持續(xù)時間為10分鐘至20 小時。例如對于氧離子注入的情況，退火溫度可選擇900、 1000或1100。C，退火時 間可選擇為30、 60或120分鐘。退火在含氧的氬氣或含氧的氮氣氣氛中進行，其中 氧氣的含量為0—5%。除了步驟1)一4)之外，其余的工序，如常規(guī)的初始處理工序，柵極區(qū)3和源 極區(qū)9的摻雜，柵極區(qū)和源極區(qū)的金屬化10、 11，器件的表面鈍化，硅片背面減薄， 漏極的金屬化13、鍵合及封裝等等，均與已有的常規(guī)工藝相同。對于溝槽柵結(jié)構(gòu)， 在源極區(qū)9摻雜之前，還有與其常規(guī)工藝相同的溝槽底部硅化物12的生成及溝槽7 的絕緣物填充和平坦化等工序。平坦化完成后，臺面絕緣層5被去除，溝槽側(cè)壁絕 緣層8與溝槽內(nèi)的填充絕緣物7合并。因此，圖中絕緣層5和8，均以虛線表示。這 些過程在圖6中有更詳細(xì)的體現(xiàn)。以上本發(fā)明的制造方法及工序安排的基本思路，亦適用于隱埋柵功率JFET的制 造。只要在其常規(guī)制造流程中，在制作二次外延層14 (參見圖3 (b))之前，實施 前述的步驟l) 一4)，再結(jié)合其他常規(guī)流程中的工序(如柵極區(qū)3摻雜，絕緣阻擋 層5的去除，二次外延，源極區(qū)9摻雜，各電極的金屬化H、 13，器件表面鈍化、 硅片減薄，鍵合及封裝等等)，即可制造出具有隱埋局域絕緣層的隱埋柵功率JFET。 所實現(xiàn)的中間結(jié)構(gòu)(二次外延之前)及最終結(jié)構(gòu)參見圖4 (c)和(d)。本發(fā)明的制造方法與現(xiàn)有的制造功率JFET的常規(guī)工藝有很好的兼容性，工藝 設(shè)計簡單明了，可控性強，有利于實現(xiàn)低成本和高成品率。此外，該方法不但適用 于溝槽柵型器件，而且還適用于表面柵和隱埋柵型器件，因而擴大了適用范圍。最后，由于本發(fā)明能夠在常規(guī)結(jié)構(gòu)的柵極區(qū)下方制造出隱埋局域絕緣層，所以能夠生產(chǎn)出開關(guān)速度更快、綜合性能更優(yōu)的高頻低功耗功率JFET。


圖l表面柵功率JFET的常規(guī)工藝流程示意圖(a) 流程至柵極區(qū)摻雜后的結(jié)構(gòu)(b) 前道工藝流程結(jié)束后的結(jié)構(gòu)(未畫出表面鈍化層)1——襯底的低阻層，即漏極區(qū)2——襯底的高阻層3——柵極區(qū)4——柵極區(qū)摻雜窗口5——絕緣層10——柵極電極 U——源極電極 13——漏極電極圖2溝槽柵功率JFET的常規(guī)工藝流程示意圖(a) 流程至柵極區(qū)摻雜前的結(jié)構(gòu)(b) 前道工藝流程結(jié)束后的結(jié)構(gòu)(未畫出表面鈍化層)1——襯底的低阻層，即漏極區(qū)2——襯底的高阻層3——柵極區(qū)4——柵極區(qū)摻雜窗口5——絕緣層6——柵極區(qū)下方隱埋的局域絕緣層7——溝槽，內(nèi)部填充絕緣物質(zhì)8——溝槽側(cè)壁絕緣層9——源極區(qū)11——源極電極12——溝槽底部的柵極區(qū)硅化物13——漏極電極 圖3隱埋柵功率JFET的常規(guī)工藝流程示意圖(a) 流程至柵極區(qū)摻雜后的結(jié)構(gòu)(b) 前道工藝流程結(jié)束后的結(jié)構(gòu)(未畫出表面鈍化層)1——襯底的低阻層，即漏極區(qū)2——襯底的高阻層3——柵極區(qū)4——柵極區(qū)摻雜窗口5——絕緣層 9——源極區(qū)11——源極電極13——漏極電極14——二次外延層圖4用本發(fā)明的方法制造的具有隱埋局域絕緣層的JFET結(jié)構(gòu)示意圖(a) 表面柵型(b) 溝槽柵型(c) 隱埋柵型，二次外延之前，絕緣層5尚未去除(d) 隱埋柵型，最終結(jié)構(gòu)1——襯底的低阻層，即漏極區(qū)2——襯底的高阻層3——柵極區(qū)4——柵極區(qū)摻雜窗口5——絕緣層6——柵極區(qū)下方隱埋的局域絕緣層7——溝槽，內(nèi)部填充絕緣物質(zhì)8——溝槽側(cè)壁絕緣層9——源極區(qū)10——柵極電極11——源極電極12——溝槽底部的柵極區(qū)硅化物13——漏極電極14——二次外延層圖5本發(fā)明的具有隱埋局域絕緣層的表面柵n溝道JFET制造步驟示意圖 U——襯底的n+低阻層，即n+漏極區(qū)1.2——襯底的n—高阻層1.3——p型柵極區(qū)1.4——p型柵極區(qū)摻雜窗口1.5——Si02絕緣層1.6——柵極區(qū)下方的隱埋局域氧化硅絕緣層 1.9——n+源極區(qū)U0——柵極電極 1.11——源極電極 1.13——漏極電極 1.15——離子注入束示意圖6本發(fā)明的具有隱埋局域絕緣層的溝槽柵n溝道JFET制造步驟示意圖2.1——襯底的n+低阻層，即n+漏極區(qū)2.2——襯底的n—高阻層2.3——p型柵極區(qū)2.4——p型柵極區(qū)摻雜窗口2.5——Si02/Si3N4/Si02三明治絕緣層2.6——柵極區(qū)下方隱埋的局域氧化硅絕緣層2.7——溝槽，內(nèi)部填充絕緣物質(zhì)2.8——溝槽側(cè)壁的Si02絕緣層2.9——n+源極區(qū) 2.11——源極電極2.12——溝槽底部的柵極區(qū)TbSi4層2.13——漏極電極2.15——離子注入束示意具體實施方式
-本發(fā)明技術(shù)方案具體步驟中的絕緣阻擋層的厚度，離子注入的劑量、能量，以 及高溫退火溫度、時間和氣氛的選擇點，只要落在本發(fā)明給出的范圍內(nèi)便可達到本 發(fā)明所制造的具有隱埋局域絕緣層的功率JFET的要求；這些選擇點的調(diào)整為通常技 術(shù)人員所掌握和公知的技術(shù)。下面按照本發(fā)明的技術(shù)方案，分別例舉具有隱埋局域絕緣層的表面柵、溝槽柵 和隱埋柵JFET的制造方法來說明本發(fā)明的實施可行性實施例1:具有隱埋局域絕緣層的表面柵n溝道功率JFET的制造方法參見圖5，采用本發(fā)明制造一種具有隱埋局域絕緣層的表面柵n溝道功率JFET (以漏源擊穿壓500V為例)可以采用以下步驟(I)首先，與表面柵常規(guī)工藝相似 (只是調(diào)整了絕緣阻擋層5的原有厚度)，在含有n+低阻層1.1 (電阻率0.01至 O.OOlQ.cm)和n—高阻層1.2 (電阻率40Q.cm左右)的硅襯底的高阻層表面熱生長1 一2/mi厚的Si02層1.5，然后利用光刻和腐蝕工藝在所說的SiCb層1.5中刻蝕出柵 區(qū)摻雜窗口 1.4，參見圖5 (a) 。 (II)對硅片從n—層1.2的表面實施兩次離子注入 1.15，由于Si02層1.5的阻擋作用，注入只在窗口范圍內(nèi)生效。第一次是氧離子注入， 劑量大于或等于2xl0"cm—2，能量大于或等于200keV;第二次是硼離子注入，劑量 為lxl0'4至lx1016 cm—2，能量為50至120keV。 (III)將硅片在1000至1150°C高 溫下退火1至2小時，在含氧的氮氣或含氧的氬氣氣氛中進行。此工序后，通過已 完成的硼雜質(zhì)的注入及退火，將在摻雜窗口 1.4范圍內(nèi)從硅片表面至體內(nèi)形成p型柵 極區(qū)1.3;同時，在柵極區(qū)的下方，由于已完成的氧離子注入和退火，將形成隱埋的 局域氧化硅絕緣層1.6，見圖5 (b)。這里所說的情況，是柵極區(qū)設(shè)計結(jié)深與高溫退 火條件相匹配的情況。(IV)之后的工序按常規(guī)流程進行，進一步完成n+源極區(qū)1.9 的摻雜，柵極電極1.10、源極電極1.11和漏極電極1.13的制作，表面鈍化，以及后 道封裝工序等，最終形成如圖5 (c)所示的剖面結(jié)構(gòu)。實施例2:具有隱埋局域絕緣層的溝槽柵功率JFET的制造方法參見圖6，本發(fā)明制造一種具有隱埋局域絕緣層的溝槽柵n溝道功率JFET (以 漏源擊穿壓20至30V為例)的工藝步驟如下(I)與溝槽柵結(jié)構(gòu)的常規(guī)工藝相似 (只是調(diào)整了絕緣阻擋層5的原有厚度)，在含有n+低阻層2.1 (電阻率0.01至 0.001Q.cm)和n—高阻層2.2 (電阻率0.5 Q.cm左右)的硅襯底的高阻層表面，通過 熱生長和CVD法生長出總厚度約為1.5 〃m的Si02/Si3N4/Si02三明治絕緣層2.5，其 中最底層的SiO2厚約20nm。然后，利用光刻和刻蝕工藝在局部區(qū)域去除三明治絕緣 層并進一步在硅片體內(nèi)垂直挖出溝槽2.7。之后利用熱氧化或CVD法在溝槽側(cè)壁及 底部生長出總厚度為150nm的SiO2絕緣層，再經(jīng)過垂直性很好的干法刻蝕工藝刻蝕 掉溝槽底部的絕緣層，最終僅在溝槽側(cè)壁留有氧化層2.8，起到阻擋離子注入工藝中 雜質(zhì)進入側(cè)壁的作用。與此同時，溝槽之間的硅表面(臺面)處覆蓋有三明治絕緣 層2.5，亦起到阻擋離子進入的作用。此時，在溝槽底部介于側(cè)壁氧化層之間的部分 是裸露出來的硅，所以槽底就構(gòu)成了 p型柵極區(qū)2.3的摻雜窗口 2.4。 (II)如圖6 (a)所示，對硅片從n—層2.2的表面實施氧離子注入2.15，由于臺面處三明治絕緣層 2.5和溝槽側(cè)壁氧化層2.8的阻擋作用，注入只在柵極區(qū)摻雜窗口 2.4范圍內(nèi)生效。 氧離子注入的劑量取1.8至2.4x1018 cm_2,能量取180至200keV。 (III)將硅片在 900至U50。C的溫度下退火，時間2小時，氣氛是含有氧氣的氬氣或氮氣，氧氣含 量取0.5%。此工序后，在溝槽底部的下方，將形成隱埋的局域氧化硅絕緣層2.6，見 圖6 (b);而在隱埋的局域氧化層2.6上方的硅材料，應(yīng)從離子注入損傷層恢復(fù)為 單晶層，或者是不完美的單晶層，但其缺陷的數(shù)量和分布不影響器件的性能。(IV) 之后的工序按常規(guī)流程進行，進一步完成p型柵極區(qū)2.3的摻雜，溝道底部柵極區(qū)表 面硅化物2.12的生成，溝槽2.7的回填(此時側(cè)壁絕緣層8與填充的絕緣物質(zhì)合并) 與平坦化(用CMP工藝去除了臺面絕緣層5) ， n+型源極區(qū)2.9的摻雜，柵極電極 (圖中未給出)、源極電極2.11的制作，表面鈍化，背面減薄及漏極電極2.13的制 作，以及后道封裝工序等，最終形成如圖6 (c)所示的剖面結(jié)構(gòu)(圖中略去出鈍化 層)。實施例3:具有隱埋局域絕緣層的隱埋柵功率JFET的制造方法參見圖4 (c)和(d)，本發(fā)明制造一種具有隱埋局域絕緣層的隱埋柵功率JFET 的工藝步驟如下(I)與隱埋結(jié)構(gòu)的常規(guī)工藝相似(只是將絕緣阻擋層5加厚)，在含有低阻層1和n—高阻外延層2的硅襯底的外延層表面即硅片的上表面，通過熱 生長或CVD法生長出總厚度約為2/mi的Si02絕緣層5。然后，利用光刻和刻蝕工 藝在局部區(qū)域去除表面氧化層5，形成柵極區(qū)3的摻雜窗口 4。 (II)對硅片的上表 面實施氧離子或氮離子注入，或者依次注入這兩種離子，由于絕緣層5的阻擋作用， 注入只在柵極區(qū)摻雜窗口 4的范圍內(nèi)生效。氧或氮離子注入的劑量取1.8至2.4x1018 cm一2，能量取180至200keV。 (III)將硅片在卯0至1150°C的溫度下退火，時間 為30分鐘至4小時，氣氛是含有氧氣的氬氣或氮氣，氧氣含量取0.5%。此工序后， 柵極區(qū)3的下方，將形成隱埋的局域氧化硅(僅注入氧離子)、氮化硅(僅注入氮 離子)或氮氧化硅(注入兩種離子)絕緣層6;而在隱埋的局域絕緣層上方即后來形 成的柵極區(qū)3處的硅材料，應(yīng)從離子注入損傷層恢復(fù)為單晶層，或者是不影響器件 的性能的非完美單晶層。(IV)之后的工序按常規(guī)流程進行，進一步完成柵極區(qū)3 的摻雜，絕緣層5的去除，生長二次外延層14，源極區(qū)9摻雜，柵極電極(圖中未 給出)、源極電極11制作，表面鈍化，硅片背面減薄和漏極電極13的制作，以及 后道封裝工序等，最終形成如圖4 (d)所示的剖面結(jié)構(gòu)。最后應(yīng)說明的是以上實施例僅用以說明本發(fā)明而并非限制本發(fā)明所描述的技 術(shù)方案；因此，盡管本說明書參照上述的各個實施例對本發(fā)明已進行了詳細(xì)的說明， 但是，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，仍然可以對本發(fā)明進行修改或等同替換；而一切不脫離發(fā)明的精神和范圍的技術(shù)方案及其改進，均應(yīng)涵蓋在本發(fā)明的權(quán)利要 求范圍當(dāng)中。
權(quán)利要求
1、硅材料高頻低功耗功率結(jié)型場效應(yīng)晶體管(JFET)制造方法，包含有漏極區(qū)(1)、源極區(qū)(9)和柵極區(qū)(3)的制造工藝流程，本發(fā)明的特征在于能夠在的表面柵、溝槽柵和隱埋柵型功率JFET結(jié)構(gòu)中的柵極區(qū)(3)的下方形成隱埋的局域絕緣層(6)，為制造柵極區(qū)(3)之下隱埋的局域絕緣層(6)，在溝槽柵、表面柵和隱埋柵的常規(guī)工藝流程中，通過安排絕緣阻擋層生長、柵極區(qū)摻雜窗口刻蝕、離子注入和高溫退火等四個工藝步驟，來實現(xiàn)隱埋局域絕緣層，工藝步驟安排如下1)在鄰近柵極區(qū)(3)的硅片表面、即硅片的上表面生長既能夠掩蔽常規(guī)的柵極區(qū)摻雜又能夠掩蔽步驟3)所述的離子注入的絕緣阻擋層(5)；2)在步驟1)所生成的絕緣阻擋層(5)上刻蝕出與常規(guī)工藝流程設(shè)計相同的柵極區(qū)摻雜窗口(4)，這些窗口既允許柵極區(qū)摻雜雜質(zhì)也允許步驟3)所注入的離子由此進入硅片內(nèi)部；3)在鄰近柵極區(qū)的硅片的上表面進行離子注入，所注入的離子是在柵極區(qū)(3)下方形成的隱埋局域絕緣層(6)的組成成分；由于絕緣阻擋層(5)的存在，該離子注入僅在柵極區(qū)摻雜窗口(4)的范圍內(nèi)生效；4)實施高溫退火工藝；高溫退火工藝完成后，在柵極區(qū)(3)下方、步驟(3)所述的離子注入射程附近，最終形成局域分布的絕緣層(6)，同時又使局域絕緣層上方即柵極區(qū)(3)處的離子注入損傷層恢復(fù)；除以上四步工序外，其余工序均與常規(guī)工藝流程相同。
2、根據(jù)權(quán)利要求1所述的硅材料高頻低功耗功率結(jié)型場效應(yīng)晶體管(JFET)制造方法，其特征在于，對于溝槽柵結(jié)構(gòu)，步驟l)和2)更具體的實施工序如下(i)在鄰近柵極區(qū)(3)的硅片表面、即硅片的上表面生長既能夠掩蔽常規(guī)的柵極區(qū)摻雜又能夠掩蔽前述步驟3)所述離子注入的絕緣阻擋層(5); (ii)在工序(i)所生成的絕緣阻擋層(5)上刻蝕出與常規(guī)工藝流程設(shè)計相同的溝槽區(qū)窗口，并在該窗口的范圍內(nèi)用垂直性良好的干法刻蝕技術(shù)向下刻蝕硅單晶形成溝槽(7); (iii) 再在溝槽范圍內(nèi)生長一層厚度小于溝槽半寬度的絕緣層；(iv)用垂直性良好的干法刻蝕技術(shù)刻凈槽底處由工序(iii)所生長的絕緣層，進而在保留相鄰溝槽之間的硅片表面處絕緣阻擋層(5)的同時，在溝槽側(cè)壁處亦留下既能夠掩蔽常規(guī)的柵極 區(qū)摻雜又能夠掩蔽前述步驟3)所述離子注入的絕緣阻擋層(8)，同時，由側(cè)壁絕緣層(8)圍成柵極區(qū)摻雜窗口 (4);對于溝槽柵結(jié)構(gòu)，前述步驟1)中所說的硅片上表面包含溝槽的側(cè)壁及槽底表面，步驟l)、 2)和3)所說的絕緣阻擋層包含 在溝槽側(cè)壁生長的絕緣層(8)，通過前述的工序(i)、 Gi)和(iii)完成步驟l)， 通過前述的工序(iv)完成步驟2)。
3、 根據(jù)權(quán)利要求1或2所述的硅材料高頻低功耗功率結(jié)型場效應(yīng)晶體管 (JFET)制造方法，其特征在于，所述的步驟3)和步驟4)這兩步工序，是全部 安排在常規(guī)工藝流程中原有的柵極區(qū)摻雜工序之前進行的。
4、 根據(jù)權(quán)利要求3所述的硅材料高頻低功耗功率結(jié)型場效應(yīng)晶體管(JFET) 制造方法，其特征在于，在柵極區(qū)的設(shè)計結(jié)深與步驟4)的高溫退火工藝條件相匹 配的情況下，為使步驟4)在促進形成隱埋局域絕緣層(6)的同時，也起到將柵 極區(qū)雜質(zhì)向硅片內(nèi)部驅(qū)入而形成柵結(jié)的作用，允許將所述的步驟3)和步驟4)或 單獨將步驟4)調(diào)整到常規(guī)流程中原有的柵極區(qū)摻雜工序之后安排。
5、 根據(jù)權(quán)利要求1或2所述的硅材料高頻低功耗功率結(jié)型場效應(yīng)晶體管 (JFET)制造方法，其特征在于，通過步驟1)生長出厚度為50nm—5/mi絕緣阻 擋層。
6、 根據(jù)權(quán)利要求1所述的硅材料高頻低功耗功率結(jié)型場效應(yīng)晶體管(JFET) 制造方法，其特征在于，所注入的離子是一種或多種，具體為步驟3)所注入是氧 離子和氮離子，或者是其中的一種。
7、 根據(jù)權(quán)利要求1或6所述的硅材料高頻低功耗功率結(jié)型場效應(yīng)晶體管 (JFET)制造方法，其特征在于，步驟3)所采用的離子注入能量為10keV—lMeV， 劑量為lxl016—lxl019cm—2。
8、 根據(jù)權(quán)利要求1或2所述的的硅材料高頻低功耗功率結(jié)型場效應(yīng)晶體管 (JFET)制造方法，其特征在于，步驟4)所采用的退火溫度為900—1400。C,持 續(xù)時間為10分鐘一20小時。
9、 根據(jù)權(quán)利要求1或2所述的硅材料高頻低功耗功率結(jié)型場效應(yīng)晶體管 (JFET)制造方法，其特征在于，步驟4)所述的高溫退火是在含氧氣的氬氣或含 氧氣的氮氣氣氛中進行的，其中氧氣的含量為0—5%。
全文摘要
硅材料高頻低功耗功率結(jié)型場效應(yīng)晶體管(JFET)制造方法，能夠在溝槽柵、表面柵和隱埋柵型功率JFET結(jié)構(gòu)中柵極區(qū)的下方形成隱埋的局域絕緣層。其技術(shù)方案是將SOI工藝中的SIMOX或SIMNI技術(shù)思路以局域化的方式用于縱向?qū)щ姷墓β势骷?，在制造功率JFET的常規(guī)工藝流程中，通過安排絕緣阻擋層生長、柵極區(qū)摻雜窗口刻蝕、離子注入和高溫退火等四個工藝步驟，來實現(xiàn)隱埋局域絕緣層。本發(fā)明與常規(guī)工藝流程有很好的工藝兼容性，工藝簡單，可控性強，適用范圍廣，有利于實現(xiàn)低成本和高成品率，制造出性能更優(yōu)的高頻低功耗功率JFET。
文檔編號H01L21/337GK101246825SQ20081010146
公開日2008年8月20日 申請日期2008年3月7日 優(yōu)先權(quán)日2008年3月7日
發(fā)明者亢寶位, 單建安, 郁 吳, 波 田 申請人:北京工業(yè)大學(xué)