專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件，更具體地，涉及諸如橫向雙擴(kuò)散MOS (lateral double diffused MOS, LDMOS )晶體管的半導(dǎo)體器件及其 制造方法。
背景技術(shù)：
如示例圖1A中所示，通常，LDMOS晶體管可以包4舌形成在 高壓p型勢阱(HPWELL)中的兩個(gè)n型漂移區(qū)(Ndrift) 20、 22。
^口示例圖1B中所示，淺溝槽隔離(STI)30、 32、 34和36可 以接著在HPWELL10和N型漂移區(qū)20、 22中的預(yù)定區(qū)域中形成。 隨后，柵4及絕^彖月莫40和棚4及42可以順序在HPWELL 10上和/或上 方形成。
如示例圖1C中所示，隨后，高濃度n+型源極/漏極擴(kuò)展區(qū) (extension region ) 50、 52可以分別形成在N型漂移區(qū)20 、 22中。此后，通過觸點(diǎn)形成工藝，在分別形成于N型漂移區(qū)20、 22中的 源才及/漏才及擴(kuò)展區(qū)50、 52上和/或上方形成觸點(diǎn)60、 62。
為了提高圍繞高電壓晶體管中的源極/漏極擴(kuò)展區(qū)50、 52的N 型漂移區(qū)20、 22的擊穿電壓，提供STI 32、 34。然而，施加在源 才及/漏才及擴(kuò)展區(qū)50、 52之間的通道區(qū)(溝道區(qū)，channel region)中 的電場可以高于施加在N型漂移區(qū)20、 22與襯底(基外反)之間的 電場。因此，為了^是高源才及與漏才及之間的擊穿電壓，棚"f及42必須 具有不小于預(yù)定水平的長度。因此，不能獲得高度集成的器件。
發(fā)明內(nèi)容
實(shí)施例涉及一種諸如橫向、雙擴(kuò)散MOS (LDMOS)晶體管的 半導(dǎo)體器件及其制造方法。
實(shí)施例涉及一種半導(dǎo)體器件及其制造方法，該半導(dǎo)體器件可通 過減小在位于漂移區(qū)和柵極邊緣區(qū)內(nèi)的STI中產(chǎn)生的最大電場來增 強(qiáng)結(jié)擊穿電壓(junction breakdown voltage )。
實(shí)施例涉及一種半導(dǎo)體器件，該半導(dǎo)體器件可以包括下述部分 中的至少一個(gè)至少一個(gè)漂移區(qū)，形成在襯底上的通道區(qū)附近；第 一掩埋絕鄉(xiāng)彖層，形成在漂移區(qū)中；以及第一減小表面場區(qū)(reduced surface field region ),設(shè)置在第 一掩埋絕緣層與漂移區(qū)之間。
實(shí)施例涉及一種用于制造半導(dǎo)體器件的方法，該方法可包括以 下步驟中的至少一個(gè)在坤于底上的通道區(qū)附近形成至少一個(gè)漂移 區(qū)；在漂移區(qū)中形成第一溝槽；在第一溝槽的內(nèi)壁上形成第一減小 表面場區(qū)；以及在第一溝槽上形成第一掩埋絕纟彖層，第一溝槽包括 了第一掩埋絕緣層。
示例圖1A至圖1C示出了 LDMOS晶體管。示例圖2示出了才艮據(jù)實(shí)施例的LDMOS晶體管。示例圖3A至圖3D示出了根據(jù)實(shí)施例的用于制造LDMOS晶 體管的方法。示例圖4示出了根據(jù)實(shí)施例的，用于依據(jù)各個(gè)區(qū)域的導(dǎo)電類型 來形成第一減小表面場區(qū)和第二減小表面場區(qū)的方法。示例圖6示出了根據(jù)實(shí)施例的，用于依據(jù)各個(gè)區(qū)域的導(dǎo)電類型 來形成第一減小表面場區(qū)和第二減小表面場區(qū)的方法。
具體實(shí)施方式
現(xiàn)在將參照附圖，對(duì)根據(jù)本發(fā)明優(yōu)選實(shí)施例的半導(dǎo)體器件進(jìn)行 詳細(xì)地參考。示出了其中半導(dǎo)體器件為橫向雙擴(kuò)散MOS(LDMOS) 晶體管的一種情況，但是本發(fā)明并不限于此。示例圖2示出了一LDMOS晶體管，其可包括高壓勢阱100和 形成在勢阱100中的漂移區(qū)110、 112。本領(lǐng)域的技術(shù)人員將容易地 理解，參考標(biāo)號(hào)100不Y義代表勢阱，還代表襯底。減小表面場區(qū) (RESURF) 130、 132、 134和136可在勢P升100中形成，而掩埋 纟色纟彖層140、 142、 144禾口 146可分另'J在RESURF 130、 132、 134禾口 136上面和/或上方形成。棚4及絕纟彖力莫150和棚4及152可在勢阱100 上面和/或上方以及漂移區(qū)110、 112之間形成。源才及/漏才及擴(kuò)展區(qū)160 、162可以在漂移區(qū)110、 112中形成，而觸點(diǎn)170、 172可以分別在 源極/漏極擴(kuò)展區(qū)160、 162上面和/或上方形成。第一掩埋絕緣層142、 144可以分別形成于漂移區(qū)110、 112中。 第一掩i里絕^彖層142、 144可以分別用來增大漂移區(qū)110、 112的擊 穿電壓。與第一掩埋絕》彖層142、 144不同，第二掩埋絕》彖層140、 146可在勢阱IOO和漂移區(qū)110、 112中形成并且可用來限定有源區(qū) 和器件隔離區(qū)。可替換地，第二掩埋絕蟲彖層140、 146可4又在勢阱 100的一部分中形成，在勢阱100的該部分中不存在漂移區(qū)110、 112。 第一掩埋絕緣層142、 144和第二掩埋絕緣層140、 146可以是淺溝 槽隔離(STI)的形式。才艮才居實(shí)施例，第一減小表面場區(qū)132、 134可分別在第一掩i里 絕纟彖層142， 144與漂移區(qū)110、 112之間形成。第一減小表面場區(qū) 132、 134減小了存在于源極/漏極擴(kuò)展區(qū)160、 162之間的界面上的 電場，并且具體地，減小了第一減小表面場區(qū)132、 134與通道區(qū) 之間的界面上的電場。這用來增大結(jié)的集成度。因此，第一減小表 面場區(qū)132、 134可適于用在需要高操作電壓的LDMOS晶體管中， 因此，可減小決定LDMOS晶體管尺寸的通道區(qū)的長度。第二減小 表面場區(qū)130、 136可在第二掩埋絕緣層140、 146與勢阱100之間 形成。例如，第一減小表面場區(qū)132、 134和第二減小表面場區(qū)130、 136可具有不大于500 A的厚度以及1011至10^個(gè)離子/cm2的摻雜 濃度。柵極絕緣膜150和柵極152可相繼在位于勢阱100上面和/或上 方的通道區(qū)中形成。高濃度源極/漏極擴(kuò)展區(qū)160、 162可分別在漂 移區(qū)110、 112中形成。觸點(diǎn)170、 172可分別在源才及/漏才及擴(kuò)展區(qū) 160、 162中形成。源極/漏極擴(kuò)展區(qū)160、 162的摻雜濃度可以高于 漂移區(qū)IIO、 112的4參雜濃度。漂移區(qū)IIO、 112的摻雜濃度可以高于第一減小表面場區(qū)132、134的摻雜濃度。第一減小表面場區(qū)132、 134的摻雜濃度可與第二減小表面場區(qū)130、 136的摻雜濃度相同。才艮據(jù)實(shí)施例，當(dāng)勢阱100形成為p型而漂移區(qū)110、 112形成 為n型時(shí)，第一減小表面場區(qū)132、 134和第二減小表面場區(qū)130、 136可形成為p型或n型。另一方面，當(dāng)勢阱100形成為n型而漂 移區(qū)110、 112形成為p型時(shí)，第一減小表面場區(qū)132、 134和第二 減小表面場區(qū)130、 136可形成為n型。在下文中，將參照
根據(jù)本發(fā)明的用于制造橫向雙擴(kuò)散 MOS (LDMOS)晶體管的方法。如示例圖3A中所示，可在高壓勢阱100中形成至少一個(gè)漂移 區(qū)110、 112。盡管示例圖3A中示出的漂移區(qū)110、 112的數(shù)目是兩個(gè)，但是本發(fā)明并不限于此。如示例圖3B中所示，隨后，掩;f莫圖案128可通過光刻工藝形 成在漂移區(qū)110和112以及勢阱100的上面和/或上方。隨后可〗吏用 掩模圖案128作為蝕刻掩模來蝕刻漂移區(qū)110、 112和勢阱100,以 形成溝槽120、 122、 124和126。第一溝槽120、 124可4又在漂移區(qū) 110、 112中形成，同時(shí)第二溝沖曹122、 126可在勢阱100和漂移區(qū) 110、 112中形成，以限定有源區(qū)和器件隔離區(qū)。優(yōu)選地，第一溝槽 120、 124分別在漂移區(qū)110和112中形成。另一方面，第二溝槽122、 126可^又在勢阱100的不存在漂移區(qū)110、 112的一部分中形成。如示例圖3C中所示，隨后可將多個(gè)雜質(zhì)離子(摻雜離子， impurity ion) 138注入(才直入)到通過掩才莫128而暴露的第一溝槽 120、 124中，以在第一溝槽120、 124的內(nèi)壁上面和/或上方分別形 成第一減小表面場區(qū)132、 134。還可將雜質(zhì)離子138注入到第二溝 槽122、 126中，以在第二溝槽122、 126的內(nèi)壁上面和/或上方分別形成第二減小表面場區(qū)130、 136。本領(lǐng)域的技術(shù)人員將容易地理解， 熱擴(kuò)散工藝可以跟隨在雜質(zhì)離子138的注入之后?？商鎿Q地，與示 例圖3C中所示的結(jié)構(gòu)不同，才艮才居實(shí)施例，第二減少表面場區(qū)130、 136可以被排除(excluded )。在這種情況中，掩模必須圖案化以使 得雜質(zhì)離子138僅注入到第一溝槽120、 124中。如示例圖3D中所示，在第一減小表面場區(qū)132、 134和第二減 小表面場區(qū)130、 136形成之后，隨后可將絕纟彖材料間隙填充到第 一溝槽120、 124和第二溝槽122、 126中，隨后對(duì)絕緣材料進(jìn)行化 學(xué)才幾械拋光(CMP)以形成STI形的第一掩埋絕緣層142、 144和 第二掩埋絕鄉(xiāng)彖層140、 146。第一掩埋絕緣層l42、 144和第二掩埋 絕緣層140、 146可由03 TEOS或高密度等離子體(HDP )氧化物 構(gòu)成。隨后，可通過在勢阱100的通道區(qū)的上面和/或上方沉積棚-才及絕 纟彖材料、在4冊(cè)才及絕血彖材坤+上面和/或上方沉積多晶石圭、通過光刻工藝 在多晶硅上面和/或上方形成掩模圖案、以及使用掩模圖案作為蝕刻 掩模來蝕刻多晶硅和柵極絕緣材料而形成柵極絕緣膜150和柵極 152。如示例圖3D中所示，在棚-4及絕》彖膜150和柵4及152形成后， 接著可將高濃度的離子分別注入到設(shè)置在第一掩埋絕緣膜142, 144 與第二掩埋絕緣膜140, 146之間的漂移區(qū)110， 112中，以形成如 示例圖2中所示的源極/漏極擴(kuò)展區(qū)160、 162。在源極/漏極擴(kuò)展區(qū) 160、 162形成后，通過觸點(diǎn)成形工藝，觸點(diǎn)170、 172可分別在源 才及/漏才及擴(kuò)展區(qū)160、 162的上面和/或上方形成。如示例圖4中所示，當(dāng)高壓勢阱(HPWELL) 100A形成為p 型，且N型漂移區(qū)IIOA、 112A形成為n型時(shí)，則可將p型4參雜(雜質(zhì))(例3口，石朋)離子138A 5主入到溝沖曹120、 122、 124和126的內(nèi) 壁中，以形成減小表面場區(qū)130A、 132A、 134A和136A。示例圖5是示出了根據(jù)雙結(jié)結(jié)構(gòu)的特征變化圖，在該圖中水平 軸和垂直軸分別表示泄漏電流(漏電流)和累積概率。泄漏電流的 單位為安培(A)而累積概率的單位是百分比(％)。從示例圖5中 可見，泄漏電流隨被注入的雜質(zhì)離子138 (例如，砷(As)、磷(P) 或它們的結(jié)合)的類型以及雜質(zhì)離子的濃度而變化。當(dāng)高壓勢阱100A形成為p型而漂移區(qū)IIOA、 112A形成為n 型時(shí)，則可爿尋n型摻雜(例》口 ，石申)離子138A注入到第 一 溝才曹120 、 124的內(nèi)壁中，以形成n型減小表面場區(qū)130A、132A、134A和136A。 因此，每一漂移區(qū)IIOA、 112A和第一減少表面場區(qū)132A、 134A 都是n型的，從而形成雙結(jié)結(jié)構(gòu)。同樣地，在LDMOS晶體管具有 乂又結(jié)結(jié)構(gòu)的情況中，泄漏電流可以減小，4口示例圖5中所示。如示例圖6中所示，當(dāng)高壓勢阱(HPWELL) 100B形成為n 型而漂移區(qū)110B、 112B形成為p型時(shí)，則可將n型摻雜(例如，P 或As )離子注入到溝槽130B、 132B、 134B和136B的內(nèi)壁中，以 形成減小表面場區(qū)130B、 132B、 134B和136B。從前述內(nèi)容顯然可知，才艮據(jù)實(shí)施例的半導(dǎo)體器件及其制造方法 可提供設(shè)置在漂移區(qū)與第 一掩埋絕緣層之間的第 一減小表面場區(qū)， 因此，具有如下伊乙點(diǎn)。首先，能夠-提高包括通用RESURF ( LOCOS或STI)區(qū)漏極擴(kuò) 展MOS (DEMOS)晶體管(即，LDMOS晶體管)的結(jié)集成度。第二，該半導(dǎo)體器件和方法減少了在漂移區(qū)和柵極邊緣區(qū)內(nèi)部 的掩埋絕緣層中產(chǎn)生的最大電場，從而提高了結(jié)擊穿電壓。因此，該半導(dǎo)體器件及其方法適合于采用高操作電壓的LDMOS晶體管。第三，由于通道區(qū)的電場減小，才艮據(jù)實(shí)施例的LDMOS晶體管 可包括縮短的通道區(qū)，因此與其他LDMOS晶體管相比，實(shí)現(xiàn)了整 體尺寸的減小。盡管已經(jīng)參照多個(gè)示例性實(shí)施例描述了實(shí)施例，j旦應(yīng)該理解， 本領(lǐng)域的技術(shù)人員可以i殳計(jì)許多其他的^f多改和實(shí)施例，這些l奮改和 實(shí)施例均落在本披露內(nèi)容的原理的精神和范圍內(nèi)。更特別地，在本 4皮露內(nèi)容、附圖、以及所附外又利要求的范圍內(nèi)，可以在主題結(jié)合排分和/或排列方面的修改和改變以外，可替換的使用對(duì)本領(lǐng)域技術(shù)人 員來i兌是顯而易見的選擇。
權(quán)利要求
1. 一種半導(dǎo)體器件，包括漂移區(qū)，所述漂移區(qū)鄰近4于底中的通道區(qū)而形成；第一掩埋絕緣層，所述第一掩埋絕緣層形成在所述漂移 區(qū)中；以及第一減小表面場區(qū)，所述第一減小表面場區(qū)設(shè)置在所述 第 一掩埋絕緣層與所述漂移區(qū)之間。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，進(jìn)一步包括第二掩埋絕纟彖層，所述第二掩埋絕纟彖層形成在限定有源 區(qū)和器件隔離區(qū)的所述襯底中；以及第二減小表面場區(qū)，所述第二減小表面場區(qū)設(shè)置在所述 第二掩埋絕緣層與所述襯底之間。
3. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，當(dāng)所述襯底具有第 一導(dǎo)電類型而所述漂移區(qū)具有第二導(dǎo)電類型時(shí)，所述第一減小 表面場區(qū)具有所述第一導(dǎo)電類型。
4. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，當(dāng)所述襯底具有第 一導(dǎo)電類型而所述漂移區(qū)具有第二導(dǎo)電類型時(shí)，所述第一減小 表面場區(qū)具有所述第二導(dǎo)電類型。
5. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第一減小表面 場區(qū)具有IO"至10^個(gè)離子/cm2的摻雜濃度。
6. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第一減小表面 場區(qū)具有500 A的厚度。
7. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述漂移區(qū)的摻雜 濃度高于所述第一減小表面場區(qū)的所述摻雜濃度。
8. 根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其中，所述漂移區(qū)在形成 于所述襯底中的勢阱中形成。
9. 根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其中，所述第二掩埋絕緣 層在所述勢阱和所述漂移區(qū)上方形成。
10. 根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其中，所述第二掩埋絕緣 層在所述勢阱中除了所述漂移區(qū)之外的 一部分中形成。
11. 根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，進(jìn)一步包括柵極，所述柵極形成在所述勢阱上的所述通道區(qū)中；以及源才及/漏才及區(qū)，所述源才及/漏4及區(qū)形成在i殳置在所述第一掩 埋絕緣層與所述第二掩埋絕緣層之間的所述漂移區(qū)中。
12. —種用于制造半導(dǎo)體器件的方法，包括鄰近邱十底上的通道區(qū)而形成漂移區(qū)；4妾著 在所述漂移區(qū)中形成第一溝槽；隨后 在所述第一溝槽的內(nèi)壁上形成第一減小表面場區(qū)；以及隨后在所述第一溝槽上形成第一掩埋絕纟彖層，所述第一溝槽 包括所述第一掩埋絕緣層。
13. 根據(jù)權(quán)利要求12所述的方法，進(jìn)一步包括在形成所述第 一溝槽的過程中，在限定有源區(qū)和器件隔 離區(qū)的所述4于底上形成第二溝槽；以及隨后在所述第二溝槽的內(nèi)壁上形成第二減小表面場區(qū)。
14. 根據(jù)權(quán)利要求12所述的方法，其中，當(dāng)所述襯底具有第一導(dǎo) 電類型而所述漂移區(qū)具有第二導(dǎo)電類型時(shí)，通過將所述第一導(dǎo) 電類型的雜質(zhì)離子注入到所述第 一 溝槽的所述內(nèi)壁中而形成 所述第一減小表面場區(qū)。
15. 根據(jù)權(quán)利要求12所述的方法，其中，當(dāng)所述襯底具有第一導(dǎo) 電類型而所述漂移區(qū)具有第二導(dǎo)電類型時(shí)，通過將所述第二導(dǎo) 電類型的雜質(zhì)離子注入到所述第 一 溝槽的所述內(nèi)壁中而形成 所述第一減小表面場區(qū)。
16. 才艮據(jù)片又利要求12所述的方法，其中，所述第一導(dǎo)電類型是p 型，所述第二導(dǎo)電類型是n型，并且所述雜質(zhì)離子包括砷。
17. 4艮據(jù)4又利要求13所述的方法，其中，所述漂移區(qū)形成于在所 述襯底中形成的勢阱中。
18. 根據(jù)權(quán)利要求17所述的方法，其中，所述第二溝槽形成于所 述勢阱和所述漂移區(qū)中。
19. 根據(jù)權(quán)利要求17所述的方法，其中，所述第二溝槽形成于所 述勢阱中除了所述漂移區(qū)之外的 一部分中。
20. 根據(jù)權(quán)利要求17所述的方法，進(jìn)一步包括在包括所述第二減小表面場區(qū)的所述第二溝槽上形成第 二掩埋絕緣層；接著在所述勢阱上的所述通道區(qū)中形成斥冊(cè)才及；以及隨后在所述第 一掩埋絕緣層與所述第二掩埋絕緣層之間的所 述漂移區(qū)中形成源才及/漏極區(qū)。
全文摘要
本發(fā)明公開了一種半導(dǎo)體器件及其制造方法。該半導(dǎo)體器件包括形成在襯底上的通道區(qū)附近的至少一個(gè)漂移區(qū)，形成在漂移區(qū)中的第一掩埋絕緣層，以及設(shè)置在第一掩埋絕緣層與漂移區(qū)之間的第一減小表面場區(qū)。因此，該半導(dǎo)體器件提供布置在漂移區(qū)與第一掩埋絕緣層之間的第一減小表面場區(qū)，因此該半導(dǎo)體器件具有以下優(yōu)點(diǎn)提高了結(jié)集成度，提高了對(duì)于采用高操作電壓的LDMOS晶體管的適用性，并減小了總體尺寸。
文檔編號(hào)H01L29/78GK101312211SQ20081009833
公開日2008年11月26日 申請(qǐng)日期2008年5月23日 優(yōu)先權(quán)日2007年5月25日
發(fā)明者李文榮 申請(qǐng)人:東部高科股份有限公司