專利名稱：半導(dǎo)體元件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及晶圓級(jí)晶片尺寸封裝(wafer level chip-scale packaging, WLCSP)，且特別涉及增進(jìn)WLCSP中的焊球接點(diǎn)(solder ball joints)的可靠度。
背景技術(shù)：
在過(guò)去幾十年來(lái)，電子與半導(dǎo)體封裝技術(shù)的進(jìn)步已沖擊整個(gè)半導(dǎo)體工 業(yè)。導(dǎo)入表面接合技術(shù)(surface-mount technology, SMT)與球柵陣列(ball grid array, BGA)封裝對(duì)于多種集成電路元件的高產(chǎn)率封裝通常是重要的步驟，且 還同時(shí)允許印刷電路板上的接墊間距縮小。通常集成電路的封裝結(jié)構(gòu)基本上 由晶片上的金屬接墊與散布自封裝體的電極間的細(xì)金線來(lái)形成內(nèi)連線。雙列 式封裝(dual inline package, DIP)與四方扁平封裝(quad flat package, QFP)是目 前集成電路封裝的基本結(jié)構(gòu)。然而，隨著周邊設(shè)計(jì)與排列于封裝體的針腳數(shù) 目(pin coimt)的增加，使導(dǎo)線間之間距過(guò)小而限制電路板的晶片封裝。
晶片尺寸封裝(CSP)及球柵陣列(BGA)封裝為在不大幅增加封裝尺寸情 況下，使電極的排列緊密的一種解決方案。CSP提供晶片尺寸的晶圓封裝。 CSP的封裝結(jié)構(gòu)一般小于1.2倍的裸片尺寸，大幅縮小以CSP封裝的元件的 尺寸。雖然，這些優(yōu)點(diǎn)已使電子元件小型化，但一直以來(lái)對(duì)于更小、更輕、 及更薄電子產(chǎn)品的需求，更加小型化封裝結(jié)構(gòu)的追求仍未曾間斷。
為了滿足市場(chǎng)對(duì)于更小型化與更多功能化電子產(chǎn)品的需求，近年來(lái)導(dǎo)入 了晶圓級(jí)晶片尺寸封裝(WLCSP)以增加元件密度、增進(jìn)效能、與節(jié)省成本， 并同時(shí)減小電子封裝工業(yè)中的元件的重量與尺寸。在WLCSP封裝中，封裝 體通常直接形成于裸片上，裸片具有由球柵陣列及凸塊電極(bump electrodes) 所提供的接點(diǎn)(contact)。近來(lái)的先進(jìn)電子元件，例如行動(dòng)電話、筆記型電腦、 攝影機(jī)、個(gè)人數(shù)字助理(PDA)等，利用了密集且輕薄的緊密封裝集成電路。 使用WLCSP以較少數(shù)目的接腳來(lái)封裝較小裸片尺寸的元件，可于一晶圓上 形成更多的晶片，具有更高的成本效益?，F(xiàn)今的WLCSP技術(shù)的缺點(diǎn)是焊球與柱電極(electrode post)間會(huì)形成裂痕 (cracks)。焊球或凸塊一般直接放置于凸塊電極或柱電極上，靠焊接點(diǎn)(solder joint)來(lái)維持結(jié)構(gòu)整體性。形成WLCSP元件的不同材料層之間一般具有不同 的熱膨脹系數(shù)(CTE)。因此，由不同熱膨脹系數(shù)所引起的較大應(yīng)力會(huì)發(fā)生在 與柱電極及凸塊電極之間的接點(diǎn)，常常在凸塊電極/柱電極與焊球或凸塊間的 接合區(qū)造成裂縫。此外，焊球一般位于晶圓的材料層上方。焊球接合處的露 出使焊球更容易受到物理沖擊的影響，并亦使較脆弱的接點(diǎn)露出。
圖1顯示典型WLCSP封裝結(jié)構(gòu)10的單一焊球的剖面圖。WLCSP封裝 結(jié)構(gòu)直接形成于裸片100上。在裸片100上形成有銅墊102。銅墊102作為 焊球101的接觸點(diǎn)與接墊。在焊接工藝期間，金屬間化合物(intermetallic compounds, IMC)會(huì)于焊球101與銅墊102之間的接點(diǎn)自然地形成為一材料層 (例如IMC形成層103)。雖然IMC形成層103的存在通常意味著焊料與襯底 間有良好的焊接，但I(xiàn)MC形成層103通常是焊接點(diǎn)的最脆弱部分。因?yàn)樵?WLCPS封裝中的焊接點(diǎn)非常小，使得裂痕(crack)(例如裂痕104)在應(yīng)力施加 于接點(diǎn)時(shí)可能更容易形成，且這樣的裂痕由于整體封裝結(jié)構(gòu)尺寸較小，可能 對(duì)結(jié)構(gòu)傷害更大。再者，IMC形成層103位于裸片100的上表面上，因此會(huì) 將此較脆弱區(qū)域曝露于較大的直接應(yīng)力沖擊。沿著焊球101的一側(cè)生成的小 裂痕(例如裂痕104)可容易地沿著焊接點(diǎn)橫截面方向傳播而變大。
美國(guó)專利US 6,600,234(Kuwabara, et al.)公開(kāi)一種可減小上述應(yīng)力裂痕的 方法。此方法使用多層材料層來(lái)形成密封膜(sealing film),其中部分的凸塊 電極自密封膜突出。突出的電極輔助吸收部分由熱膨脹系數(shù)不同所造成的應(yīng) 力。密封層的多層材料層的選擇亦可具有逐漸改變的熱膨脹系數(shù)，使接近襯 底的材料層具有與襯底相近的熱膨脹系數(shù)，而接近電路襯底的材料層具有與 電路襯底相近的熱膨脹系數(shù)。此逐漸改變的熱膨脹系數(shù)有助于緩和由急遽熱 膨脹系數(shù)差異所造成的應(yīng)力。然而，密封層的多層材料層通常仍呈現(xiàn)較低的 剪切強(qiáng)度(shear strength),且無(wú)法減輕可能形成于IMC形成層中的裂縫的傳 播，因而減低接點(diǎn)的整體可靠度。
美國(guó)專利US 6,717，245(Kinsman， et al.)另提出一種增進(jìn)晶片尺寸封裝的 方法。此方法以環(huán)氧樹(shù)脂(epoxy)或其他相似材料完全封裝第一凸塊層 (bumpedlayer)。接著研磨封裝層以露出包裝于其中的凸塊的頂部。接著將一般的焊球印刷或放置于第一凸塊層的露出部分上。借著通過(guò)第一凸塊層的封 裝層而將焊球與電路板隔離，可減小熱膨脹所造成的應(yīng)力。然而，焊球接點(diǎn)
仍容易沿著IMC形成層生成裂縫，因而減低接點(diǎn)的整體可靠度。
美國(guó)專利US 6,906,418(Hiatt， et al.)另提出一種增進(jìn)晶片尺寸封裝的方 法。此方法提供兩種不同的CSP封裝實(shí)施例。第一實(shí)施例將來(lái)自裸片接墊的 內(nèi)連線接點(diǎn)(interconnect contact)的尖端部分(tip)延伸穿過(guò)絕緣層。在沉積金 屬化材料層于內(nèi)連線接點(diǎn)的尖端部分后，將焊球放置于每一延伸尖端部分 上。金屬化材料層的材質(zhì)選用能增進(jìn)金屬化材料層與焊球間的接合的材料。 然而，因?yàn)楹盖蚪狱c(diǎn)位于或高于絕緣層表面，焊球接點(diǎn)仍有不小的剪切應(yīng)力。 第二實(shí)施例提供的焊球直接放置于裸片接墊上或重分布層上。接著使用絕緣 層將焊球封裝，并留下部分露出區(qū)以用于接觸。雖然此實(shí)施例增進(jìn)焊球接點(diǎn) 的強(qiáng)度，但將焊球直接放置于裸片接墊上需復(fù)雜的設(shè)計(jì)程序，會(huì)大幅增加CSP 封裝的成本。此外，內(nèi)連線接點(diǎn)的結(jié)構(gòu)亦會(huì)受限于裸片接墊的結(jié)構(gòu)。

發(fā)明內(nèi)容
鑒于以上問(wèn)題，本發(fā)明提供一種半導(dǎo)體元件的制造方法，包括在半導(dǎo)體 襯底的第一表面形成至少一個(gè)柱電極，其中每一柱電極包括兩個(gè)以上柱狀物 的陣列，柱電極電連接至半導(dǎo)體襯底的線路層，沉積緩沖層于第一表面上， 緩沖層密封陣列，移除部分的緩沖層及部分的柱電極，而使柱電極的上表面 低于殘余的緩沖層的上表面，沉積導(dǎo)電覆蓋層于柱電極的上表面上，其中導(dǎo) 電覆蓋層低于殘余的緩沖層的上表面，以及放置焊球于導(dǎo)電覆蓋層上，其中 焊球與導(dǎo)電覆蓋層之間的焊接點(diǎn)低于殘余的緩沖層的上表面。
根據(jù)本發(fā)明的半導(dǎo)體元件的制造方法，還包括沉積至少一個(gè)重分布層于 所述半導(dǎo)體襯底的所述第一表面上，其中所述重分布層提供所述柱電極與所 述線路層之間的電連接。
根據(jù)本發(fā)明的半導(dǎo)體元件的制造方法，其中所述半導(dǎo)體襯底包括保護(hù) 層，沉積于半導(dǎo)體襯底層上，其中所述保護(hù)層的上表面包括所述第一表面； 以及電路層，位于所述半導(dǎo)體襯底層的有源區(qū)中，其中所述電路層電連接至 所述線路層。
根據(jù)本發(fā)明的半導(dǎo)體元件的制造方法，其中所述半導(dǎo)體襯底還包括高分
6子絕緣層，沉積于所述保護(hù)層上，其中所述高分子絕緣層的上側(cè)成為所述半 導(dǎo)體襯底的所述第一表面。
根據(jù)本發(fā)明的半導(dǎo)體元件的制造方法，其中所述移除步驟包括移除部分 的所述緩沖層及部分的所述柱電極，其中部分的所述柱電極的移除包括蝕刻 所述柱電極以及研磨所述柱電極。
根據(jù)本發(fā)明的半導(dǎo)體元件的制造方法，其中所述移除步驟不使用光致抗 蝕劑層。
根據(jù)本發(fā)明的半導(dǎo)體元件的制造方法，其中所述導(dǎo)電覆蓋層的沉積包括 通過(guò)無(wú)電電鍍。
本發(fā)明另提供一種半導(dǎo)體元件的制造方法，包括形成多個(gè)電極于半導(dǎo)體
襯底的第一表面上，其中電極凸出第一表面，將材料鍍至電極上；沉積緩沖 層于第一表面上，電極延伸穿過(guò)緩沖層，選擇性蝕刻緩沖層以使電極的上表 面低于殘余的緩沖層的上表面，以及放置焊球于每一電極上，其中焊球與電 極之間的接點(diǎn)低于緩沖層的上表面，及其中焊球通過(guò)材料及電極電連接至半 導(dǎo)體襯底的線路層。
根據(jù)本發(fā)明的半導(dǎo)體元件的制造方法，還包括沉積至少一個(gè)重分布層于 所述半導(dǎo)體襯底的所述第一表面上，其中所述重分布層提供所述多個(gè)電極與 所述線路層之間的電連接。
根據(jù)本發(fā)明的半導(dǎo)體元件的制造方法，其中所述半導(dǎo)體襯底包括保護(hù) 層，沉積于半導(dǎo)體襯底層上，其中所述保護(hù)層的上表面包括所述第一表面； 以及電路層，位于所述半導(dǎo)體襯底層的有源區(qū)中，其中所述電路層電連接至 所述線路層。
根據(jù)本發(fā)明的半導(dǎo)體元件的制造方法，其中所述半導(dǎo)體襯底還包括高分 子絕緣層，沉積于所述保護(hù)層上，其中所述高分子絕緣層的上側(cè)成為所述半 導(dǎo)體襯底的所述第一表面。
根據(jù)本發(fā)明的半導(dǎo)體元件的制造方法，其中所述選擇性蝕刻步驟不使用 光致抗蝕劑層。
根據(jù)本發(fā)明的半導(dǎo)體元件的制造方法，其中所述多個(gè)電極的形成包括形 成兩個(gè)以上柱狀物的陣列于所述多個(gè)電極上，并連接至所述導(dǎo)線層的第一
^山頓。本發(fā)明能夠增進(jìn)WLCSP中的焊球接點(diǎn)的可靠度。
為讓本發(fā)明的上述和其他目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉
出較佳實(shí)施例，并配合附圖，作詳細(xì)說(shuō)明如下


圖1顯示典型WLCSP封裝結(jié)構(gòu)的單一焊球的剖面圖。 圖2顯示本發(fā)明一個(gè)實(shí)施例的WLCSP封裝結(jié)構(gòu)的剖面圖。 圖3A-圖3E顯示本發(fā)明另一實(shí)施例的WLCSP封裝結(jié)構(gòu)的一系列工藝剖 面圖。
圖4A-圖4E顯示本發(fā)明又一實(shí)施例的于半導(dǎo)體晶圓上形成WLCSP封裝 結(jié)構(gòu)的一系列工藝剖面圖。
圖5A-圖5F顯示本發(fā)明再一實(shí)施例的于半導(dǎo)體晶圓上形成WLCSP封裝 結(jié)構(gòu)的一系列工藝剖面圖。
圖6顯示本發(fā)明一個(gè)實(shí)施例的工藝流程圖。
圖7顯示本發(fā)明另一實(shí)施例的工藝流程圖。
圖8顯示本發(fā)明又一實(shí)施例的工藝流程圖。
其中，附圖標(biāo)記說(shuō)明如下
10、 20、 30 WLCSP封裝結(jié)構(gòu);100、 300 裸片;102 銅墊;101、 204、 308、 408、 509~焊球；103 IMC形成層；104~裂痕；200~晶圓；201、 305~ 柱電極；202、 403 絕緣層；203、 307~覆蓋層；205-IMC層；302、 402~保 護(hù)層；303 高分子絕緣層；301 線路層；304、 404、 503 重分布層；306、 406、 508~緩沖層；40、 50 半導(dǎo)體晶圓；400~襯底；401~裸片接墊；405~ 多柱狀物柱電極；407 低反應(yīng)層；500 集成電路層；501~接墊；502~金屬電 鍍晶種層；504 光致抗蝕劑層；505 電鍍金屬層；507~導(dǎo)電柱；600、 601、 602、 603、 604、 700、 701、 702、 703、 704、 800、 801、 802、 803、 804~ 步驟。
具體實(shí)施例方式
圖2顯示本發(fā)明一個(gè)實(shí)施例的WLCSP封裝結(jié)構(gòu)20的剖面圖。晶圓200 包括形成于其上的柱電極201。絕緣層202形成于晶圓200的頂部上，且圍繞柱電極201。在制造過(guò)程期間，柱電極201的頂部與絕緣層202的頂部同 高。接著將柱電極201回蝕刻而使低于絕緣層202的頂部。在較佳實(shí)施例中， 因?yàn)榻^緣層202的材質(zhì)是特別選定，使柱電極201的回蝕刻不會(huì)對(duì)絕緣層202 造成影響，所以不需使用額外的光致抗蝕劑層來(lái)進(jìn)行蝕刻。
沉積覆蓋層203于柱電極201上，覆蓋層203保護(hù)柱電極201免于氧化。 在一個(gè)較佳實(shí)施例中，柱電極201的材質(zhì)是銅。因此覆蓋層203可保護(hù)銅柱 電極201免于氧化。可以各種不同的方法沉積覆蓋層203，包括無(wú)電電鍍法 (electrolessplating)或其相似方法。接著將焊球204焊接、連接、或印刷至晶 圓200上。焊接后形成接點(diǎn)(joint)于覆蓋層203的頂部，且接點(diǎn)低于絕緣層 202。因此，焊球204部分低于絕緣層202，且部分高于絕緣層202(另一部分)。 再者，IMC層205(金屬間化合物層)形成于焊球204與覆蓋層203間的接合 處，因此IMC層205受到絕緣層202的保護(hù)而免于受到直接物理接觸。借著 配置晶圓200使焊球204部分高于絕緣層202，并部分低于絕緣層202，且 使焊接點(diǎn)低于絕緣層202的上表面，以及利用覆蓋層205保護(hù)柱電極201免 于受到氧化，此結(jié)構(gòu)的焊接點(diǎn)會(huì)更可靠且具有較強(qiáng)的剪切與一般強(qiáng)度。
圖3A顯示本發(fā)明一個(gè)實(shí)施例的WLCSP封裝結(jié)構(gòu)30的前段工藝步驟剖 面圖。裸片300包括保護(hù)層302與高分子絕緣層303。位于裸片300頂部的 線路層301連接至裸片300中的電路層(未顯示)。沉積重分布層304于裸片 300的高分子絕緣層303的頂部上。重分布層304將電連接延伸至線路層301 。
應(yīng)注意的是高分子絕緣層303可包括多種絕緣材料，例如聚亞酰胺 (polyimide)或其他相似的高分子絕緣材料。第3A-3E圖所提供的敘述并非意 圖將本發(fā)明限定的絕緣層限定為任何特定材料。事實(shí)上，在其他實(shí)施例中， WLCSP封裝結(jié)構(gòu)可不包括絕緣層(例如高分子絕緣層303)。
請(qǐng)參照?qǐng)D3B，沉積柱電極305于裸片300上。柱電極305可與重分布 層304直接物理接觸而形成與線路層301之間的電連接。因此，與柱電極305 接觸可形成電連接至裸片300中的電路層(未顯示)。重分布層304的材質(zhì)可 選自多種有益的導(dǎo)電材料，例如銅、金、鋁、錫、任何有益的導(dǎo)電材料的結(jié) 合或合金、或前述的組合。
圖3C顯示本發(fā)明一個(gè)實(shí)施例的WLCSP封裝結(jié)構(gòu)30的下一工藝步驟剖 面圖。沉積緩沖層306于裸片300的頂部上以增加對(duì)于裸片300與柱電極305的保護(hù)。在一些實(shí)施例中，緩沖層306的選用可部分基于材料的熱膨脹系數(shù)， 以減少WLCSP封裝結(jié)構(gòu)因不同材料層的不同熱膨脹系數(shù)所形成的應(yīng)力。緩 沖層306可例如包括環(huán)氧樹(shù)脂、聚亞酰胺、或其相似物。本發(fā)明較佳實(shí)施例 的緩沖層306的材質(zhì)選擇基準(zhǔn)可亦考慮緩沖層306的材質(zhì)對(duì)于可能用以蝕刻 柱電極305的蝕刻劑的耐蝕程度。
圖3D顯示本發(fā)明一個(gè)實(shí)施例的WLCSP封裝結(jié)構(gòu)30的下一工藝步驟剖 面圖。使用不會(huì)影響緩沖層306的蝕刻劑將柱電極305回蝕刻而使低于緩沖 層306的頂部。在執(zhí)行此步驟時(shí)，可不使用其他光致抗蝕劑層而將柱電極305 回蝕刻。在將柱電極305回蝕刻后，沉積覆蓋層307于柱電極305上而覆蓋 柱電極305所露出的表面，但仍使覆蓋層307的頂部低于緩沖層306的頂部。 借著覆蓋柱電極305的露出表面，覆蓋層307保護(hù)柱電極305免于氧化。覆 蓋層307的材質(zhì)選用導(dǎo)電材料，因而仍能維持覆蓋層307與線路層301之間 的電連接。例如，覆蓋層307的材質(zhì)可為鎳、錫、其他相似材料、前述的合 金、或前述的組合。
圖3E顯示本發(fā)明一個(gè)實(shí)施例的WLCSP封裝結(jié)構(gòu)30的剖面圖。在沉積 覆蓋層307于每一柱電極(例如柱電極305)后，將焊球308印刷或焊接至柱 電極305/覆蓋層307上。因此，形成于焊球308與覆蓋層307間的接點(diǎn)會(huì)低 于緩沖層306的頂部。因此，緩沖層306可提供焊接點(diǎn)保護(hù)屏障。再者，形 成于焊接點(diǎn)的IMC層亦受到緩沖層306的保護(hù)。所完成的WLCSP封裝結(jié)構(gòu) 30具有更強(qiáng)且更可靠的焊接點(diǎn)。
圖4A-圖4E顯示本發(fā)明一實(shí)施例于半導(dǎo)體晶圓40上形成WLCSP封裝 結(jié)構(gòu)的一系列工藝剖面圖。半導(dǎo)體晶圓40包括襯底400、裸片接墊401(die contact)、保護(hù)層402、絕緣層403、及重分布層404。借著重分布層404的 使用，封裝設(shè)計(jì)與集成電路的布局可更流暢，這是因?yàn)榉庋b結(jié)構(gòu)的位置不會(huì) 受限于裸片接墊(例如裸片接墊401)的位置。
形成多柱狀物柱電極405(multi-column electrode post)于重分布層404上 以提供電性接觸至裸片接墊401(如第4B圖所示)。多柱狀物柱電極405可使 用形成金屬層的任何方法來(lái)形成。例如，可放置光致抗蝕劑層或薄片于半導(dǎo) 體晶圓40的頂部，光致抗蝕劑層或薄片上具有凹槽以蝕刻其下的金屬層于 而形成多柱狀物柱電極405。或者，可于光致抗蝕劑層或薄片的凹槽中填充導(dǎo)電材料來(lái)形成多柱狀物柱電極405。多柱狀物柱電極405的材質(zhì)包括銅、 鎳、鋁、鎢、前述的相似物、前述的合金、或前述的組合。
在顯示于圖4A-圖4E中的WLCSP封裝結(jié)構(gòu)的實(shí)施例中，每一多柱狀物 柱電極405的柱狀物可較佳具有介于約10微米至約20微米之間的外徑，且 每一柱狀物之間的間距較佳介于約10微米至約20微米之間。接著沉積封裝 材料(例如應(yīng)力緩沖層)于具有上述較佳尺寸柱狀物的封裝結(jié)構(gòu)上。
圖4C顯示沉積于半導(dǎo)體晶圓40的頂部上的緩沖層406。緩沖層406將 每一多柱狀物柱電極405的柱狀物密封于其中。緩沖層406的密封增強(qiáng)多柱 狀物柱電極405的強(qiáng)度。如第4D圖所示，將緩沖層406回蝕刻而露出多柱 狀物柱電極405，并于其上沉積低反應(yīng)層407(low reactive layer)。低反應(yīng)層 407的材質(zhì)較佳包括能增強(qiáng)與焊球或凸塊間的接合的材料，且亦具有較小 IMC缺陷成長(zhǎng)速度。低反應(yīng)層407的材質(zhì)例如包括鎳、錫、其相似物、或前 述的組合。
一旦沉積了低反應(yīng)層407于多柱狀物柱電極405，可將焊球408印刷或 放置于半導(dǎo)體晶圓40上(如第4E圖所示)。低反應(yīng)層407被放置于緩沖層406 的表面下方，因此焊球408與低反應(yīng)層407間的焊球接點(diǎn)低于緩沖層406的 表面。此設(shè)計(jì)提供一些防護(hù)以抵抗產(chǎn)生在焊球408上的剪切應(yīng)力，又緩沖層 406的材質(zhì)選用具有特定熱膨脹系數(shù)的材料，亦可減低焊球接點(diǎn)上的熱膨脹 應(yīng)力。
圖4A-圖4E所敘述的多柱狀物柱電極的實(shí)施例較單柱柱電極的實(shí)施例 有較佳的封裝應(yīng)力抵抗力。首先，因?yàn)榕c焊球的接點(diǎn)分散在每一柱狀物上， 裂痕將無(wú)法輕易地沿著整個(gè)接點(diǎn)傳播。因?yàn)榱押蹠?huì)沿著破裂線(fmcture line) 傳播，所以裂痕僅會(huì)往單一柱狀物內(nèi)部傳播，而不再沿著整個(gè)接點(diǎn)的橫截面 方向傳播。再者，埋在各柱狀物間的應(yīng)力緩沖層可進(jìn)一步增強(qiáng)裂縫抵抗力(因 為具有金屬柱狀物/緩沖層復(fù)合結(jié)構(gòu))。緩沖層的材料特性(例如有機(jī)應(yīng)力緩沖 材料)可增進(jìn)具有金屬柱狀物/緩沖層復(fù)合結(jié)構(gòu)的多柱狀物柱電極結(jié)構(gòu)對(duì)于裂 縫的抵抗力。
圖5A-圖5E顯示本發(fā)明一個(gè)實(shí)施例于半導(dǎo)體晶圓50上形成WLCSP封 裝結(jié)構(gòu)的一系列工藝剖面圖。圖5A顯示半導(dǎo)體晶圓50，包括集成電路層500、 接墊501、金屬電鍍晶種層502、重分布層503、及光致抗蝕劑層504。凹槽
ii506已借著蝕刻進(jìn)入光致抗蝕劑層504而形成，且凹槽506的內(nèi)壁還覆蓋有 電鍍金屬層505。如圖5B所示，接著形成導(dǎo)電柱507于凹槽506中。形成 導(dǎo)電柱507之前可選擇性地移除凹槽506外的電鍍金屬層505。
應(yīng)注意的是電鍍金屬層505與導(dǎo)電柱507較佳選用不同的導(dǎo)電材料。例 如，電鍍金屬層505可包括鎳、錫、銅、其相似物、或前述的組合，而導(dǎo)電 柱507可包括銅、焊錫、錫、鎳、其相似物、或前述的組合。當(dāng)電鍍金屬層 505的材質(zhì)包括鎳時(shí)，焊料/銅的IMC層的成長(zhǎng)會(huì)減低。當(dāng)電鍍金屬層505 的材質(zhì)包括鎳而導(dǎo)電柱507的材質(zhì)包括焊錫時(shí)，此柱狀結(jié)構(gòu)較使用材質(zhì)較硬 的銅柱狀結(jié)構(gòu)更具韌性。因此，當(dāng)封裝結(jié)構(gòu)受到熱應(yīng)力時(shí)，柱狀結(jié)構(gòu)可承受 較大的變形而可減低焊球接點(diǎn)上的應(yīng)力程度。
在圖5C中，將光致抗蝕劑層504移除，且將金屬電鍍晶種層502回蝕 刻使與重分布層503對(duì)齊。接著如圖5D所示，沉積緩沖層508于半導(dǎo)體晶 圓50上以封裝各元件，包括電鍍金屬層505及導(dǎo)電柱507。如圖5E所示， 研磨緩沖層508降低其上表面，并進(jìn)一步蝕刻導(dǎo)電柱507使低于緩沖層508 的表面。接著如圖5F所示，將焊球509印刷或放置于半導(dǎo)體晶圓50上，使 焊球接點(diǎn)低于緩沖層508的表面。借著將焊球接點(diǎn)放置于緩沖層508的表面 下，可有效地使焊球接點(diǎn)遠(yuǎn)離高應(yīng)力區(qū)域，因此焊球接點(diǎn)會(huì)受到較小的剪切 應(yīng)力。
圖6顯示本發(fā)明一個(gè)實(shí)施例的工藝流程圖。在步驟600中，形成至少一 柱電極于半導(dǎo)體襯底的第一表面上，其中每一柱電極由兩個(gè)以上柱狀物的陣 列形成，且電連接至半導(dǎo)體襯底的線路層。在步驟601中，沉積緩沖層于第 一表面上以封裝柱電極的柱狀物陣列。在步驟602中，移除部分柱電極而使 柱電極的上表面低于緩沖層的上表面。在步驟603中，沉積導(dǎo)電覆蓋層于露 出的多柱狀物柱電極的上表面上，其中導(dǎo)電覆蓋層亦低于緩沖層的上表面。 在步驟604中，將焊球放置于每一導(dǎo)電覆蓋層上，其中焊球與導(dǎo)電覆蓋層間 的接點(diǎn)低于緩沖層的頂部。
圖7顯示本發(fā)明另一實(shí)施例的工藝流程圖。在步驟700中，形成多個(gè)電 極于半導(dǎo)體襯底的第一表面，其中電極突出第一表面。在步驟701中，將電 鍍材料電鍍于電極。在步驟702中，沉積緩沖層于第一表面而完全覆蓋電極 的延伸。在步驟703中，選擇性蝕刻緩沖層而使電極的上表面露出并低于緩沖層的頂部。在步驟704中，將焊球放置于每一電極上，其中焊球與每一電 極間的接點(diǎn)低于緩沖層的頂部，且焊球通過(guò)電鍍材料與電極而電連接至半導(dǎo) 體襯底的導(dǎo)線層。
圖8顯示本發(fā)明又一實(shí)施例的工藝流程圖。在步驟800中，形成多個(gè)柱 電極于半導(dǎo)體襯底的第一表面，其中每一柱電極是由兩個(gè)以上的柱狀物陣列 所形成。在步驟801中，將一電鍍材料電鍍至多柱狀物柱電極上。在步驟802 中，沉積緩沖層于第一表面上，其中多柱狀物柱電極延伸穿過(guò)緩沖層。在步 驟803中，選擇性蝕刻緩沖層而使多柱狀物柱電極的上表面露出并低于緩沖 層的頂部。在步驟804中，將焊球放置于每一多柱狀物柱電極上，其中焊球 與每一多柱狀物柱電極間的接點(diǎn)低于緩沖層的頂部，且焊球通過(guò)電鍍材料與 多柱狀物柱電極而電連接至半導(dǎo)體襯底的線路層。
雖然本發(fā)明已以數(shù)個(gè)較佳實(shí)施例公開(kāi)如上，然其并非用以限定本發(fā)明， 本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作任意的變化與修 改，因此本發(fā)明的保護(hù)范圍當(dāng)視后附的權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
1. 一種半導(dǎo)體元件的制造方法，包括在半導(dǎo)體襯底的第一表面形成至少一柱電極，其中每一柱電極包括兩個(gè)以上柱狀物的陣列，該柱電極電連接至所述半導(dǎo)體襯底的線路層；沉積緩沖層于所述第一表面上，所述緩沖層密封所述陣列；移除部分的所述緩沖層，而使所述柱電極的上表面低于殘余的所述緩沖層的上表面；沉積導(dǎo)電覆蓋層于所述柱電極的上表面上，其中所述導(dǎo)電覆蓋層低于殘余的所述緩沖層的上表面；以及放置焊球于所述導(dǎo)電覆蓋層上，其中所述焊球與所述導(dǎo)電覆蓋層之間的焊接點(diǎn)低于殘余的所述緩沖層的上表面。
2. 如權(quán)利要求1所述的半導(dǎo)體元件的制造方法，還包括沉積至少一個(gè)重 分布層于所述半導(dǎo)體襯底的所述第一表面上，其中所述重分布層提供所述柱 電極與所述線路層之間的電連接。
3. 如權(quán)利要求1所述的半導(dǎo)體元件的制造方法，其中所述半導(dǎo)體襯底包括保護(hù)層，沉積于半導(dǎo)體襯底層上，其中所述保護(hù)層的上表面包括所述第 一表面；以及電路層，位于所述半導(dǎo)體襯底層的有源區(qū)中，其中所述電路層電連接至 所述線路層。
4. 如權(quán)利要求3所述的半導(dǎo)體元件的制造方法，其中所述半導(dǎo)體襯底還 包括高分子絕緣層，沉積于所述保護(hù)層上，其中所述高分子絕緣層的上側(cè)成 為所述半導(dǎo)體襯底的所述第一表面。
5. 如權(quán)利要求1所述的半導(dǎo)體元件的制造方法，其中所述移除步驟包括 移除部分的所述緩沖層及部分的所述柱電極，其中部分的所述柱電極的移除 包括蝕刻所述柱電極以及研磨所述柱電極。
6. 如權(quán)利要求1所述的半導(dǎo)體元件的制造方法，其中所述移除步驟不使 用光致抗蝕劑層。
7. 如權(quán)利要求1所述的半導(dǎo)體元件的制造方法，其中所述導(dǎo)電覆蓋層的 沉積包括通過(guò)無(wú)電電鍍。
8. —種半導(dǎo)體元件的制造方法，包括-形成多個(gè)電極于半導(dǎo)體襯底的第一表面上，其中所述多個(gè)電極凸出所述 第一表面；將材料鍍至所述多個(gè)電極上；沉積緩沖層于所述第一表面上，所述多個(gè)電極延伸穿過(guò)所述緩沖層； 選擇性蝕刻所述緩沖層以使所述多個(gè)電極的上表面低于殘余的所述緩沖層的上表面；以及放置焊球于每一電極上，其中所述焊球與所述多個(gè)電極之間的接點(diǎn)低于所述緩沖層的所述上表面，及其中所述焊球通過(guò)所述材料及所述多個(gè)電極電連接至所述半導(dǎo)體襯底的線路層。
9. 如權(quán)利要求8所述的半導(dǎo)體元件的制造方法，還包括沉積至少一個(gè)重 分布層于所述半導(dǎo)體襯底的所述第一表面上，其中所述重分布層提供所述多 個(gè)電極與所述線路層之間的電連接。
10. 如權(quán)利要求8所述的半導(dǎo)體元件的制造方法，其中所述半導(dǎo)體襯底 包括保護(hù)層，沉積于半導(dǎo)體襯底層上，其中所述保護(hù)層的上表面包括所述第 一表面；以及電路層，位于所述半導(dǎo)體襯底層的有源區(qū)中，其中所述電路層電連接至 所述線路層。
11. 如權(quán)利要求IO所述的半導(dǎo)體元件的制造方法，其中所述半導(dǎo)體襯底 還包括高分子絕緣層，沉積于所述保護(hù)層上，其中所述高分子絕緣層的上側(cè) 成為所述半導(dǎo)體襯底的所述第一表面。
12. 如權(quán)利要求8所述的半導(dǎo)體元件的制造方法，其中所述選擇性蝕刻 步驟不使用光致抗蝕劑層。
13. 如權(quán)利要求8所述的半導(dǎo)體元件的制造方法，其中所述多個(gè)電極的 形成包括形成兩個(gè)以上柱狀物的陣列于所述多個(gè)電極上，并連接至所述導(dǎo)線 層的第一端。
全文摘要
本發(fā)明提供一種半導(dǎo)體元件的制造方法，包括在半導(dǎo)體襯底的第一表面形成至少一柱電極，其中每一柱電極包括兩個(gè)以上柱狀物的陣列，柱電極電連接至半導(dǎo)體襯底的線路層，沉積緩沖層于第一表面上，緩沖層密封陣列，移除部分的緩沖層及部分的柱電極，而使柱電極的上表面低于殘余的緩沖層的上表面，沉積導(dǎo)電覆蓋層于柱電極的上表面上，其中導(dǎo)電覆蓋層低于殘余的緩沖層的上表面，以及放置焊球于導(dǎo)電覆蓋層上，其中焊球與導(dǎo)電覆蓋層之間的焊接點(diǎn)低于殘余的緩沖層的上表面。本發(fā)明能夠增進(jìn)WLCSP中的焊球接點(diǎn)的可靠度。
文檔編號(hào)H01L21/60GK101436559SQ20081008630
公開(kāi)日2009年5月20日 申請(qǐng)日期2008年3月25日 優(yōu)先權(quán)日2007年11月16日
發(fā)明者張國(guó)欽, 曹佩華, 李建勛, 林忠毅, 江浩然, 王忠裕 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司