專利名稱：具有晶粒容納通孔與連接通孔的半導(dǎo)體元件封裝與其方法
技術(shù)領(lǐng)域：
本發(fā)明與一種半導(dǎo)體元件封裝的結(jié)構(gòu)有關(guān)，特別是關(guān)于一種具有晶粒容 納通孔與連接通孔的半導(dǎo)體元件封裝結(jié)構(gòu)與其方法，此結(jié)構(gòu)能縮小封裝的尺 寸并改善其良率與可靠度。
背景技術(shù)：
近年來，高科技電子制造工業(yè)推出了許多含有更多功能組合、更人性化 的電子產(chǎn)品。半導(dǎo)體科技的發(fā)展使得半導(dǎo)體封裝在尺寸縮小方面有快速的進(jìn)程，如多腳位(muM-pin)和微腳距(fmepitch)技術(shù)的采用、電子零件的微型化 之類。晶片級(jí)封裝(wafer level package, WLP)的目的與好處包含減少生產(chǎn)成 本、減少因?yàn)槭褂幂^短的導(dǎo)線路徑而產(chǎn)生的寄生電容與寄生電感效應(yīng)、獲得 較佳的信噪比(signal to noise ratio, SNR)。因?yàn)橐话惴庋b技術(shù)得先將晶片上的晶粒(dice)分成個(gè)別的晶粒(dies)再分 別進(jìn)行封裝，因此就制造方法而言，此類技術(shù)相當(dāng)耗時(shí)。由于芯片封裝技術(shù) 深受集成電路發(fā)展的影響，因此對(duì)電子裝置的大小要求越來越多，對(duì)封裝技 術(shù)亦然。基于上述理由，今日封裝技術(shù)的趨勢是朝球門陣列(ball grid array, BGA)、覆晶球門陣列(flip chip ball grid array, FC-BGA)、芯片尺寸封裝(chip scale package, CSP)及晶片級(jí)封裝(wafer level package, WLP)發(fā)展。"晶片級(jí) 封裝"被認(rèn)為是在晶片被分(切割)成晶粒(dies)之前先進(jìn)行整體的封裝與連接 以及其它制成步驟。通常，完成所有組裝步驟或封裝步驟后，獨(dú)立的半導(dǎo)體 封裝會(huì)從一含有多個(gè)半導(dǎo)體芯片的晶片上分離。晶片級(jí)封裝具有極小的尺寸 兼極佳的電性。在制造方法中，晶片級(jí)芯片尺寸封裝(WLCSP)為一先進(jìn)的封裝技術(shù)，其晶粒是在晶片上制造與測試的，隨后再以切割(dicing)的方式分離以在一表面 黏著線(surface mount line)上進(jìn)行組裝。因?yàn)榫?jí)封裝技術(shù)釆用整片晶片作 為一對(duì)象，而非釆用單一的芯片或晶粒，因此，在劃線(scribing)流程施行之 前封裝與測試就已經(jīng)完成了；再者，WLP因?yàn)槭欠浅Ｏ冗M(jìn)的技術(shù)，以往焊 接線接合(wirebonding)、芯片黏結(jié)(die mount)、點(diǎn)膠(under-fill)的步驟都可以 省略。借著使用WLP技術(shù)，其成本與制造時(shí)間都可減少，且產(chǎn)生的WLP 結(jié)構(gòu)可與晶粒相同；因此，此技術(shù)可以滿足電子裝置微型化的需求。再者，晶片級(jí)芯片尺寸封裝能使用晶粒的周邊區(qū)域作為焊接點(diǎn)來將重布電路 (redistribution circuit)直接印刷在晶粒上，為其優(yōu)點(diǎn)之一。此方法是將晶粒表 面上一區(qū)域陣列作重新分布，可充分運(yùn)用到整塊晶粒區(qū)域。焊接點(diǎn)是以形成 覆晶凸塊的方式配置在重布電路上，故晶粒的底面能通過間距微小的焊接點(diǎn) 直接連接到印刷電路板(PCB)。雖然晶片級(jí)芯片尺寸封裝(WLCSP)能大幅減少信號(hào)路徑的距離，但隨著 晶粒與內(nèi)部元件的整合度越來越高，要將所有焊接墊配置在晶粒表面上仍舊 是非常困難的。因?yàn)榫ЯＩ系哪_位數(shù)會(huì)隨著整合度的提升而增加，故此要在 一區(qū)域陣列內(nèi)將腳位重布化是很困難的。就算腳位成功地重布化，其腳位間 的距離會(huì)太小而無法配合印刷電路板(PCB)的間距(pitch)。換言之，由于封裝 的尺寸龐大，此種先前技術(shù)的制造工藝與結(jié)構(gòu)會(huì)有良率與可靠度的問題。另 外在制造上也有成本較高與耗時(shí)的缺點(diǎn)。WLP技術(shù)是一種先進(jìn)的封裝技術(shù)，其晶粒是在晶片上制造與測試的， 隨后再以切割(dicing)的方法分離在一表面黏著線(surface mount line)上進(jìn)行 組裝。因?yàn)榫?jí)封裝技術(shù)采用整片晶片作為一對(duì)象，而非采用單一的芯片 或晶粒，因此，在劃線切割(scribing)流程施行之前封裝與測試就已經(jīng)完成了； 再者，因?yàn)閃LP是非常先進(jìn)的技術(shù)，以往焊線接合(wire bonding)、芯片黏 結(jié)(diemoimt)、底部填充(under-fill)的步驟都可以省略。借著使用WLP技術(shù)，其成本與制造時(shí)間都可減少，且產(chǎn)生的WLP結(jié)構(gòu)可與晶粒相同；因此，此 技術(shù)可以滿足電子裝置微型化的需求。盡管有上述的優(yōu)點(diǎn)，WLP技術(shù)仍舊存在有一些問題影響著業(yè)界對(duì)于WLP技術(shù)的接受度，舉例而言，WLP與母板(PCB)之間結(jié)構(gòu)材料的熱膨脹系 數(shù)差別(不合)就成為另一個(gè)關(guān)系到結(jié)構(gòu)機(jī)械性不穩(wěn)定的重要因素。美國專利 號(hào)US 6,271,469中所揭示的一封裝架構(gòu)就遭遇熱膨脹系數(shù)不合的問題。這是 因?yàn)槠湎惹凹夹g(shù)使用由塑?；衔?molding compound)包覆的硅晶粒。如所 知者，硅材料的熱膨脹系數(shù)為2.3，但塑?；衔锏臒崤蛎浵禂?shù)約在20到80 之間。因?yàn)樗苣；衔锱c介電層材料的熱固溫度(curingtemperature)比較高， 此配置會(huì)在制造工藝期間造成芯片位置的偏移，而其接墊(pads)將偏移而造 成良率與效能問題。在熱循環(huán)的過程中要回到其原始位置是很困難的(其為 環(huán)氧樹脂在熱固溫度接近/超過Tg溫度時(shí)的性質(zhì)所致)。此意味著先前的封裝 結(jié)構(gòu)不能以大尺寸方式處理，而這會(huì)使得制造成本更高。再者，有一些技術(shù)牽涉到將晶粒直接在基底的上表面形成。如所知者， 半導(dǎo)體晶粒的接墊會(huì)經(jīng)過重布制造工藝(redistribution)進(jìn)行再分布，其牽涉到 一重布層(redistribution layer, RDL)被形成在一陣列區(qū)域中多個(gè)金屬接墊上。 增層(build-up layer)會(huì)增加封裝的尺寸。因此，整體封裝的厚度會(huì)增加。這 會(huì)與減少芯片尺寸大小的需求沖突到。況且， 一般形成面板類型封裝時(shí)，先前技術(shù)將衍生制造工藝過于復(fù)雜的 問題。它需要封裝用的成形工具以及射出用的成形材料。由于成形材料加熱 后會(huì)產(chǎn)生翹曲，要將晶粒表面與成形材控制在同樣的高度水平是不大可能 的，故需要化學(xué)機(jī)械研磨制造工藝(CMP)來研磨其不平整的表面，成本也因 而增加。依前述觀點(diǎn)，本發(fā)明提供一種具有晶粒容納通孔與連接通孔的新的結(jié)構(gòu) 與方法來進(jìn)行面板尺寸封裝(panel scale package, PSP)以克服上述的缺點(diǎn)。7發(fā)明內(nèi)容此處本發(fā)明將描述一些較佳實(shí)施例。然而，本發(fā)明能在這些細(xì)節(jié)描述以 外的其它實(shí)施例中廣泛的實(shí)行。本發(fā)明的范疇并不局限于這些實(shí)施例，而應(yīng) 依據(jù)下列專利權(quán)利要求的限制。本發(fā)明的目的之一為提出一種半導(dǎo)體元件封裝的結(jié)構(gòu)與其方法，能提供 一種新的超薄封裝結(jié)構(gòu)。本發(fā)明的另一 目的為提出一種半導(dǎo)體元件封裝結(jié)構(gòu)與其方法。由于此結(jié)構(gòu)的基底與PCB具有相同的熱膨脹系數(shù)，故能達(dá)到較佳的測試可靠度。本發(fā)明的又一目的為提出一種半導(dǎo)體元件封裝結(jié)構(gòu)與其方法，能提供一 簡單的制造工藝來形成一半導(dǎo)體元件封裝。本發(fā)明的又一目的為提出一種半導(dǎo)體元件封裝結(jié)構(gòu)與其方法，可降低成本并增加良率。本發(fā)明的另一目的為提出一種半導(dǎo)體元件封裝結(jié)構(gòu)與其方法，可提供低 腳數(shù)元件一良好的解決方案。本發(fā)明提供一種半導(dǎo)體元件封裝的結(jié)構(gòu)，包含 一基底具有一晶粒容納 通孔、連接通孔結(jié)構(gòu)，基底的上表面有第一接墊，基底的下表面有第二接墊； 一含有焊接墊的晶粒配置在晶粒容納通孔內(nèi)部； 一第一黏著材料形成在晶粒 的底部； 一第二黏著材料填入其基底上晶粒與晶粒容納通孔側(cè)壁之間的間 隙； 一焊接線被形成來耦合悍接墊與第一接墊；以及一介電層形成在焊接線、 晶粒及基底上。本發(fā)明提供一種方法來形成一半導(dǎo)體元件封裝，其包含提供一基底， 其具有晶粒容納通孔、電連接通孔結(jié)構(gòu)，該基底的上表面上有第一接墊，基 底的下表面上有第二接墊；使用一撿放(pick and place)精細(xì)對(duì)準(zhǔn)系統(tǒng)來將具 有焊接墊的晶粒依其理想的間距在一晶粒重布工具上進(jìn)行重布；將基底置放 于晶粒重布工具并黏結(jié)；在晶粒的背面填上一第一黏著材；將一第二黏著材 料填入其晶粒邊緣與該基底的晶粒容納通孔之間的空間；將面板(片板形式代表其基底上帶有晶粒且彼此相黏)從晶片重布層分開；形成一焊接線以連 接焊接墊與第一接墊；將一介電層以印刷(print)、封膠(molding)或分注 (dispensing)的方法形成在晶粒的主動(dòng)面與基底的上表面上；并將封裝結(jié)構(gòu)(面 板形式)固定在一膠帶上來切割成獨(dú)立的晶粒以進(jìn)行后續(xù)的切割(singulartkm) 步驟。本發(fā)明提供一種方法來形成一半導(dǎo)體元件封裝，其包含提供一基底， 其具有一晶粒容納通孔、連接通孔結(jié)構(gòu)，基底的上表面上有第一接墊，基底 的下表面上有第二接墊；將基底黏結(jié)在一晶粒重布工具上；使用一撿放(pick andplace)精細(xì)對(duì)準(zhǔn)系統(tǒng)在一晶粒重布工具上進(jìn)行重布，其具有焊接墊的晶粒 會(huì)依其理想的腳距置入基底的晶粒容納通孔中；形成一焊接線來連接焊接墊 與第一接墊；形成一介電層在晶粒的有效表面上與基底的上表面上以及晶粒 與晶粒容納通孔側(cè)壁之間的間隙中；將面板(面板形式代表基底上帶有晶粒， 而此處的黏著材料為介電層)從晶粒重布工具上分開；并將封裝結(jié)構(gòu)(面板形 式)固定在一膠帶上切割成獨(dú)立的晶粒以進(jìn)行后續(xù)的切割分離(singulartion)步 驟。本發(fā)明提供一種新的超薄封裝結(jié)構(gòu)，其能達(dá)到較佳的測試可靠度并且制 造工藝簡單，同時(shí)可降低成本并增加良率。


本發(fā)明前述的觀點(diǎn)與許多伴隨的優(yōu)點(diǎn)將由參照下列的細(xì)節(jié)描述連同其 隨附圖而變得更佳清楚明了，其中圖1為說明一根據(jù)本發(fā)明一實(shí)施例的半導(dǎo)體元件封裝結(jié)構(gòu)的截面圖； 圖2a為說明一根據(jù)本發(fā)明另一實(shí)施例的半導(dǎo)體元件封裝結(jié)構(gòu)的截面圖; 圖2b為說明一根據(jù)本發(fā)明另一實(shí)施例的半導(dǎo)體元件封裝結(jié)構(gòu)的截面圖; 圖3為說明一根據(jù)本發(fā)明一實(shí)施例的半導(dǎo)體元件封裝結(jié)構(gòu)的截面圖； 圖4為說明一根據(jù)本發(fā)明一實(shí)施例的半導(dǎo)體元件封裝結(jié)構(gòu)的頂視圖；圖5a為說明一根據(jù)本發(fā)明一實(shí)施例的半導(dǎo)體元件封裝結(jié)構(gòu)的頂視圖；圖5b為說明一根據(jù)本發(fā)明另一實(shí)施例的半導(dǎo)體元件封裝結(jié)構(gòu)的頂視圖；圖6a至圖6b為說明根據(jù)本發(fā)明一實(shí)施例一形成半導(dǎo)體元件封裝的方法 的截面圖；圖7a至圖7f為說明根據(jù)本發(fā)明另一實(shí)施例一形成半導(dǎo)體元件封裝的方 法的截面圖；主要元件符號(hào)說明100封裝結(jié)構(gòu)102基底104晶粒105晶粒容納通孔106第一黏著材料107第二黏著材料108焊接墊110導(dǎo)電層112焊接線113第一接墊114連接通孔結(jié)構(gòu)115第二接墊118介電層120凸塊200封裝結(jié)構(gòu)202基底204晶粒205晶粒容納通孔206第一黏著材料207第二黏著材料208焊接墊210導(dǎo)電層212焊接線213第一接墊214連接通孔結(jié)構(gòu)215第二接墊218介電層220凸塊230切割道232切割刀具體實(shí)施方式
本發(fā)明于下列的描述中提出有多個(gè)具體的細(xì)節(jié)以讓閱者對(duì)于本發(fā)明的 實(shí)施方式有一全盤性的了解?，F(xiàn)在請(qǐng)參照下列的描述，其中該描述的目的僅 為說明本發(fā)明的較佳實(shí)施例，而非局限。然而，相關(guān)領(lǐng)域的熟習(xí)技藝者可認(rèn) 知到本發(fā)明的實(shí)行不需有一或多個(gè)特定具體的細(xì)節(jié)，或是需要具備其它的方 法、元件、材料等。請(qǐng)參照?qǐng)D1，其為根據(jù)本發(fā)明一實(shí)施例的一半導(dǎo)體元件封裝結(jié)構(gòu)100的 截面圖。封裝結(jié)構(gòu)100包含一基底102、 一晶粒104、 一晶粒容納通孔105、 一第一黏著材料106、 一第二黏著材料107、焊接墊108、 一金屬或?qū)щ妼?110、焊接線112、第一接墊113、連接通孔結(jié)構(gòu)114、第二接墊115、 一介 電層118以及多個(gè)導(dǎo)電凸塊(bumps)120。在圖1中，基底102具有一晶粒容納通孔105形成于其中以容納一晶粒 104。晶粒容納通孔105自基底102的上表面穿透基底102達(dá)下表面形成。 晶粒容納通孔105為預(yù)先形成于基底102內(nèi)。第二黏著材料107也被填入晶粒邊緣104與晶粒容納通孔105側(cè)壁之間的空間。第一黏著材料106被涂布 晶粒104的下表面，因而將晶粒104密封。第一黏著材料106與第二黏著材料107可使用相同的材料?；?02還包含連接通孔結(jié)構(gòu)114形成于其中。第一接墊113與第二接 墊115(用于有機(jī)材料基底)分別形成在連接通孔結(jié)構(gòu)114與部分基底102的 上表面與下表面上。導(dǎo)電材料被填入連接通孔結(jié)構(gòu)114以導(dǎo)通電流，此制造 工藝可在基底制作過程中實(shí)行。也可選擇將一金屬或?qū)щ妼覫IO鍍在晶粒容納通孔105的側(cè)壁上，也就 是說，金屬層IIO于第二黏著材料107所圍繞的晶粒104與基底102之間形 成。使用一些特殊的黏著材料，特別是橡膠類的黏著材料，可改善晶粒邊緣 與基底的晶粒容納通孔105側(cè)壁之間的黏著強(qiáng)度。晶粒104被配置在基底102上的晶粒容納通孔105內(nèi)部。如所知者，焊 接墊被形成用以耦合焊接墊108與第一接墊113。 一介電層118被形成用以 覆蓋焊接線112以及晶粒104與基底102的上表面。接著，數(shù)個(gè)導(dǎo)電凸塊 (bumps)120會(huì)形成并耦合至第二接墊115，其作法為將錫膏(solder paste)印在 表面上，再施行回焊步驟以利于將錫膏焊接起來。如此，在晶粒104內(nèi)部形 成的焊接墊108可經(jīng)由連接通孔結(jié)構(gòu)114與導(dǎo)電凸塊120導(dǎo)通。介電層118是用來避免封裝受到外力影響造成封裝受損。由于第二黏著 材料107具有彈性，金屬層110與第二黏著材料107可作為緩沖層來吸收溫 度循環(huán)期間晶粒104與基底102之間的熱機(jī)械應(yīng)力。前述的結(jié)構(gòu)建構(gòu)出一種 基板柵格陣列(land grid array, LGA)封裝形式。在一實(shí)施例中，基底102的材料包含環(huán)氧樹脂類的FR5、 FR4或BT樹 月旨(Bismaleimide triazine雙馬來酰亞胺三嗪)?；?02的材料也可為金屬、 合金、玻璃、硅材、陶瓷或印刷電路板(PCB)。其合金可還包含42合金(42。/。Ni-58。/。Fe)或Kovar合金(29。/。Ni-17Q/。Co-54。/。Fe)。再者，其合金金屬最好以含有 鐵鎳成分的42合金組成，其熱膨脹系數(shù)適合用于微型電路的硅芯片中。而合金金屬也能以含有鎳鈷鐵成分的Kovar合金組成?；?02的材料以有機(jī)基底為佳，如含有已定義通孔的環(huán)氧樹脂類FR5、 BT、 PCB或是含有預(yù)先刻蝕出的電路的銅金屬。其熱膨脹系數(shù)最好與母板 (PCB)—樣。由于基底102的熱膨脹系數(shù)與PCB(或母板灘合，本發(fā)明可提 供一測試可靠度較佳的結(jié)構(gòu)。具有高玻璃轉(zhuǎn)換溫度(glass transition temperature, Tg)的有機(jī)基底以環(huán)氧樹脂類的FR5或BT類的基底為佳。銅金 屬(熱膨脹系數(shù)約為16)也可被使用。玻璃、陶瓷、硅材也可作為基底材料。 其第二黏著材料是以硅膠彈性材料形成。在一實(shí)施例中，第一黏著材料106與第一黏著材料的材質(zhì)包含紫外線固 化類(UY curing)與/或熱固類(thermal curing)材料、環(huán)氧樹脂或橡膠類材料。 第一黏著材料106也可包含金屬材料。再者，介電層118的材料包括液態(tài)化 合物、樹脂、硅膠，也可為BCB(benzocyclobutene，苯環(huán)丁烯)、SINR(siloxane polymer,硅氧烷聚合物)或PI(polyimide，聚酰亞胺)等材料。請(qǐng)參照?qǐng)D2a，其為根據(jù)本發(fā)明另一實(shí)施例的一半導(dǎo)體元件封裝結(jié)構(gòu)200 的截面圖?；?02包含一連接通孔結(jié)構(gòu)214在基底的四端形成，也就是說， 連接通孔結(jié)構(gòu)214是分別在基底202的兩側(cè)邊形成(也可能是四邊)。第--接 墊213與第二接墊215分別形成在連接通孔結(jié)構(gòu)214與基底202部分結(jié)構(gòu)的 上表面與下表面。導(dǎo)電材料會(huì)被填入連接通孔結(jié)構(gòu)中以導(dǎo)通電流。接著，數(shù) 個(gè)導(dǎo)電凸塊(bumps)220被耦合至第二接墊215。如此，在晶粒204中形成的 焊接墊208可經(jīng)由連接通孔結(jié)構(gòu)214與導(dǎo)電凸塊220導(dǎo)通。也可選擇將一金屬或?qū)щ妼?10鍍在晶粒容納通孔205的側(cè)壁上，艮卩， 金屬層210在第二黏著材料207所圍繞的晶粒204與基底202之間形成。此外，封裝結(jié)構(gòu)200中多種的組成對(duì)象都與封裝結(jié)構(gòu)100中的類似，如 圖l與圖2a、圖2b所示，故此處省略其細(xì)節(jié)描述。圖2b為根據(jù)本發(fā)明一半導(dǎo)體元件封裝結(jié)構(gòu)200的截面圖。其第一接墊 213是在連接通孔結(jié)構(gòu)214的上方形成。連接通孔結(jié)構(gòu)214為于切割道(scribeline)230中。換言之，每個(gè)封裝在切割后會(huì)具有一半的通孔結(jié)構(gòu)214。這能 改善SMT制造工藝期間焊點(diǎn)(solder joint)的質(zhì)量并能縮小連接墊(footprint)的 大小。同樣地，半通孔結(jié)構(gòu)214可形成在晶粒容納通孔205上(圖中未表示)， 它可用來取代導(dǎo)電層210。請(qǐng)參照?qǐng)D3，其為根據(jù)本發(fā)明的一半導(dǎo)體元件封裝100的截面圖。圖3 中可見到另一實(shí)施例，其封裝結(jié)構(gòu)IOO不需在第二終端接墊115上形成導(dǎo)電 凸塊120。此結(jié)構(gòu)其它部分與圖1的結(jié)構(gòu)類似，故此處省略其細(xì)節(jié)描述?；?02與第二接墊115之間的厚度a最好約為118 -218 |im。介電層 的厚度b最好約為50-100 pm。如此，本發(fā)明可提供一種厚度小于200 pm的 超薄結(jié)構(gòu)，其封裝尺寸約為晶粒尺寸每邊加0.5 mm到1 mm之間，可使用 一般印刷電路板的制造工藝來形成一芯片尺寸封裝(CSP， chip scale package)。請(qǐng)參照?qǐng)D4，其說明了一根據(jù)本發(fā)明實(shí)施例的一半導(dǎo)體元件封裝結(jié)構(gòu)100 的底視圖。此封裝結(jié)構(gòu)100的背面包含基底102(防焊綠漆層并未在圖中顯示) 與一第二黏著層107形成于其中并被多個(gè)第二接墊115圍繞。封裝結(jié)構(gòu)100 包含 一第一黏著材料106，其為一層金屬層濺鍍與/或電鍍在晶粒104上； 一第二黏著材料107來加強(qiáng)其熱傳導(dǎo)性，如圖中的虛線區(qū)域所示?？捎缅a膏 將其與印刷電路板(PCB)焊接。它可經(jīng)由印刷電路板的銅金屬來排除晶粒產(chǎn) 生的熱。請(qǐng)參照?qǐng)D5a，其說明了一根據(jù)本發(fā)明實(shí)施例的一半導(dǎo)體元件封裝結(jié)構(gòu) 100的頂視圖。封裝結(jié)構(gòu)100的頂面包含基底102、 一晶粒具有多個(gè)焊接墊 108形成在第一黏著材料106上。多個(gè)第一接墊113在基底102四周的的邊 緣區(qū)域形成。此外，封裝100還包含多個(gè)焊接線112來耦合焊接墊108與第 一接墊113。須注意焊接線112在介電層118形成之后是被隱蔽的。在其它方面，封裝100也可以應(yīng)用到較高的腳位數(shù)中。圖5b說明了一 根據(jù)本發(fā)明的半導(dǎo)體元件封裝結(jié)構(gòu)100的頂視圖。此結(jié)構(gòu)的其它部位與圖5a相似，故此處省略其細(xì)節(jié)描述。據(jù)此，本發(fā)明的周邊安排方式可提供低腳數(shù) 裝置一良好的解決方案。須注意根據(jù)本發(fā)明的觀點(diǎn)，圖4、圖5a及圖5b中的封裝結(jié)構(gòu)100也可 為封裝結(jié)構(gòu)200。根據(jù)本發(fā)明的觀點(diǎn)，本發(fā)明還提供一方法來形成一種帶有晶粒容納通孔 105與連接通孔結(jié)構(gòu)114的半導(dǎo)體元件封裝100。請(qǐng)參照?qǐng)D6a與圖6b的截 面圖，其說明了一種用來形成一半導(dǎo)體元件封裝100的方法。其步驟如下， 而下述的步驟也可參照?qǐng)D7a至圖7f。首先，基底102被提出，其具有晶粒容納通孔105、連接通孔結(jié)構(gòu)114， 該基底102的上表面有第一接墊113，基底的下表面有第二接墊115，其中 晶粒容納通孔105與連接通孔結(jié)構(gòu)114與第一接墊113以及第二接墊115在 基底102中形成，如圖6a所示。用一撿放精細(xì)對(duì)準(zhǔn)系統(tǒng)來將具有焊接墊108 的晶粒104依理想的間距在一晶粒重布工具300上進(jìn)行重布，如圖6b所示。 基底102被黏結(jié)到晶粒重布工具300，也就是說，晶粒104的有效表面黏在 由圖形膠(未表示)印出的晶粒重布工具300上。在第二黏著材料107被填入 晶粒104與其背面的第一黏著材料106之間的空隙后，第一與第二黏著材料 106會(huì)被固化(cured)。在此應(yīng)用中，第一黏著材料106與第二黏著材料107 可為相同的材料。其后，將封裝結(jié)構(gòu)從晶粒重布工具300上分離。在清潔焊接墊108與第一接墊113的上表面之后(圖形膠可能會(huì)殘留在 焊接墊108與第一接墊113的上表面)，焊接線112會(huì)被形成來連接焊接墊 108與第一接墊113。為了要保護(hù)焊接線112，介電層118被涂布(或印刷或 分注)并固化在晶粒104的動(dòng)態(tài)表面與基底102的上表面上。其后，以錫膏(或 錫球)印刷的方式將終端接墊形成在第二接墊115的上方。之后，用紅外線(IR) 回焊的方法形成多個(gè)導(dǎo)電凸塊120并將其耦合至第二接墊115。隨后，封裝 結(jié)構(gòu)被固定在一膠帶302上來切割成獨(dú)立的晶粒以進(jìn)行后續(xù)的切割分離 (singulation)步驟。一金屬或?qū)щ妼?10可選擇性地形成在基底102的晶粒容納通孔105側(cè) 壁上，此金屬層是在基底制造的期間就預(yù)先在基底上形成。 一金屬薄膜(或 金屬層)可用濺鍍或電鍍的方式形成在晶粒104的背面作為第一黏著材料以 提供較佳的熱管理需求(thermal management inquiry)。根據(jù)本發(fā)明另一實(shí)施例，本發(fā)明還提出另一方法來形成具有晶粒容納通 孔205與連接通孔結(jié)構(gòu)214的半導(dǎo)體元件封裝200。請(qǐng)參照?qǐng)D7a至圖7f的 截面圖，其根據(jù)本發(fā)明說明了一種用來形成一半導(dǎo)體元件封裝200的方法。形成封裝200的步驟包含提供一基底202，其具有晶粒容納通孔205、 連接通孔結(jié)構(gòu)215，該基底202的上表面上有第一接墊213，基底的下表面 上有第二接墊215?；?02與一晶粒重布工具300黏結(jié)，如圖7a所示。換 言之，基底202的主動(dòng)面(焊點(diǎn)分布的那一面)黏著在由具有圖形的膠材質(zhì)上 (未表示)，膠材質(zhì)可印刷在晶粒重布工具300上。挑出的晶粒204上具有焊 接墊208且第一黏著材料206(選擇性的)形成在該晶粒204的背面，如圖7b 所示。用一撿放精細(xì)對(duì)準(zhǔn)系統(tǒng)將晶粒204依理想的間距在晶粒重布工具300 上進(jìn)行重布。隨后，焊接線212會(huì)被形成來連接焊接墊208與第一接墊213， 如圖7c所示。接著，介電層218會(huì)形成在晶粒204與基底202的上表面上，用以將完 全覆蓋焊接線212并填入其晶粒邊緣與晶粒容納通孔205側(cè)壁之間的空隙作 為一第二黏著材料207，如圖7d所示。隨后將介電層218固化。在封裝結(jié)構(gòu) 與晶粒重布工具300分離后，將基底202的背面與第一黏著材料206清潔干 凈，如圖7e所示。此外，用錫膏(或錫球)印刷的方式在第二接墊215上形成終端接墊，其 為選擇性地形成多個(gè)導(dǎo)電凸塊220并耦合至第二接墊215。隨后，封裝結(jié)構(gòu) 會(huì)被固定在一膠帶302上切割成獨(dú)立的晶粒以進(jìn)行切割分離(singulatkm)步 驟。在一實(shí)施例中，其于切割分離制造工藝中得使用一傳統(tǒng)的切割刀片232。切割分離制造工藝期間，切割刀片232會(huì)與切割道230對(duì)齊以將晶粒分割成 獨(dú)立的晶粒，如圖7f所示。一金屬層或?qū)щ妼?10可選擇性地形成在基底202的晶粒容納通孔205 側(cè)壁上，此金屬層于基底202的制造期間便預(yù)先在基底上形成。另一制造工 藝中，其使用包含晶種金屬濺鍍、圖案成形、電鍍(銅)、去光刻膠、金屬 濕刻蝕等制造工藝步驟來形成第一黏著材料206作為其后的金屬層。一實(shí)施例中，導(dǎo)電凸塊120與220是用紅外線回焊(IR reflow)的方法形成。須注意者，實(shí)施例中結(jié)構(gòu)材料與排列的說明是用以描述本發(fā)明而非限制 本發(fā)明。其結(jié)構(gòu)的材料與排列可根據(jù)不同的情況需求而作變更。根據(jù)本發(fā)明的一觀點(diǎn)，本發(fā)明提出了一種具有晶粒容納通孔與連接通孔 結(jié)構(gòu)的半導(dǎo)體元件結(jié)構(gòu)，可提供一厚度低于200(im的超薄封裝結(jié)構(gòu)，其封 裝尺寸比晶粒尺寸稍微大一點(diǎn)。此外，由于其周邊排列的形式，本發(fā)明可提 供低腳數(shù)(lowpin coimt)元件一良好的解決方案。本發(fā)明提出一簡單的方法來形成一種可改善可靠度與良率的半導(dǎo)體元件封裝。再者，本發(fā)明還提出一種 具有晶粒容納通孔與連接通孔的新結(jié)構(gòu)，因而能夠縮小芯片尺寸封裝(chipscale package)結(jié)構(gòu)的大小。由于其材料成本較低與制造工藝簡單，故也能降 低生產(chǎn)成本。因此，本發(fā)明所揭示的超薄芯片尺寸封裝結(jié)構(gòu)與其方法可提供 的于先前技術(shù)不可預(yù)期的效果，并解決先前技術(shù)的問題。本方法可應(yīng)用在晶 片或面板工業(yè)，并可被修改來用在其它相關(guān)的應(yīng)用方面。如同相關(guān)領(lǐng)域的熟習(xí)技藝者所能了解的，前述本發(fā)明的較佳實(shí)施例為本 發(fā)明的解說，而非局限了本發(fā)明。隨著發(fā)明連同其較佳實(shí)施例的描述，其中 的修改變更自能為相關(guān)領(lǐng)域的熟習(xí)技藝者所知悉。故，本發(fā)明并不為此實(shí)施 例所限制。反之，本發(fā)明欲涵蓋其權(quán)利要求的精神與范疇中不同的變更修改 與類似的排列配置，其范疇?wèi)?yīng)從寬釋意以涵蓋所有此類變更與類似的結(jié)構(gòu)。
權(quán)利要求
1.一種半導(dǎo)體元件封裝結(jié)構(gòu)，其特征在于，所述半導(dǎo)體元件封裝結(jié)構(gòu)包含一基底，具有一晶粒容納通孔與一內(nèi)部填有導(dǎo)電材料的連接通孔結(jié)構(gòu)形成在所述基底的側(cè)邊，所述基底的上表面具有第一接墊，所述基底的下表面具有第二接墊；一具有焊接墊的晶粒，配置在所述晶粒容納通孔內(nèi)部；第一黏著材料，形成在所述晶粒的底部；第二黏著材料，被填入所述晶粒與所述基底的晶粒容納通孔側(cè)壁之間的間隙；一焊接線，被形成來耦合所述焊接墊與所述第一接墊；及一介電層，形成在所述焊接線、所述晶粒以及所述基底上。
2. 如權(quán)利要求1所述的半導(dǎo)體元件封裝結(jié)構(gòu)，其特征在于，所述半導(dǎo) 體元件封裝結(jié)構(gòu)還包含多個(gè)導(dǎo)電凸塊耦合至所述第二接墊，所述多個(gè)導(dǎo)電凸 塊可經(jīng)由所述通孔結(jié)構(gòu)與所述焊接墊電性導(dǎo)通。
3. 如權(quán)利要求1所述的半導(dǎo)體元件封裝結(jié)構(gòu)，其特征在于，所述半導(dǎo)體 元件封裝結(jié)構(gòu)還包含金屬層或?qū)щ妼有纬稍谒龌椎木ЯＨ菁{通孔的側(cè) 壁上。
4. 如權(quán)利要求1所述的半導(dǎo)體元件封裝結(jié)構(gòu)，其中所述第一黏著材料與 第二黏著材料的材質(zhì)包含紫外線固化類與/或熱固類材料、環(huán)氧樹脂或橡膠類 材料。
5. —種用來形成半導(dǎo)體元件封裝的方法，該方法包含 提供一具有晶粒容納通孔與連接通孔結(jié)構(gòu)的基底，所述基底的上表面有第一接墊，所述基底的下表面有第二接墊，所述連接通孔分別耦合所述第一 接墊與所述第二接墊；使用一撿放精細(xì)對(duì)準(zhǔn)系統(tǒng)將具有焊接墊的晶粒依適當(dāng)?shù)拈g距在一晶粒 重布工具上進(jìn)行重布；將所述基底黏在所述晶粒重布工具上； 將第一黏著材料涂在所述晶粒的背面；將第二黏著材料填入所述晶粒邊緣與所述基底的晶粒容納通孔之間的空間中；將所述封裝結(jié)構(gòu)與所述晶粒重布工具分離； 形成焊接線來連接所述焊接墊與所述第一接墊； 將介電層形成在所述晶粒的有效表面以及所述基底的上表面；及 將所述封裝結(jié)構(gòu)固定在膠帶上切割成獨(dú)立的晶粒以進(jìn)行切割步驟。
6. 如權(quán)利要求5所述的方法，其特征在于，所述方法還包含下列步驟 將多個(gè)焊接凸塊焊在所述第二接墊上，將所述晶粒的有效面黏在所述具有圖 案的膠材質(zhì)上，將所述第一黏著材料與第二黏著材料固化，將所述介電層固 化。
7. 如權(quán)利要求5所述的方法，其特征在于，所述方法還包含下列步驟 在所述基底的晶粒容納通孔側(cè)壁上形成一金屬層或?qū)щ妼?，在形成所述焊?線前先清洗所述封裝的上表面。
8. —種用來形成半導(dǎo)體元件封裝的方法，該方法包含 提供一具有晶粒容納通孔與連接通孔結(jié)構(gòu)的基底，所述基底的上表面有第一接墊，所述基底的下表面有第二接墊； 將所述基底黏到一晶粒重布工具；將所述具有接墊的晶粒用一精細(xì)對(duì)準(zhǔn)取置系統(tǒng)在所述晶粒重布工具上 以適當(dāng)?shù)拈g距進(jìn)行重布；形成一焊接線以連接所述接墊與所述第一接墊；在所述晶粒的有效面與所述基底的上表面形成一介電層并將其填入晶 粒邊緣與所述基底的晶粒容納通孔側(cè)壁之間的空隙；將所述封裝結(jié)構(gòu)與所述晶粒重布工具分離；及 將所述晶粒結(jié)構(gòu)固定在一膠帶上并切割成個(gè)別獨(dú)立的晶粒。
9. 如權(quán)利要求8所述的方法，其特征在于，所述方法還包含下列步驟: 將復(fù)數(shù)個(gè)導(dǎo)電凸塊焊在所述第二接墊上；用圖形膠將所述晶粒背面黏在所述晶粒重布工具上； 將所述介電層固化。
10. 如權(quán)利要求8所述的方法，其特征在于，所述方法還包含下列步驟: 將復(fù)數(shù)個(gè)導(dǎo)電凸塊焊在所述第二接墊上； 在所述晶粒背面形成一第一黏著層； 在所述基底的晶粒容納通孔側(cè)壁上形成一層金屬層。
全文摘要
本發(fā)明提供一種具有晶粒容納通孔與連接通孔的半導(dǎo)體元件封裝與其方法，該半導(dǎo)體元件封裝包含一具有一晶粒容納通孔的基底、連接通孔結(jié)構(gòu)、以及位于基底一上表面的第一接墊與位于基底一下表面的第二接墊。一晶粒配置在晶粒容納通孔內(nèi)部。一第一黏著材料形成在晶粒的底部以及一第二黏著材料被填入晶粒與晶粒容納通孔側(cè)壁之間的間隙。再者，一焊接線(bondingwire)被形成來耦合焊接墊(bonding pad)與第一接墊。介電層在焊線、晶粒以及基底上形成。本發(fā)明提供一種新的超薄封裝結(jié)構(gòu)，其能達(dá)到較佳的測試可靠度并且制造工藝簡單，同時(shí)可降低成本并增加良率。
文檔編號(hào)H01L21/78GK101252108SQ20081000969
公開日2008年8月27日 申請(qǐng)日期2008年2月20日 優(yōu)先權(quán)日2007年2月21日
發(fā)明者楊文焜, 林殿方, 王東傳, 許獻(xiàn)文 申請(qǐng)人:育霈科技股份有限公司