專利名稱：具有改進(jìn)調(diào)諧范圍的鐵電變?nèi)莨艿闹谱鞣椒?br> 技術(shù)領(lǐng)域：
本發(fā)明涉及鐵電變?nèi)莨堋ㄨF電變?nèi)莨艿碾娮釉?、以及?于制造鐵電變?nèi)莨艿姆椒ā?br> 背景技術(shù)：
變?nèi)莨苁强烧{(diào)的介電電容器。在將直流(DC)電壓施加在變?nèi)?管的電極上時(shí)，變?nèi)莨艹尸F(xiàn)出電容變化。
具有鐵電介電材料或者順電介電材料的可調(diào)MIM電容器呈現(xiàn)出 較高的相對介電常數(shù)^以及相對介電常數(shù)s,對DC電壓較強(qiáng)的依賴 性?？烧{(diào)性T可被定義為相對介電常數(shù)^的分?jǐn)?shù)變化
g"o)-gr(r)
其中V表示施加在電容器的兩個(gè)電極之間的電壓。
US 2006/0118843 Al描述了一種用于鐵電變?nèi)莨艿妮^薄的介電 薄膜。為了降低單晶MgO襯底之間的晶格失配，先外延生長順電種子 層，然后在順電種子層上外延生長鐵電BaxSivJi03 (BST)薄膜。順 電種子層降低了襯底和鐵電BST薄膜之間的晶格常數(shù)中的差異，從而 降低了 BST薄膜內(nèi)的應(yīng)變和機(jī)械應(yīng)力。這樣，可以實(shí)現(xiàn)接近于BST 單晶的BST薄膜介電特性，這種介電特性的特征在于相對介電常數(shù)的 較高調(diào)諧率以及較少的介電損失。種子層被描述成其厚度為幾個(gè) 0. lnm至幾個(gè)10nm。 BST層的厚度被描述成介于O.lpm至liim之間。
US 2006/0118843 Al的介電薄膜結(jié)構(gòu)的一個(gè)缺點(diǎn)在于，為了實(shí) 現(xiàn)介電常數(shù)的較高調(diào)諧率以及較低的介電損失(也就是較好的頻率特 性)，需要特定的層序列。這就限制了鐵電變?nèi)莨茉O(shè)計(jì)中的靈活性
發(fā)明內(nèi)容
根據(jù)本發(fā)明的第一方面，提供了一種鐵電變?nèi)莨?，其包括?dǎo)電 的第一電極和第二電極以及位于第一電極和第二電極之間的介電疊 層。在本發(fā)明的鐵電變?nèi)莨苤校殡姱B層包括串聯(lián)連接的至少三個(gè)介 電層的交替層序列。
介電疊層的至少兩個(gè)非單晶第一介電層由具有第一介電常數(shù)的 第一介電材料制成。介電疊層的至少一個(gè)非單晶第二介電層布置在分 別的兩個(gè)第一介電層之間，并且所述第二介電層由具有第二介電常數(shù) 的第二介電材料制成，并且第一介電常數(shù)不等于第二介電常數(shù)。
假設(shè)將第一介電材料和第二介電材料之一布置在兩個(gè)測試電極 之間，那么當(dāng)在兩個(gè)測試電極之間施加交流電壓時(shí)，第一介電材料和 第二介電材料之一比第一介電材料和第二介電材料中的另一個(gè)呈現(xiàn) 出更弱的介電材料極化的鐵電滯后。這與各種材料本身有關(guān)，即，例 如可以在僅僅包含一種材料作為測試電極之間的介電層的假設(shè)測試 電容器中觀察到這種現(xiàn)象。注意，這指的是假設(shè)的電容器結(jié)構(gòu)。這種 假設(shè)的測試電容器與本發(fā)明的鐵電變?nèi)莨艿牟煌c(diǎn)例如在于，其僅僅 包括一個(gè)介電材料層。通常利用作為所施加的交流電壓(單位為v) 的函數(shù)的極化強(qiáng)度(單位為C/m2)曲線圖來表示鐵電滯后。"更強(qiáng)"
或"更弱"的滯后指的是矯頑場的值以及剩余極化的值。剩余極化及 矯頑場越高，滯后越強(qiáng)。
并且，在本發(fā)明第一方面的鐵電變?nèi)莨苤?，適當(dāng)?shù)剡x擇介電疊 層的各個(gè)第一介電層和第二介電層在垂直于它們各自的層平面的方 向上的延伸長度，使得具有較弱鐵電滯后的介電材料占介電疊層的總
體積的百分比大于20%。 一個(gè)層在垂直于層平面的方向上的延伸長度 也稱為該層的厚度。層平面是在層的橫向方向上延伸的一個(gè)假想平 面，即在制造時(shí)垂直于該層的主生長方向的假想平面。當(dāng)在襯底上進(jìn) 行生長時(shí)，層平面平行于生長該層之前的襯底表面。在此，為了這個(gè) 定義，襯底表面被假設(shè)為完全平坦的。
在本發(fā)明的鐵電變?nèi)莨苤校诘谝浑姌O和第二電極之間施加有 交流電壓的情況下，介電疊層整體具有降低的或者完全抑制的極化的 鐵電滯后，這是相比較于僅由呈現(xiàn)較強(qiáng)鐵電滯后的同體積的介電材料制成的介電層而言的。這就實(shí)現(xiàn)了相對于單介電層結(jié)構(gòu)而言的較高的
相對介電常數(shù)及較高的調(diào)諧范圍。
雖然非單晶介電材料在介電疊層的第一電極和第二電極中的使
用會(huì)降低可調(diào)性，但是本發(fā)明的鐵電變?nèi)莨芡ㄟ^使第一介電層和第二
介電層具有不同介電常數(shù)值來補(bǔ)償了這一不期望的影響。使一種材料
的介電常數(shù)適當(dāng)?shù)馗哂诹硪环N材料的介電常數(shù)能夠補(bǔ)償可調(diào)性的損失。
另一方面，兩種介電材料之一 (通常是具有較高介電常數(shù)的材 料)在交流電壓下呈現(xiàn)出更強(qiáng)的介電材料極化的鐵電滯后。然而，在 本發(fā)明的鐵電變?nèi)莨苤?，通過包含具有更弱的鐵電滯后的另一介電材 料來補(bǔ)償了該不利特性(該不利特性在現(xiàn)有器件結(jié)構(gòu)中會(huì)產(chǎn)生介電損 失)。通過提供具有較弱鐵電滯后的材料(該材料占介電疊層的體積
百分比大于20%并且在典型實(shí)施例中小于95%)，鐵電滯后的補(bǔ)償足
夠強(qiáng)到降低或者完全避免由于鐵電滯后而產(chǎn)生的介電損失。介電損失 是由于所施加的交流電場與介電材料發(fā)生反應(yīng)而造成的該場的能量 的部分轉(zhuǎn)換。其最終會(huì)產(chǎn)生暴露于該交流電場的介電材料的溫度的升 高。這一溫度升高可造成對電容器的破壞，并且需要適當(dāng)?shù)睦鋮s，而 這是昂貴的。
非單晶介電層不要求特定的用于在層中提供晶格常數(shù)序列以實(shí)
現(xiàn)外延生長的應(yīng)變工程。因此，相比于US 2006/0118843 Al的結(jié)構(gòu)， 本發(fā)明第一方面的鐵電變?nèi)莨茉趯有蛄械捻樞蚍矫婢哂休^為寬松的 要求。這在介電疊層的層結(jié)構(gòu)的設(shè)計(jì)中提供了更大的自由度。
此外，本發(fā)明的鐵電變?nèi)莨艿慕殡姱B層的非單晶介電層實(shí)現(xiàn)了 較高相對介電常數(shù)以及較大調(diào)諧范圍，并且在優(yōu)選實(shí)施例中，實(shí)現(xiàn)了 諸如非晶或多晶氧化物層(例如Si上的Ti02、 Si02)之類的非單晶 表面上的、或者諸如Pt或Au或者Pt和Au疊層之類的多晶金屬電極 上的高擊穿電場。如上所解釋的那樣，該自由度可用于補(bǔ)償由于第一 介電層和第二介電層的非單晶結(jié)構(gòu)而造成的可能的缺點(diǎn)。
相反，US 2006/0118843 Al的指教限制了襯底的選擇。例如， 即使具有種子層，Si上的BST外延生長也非常困難甚至不可能，這是因?yàn)榕cBST相比(其在鈣鈦礦晶格中的晶體的晶格常數(shù)為3.90A 至3.99A，具體為多少取決于組成)，金剛石晶格中的Si晶體具有 大得多的晶格常數(shù)5.34A。并且，在氧化物種子層和BST層的沉積過 程中，Si單晶襯底上形成非晶Si02的幾率非常大。這也會(huì)阻止外延 層的生長。相反，本發(fā)明的鐵電變?nèi)莨苓m合于與Si襯底一起使用， 并且可被集成在集成電路的高度發(fā)展的工藝技術(shù)中。
并且，非單晶介電層的使用通常不要求相同材料(尤其是所關(guān) 注的諸如BST或PLZT之類的介電材料)的單晶層所要求的那么高的 制造溫度。在與標(biāo)準(zhǔn)的基于硅的器件工藝技術(shù)相兼容的工藝條件下， 可以制造介電疊層。如將在下文詳細(xì)描述的那樣，鐵電變?nèi)莨艿膬?yōu)選 實(shí)施例由此具有硅襯底。因此，本發(fā)明使得將調(diào)諧性能高、損耗低、 滯后小以及擊穿強(qiáng)度高的鐵電變?nèi)莨芗稍谄占暗幕诠璧钠骷?藝技術(shù)中變得可能。可以制成具有極好高頻特性的電子元件，而無需 許多復(fù)雜的工藝，從而降低了這些器件的成本。
根據(jù) Yan 等人所發(fā)表的 "Ferroelectric properties of (Ba0.5Sr0.5) Ti03/Pb (Zr0.52Ti0.48) 03/ (Ba0.5Sr0.5) Ti03 thin films with platinum electrodes", Applied Physics Letters, Volume 82， Number 24， Pages 4325 - 4327， 16 June 2003，已知了一種非易失性鐵電隨 機(jī)存取存儲(chǔ)器(NVFRAM)，其旨在利用PZT鐵電層和Pt電極來在實(shí)現(xiàn) 達(dá)到較低的鐵電存儲(chǔ)器單元的疲勞的同時(shí)保持較高的極化。據(jù)披露， 基于PZT和Pt電極的鐵電存儲(chǔ)器單元表現(xiàn)出由于累積在Pt界面的氧 空穴進(jìn)入鐵電疇而造成的疲勞。為了抑制氧空穴在Pt電極處的累積并 因此降低疲勞，Yan等人提出了一種疊層，其中在600nm厚的PZT和 Pt頂部電極及底部電極之間，布置了 7. 5-30rnn厚的BST薄膜作為用于 氧空穴的吸收層。BST層隨機(jī)定位。PZT層生長成111織構(gòu)。Yan等人 披露出，BST層的體積百分比應(yīng)該盡可能地小，以便實(shí)現(xiàn)鐵電PZT存儲(chǔ) 器單元的高剩余極化。于是，具有較弱鐵電滯后的介電材料BST占 Yan等人所提出來的存儲(chǔ)器單元的介電疊層的體積百分比小于10%。
Yan等人的這種器件結(jié)構(gòu)不適合于高頻應(yīng)用，而高頻應(yīng)用形成了 可調(diào)電容器的一個(gè)應(yīng)用領(lǐng)域。實(shí)際上，Yan的NVFRAM結(jié)構(gòu)被設(shè)計(jì)成具有相反的目的，其特征在于適于存儲(chǔ)器應(yīng)用而不是高頻應(yīng)用。
在下文中，將描述本發(fā)明第一方面的鐵電變?nèi)莨艿膬?yōu)選實(shí)施例。
除非特別的指出，否則實(shí)施例是可以彼此結(jié)合的。本發(fā)明的鐵電變?nèi)?br> 管在此也被稱為變?nèi)莨?、可調(diào)電容器或電容器。
在一個(gè)實(shí)施例中，與第一介電材料相比，當(dāng)將第二介電材料布置
在兩個(gè)電極之間時(shí)，其在施加在電極之間的交流電壓下呈現(xiàn)出較弱的
介電材料極化的鐵電滯后。也就是說，第一介電材料具有更強(qiáng)的鐵電滯后。
在另一實(shí)施例中， 一種介電材料(優(yōu)選地為第一介電材料)的 介電強(qiáng)度高于第二介電材料的介電強(qiáng)度。材料的介電強(qiáng)度與破壞材料 的電絕緣特性所需要的電場強(qiáng)度(擊穿場強(qiáng))有關(guān)，即在該電場強(qiáng)度 下出現(xiàn)介電擊穿。介電強(qiáng)度是材料的一種特性，其與器件的特定幾何 結(jié)構(gòu)無關(guān)。但是，注意，介電層的實(shí)際擊穿場強(qiáng)取決于諸如層中所存 在的缺陷之類的特定參數(shù)、以及取決于層的幾何結(jié)構(gòu)。因此，優(yōu)選地， 第一介電層的擊穿場強(qiáng)高于第二介電層的擊穿場強(qiáng)。擊穿場強(qiáng)也縮寫 為擊穿場。
除了大調(diào)諧范圍以外，本實(shí)施例還能實(shí)現(xiàn)高達(dá)1.9MV/cm的非常 高的擊穿場。這使得變?nèi)莨苣茉诒纫阎兇獾幕贐ST的可調(diào)電容器 (其通常顯示出僅僅0. 6MV/cm至lMV/cm的擊穿場)高的場中工作。
在該實(shí)施例中，具有第一介電材料和第二介電材料的介電疊層 能夠?qū)崿F(xiàn)相對介電常數(shù)高、調(diào)諧范圍大、滯后少以及擊穿場高的可調(diào) 電容器。任何已知單介電層結(jié)構(gòu)都無法實(shí)現(xiàn)這些優(yōu)點(diǎn)的組合。
可將不同的材料組成用于第一介電材料和第二介電材料。在一 個(gè)實(shí)施例中，第一介電材料是PbZrJih03 (PZT)，其中0<x<l， 或者特別地是摻雜了 La的PZT (LPZT)，并且第二介電材料是 Bai-xSrxTi03 (BST)，其中0<x<l。作為第一介電材料的PZT使得 能夠利用已知材料和已知方法來產(chǎn)生高質(zhì)量的可調(diào)電容器。尤其是在 一個(gè)實(shí)施例中(其中襯底是由Si制成的)，本實(shí)施例的PZT-BST材 料組合提供了具有低介電損失、高擊穿場的良好的可調(diào)協(xié)性能，并且 可以以較低成本及可靠技術(shù)來進(jìn)行制造。注意，Si以外的其它襯底也可以實(shí)現(xiàn)后面的那些優(yōu)點(diǎn)。
在替換實(shí)施例中，利用這樣的介電疊層實(shí)現(xiàn)了非常高的相對介 電常數(shù)以及因此實(shí)現(xiàn)了大調(diào)諧范圍，在這種介電疊層中第一介電材料
^Pb(Mg0.33Nb0.67) 03)卜x-( PbTi03) x (PMN-PT)，其中0〈x〈1，其中 可以但不必須包括La摻雜，并且第二介電材料是BanSr/Ti03，其中 0<x<l。該實(shí)施例的特殊特征在于，可以實(shí)現(xiàn)寬的調(diào)諧范圍和電容 的溫度系數(shù)。PMN-PT膜中的PbTi03含量以及BST薄膜中的鍶含量可 適應(yīng)于特定應(yīng)用，以便實(shí)現(xiàn)期望的調(diào)諧范圍和溫度系數(shù)。
在另一替換實(shí)施例中，第一介電材料是PZT的固溶體，該固溶 體含有例如Ca的稀土堿性離子，并且第二介電材料是BST。該實(shí)施 例改進(jìn)了可調(diào)電容器的溫度穩(wěn)定性。
在形成了前面提到的材料組合的另一替換物的實(shí)施例中，第一 介電材料是PZT，并且第二介電材料是MgO或Zr02或Ti02。在此，非 鐵電材料被用于第二介電材料。鐵電薄膜與非鐵電薄膜的組合提供了 降低電容器損耗以及改進(jìn)溫度穩(wěn)定性的可能。
通過利用施主(例如La或Nb)或者受主(例如Mn或Fe)或者 它們的組合來對第一介電材料和/或第二介電材料進(jìn)行摻雜，可降低 電容器的漏電流。
如前所述，優(yōu)選實(shí)施例將鐵電變?nèi)莨懿贾迷诠枰r底(也可以是 例如絕緣體上硅(SOI)襯底中的硅襯底層)的頂部上。雖然平板變 容管本身的功能不受襯底的導(dǎo)電性的影響，但是為了獲得良好的互連 和平板變?nèi)莨苄阅埽谕褂酶咦枭踔两^緣的襯底。因此，Si襯底 層或完全的Si襯底優(yōu)選是高阻的，甚至是絕緣的。相比較于已知的 標(biāo)準(zhǔn)集成電路中的半導(dǎo)體變?nèi)莨?，本?shí)施例的鐵電變?nèi)莨軐?shí)現(xiàn)了微波
頻率范圍內(nèi)的高性能以及小尺寸的優(yōu)點(diǎn)。因此，本實(shí)施例的變?nèi)莨芫?有利用集成在晶片上的鐵電變?nèi)莨軄硖娲鷮Ｓ玫姆至⒏咝阅馨雽?dǎo)體 器件的潛在用途。本發(fā)明第一方面的鐵電變?nèi)莨艿奶囟ńY(jié)構(gòu)允許加工 溫度處于50(TC至80(TC溫度范圍內(nèi)，這與半導(dǎo)體工藝兼容。但是， 應(yīng)該記住的是，也可以在諸如具有或者不具有平坦化層的氧化鋁、 sapphire、 MgO、玻璃之類的其它襯底中加工鐵電變?nèi)莨?。為了進(jìn)一步降低介電疊層的鐵電滯后，在一個(gè)實(shí)施例中適當(dāng)?shù)?分別選擇介電疊層的第一介電層和第二介電層的厚度，從而使得具有 較弱鐵電滯后的介電材料占介電疊層的總體積的百分比大于30%，并
且在另一實(shí)施例中，該百分比大于40%。不同實(shí)施例中的上限為70%、 80%、 90%和95%。
根據(jù)特定工藝條件，非單晶的第一介電材料和第二介電材料可 具有多晶結(jié)構(gòu)、柱狀織構(gòu)多晶結(jié)構(gòu)、柱狀織構(gòu)多晶和多晶非織構(gòu)的混 合結(jié)構(gòu)、或者非晶結(jié)構(gòu)。利用這些結(jié)構(gòu)特性，可以實(shí)現(xiàn)特別低的滯后。
應(yīng)該注意，還可以呈現(xiàn)柱狀微結(jié)構(gòu)的準(zhǔn)外延結(jié)構(gòu)也被理解為非 單晶結(jié)構(gòu)的一種實(shí)施例。準(zhǔn)外延結(jié)構(gòu)以其中第一介電材料和第二介電 材料在彼此的頂部上外延生長的柱狀晶粒為特征。其還以其中一部分 晶粒在襯底上外延生長而其他部分柱狀晶粒斜靠在襯底上的柱狀晶 粒為特征。
在一個(gè)實(shí)施例中，在變?nèi)莨艿墓に嚧涡蛑惺紫缺恢圃斐鰜淼牡?一介電層具有柱狀織構(gòu)多晶結(jié)構(gòu)。在一些實(shí)施例中，其還具有取向的 晶體結(jié)構(gòu)，例如(111)取向或(001)取向的結(jié)構(gòu)。第二介電層(優(yōu)
選地為具有較弱鐵電滯后的層)優(yōu)選地在柱狀第一介電層的頂部上外 延生長。也就是說，其具有生長在其上的第一介電層的柱狀織構(gòu)多晶 結(jié)構(gòu)。隨后沉積的介電疊層的介電層優(yōu)選地也在各自的前一層上外延 生長。這樣，介電疊層的柱形在介電疊層的三個(gè)或更多的介電層上延 伸。
特定示例的介電疊層具有在彼此頂部上生長的第一介電材料和 第二介電材料的交替序列。該疊層的第一介電材料為摻雜了 La的 PbZrJihO"它是柱狀生長的(即具有柱狀織構(gòu)多晶結(jié)構(gòu))，并且第 二介電材料是BahSrJi03，其中0<乂<1，其在各個(gè)第一介電材料層 的頂部上外延生長。除了柱狀區(qū)域之外，這種疊層還可以包括不顯示 柱狀的小區(qū)域，這些小區(qū)域是外延生長的小多晶區(qū)域。
電極材料存在多種選擇?？偟闹笇?dǎo)原則是，電極應(yīng)該是具有高 導(dǎo)電性能的導(dǎo)電膜，以便保持較少的歐姆損失。具體地說，適合的電 極材料為Pt、或者Pt和Au的疊層。其它示例為Ti/Pt、 Ti/Au、或者諸如Ti/Pt/Au/Pt之類的金屬電極的組合、以及諸如A1、 TiW/Al、 Cu、 Ir、 Ir/Ir02之類的其他金屬。
Pt電極尤其適合于與由PZT或PLZT制成的相鄰的第一介電層相 結(jié)合。不同的PLZT層可被布置在與Pt電極相鄰的各個(gè)相鄰結(jié)構(gòu)中。 這可能是PbTi03以及PZT或PLZT的組合，其作為第一介電層在該電 極的頂部上生長。這樣的電極-第一介電層的組合支持了可調(diào)電容器 的較低的漏電流密度以及較高的擊穿場。
在另一實(shí)施例中，在襯底和第一電極之間布置了阻擋層或阻擋 層疊層。適當(dāng)?shù)淖钃鯇硬牧系氖纠秊镾i02、Ti02、Zr02、Al203或LaA103。
在一些實(shí)施例中，介電疊層在從第一電極到第二電極的方向上 的延伸長度介于100nm到lpm之間。優(yōu)選地，第一介電層和第二介 電層從第一電極到第二電極的方向上的各自延伸長度介于10nm到 100nm之間，需要記住的是權(quán)利要求1針對具有較弱鐵電滯后的材料 占介電疊層的總體積的體積百分比所提供的設(shè)計(jì)規(guī)貝U 。
介電疊層中的材料相同的兩個(gè)層(即第一介電層或第二介電層) 的厚度在某些實(shí)施例中是不同的。該"厚度分級"的優(yōu)點(diǎn)是可以更好 地?cái)U(kuò)散來自底部電極處的粘結(jié)層的Ti原子。這種介電疊層的一個(gè)示 意性示例為50nm的PLZT、 30nm的BST、 20nm的PLZT、 30nm的BST、 以及50讓的PLZT的層序列。層厚度的其它組合也是可行的。
在另外的優(yōu)選實(shí)施例中，頂部電極被作為鐵電電容器的上的第 二電極來提供。適合的頂部電極的金屬為TiW/Al、 TiW(N)/Al，其中 對于所有情況，都采用了純Al或者摻雜了例如Si或Cu的Al。諸如 Ti/Au、 Pt或諸如Pt/Au或其它金屬之類的電極的疊層的其他電極可 被沉積為薄膜。金屬應(yīng)該具有高導(dǎo)電性。
本發(fā)明的鐵電變?nèi)莨芸梢允瞧桨咫娙萜鞯男问?，或者在可選實(shí) 施例中為共面電容器的形式。
對于平板電容器，前面提到的Si襯底的替換物為諸如玻璃、 A1203、 AL03陶瓷、具有平坦化層的AL03陶瓷、以及單晶Al203的襯 底材料，但是也可以采用諸如Cu箔之類的其它襯底或其它單晶襯底 (例如MgO、 Zr02)。平板電容器類型的變?nèi)莨軐?shí)施例具有公共的第一電極以及分開 的第二電極，從而形成了經(jīng)由公共的第一電極而彼此連接的兩個(gè)電容 器。
平板電容器類型的另一實(shí)施例的第二電極同時(shí)形成了一個(gè)導(dǎo)電 互連層。該實(shí)施例中省略了單獨(dú)的第二電極的材料層。
對于共面電容器，直接在諸如高阻Si襯底之類的絕緣襯底的頂 部上或者沉積在襯底上的阻擋層上加工介電疊層。在一些實(shí)施例中， 介電疊層的進(jìn)一步工藝處理與制造平板電容器所使用的工藝處理相 同。并且在這種情況下，可以使用前述可選襯底材料。
具體地說，在一些實(shí)施例中，在襯底和介電疊層之間提供了阻 擋層。阻擋層可以是單層形式或者是阻擋層疊層的形式。適當(dāng)?shù)淖钃?br> 層材料例如為Si02、 MgO、 Ti02、 Zr02、 A1203、 LaA103、或者這些材料 的組合。
前述實(shí)施例顯示本發(fā)明的鐵電變?nèi)莨軐?shí)現(xiàn)了介電層中的高相對 介電常數(shù)、高擊穿電壓、低壓下的大調(diào)諧范圍以及低介電損失。
根據(jù)本發(fā)明的第二方面，提供了一種電子元件，其包括本發(fā)明 第一方面的鐵電變?nèi)莨芑蛘弑景l(fā)明第一方面的某個(gè)實(shí)施例的鐵電變 容管。其具有本發(fā)明第一方面的鐵電變?nèi)莨艿膬?yōu)點(diǎn)。
本發(fā)明第二方面的電子元件尤其可以具有一種包含根據(jù)本發(fā)明 第一方面的鐵電變?nèi)莨艿募呻娐返男问?。本?shí)施例的性能優(yōu)于已知 的采用半導(dǎo)體變?nèi)莨艿募呻娐菲骷男阅?。在不增加工藝成本的?況下，其實(shí)現(xiàn)了特別好的高頻操作。
根據(jù)本發(fā)明的第三方面，提供了一種制造鐵電變?nèi)莨艿姆椒ǎ?該鐵電變?nèi)莨芫哂形挥诘谝浑姌O和第二電極之間的介電疊層。所述方 法包括制造介電疊層的步驟，該介電疊層包括在從第一電極到第二電 極的方向上的串聯(lián)連接的至少三個(gè)介電層的交替層序列。在本發(fā)明的 方法中，其中制造介電疊層包括如下步驟
-利用具有第一介電常數(shù)的非單晶第一介電材料來制造介電疊
層的至少兩個(gè)第一介電層，
-利用具有第二介電常數(shù)的非單晶第二介電材料在分別的兩個(gè)第一介電層之間制造介電疊層的至少一個(gè)第二介電層，并且第一介電 常數(shù)不等于第二介電常數(shù)。
將第一介電材料和第二介電材料之一制造成當(dāng)將其布置在兩 個(gè)測試電極之間時(shí)，如果在兩個(gè)測試電極之間施加交流電壓，則第一 介電材料和第二介電材料之一比處于相同情況下的第一介電材料和 第二介電材料中的另一個(gè)呈現(xiàn)出更弱的介電材料極化的鐵電滯后。制 造具有一定厚度的介電疊層的各個(gè)第一介電層和第二介電層，從而使 得具有較弱鐵電滯后的介電材料占介電疊層的總體積的百分比大于
20%。
本發(fā)明第三方面的方法具有本發(fā)明第一方面的鐵電變?nèi)莨艿膬?yōu)點(diǎn)。
在優(yōu)選實(shí)施例中，在Si襯底層的頂部上制造介電疊層。第一介 電材料是PbZrJi,-力3，其中0<x<l，其中摻雜或者沒有摻雜La。 第二介電材料是Bai-xSrJi03，其中0<乂<1。在該實(shí)施例中，制造介 電疊層的步驟包括利用與現(xiàn)有Si工藝技術(shù)相兼容的工藝溫度，在 具有阻擋層和電極的Si襯底的頂部上沉積介電疊層。
從屬權(quán)利要求和下文對附圖的描述中定義了其它實(shí)施例。


現(xiàn)在將參考附圖來更詳細(xì)地描述本發(fā)明的多個(gè)實(shí)施例，附圖中 圖l示出了平板電容器類型的多層鐵電變?nèi)莨艿氖疽庑越孛鎴D，
圖2示出了共面電容器(coplanar-capacitor)類型的鐵電變
容管的示意性截面圖，以及
圖3示出了相對介電常數(shù)與施加在平板電容器的電極之間的電
壓的關(guān)系，其中平板電容器包含250nm的PLZT/BST/PLZT介電疊層。 圖4示出了鐵電變?nèi)莨艿牡谌龑?shí)施例的示意性截面圖。 圖5示出了圖4的實(shí)施例的第一變型的示意性截面圖。 圖6示出了圖4的實(shí)施例的第二變型的示意性截面圖。 圖7示出了圖4的實(shí)施例的第三變型的示意性截面圖。 圖8示出了圖4的實(shí)施例的第四變型的示意性截面圖。圖9示出了圖4的實(shí)施例的第五變型的示意性截面圖。
圖io示出了鐵電變?nèi)莨艿牡谒膶?shí)施例的示意性截面圖。
圖11示出了鐵電變?nèi)莨艿牡谖鍖?shí)施例的示意性截面圖。 圖12示出了圖11的實(shí)施例的變型的示意性截面圖。
圖13示出了鐵電變?nèi)莨艿牧硪粚?shí)施例的示意性截面圖，其中圖
示了介電疊層的柱狀織構(gòu)晶體結(jié)構(gòu)。
具體實(shí)施例方式
圖l示出了平板電容器類型的多層鐵電變?nèi)莨艿氖疽庑越孛鎴D。
鐵電變?nèi)莨?00包括高阻Si襯底102，其上具有由Si02層104. 1 和Ti02阻擋層104.2形成的阻擋層結(jié)構(gòu)104。第一電極106由具有 Ti層106. 1和Pt層106. 2的Ti/Pt電極形成。Ti/Pt電極不僅具有 較高的電導(dǎo)率而且具有對Si02的較好的粘附性?？蛇x的電極材料為 Pt、 Ti/Au、 Ti/Pt/Au/Pt、 Pt/Au/Pt、 Ir或者Ir02、或者Pt和IR 或Pt和Ir02的組合、或者具有較高電導(dǎo)率的另外的金屬或者金屬組 合。這樣，可以實(shí)現(xiàn)電容器在較高工作頻率下的較少損耗。
注意，阻擋層104的使用并不是強(qiáng)制的。在另一實(shí)施例中，第 一電極106直接沉積在諸如藍(lán)寶石(sapphire)之類的絕緣襯底上。 并且，可選的阻擋層材料可以采用例如MgO、 Zr02、 A1203、 LaA103、 或者這些材料與前面提到的氧化物的組合。
介電疊層108被布置在第一電極106和第二電極110之間。介 電疊層108在從第一電極到第二電極的方向上包括摻雜了 La的 PbZrJi,-x03 (0<x<l)(在此也簡稱為PLZT)和BST的交替層序列。 對于摻雜了 La的PbZrxTih03，x在某些實(shí)施例中的范圍為(Xx〈0. 7， 并且對于BaxSivxTi03， x在某些實(shí)施例中的范圍為0. 3<x《l. 0。
層序列以PLZT層108. 1開始，接著就是BST層108. 2。該序列 重復(fù)m次(m>0)，直到到達(dá)頂層108. n。這就意味著，介電疊層108 包括至少三個(gè)介電層108. 1至108. 3。它可能還包括5個(gè)介電層、7 個(gè)介電層、9個(gè)介電層等等。對于本實(shí)施例，假設(shè)介電疊層108的總 厚度約為270nm。在其它實(shí)施例中，厚度可能小于270nm或者大于270nm。各個(gè)PLZT和BST層的厚度約為15-20nm。在其它實(shí)施例中， 能應(yīng)用大于20nm的厚度，這取決于介電疊層108的總厚度。
介電疊層108的PLZT和BST層是非單晶體。特定晶體結(jié)構(gòu)取決 于沉積技術(shù)、工藝參數(shù)以及下面的第一電極106和襯底102，并且可 能是多晶的、柱狀織構(gòu)多晶的、準(zhǔn)外延的、或者非晶的。但是，非晶 結(jié)構(gòu)并非優(yōu)選的。在本實(shí)施例中，通過旋涂(spin-on)技術(shù)及其后 的退火來制造各個(gè)介電層。分別針對每一步驟來進(jìn)行退火，以避免混 合。退火溫度介于50(TC至80(TC的范圍。
在介電疊層108中，PLZT層形成了前面的描述和權(quán)利要求中的 "第一介電層"。BST層形成了前面的描述和權(quán)利要求中的"第二介 電層"。相比較于PLZT而言，BST在交流電壓下呈現(xiàn)出其較弱的極 化鐵電滯后。介電疊層的這種滯后現(xiàn)象是很奇怪的。即使包含有PLZT (其通常具有很強(qiáng)的鐵電滯后)，也觀察不到PLZT的特征性的鐵電 滯后現(xiàn)象。材料組合PLZT/BST的選擇還具有在復(fù)合材料中提供PLZT 層和BST層之間的良好粘合的優(yōu)點(diǎn)。層與層之間的界面是密集并緊致 的。這就避免了后續(xù)工藝階段期間發(fā)生層剝離的問題。
根據(jù)介電疊層108中PLZT/BST層對的重復(fù)次數(shù)，BST層占到了 介電疊層的總體積的20%至大于40% (但是少于95%)之間。大于40% 的值的示例為270nm的總厚度、各層的厚度為15nm-20nm。但是， 應(yīng)該注意的是，總厚度和各層的厚度在不同實(shí)施例中可能不同。PLZT 層和BST層各自的厚度無需相等。并且，兩個(gè)相同的層可被堆疊在彼 此頂部以增大一個(gè)類型的層的體積分?jǐn)?shù)。
在一個(gè)實(shí)施例中，頂部電極IIO是由Pt制成的?？蛇x的材料為 TiW/Al、 TiW(N)/Al，對于所有情況，都采用了純Al或者摻雜了例如 Si或Cu的Al。并且可以沉積諸如Ti/Al、 Pt之類的其它電極或者諸 如Pt/Au或其它金屬之類的電極疊層。同樣，頂層電極的高電導(dǎo)率有 利于在較高工作頻率下保持較低的電容器損耗。
應(yīng)該注意的是，PLZT層108. 1和108.n分別緊鄰至底部電極106 和頂部電極110的這一布置已經(jīng)被證明使得電容器具有尤其低的漏 電流。并且，PLZT層108. 1還作為用于隨后的BST層108. 2的結(jié)晶化的種子層。這易于降低加工溫度，并且支持了介電層的顆粒尺寸的 增大。
圖1所示的器件結(jié)構(gòu)具有極好的電學(xué)特性。給定介電疊層108 的厚度為270nm并且各個(gè)層的厚度為15nm至20nm，那么相對介電常 數(shù)經(jīng)測量大約為480，并且電容密度為15. 2nF/mm2。 100kHz的工作頻 率f自及大約O. 05V的V。s。下的介電損失為0. 7%。只有在達(dá)到約lMV/cm 的電場強(qiáng)度時(shí)，電容器才會(huì)擊穿。5V下的可調(diào)性為1.3:1, IOV下的 可調(diào)性為2:1。
因此，圖1的鐵電變?nèi)莨芴峁┝诉m合于并入公知的硅加工技術(shù) 中的結(jié)構(gòu)。與已知的電容器結(jié)構(gòu)相比而言，降低了制造介電疊層108 時(shí)的加工溫度。但是，圖1的鐵電變?nèi)莨鼙苊饬似渌Y(jié)構(gòu)在采用較低 加工溫度時(shí)可能觀察到的缺點(diǎn)，例如較低的相對介電常數(shù)。這樣，相 對于現(xiàn)有技術(shù)的具有諸如BST之類的單晶介電層的MIM結(jié)構(gòu)(采用高 達(dá)90(TC的溫度在諸如sapphire (A1203)之類的襯底上制造的)，鐵 電變?nèi)莨芸梢员３州^高的調(diào)諧范圍。
圖2示出了共面電容器類型的鐵電變?nèi)莨艿氖疽庑越孛鎴D。
鐵電變?nèi)莨?00與圖1的鐵電變?nèi)莨?00相似，不同點(diǎn)在于其 使用了單個(gè)電極層210，該電極層210按照希望的共面電容器設(shè)計(jì)而 被制成圖案以形成第一電極210. 1和第二電極210. 2?？梢愿鶕?jù)特定 應(yīng)用的具體要求來選擇特定的電極圖案。例如，可以選擇電極210. 1 和電極210.2的交叉指形布置。頂部電極可由Pt、 TiW/Al、或 TiW(N)/Al制成，對于所有情況，都采用了純Al或者慘雜了例如Si 或Cu的Al。并且可以采用諸如Ti/Al之類的其它電極或者諸如Pt/Au 之類的電極疊層。
下面的介電疊層208與圖1的介電疊層相似，其由交替的 PLZT/BST/…/PLZT層序列組成。底部PLZT層208. 1直接沉積在阻擋 層結(jié)構(gòu)204上，該阻擋層結(jié)構(gòu)204與圖1的阻擋層結(jié)構(gòu)104相同。
圖3示出了相對介電常數(shù)與施加在平板電容器的電極之間的電 壓的關(guān)系，其中平板電容器包含250mn的PLZT/BST/PLZT介電疊層。 該圖表是依據(jù)這樣的鐵電變?nèi)莨塬@得的，該鐵電變?nèi)莨芫哂?70nm厚的介電疊層，該介電疊層包括通過Si02/Ti02阻擋而與高阻Si層分
離開的Ti/Pt電極上的交替的PLZT/BST/…/PLZT層序列。介電疊層 的各個(gè)層在700-760。C的溫度下退火1-5分鐘。在具有0.05V的交流 分量、1000kHz的交變頻率、以及圖3的圖表橫坐標(biāo)所表示的直流分 量的電壓下執(zhí)行測量。從在不同DC電壓V。c下測量到的介電常數(shù)可以 清楚的看到，相對介電常數(shù)^從OV處的值460變化成5V (對應(yīng)于 20V/^im的電場)處的370，并且進(jìn)一步降低至10V (對應(yīng)于40V m 的電場)處的250。觀察到的可調(diào)性為5V (20V/|im)處的1.2:1以及 10V (40V/^im)處的約1.8:1。作為比較，BST層在40V/pm的DC電 場下產(chǎn)生了僅僅1.3:1的可調(diào)性。
圖4示出了鐵電變?nèi)莨?00的第三實(shí)施例的示意性截面圖。 鐵電變?nèi)莨?00具有襯底402。適合襯底402的襯底材料的示例 為Si、 MgO、 sa卯hire或玻璃。在襯底402的頂部上沉積了阻擋層 404。適合的阻擋層材料的示例為Si02、 Si02+Ti02、 Si02+Zr02、 Si02+Al302。可利用標(biāo)準(zhǔn)薄膜工藝(例如濺射或蒸發(fā))來沉積阻擋層 404。但是也可以采用任何其它合適的技術(shù)。在阻擋層404的頂部沉 積底部電極406。適合的底部電極材料的示例為Pt、Ti/Pt、Pt/Au/Pt、 Ti/Pt/Au/Pt、或其它導(dǎo)電電極材料。
阻擋層404是可選的。在其它實(shí)施例中，底部電極直接沉積在 襯底402上。
在底部電極頂部上沉積了可調(diào)介電層408?？烧{(diào)介電層408的細(xì) 致結(jié)構(gòu)未在該示意圖中示出?？烧{(diào)介電層408由介電疊層組成，該介 電疊層包括串聯(lián)連接的至少三個(gè)介電層的交替層序列。例如， PLZT/BST/…/PLZT層序列就是合適的?？赏ㄟ^反應(yīng)離子刻蝕(RIE) 或濕法刻蝕來形成介電疊層的橫向延伸和形狀圖案。
第二電極或頂部電極410被布置在介電疊層408的頂部。頂部 電極的適合材料為Pt、 Pt/Au、 Pt/Au/Pt、或TiW/Al。利用諸如濕法 或干法刻蝕技術(shù)之類的標(biāo)準(zhǔn)光刻工藝來形成頂部電極410的橫向延 伸和形狀圖案。
注意，對于本實(shí)施例，在沉積頂部電極410之后執(zhí)行圖案形成序列。因此，在圖案形成期間，首先，形成頂部電極410圖案。隨后，
形成介電疊層408圖案。之后，形成底部電極406圖案。諸如反應(yīng)離 子刻蝕之類的標(biāo)準(zhǔn)刻蝕工藝是用于底部電極的適合的圖案形成技術(shù)。
在上一段中所描述的鐵電變?nèi)莨?00的疊層頂部，沉積封裝層 412。封裝層可包括SiN或Si。2、 Ti02+SiN、 Si02+SiN、 Al302+SiN、 PZT+SiN、或者PLZT+SiN，其中"+ "表示"+"號兩邊的材料均存在 于封裝層中。可通過諸如化學(xué)汽相沉積(CVD)、濺射或溶膠-凝膠沉 積之類的標(biāo)準(zhǔn)技術(shù)來沉積封裝層412。通過濕法刻蝕或者干法刻蝕或 者這兩種技術(shù)的組合來在沉積了封裝層412之后形成圖案，從而提供 用于分別與底部電極406和頂部電極410接觸的開口 414和416。
在封裝層412的頂部和接觸開口 414及416的內(nèi)部，沉積了高 導(dǎo)電性互連層418。適合的互連層材料的示例為TiW/Al、TiW(N)/Al、 TiN/Al、 Ti/Au、 TiW(N)/Au、 TiN/Au、 NiCr/Au、 Ti/Ag、 TiN/Au、或 Ti/Cu。也可以使用其它高導(dǎo)電性電極材料。例如，可以通過濺射或 者蒸發(fā)來沉積該互連層。隨后通過濕法刻蝕或者干法刻蝕來形成互連 層418圖案。
在一個(gè)實(shí)施例中，填充有互連層材料418的接觸開口 414在頂 部電極接觸開口 416的三個(gè)橫向側(cè)上延伸，例如成為一個(gè)U形。這樣， 能使底部電極的串聯(lián)電阻減到最小。
在互連層418的頂部上沉積了覆蓋層420。適合的覆蓋層材料 為諸如SiN或Si02之類的無機(jī)材料、有機(jī)材料、或者有機(jī)材料和 無機(jī)材料的組合?？赏ㄟ^傳統(tǒng)的濕法刻蝕或干法刻蝕來形成覆蓋層 420圖案，從而提供接觸開口 422和424?？赏ㄟ^引線鍵合或者倒裝
片安裝來實(shí)施接觸(未示出)。
圖5示出了形成了圖4的實(shí)施例的第一變型的鐵電變?nèi)莨?00 的示意性截面圖。
圖5的鐵電變?nèi)莨?00在許多結(jié)構(gòu)單元上與圖4的鐵電變?nèi)莨?400相類似。以下的描述將側(cè)重于重要的結(jié)構(gòu)差異。鐵電變?nèi)莨?00 和鐵電變?nèi)莨?00的相應(yīng)結(jié)構(gòu)單元所標(biāo)有的參考標(biāo)號的不同之處僅 僅在于第一個(gè)數(shù)字。例如，圖4的鐵電變?nèi)莨艿姆庋b層412在圖5中標(biāo)為參考標(biāo)號512，表示對應(yīng)于圖5的鐵電變?nèi)莨艿姆庋b層。
鐵電變?nèi)莨?00的介電疊層508不僅在底部電極506上延伸， 而且在阻擋層504上延伸。這就造成了這樣的事實(shí)，即，首先利用標(biāo) 準(zhǔn)光刻工藝技術(shù)來形成底部電極圖案。然后，在整個(gè)底部電極上沉積 鐵電疊層。這可以改進(jìn)底部電極的粘結(jié)度，并且防止在按照圖4給出 的流程在鐵電層刻蝕期間底部電極的層剝離。在一個(gè)實(shí)施例中，鐵電 變?nèi)莨?00的工藝包括沉積了底部電極506之后直接形成底部電極 506圖案。這允許在阻擋層504和底部電極506兩者的頂部上隨后沉 積可調(diào)介電疊層。此后，沉積頂部電極510，并且利用標(biāo)準(zhǔn)的圖案形 成技術(shù)來形成頂部電極510圖案。在形成頂部電極510圖案之后，通 過濕法刻蝕技術(shù)或者干法刻蝕技術(shù)來橫向地形成介電疊層508圖案， 從而在介電疊層508中實(shí)現(xiàn)接觸開口 526。在同一步驟中，去除隨后 將要在其上例如利用高導(dǎo)電性的互連層518制造傳輸線或者線圈的 晶片區(qū)域中的介電疊層材料。
后續(xù)工藝包括封裝層512的沉積和圖案形成以及其它工藝步驟， 它們對應(yīng)于在圖4的實(shí)施例的上下文中所描述的那些步驟。
圖6示出了形成了鐵電變?nèi)莨?00的第二變型的鐵電變?nèi)莨?00 的示意性截面圖。同樣，后面的描述將側(cè)重于結(jié)構(gòu)差異。同樣，鐵電 變?nèi)莨?00和鐵電變?nèi)莨?00的相應(yīng)結(jié)構(gòu)單元所標(biāo)有的參考標(biāo)號的不 同之處僅僅在于第一個(gè)數(shù)字。例如，圖4的鐵電變?nèi)莨艿姆庋b層412 在圖6的鐵電變?nèi)莨苤袠?biāo)為參考標(biāo)號612。
圖6的鐵電變?nèi)莨?00包含兩個(gè)單獨(dú)的電容器。這是通過形成 頂部電極層圖案以形成兩個(gè)分開的電極610. 1和610.2來實(shí)現(xiàn)的，這 兩個(gè)分開的電極通過封裝層612而彼此電絕緣。兩個(gè)電容器從而通過 公共底部電極606而串聯(lián)連接。變?nèi)莨芙?jīng)由第一頂部電極610. 1和第 二頂部電極610. 2與外部器件連接。
圖7示出了形成了圖4的實(shí)施例的第三變型的鐵電變?nèi)莨?00 的示意性截面圖。同樣，后面的描述將側(cè)重于結(jié)構(gòu)差異。同樣，鐵電 變?nèi)莨?00和鐵電變?nèi)莨?00的相應(yīng)結(jié)構(gòu)元件所標(biāo)有的參考標(biāo)號的不 同之處僅僅在于第一個(gè)數(shù)字。圖7的鐵電變?nèi)莨?00包含兩個(gè)單獨(dú)的電容器，這是通過形成 頂部電極層圖案以形成兩個(gè)分開的電極710. 1和710.2來實(shí)現(xiàn)的。電 極710. 1和710. 2通過封裝層712而彼此電絕緣。兩個(gè)電容器因此通 過公共底部電極706而串聯(lián)連接。經(jīng)由第一頂部電極710. 1和第二頂 部電極710. 2建立鐵電變?nèi)莨?00與外部器件的接觸。因此，該變型 形成了圖5和圖6的特征的組合。
圖8示出了形成了圖4的實(shí)施例的第四變型的鐵電變?nèi)莨?00 的示意性截面圖。同樣，后面的描述將側(cè)重于鐵電變?nèi)莨?00和鐵電 變?nèi)莨?00的結(jié)構(gòu)差異。同樣，鐵電變?nèi)莨?00和鐵電變?nèi)莨?00 的相應(yīng)結(jié)構(gòu)元件所標(biāo)有的參考標(biāo)號的不同之處僅僅在于第一個(gè)數(shù)字。
圖8的鐵電變?nèi)莨?00與前面的實(shí)施例的不同點(diǎn)在于，互連層 818同時(shí)還作為電容器的頂部電極。本實(shí)施例中沒有使用單獨(dú)的頂部 電極，這是相比較于圖4的鐵電變?nèi)莨?00中的頂部電極410而言的。
圖9示出了形成了圖4的實(shí)施例的第五變型的鐵電變?nèi)莨?00 的示意性截面圖。同樣，后面的描述將側(cè)重于這兩個(gè)鐵電變?nèi)莨艿慕Y(jié) 構(gòu)差異。同樣，鐵電變?nèi)莨?00和鐵電變?nèi)莨?00的相應(yīng)結(jié)構(gòu)元件所 標(biāo)有的參考標(biāo)號的不同之處僅僅在于第一個(gè)數(shù)字。
鐵電變?nèi)莨?00結(jié)合了圖5的鐵電變?nèi)莨?00的特定特征以及 圖8的鐵電變?nèi)莨?00的特定特征。因此，其介電疊層908不僅在底 部電極906上延伸，而且在阻擋層904上延伸。在圖9的鐵電變?nèi)莨?900中，互連層918同時(shí)作為電容器的頂部電極。
圖10示出了形成了第四示意性實(shí)施例的鐵電變?nèi)莨?000的示 意性截面圖。
鐵電變?nèi)莨?000具有襯底1002。適合于本實(shí)施例的襯底材料對 應(yīng)于對圖4的鐵電變?nèi)莨?00的描述中所提到的那些材料。
在襯底1002頂部上沉積阻擋層1004。對于適合的阻擋層材料， 同樣可以參考對圖4的鐵電變?nèi)莨?00的描述中所提到的對阻擋層 404的描述。
在阻擋層1004的頂部上，或者在替換實(shí)施例中直接在襯底1002 的頂部上沉積底部電極1006。在上述圖4的描述中描述了適合的底部電極材料。
沉積了底部電極1006之后，通過標(biāo)準(zhǔn)光刻技術(shù)以及通過干法刻
蝕技術(shù)來形成底部電極1006圖案。注意，該處理產(chǎn)生了傾斜的側(cè)向 邊緣1028。在圖10中，包含電容器電極的有源區(qū)用橢圓1032來表 示。
在按照這種方式形成圖案的襯底的頂部上沉積可調(diào)介電疊層 1008。已經(jīng)在本發(fā)明的其它地方描述了適合的介電疊層的示例。隨后 通過濕法刻蝕或者干法刻蝕來形成介電疊層1008圖案。此處，作為 先前實(shí)施例的替換設(shè)計(jì)，刻蝕掉將在隨后的工藝步驟之后形成導(dǎo)線或 者線圈的區(qū)域中的介電疊層1008。從而，在介電疊層1008中例如形 成了開口 1030。介電疊層1008的有源介電層部分的橫向延伸長度介 于2|mi到30pm之間。
在鐵電變?nèi)莨?000的處理期間，高導(dǎo)電性的金屬層1028形式 的頂部電極被沉積在介電疊層1008上及其開口 1030中。通過標(biāo)準(zhǔn)光 刻技術(shù)以及通過濕法刻蝕工藝或干法刻蝕工藝來形成該頂部電極圖 案。已經(jīng)在對圖4的鐵電變?nèi)莨?00的高導(dǎo)電性層418的描述中提到 了適合的頂部電極材料。
隨后，沉積覆蓋層1020并且形成覆蓋層1020圖案，以便提供 用于接觸的開口 1022和開口 1024。
圖11示出了形成了第五示意性實(shí)施例的鐵電變?nèi)莨?100的示 意性截面圖。鐵電變?nèi)莨?100具有襯底1102。適合于本實(shí)施例的襯 底材料對應(yīng)于對圖4的鐵電變?nèi)莨?00的描述中所提到的那些材料。
在襯底1102頂部上沉積阻擋層1104。對于適合的阻擋層材料， 同樣可以參考對圖4的鐵電變?nèi)莨?00的描述中所提到的對阻擋層 404的描述。
在阻擋層1104的頂部上，或者在替換實(shí)施例中直接在襯底1102 的頂部上沉積可調(diào)介電疊層1108。已經(jīng)在本發(fā)明的其它地方描述了 適合的介電疊層的示例。隨后通過通過濕法或干法刻蝕技術(shù)來形成介 電疊層1108圖案。刻蝕掉將在隨后的工藝步驟之后形成導(dǎo)線或者線 圈的區(qū)域中的介電疊層1108。從而，在介電疊層1108中例如形成開在介電疊層1108的頂部上沉積了電極層1140。電極層1140由 高導(dǎo)電性金屬制成，例如厚Pt或Pt/Au、 Pt/Au/Pt、 TiW/Al、 TiW(N)/Al、 TiN/Al、 Ti/Au、 TiW (N) /Au、 TiN/Au、 NiCr/Au、 Ti/Ag、 TiN/Au、或Ti/Cu、或任何其它高導(dǎo)電性金屬。隨后通過標(biāo)準(zhǔn)光刻技 術(shù)和濕法或干法刻蝕工藝來形成電極層1140圖案，以便得到第一電 極1140. 1和第二電極1140. 2。
此后，沉積覆蓋層1120。對圖4的鐵電變?nèi)莨?00的覆蓋層420 的描述中提到了適合的覆蓋層材料。隨后通過傳統(tǒng)的濕法或干法刻蝕 技術(shù)來形成覆蓋層圖案，以便提供接觸開口 1122和1124，用于借助 引線鍵合或倒裝片安裝來實(shí)施接觸。
圖12示出了形成了圖11的實(shí)施例的變型的鐵電變?nèi)莨?200的 示意性截面圖。
在本變型中，鐵電變?nèi)莨?200在介電疊層1208的兩側(cè)具有另 外的導(dǎo)電性能差的電極層1250和1252。下側(cè)電極層1250布置在層 1204和介電疊層1208之間，或者如果省略了可選的阻擋層1204，那 么下側(cè)電極層1250也可以位于襯底1202和介電疊層1208之間。上 側(cè)電極層1252布置在介電疊層1208和頂部電極層1240之間。電極 層1250和1252例如可以由Ru02、 SrRu03、 SrCrO、 SiCrN、或?qū)щ姷?ZnO或諸如半導(dǎo)電的BaTi03、 SrTi03之類的復(fù)合導(dǎo)電層、或者任何其 它導(dǎo)電的或半導(dǎo)電的金屬氧化物或金屬氮化物或其它導(dǎo)電性能差的 層制成。
在該共面電容器設(shè)計(jì)的工作期間，導(dǎo)電性能較差的電極層1250 和1252與DC電源連接以便進(jìn)行調(diào)諧。高導(dǎo)電性的第一電極1240. 1 和第二電極1240. 2分別連接至RF信號。本實(shí)施例實(shí)現(xiàn)了具有寬調(diào)諧 范圍和低失真的可調(diào)電容器。
圖13示出了鐵電變?nèi)莨?300的示意性截面圖。鐵電變?nèi)莨?300 具有Si襯底1302、底部電極1304、介電疊層1308和頂部電極1310。 圖13用于圖示說明介電疊層1308的柱狀織構(gòu)晶體結(jié)構(gòu)，該示范性示 例中的介電疊層1308包含9個(gè)介電層的交替序列，前面已經(jīng)描述了介電層的材料選擇。柱形結(jié)構(gòu)由柱形1308.5至1308.7之間的邊緣 1308. 1至1308.4表示。在柱形中，第一介電層和第二介電層在彼此 的頂部上外延生長。例如，該結(jié)構(gòu)可在暗場透射電子顯微鏡(TEM) 圖像中變得可見，其中明亮區(qū)域示出了處于適當(dāng)衍射情況下的柱形， 而黑暗區(qū)域示出了未處于衍射情況的柱形。為了更清晰地表示圖像， 在此沒有示出在該圖像中所觀察到的黑暗區(qū)域和明亮區(qū)域之間的對 比度。此外，可以利用髙角環(huán)行暗場模式下的掃描透射電子顯微鏡 (STEM-HAADF)使疊層在截面圖中變得可見。
柱形的截面大概具有形塊(shape block)，這些形塊具有垂直 穿過從底部電極到頂部電極的可調(diào)疊層的近似直線。橫向相鄰的柱形 具有較長長度和較短長度的交替布置。也就是說，柱形沿著附圖所示 的電極橫向方向以交替的順序布置，從而在柱形中未觀察到間隙。柱 形的水平方向長度為100-300nra。在疊層中，還存在一些看不見柱形 生長的較小圓形區(qū)域。
已經(jīng)在附圖和前述說明中詳細(xì)描述了本發(fā)明，但是這些說明和 描述應(yīng)該被認(rèn)為是說明性的或者示意性的，而不是限制性的；本發(fā)明 并不限于所公開的實(shí)施例。
通過學(xué)習(xí)附圖、公開內(nèi)容和權(quán)利要求，本領(lǐng)域的技術(shù)人員在實(shí) 踐所要求保護(hù)的發(fā)明時(shí)可以理解和實(shí)施對本發(fā)明的變型。
權(quán)利要求中，詞語"包括"并不排除其它元件或步驟的存在， 并且不定冠詞"一個(gè)"或"一種"并不排除多個(gè)的存在。事實(shí)僅僅在 于，在互不相同的從屬權(quán)利要求中所陳述的特定措施并不表示這些措 施的結(jié)合不能用來提供優(yōu)勢。
權(quán)利要求中的任何標(biāo)號都不應(yīng)當(dāng)被理解為限制本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種鐵電變?nèi)莨?100)，其包括導(dǎo)電的第一電極(106)和第二電極(110)以及位于第一電極(106)和第二電極(110)之間的介電疊層(108)，其中介電疊層(108)包括具有串聯(lián)連接的至少三個(gè)介電層的交替層序列(108.1至108.n)，介電疊層(108)的至少兩個(gè)非單晶第一介電層(108.1，108.n)由具有第一介電常數(shù)的第一介電材料制成，介電疊層(108)的至少一個(gè)非單晶第二介電層(108.2)布置在兩個(gè)第一介電層之間，并且所述第二介電層由具有第二介電常數(shù)的第二介電材料制成，并且第一介電常數(shù)不等于第二介電常數(shù)，當(dāng)把第一介電材料和第二介電材料之一布置在兩個(gè)測試電極之間時(shí)，如果在兩個(gè)測試電極之間施加交流電壓，則第一介電材料和第二介電材料之一比處于相同情況下的第一介電材料和第二介電材料中的另一個(gè)呈現(xiàn)出更弱的介電材料極化的鐵電滯后，并且其中介電疊層(108)的第一介電層(108.1，108.n)和第二介電層(108.2)在垂直于它們各自的層平面的方向上的各自延伸長度被適當(dāng)?shù)剡x擇，使得具有較弱鐵電滯后的介電材料占介電疊層(108)的總體積的百分比大于20％。
2. 如權(quán)利要求l所述的鐵電變?nèi)莨埽渲械谝唤殡姴牧系慕殡?強(qiáng)度高于第二介電材料的介電強(qiáng)度。
3. 如權(quán)利要求1所述的鐵電變?nèi)莨?，其中第一介電材料?PbZrJih03或者摻雜La的PbZrJi,—x03，其中0<x<l，并且第二介 電材料是Bai-xSrxTi03，其中(Xx〈1。
4. 如權(quán)利要求l所述的鐵電變?nèi)莨埽渲械谝唤殡姴牧鲜菗诫s La或者沒有摻雜La的(Pb (Mg。.33Nb。 67) 03)卜x-( PbTi03) x，其中0<x<1，并且第二介電材料是Bai-xSrJi03，其中(Xx〈1。
5. 如權(quán)利要求l所述的鐵電變?nèi)莨?，其中第一介電材料是含?稀土堿性離子的PbZrJih03的固溶體或者含有稀土堿性離子的摻雜 La的PbZrJi卜x03的固溶體，并且第二介電材料是Bai_xSrxTi03，其中 0<x<l。
6. 如權(quán)利要求1所述的鐵電變?nèi)莨埽渲械谝唤殡姴牧鲜?PbZrxTih03或者摻雜La的PbZrVTi卜x03，其中(Xx〈1，并且第二介 電材料是MgO或ZrOs或Ti02。
7. 如權(quán)利要求l所述的鐵電變?nèi)莨埽渲械谝唤殡姴牧虾偷诙?介電材料還包含La、 Nb、 Mn或Fe摻雜物。
8. 如權(quán)利要求l所述的鐵電變?nèi)莨?，其被布置在高阻或絕緣Si 襯底層(102)的頂部。
9. 如權(quán)利要求1所述的鐵電變?nèi)莨?，其中介電疊層(108)的 第一介電層(108.1， 108.n)和第二介電層(108.2)的各自厚度被 適當(dāng)?shù)剡x擇，使得具有較弱鐵電滯后的介電材料占介電疊層的總體積 的百分比大于20%。
10. 如權(quán)利要求1所述的鐵電變?nèi)莨?1300)，其中第一介電 材料和第二介電材料(1308. 5， 1308.6， 1308. 7)具有柱狀織構(gòu)多晶 結(jié)構(gòu)。
11. 如權(quán)利要求l所述的鐵電變?nèi)莨埽渲械谝浑姌O(106)和 /或第二電極(110)由Pt、 Ti/Pt、 Ti02/Pt、 Ti/Au、或Au制成，或 者由Pt和Au的疊層、或者Ti/Pt和Au的疊層制成。
12. 如權(quán)利要求1所述的鐵電變?nèi)莨?400)，其中在襯底層(402) 和第一電極(406)之間布置了阻擋層(404)或者阻擋層疊層。
13. 如權(quán)利要求1所述的鐵電變?nèi)莨?，其中介電疊層(108)在 從第一電極(106)到第二電極(110)的方向上的延伸長度介于100 納米到1微米之間。
14. 如權(quán)利要求1所述的鐵電變?nèi)莨?，其中第一介電?108. 1， 108. n)和第二介電層(108. 2)在從第一電極(106)到第二電極(110) 的方向上的各自延伸長度介于1納米到100納米之間。
15. 如權(quán)利要求1所述的鐵電變?nèi)莨?，其形式為平板電容?(100， 400)。
16. 如權(quán)利要求1所述的鐵電變?nèi)莨埽湫问綖楣裁骐娙萜?(100， 1200)。
17. —種電子元件，其包括如權(quán)利要求1所述的鐵電變?nèi)莨?(100)。
18. —種制造鐵電變?nèi)莨?100)的方法，該鐵電變?nèi)莨芫哂形?于第一電極(106)和第二電極(110)之間的介電疊層(108)，所 述方法包括如下步驟制造介電疊層(108)，該介電疊層(108)包括在從第一電極 到第二電極的方向上具有串聯(lián)連接的至少三個(gè)介電層的交替層序列； 其中制造介電疊層包括如下步驟利用具有第一介電常數(shù)的第一介電材料來制造介電疊層的至少 兩個(gè)非單晶第一介電層(108.1， 108. n)，利用具有第二介電常數(shù)的第二介電材料在兩個(gè)第一介電層 (108.1， 108.n)之間制造介電疊層的至少一個(gè)非單晶第二介電層(108.2)，并且第一介電常數(shù)不等于第二介電常數(shù)，其中，將第一介電材料和第二介電材料之一制造成當(dāng)將其布 置在兩個(gè)測試電極之間時(shí)，如果在兩個(gè)測試電極之間施加交流電壓， 則第一介電材料和第二介電材料之一比處于相同情況下的第一介電 材料和第二介電材料中的另一個(gè)呈現(xiàn)出更強(qiáng)的介電材料極化的鐵電滯后，以及制造具有一定厚度的介電疊層的各個(gè)第一介電層(108.1， 108. n)和第二介電層(108.2)，使得具有較弱鐵電滯后的介電材料 占介電疊層(108)的總體積的百分比大于20%。
19.如權(quán)利要求18所述的方法，其包括在Si襯底層(402)的 頂部上制造介電疊層(408)的步驟，其中第一介電材料是摻雜或者 沒有摻雜La的PbZrJihOs,其中0<x<l，并且第二介電材料是 Bai-xSrxTi03，其中0<x<l;并且其中制造介電疊層(408)包括 在50(TC至80(TC溫度范圍內(nèi)，在具有阻擋層(404)或阻擋層疊層， 以及具有電極或不具有電極的Si襯底層(402)的頂部上沉積介電疊 層。
全文摘要
本發(fā)明涉及一種鐵電變?nèi)莨?400)，其包括電極(406，410)之間的介電疊層(408)。介電疊層包括具有至少三個(gè)介電層的交替層序列。介電疊層的至少兩個(gè)非單晶第一介電層由具有第一介電常數(shù)的第一介電材料制成，介電疊層的至少一個(gè)非單晶第二介電層由具有第二介電常數(shù)的第二介電材料制成，并且第一介電常數(shù)不等于第二介電常數(shù)。第一介電材料和第二介電材料之一呈現(xiàn)出較弱的鐵電滯后。具有較弱的鐵電滯后的介電材料占介電疊層的總體積的百分比大于20％。本發(fā)明的鐵電變?nèi)莨軐?shí)現(xiàn)了介電疊層中的高相對介電常數(shù)、高擊穿電壓、低壓下的大調(diào)諧范圍、以及小介電損失。
文檔編號H01G7/06GK101529539SQ200780039652
公開日2009年9月9日 申請日期2007年10月19日 優(yōu)先權(quán)日2006年10月25日
發(fā)明者克勞斯·雷曼, 威廉默斯·C·科爾, 達(dá)尼埃爾·貝朗, 馬雷克·克萊, 魯?shù)细瘛っ艨?申請人:Nxp股份有限公司