專利名稱：半導體器件及其制造方法
技術領域：
本發(fā)明涉及具有包括薄膜晶體管(在下文中，稱為TFT)的電路的半導體 器件及其制造方法。例如，本發(fā)明涉及其中以液晶顯示面板或包括有機發(fā)光元
件的發(fā)光顯示器件為代表的電光器件安裝為組件的電子設備。
注意，本說明書中的半導體器件指的是可通過利用半導體特性運行的一般 器件，且電光器件、半導體電路和電子設備都是半導體器件。
背景技術：
已經(jīng)常規(guī)地提出了各種類型的存儲器。作為典型的存儲器，可列舉以下 包括電磁帶或電磁盤的存儲器、能夠?qū)懞妥x的RAM、只用于讀的ROM(只讀 存儲器)等。
作為常規(guī)的ROM，可列舉以下在IC制造工藝中利用掩模存儲信息的掩 模ROM、在制造IC芯片之后通過以電流熔化熔絲元件來存儲信息的熔絲型 ROM、在制造IC芯片之后通過以電流短路絕緣體來存儲信息的反熔絲型ROM 等。
因為掩模ROM在IC制造工藝中利用掩模存儲信息，所以必需制備對應 于待寫入信息的掩模，因此制造成本增加。此外，熔絲型ROM可能由于在熔
絲元件熔化時生成的灰塵而導致故障。
此外，反熔絲型ROM比其它ROM更有優(yōu)勢，因為反熔絲型ROM在制 造時不需要對應于待寫信息的掩模且在信息被寫入存儲器時不產(chǎn)生灰塵。注 意，熔絲型ROM和反熔絲型ROM與掩模ROM的不同之處在于可添加數(shù)據(jù)。 此外，還可將熔絲型ROM和反熔絲型ROM稱為寫一次讀多次存儲器。作為 形成于硅襯底上的反熔絲型ROM的示例，給出專利文獻l (:日本公開專利 申請No.H7-297293)中描述的技術。
圖15示出專利文獻1中公開的反熔絲型ROM的橫截面圖。在圖15中，其上形成nMOS晶體管的硅襯底50、非晶硅膜53、鎢膜54、鎢膜54'和Al-Si-Cu
布線55被形成。盡管附圖標記51和52在專利文獻1中沒有被清楚地標出， 但附圖標記51可能是n+漏區(qū)，且附圖標記52可能是通過CVD法形成的Si02 膜。專利文獻1的特征在于形成層疊膜的鎢膜54'、非晶硅膜53和鎢膜54利 用多腔室系統(tǒng)在不暴露于空氣的情況下連續(xù)形成。
近年來，已經(jīng)預期具有無線通信功能的半導體器件——尤其是無線芯 片一具有很大的市場，因此吸引了注意力。這種無線芯片根據(jù)用途被稱為ID 標簽、IC標簽、IC芯片、RF (射頻)標簽、無線標簽、電子標簽和RFID (射 頻識別)。
無線芯片包括接口、存儲器、控制部分等。作為存儲器，使用能夠?qū)懭牒?讀取的RAM以及只用于讀取的ROM,且根據(jù)用途分別使用它們。具體地， 對每個指定的應用分配存儲區(qū)域，且為每個應用和每個目錄管理訪問權。為了 管理訪問權，無線芯片具有比較和驗證應用的專用碼的驗證單元，以及控制 單元，該控制單元根據(jù)驗證單元的比較和驗證給予用戶關于專用碼相同的應用 的訪問權。這種無線芯片利用硅晶片形成，且諸如存儲器電路和運算電路的集 成電路被集成在半導體襯底上。
當將安裝有無線芯片的卡(所謂的IC卡)與磁卡作比較時，IC卡的優(yōu)點 是具有大的存儲容量、運算功能、高認證精度和大的偽造難度。因此，IC卡適 于個人信息的管理。只用于讀取的ROM通常用作安裝到IC的存儲器，從而使 偽造不可能。

發(fā)明內(nèi)容
與類似于微處理器或半導體存儲器相似，常規(guī)的無線芯片利用昂貴的硅晶 片制造。因此，降低無線芯片的單位成本存在不可避免的限制。具體地，無線 芯片所需的存儲區(qū)在硅芯片中占據(jù)大的面積，且必需在不改變存儲容量的情況 下降低由存儲區(qū)所占據(jù)的面積，以降低芯片的單位成本。此外，盡管可預期通 過減小硅芯片的尺寸來降低成本，但如果硅芯片的大小繼續(xù)減小，則硅芯片的 安裝成本增加。為了將芯片銷售到市場，降低芯片的單位成本很重要，這是商 品生產(chǎn)中的優(yōu)先考慮因素之一 。
8在無線芯片中，在硅芯片的端子與天線利用ACF等彼此連接的情形中， 溫度變高時的熱膨脹率或溫度變低時的熱收縮率根據(jù)組件而不同，因此在不同 的組件之間生成高的熱應力。因為無線芯片被附連到制品，考慮到被暴露于各 種環(huán)境，硅芯片的端子和天線的連接部分可能會由于熱應力而斷開。
此外，常規(guī)的無線芯片不適于附連到制品的曲面，即使它是較小的片，因 為它將硅用于結(jié)構(gòu)。在硅芯片被安裝到由柔性材料形成的襯底的情形中，當襯 底根據(jù)制品的曲面而彎曲時硅芯片與襯底的天線的連接部分可能被破壞。盡管 有將硅晶片本身研磨和拋光成薄硅晶片的方法，但步驟數(shù)目由于該步驟而增 加，因此這與降低制造成本相矛盾。即使無線芯片被減薄，在使用附連至制品 的IC標簽的情形中，當無線芯片被附連至薄襯底時(例如，膜帶或小紙片)， 由于在襯底的表面上產(chǎn)生凸起而導致外形損毀。此外，因為在襯底的表面上產(chǎn) 生凸起，所以在對諸如小紙片之類的襯底執(zhí)行印刷時，高清晰度印刷變得困難。 此外，作為偽造對象的硅芯片所處位置可被強調(diào)。另外，當硅芯片被減薄時， 硅芯片的機械強度降低，且當襯底彎曲時硅芯片將破碎。
在將反熔絲型ROM安裝到無線芯片時，考慮兩個工藝步驟。 一個工藝步 驟是在制造形成ROM的硅芯片之后寫入信息，然后將硅芯片與為襯底提供的 天線安裝在一起，使得完成無線芯片。當采用這一工藝步驟時，需要用于在無 線芯片的制造工藝期間寫入信息的制造器件。每個硅芯片是微小的，且為向形 成于各個硅芯片中的ROM寫入不同信息而供應電流的制造器件需要精確定位 對準等，因此是昂貴的。因此，制造成本由于該制造器件而增加。
另一個工藝步驟是在硅芯片安裝到具有天線的襯底之后，無線信號被發(fā)射 到在硅芯片中形成的ROM，并利用無線信號寫入信息，使得完成無線芯片。 與前面的工藝步驟相比，當采用這一工藝步驟時能夠利用無線信號抑制制造成 本的增加。
然而，在采用后一工藝步驟的情形中，利用由無線信號生成的電流將信息 寫入ROM，因此對ROM的寫入電流值和寫入電壓值受到限制。
本發(fā)明的目的是提供一種安裝有存儲器的半導體器件，該存儲器可在由無 線信號生成的電流值和電壓值的范圍內(nèi)被驅(qū)動。另一個目的是提供一寫多讀存 儲器，可在制造半導體器件之后的任意時間將數(shù)據(jù)寫入該存儲器。另一個目的是提供一種適于附連到制品的彎曲表面的無線芯片。另一個目 的是在不增加制造步驟數(shù)目的情況下降低芯片的制造成本和單位成本。
因為需要無線芯片在短時間段內(nèi)與讀取器進行數(shù)據(jù)通信，因此，另一個目 的是提供一種進行快速讀取并具有較少故障的無線芯片。另一個目的是通過降 低用于存儲器的數(shù)據(jù)讀取的電能來降低功耗并實現(xiàn)整個無線芯片的低功耗。
已經(jīng)發(fā)現(xiàn)反熔絲型ROM與驅(qū)動器電路形成在同一襯底上——較佳地是絕 緣襯底，以實現(xiàn)上述目的中的至少一個。此外，根據(jù)本發(fā)明，反熔絲型ROM 和驅(qū)動器電路在同一襯底上形成，使得可降低噪聲或接觸電阻，且可實現(xiàn)整個
無線芯片的較低功耗。更佳地，天線、反熔絲型ROM和驅(qū)動器電路形成于絕 緣襯底上。當天線、反熔絲型ROM和驅(qū)動器電路形成于同一襯底上時，基于 來自接收無線信號的天線的信號來形成電源信號，且能夠無損耗地高效使用電 源信號。
反熔絲型ROM包括各自由不同材料形成的一對電極以及置于該對電極之 間的硅膜。只要該對電極的材料是與硅反應以形成硅化物的材料，它們就是可 接受的。對于該材料，可使用諸如鈦、鎢、鎳、鉻、鉬、鉭、鈷、鋯、釩、鈀、 鉿、鉑或鐵等單質(zhì)或其合金或化合物。
此外，反熔絲型ROM中所包括的該對電極之一與驅(qū)動器電路中所包括的 晶體管的柵電極通過相同步驟和相同材料來形成，以實現(xiàn)工藝的簡化。根據(jù)本 發(fā)明，反熔絲型ROM和驅(qū)動器電路在同一襯底上形成，使得可降低噪聲或接 觸電阻，且可實現(xiàn)整個無線芯片的較低功耗。因為需要在短時間段內(nèi)與讀取器 的數(shù)據(jù)通信，利用具有晶體結(jié)構(gòu)的半導體膜——即多晶硅膜——的TFT較佳地 用作驅(qū)動器電路的晶體管。為了獲取具有較佳電特性的TFT，晶體管的柵電極 的材料較佳地是高熔點金屬。在高熔點金屬中，與硅反應以形成硅化物的鎢膜 是一種具有相當高功函的材料；因此，p溝道晶體管和n溝道晶體管兩者的閾
值電壓低，且兩種晶體管大致彼此對稱。g卩，可以說，鎢膜適用于包括CMOS 電路的驅(qū)動器電路且還適用于反熔絲型ROM的一對電極之一。
此外，同樣反熔絲型ROM中所包括的該對電極中的另一個與驅(qū)動器電路 中所包括的晶體管的源電極和漏電極通過相同步驟和相同材料來形成，以實現(xiàn) 工藝的簡化。因為晶體管的源電極和漏電極形成于層間絕緣膜上以便與層間絕緣膜接觸，所以它們較佳地由對于層間絕緣膜具有高粘性的材料形成。此外， 比重小于或等于5的輕金屬被用于晶體管的源電極和漏電極。因為諸如鋁或鈦 之類的輕金屬具有低電阻，所以它用作集成電路的布線材料。此外，使用鈦膜 是較佳的，因為能夠提高與絕緣膜或其它金屬膜的粘性。此外，鈦膜具有比高 熔點金屬低的材料成本和電阻。即，可以說，鈦膜適用于晶體管的源電極和漏 電極且還適用于反熔絲型ROM的一對電極之一。
如上所述，區(qū)分作為反熔絲型ROM的一對電極的第一電極和第二電極的
材料是有用的，以便盡可能地降低制造成本。
此外，反熔絲型ROM中所包括的該對電極中的另一個與用于將天線電連 接到驅(qū)動器電路的連接電極通過相同步驟和相同材料來形成，以實現(xiàn)工藝的簡 化。反熔絲型ROM、驅(qū)動器電路和天線在同一襯底上形成，使得可降低噪聲 或接觸電阻，且可實現(xiàn)整個無線芯片的較低功耗。
非晶硅膜、微晶硅膜或多結(jié)晶硅膜(也稱為多晶硅膜)可用作反熔絲型 ROM的硅膜。此外，可特意將氧或氮包含在用于反熔絲型ROM的硅膜中。 所包含的氧或氮的量大于或等于SIMS檢測下限，較佳的是大于或等于 lxlO"/cri^且小于lxlO,cr^。特意包含氧或氮使得在反熔絲型ROM的寫入之 前和之后之間的電阻差異能夠增加。寫入之前和之后之間的電阻差異增加，使 得能夠提供故障較少的無線芯片。
因此，可將鍺添加到用于反熔絲型ROM的硅膜中。因為鍺與另一金屬元 素的反應能比硅低，所以可降低反熔絲型ROM的寫入電壓值?；蛘?，可使用 鍺膜或含硅的鍺膜來代替用于反熔絲型ROM的硅膜。
包括本發(fā)明的反熔絲型ROM的襯底的總體結(jié)構(gòu)與專利文獻1中描述的反 熔絲型ROM的結(jié)構(gòu)極為不同。在專利文獻l描述的反熔絲型ROM中，使用 硅襯底——即阻斷無線信號的導體；因此，反熔絲型ROM不適合用于無線通 信。在專利文獻1中沒有關于無線通信的描述，然而，即使將天線設置用于專 利文獻1所描述的反熔絲型ROM，電波只能被發(fā)射到形成天線的表面或從該 表面接收。此外，由于硅襯底中生成的感應電流而使噪聲增大，因此，會顯著 降低通信靈敏性。本發(fā)明的反熔絲型ROM與專利文獻1所描述的反熔絲型 ROM的極大不同之處在于使用絕緣襯底。諸如玻璃襯底或塑料襯底之類的絕緣襯底不會阻斷無線信號，因此電波可被發(fā)射到各個方向或從各個方向接收， 而不是形成天線的表面。此外，關于本發(fā)明的反熔絲型ROM，襯底中沒有生 成感應電流，因此不增大噪聲且能夠?qū)崿F(xiàn)較佳的通信靈敏性。
在專利文獻1所描述的技術中，如圖15所示，鎢膜54、非晶硅膜53和 鴇膜54'在不暴露于空氣的情況下通過CVD法連續(xù)形成。因此，反熔絲型ROM 的步驟被簡單地添加到nMOS的常規(guī)步驟，因此步驟的總數(shù)很大。與專利文獻 l所述的半導體器件不同，在本發(fā)明的半導體器件中，驅(qū)動器電路的TFT的柵 電極與反熔絲型ROM的電極之一通過同一步驟形成以減少步驟的數(shù)目。注意， 因為專利文獻1的主要特征在于鎢膜54、非晶硅膜53和鎢膜54'在不暴露于空 氣的情況下連續(xù)形成，根本沒有設想如本發(fā)明的制造工藝的通過同一步驟形成 晶體管的柵電極和反熔絲型ROM的電極之一；因此，專利文獻l的半導體器 件的制造工藝與本發(fā)明的半導體的制造工藝極為不同。
此外，本發(fā)明的反熔絲型ROM可形成于諸如玻璃襯底或塑料襯底的絕緣 襯底上，從該絕緣襯底剝離，并轉(zhuǎn)移到小紙片或膜帶。在將小紙片用作襯底如 此形成的無線芯片中，與利用硅芯片形成的無線芯片相比較，在表面上很難生 成凸起。因此，即使在對將小紙片用作襯底的無線芯片進一步進行印刷，高清 晰度印刷也是可能的。此外，在常規(guī)的無線芯片中，在襯底根據(jù)制品的曲面而 彎曲時，硅芯片與襯底的天線的連接部分可能被破壞。然而，在本發(fā)明的無線 芯片中，因為天線、反熔絲型ROM和驅(qū)動器電路形成于同一襯底上，所以可 實現(xiàn)柔性無線芯片。
本發(fā)明的半導體器件的驅(qū)動器電路包括用于反熔絲型ROM的寫入電路、 用于反熔絲型ROM的讀取電路、諸如升壓器電路之類的電壓生成電路、時鐘 生成電路、定時控制電路、讀出放大器、輸出電路以及諸如緩沖器之類的信號 處理電路中至少一個。此外，本發(fā)明的半導體器件的驅(qū)動器電路可具有諸如電 源電壓限制器電路或只用于處理代碼的硬件之類的其它組件添加其中的結(jié)構(gòu)。
安裝于本發(fā)明的半導體器件的反熔絲型ROM可以是有源矩陣存儲器件或 無源矩陣存儲器件。在任一情況下，與反熔絲型ROM在同一襯底上形成驅(qū)動 器電路使得實現(xiàn)本發(fā)明的目的中的至少一個成為可能。在有源矩陣存儲器件的 情形中，開關元件被設置成用于一個反熔絲型ROM，且各自設置有開關元件
12的反熔絲型ROM排列成矩陣。在無源矩陣(簡單矩陣)存儲器件的情況下， 采用這樣的結(jié)構(gòu)平行排列成條形(帶形)的多個位行和平行排列成條形的多 個字行被設置成彼此成直角，且將材料層置于各個交叉部分之間。因此，所選 位行(被加電壓的位行)和所選字行的交叉點處的存儲元件的寫入處理被執(zhí)行， 或其讀取處理被執(zhí)行。
能夠?qū)崿F(xiàn)安裝有能夠在由無線信號生成的電流值和電壓值的范圍被驅(qū)動 的存儲器的半導體器件，并且還能夠降低芯片的單位成本。此外，通過降低寫 入電壓值，能夠降低由升壓器電路等用從天線獲取的信號來形成的電壓值，并 且能夠?qū)崿F(xiàn)存儲器的驅(qū)動器電路的平面面積的減少。因此，在將反熔絲型ROM 安裝到芯片的情形中，驅(qū)動器電路所占據(jù)的芯片面積可被減少。
附圖簡述 在附圖中
圖1A和1B是本發(fā)明的工藝的橫截面圖2是示出恰好在反熔絲型ROM的短路之前的電流值與開口的直徑之間 的關系的曲線圖3是示出短路電壓和反熔絲型ROM的硅膜的厚度之間的關系的曲線
圖4是示出反熔絲型ROM的電特性的曲線圖； 圖5是反熔絲型ROM的橫截面照片；
圖6A和6B分別是反熔絲型ROM的特寫橫截面照片及其圖案示圖7A至7E是示出天線的俯視圖8A至8D是示出無線芯片的制造步驟的橫截面圖9 A至9C是示出無線芯片的制造步驟的橫截面圖IOA至IOD是示出無線芯片的制造步驟的橫截面圖IIA至IIC是示出無線芯片的制造步驟的橫截面圖； 圖12是框圖13A至13F是示出電子設備的示例的示圖14是示出電子設備的示例的示圖；以及圖15是示出常規(guī)示例的示圖。
本發(fā)明的最佳實施方式 實施方式
在下文中將解釋本發(fā)明的實施方式。然而，本領域中的技術人員容易理解 本發(fā)明不限于以下的描述，且本發(fā)明的方式和細節(jié)可在不背離本發(fā)明的目的和 范圍的情況下以各種方式修改。因此，本發(fā)明不應被解釋為限于實施方式的描 述。注意，在下文解釋的本發(fā)明的接收中，指示相同部分的附圖標記在不同的 附圖中被共用。
將參照圖1A和1B說明本發(fā)明的半導體器件的制造工藝。圖1A中所示的 橫截面結(jié)構(gòu)是半導體器件的制造工藝中的工藝圖。
首先，剝離層102和絕緣層103形成于具有絕緣表面的襯底101上?？蓪?石英襯底、玻璃襯底等用作具有絕緣表面的襯底101。具體地，每一邊都大于 lm的大面積玻璃襯底適用于大規(guī)模生產(chǎn)。厚度為50至200nm的鎢膜用于剝 離層102，且氧化硅膜用于絕緣層103。注意，剝離層102不限于鎢膜，且可 使用氮化鎢膜、鉬膜、非晶硅膜等。此外，絕緣層103不限于氧化硅膜，且可 使用氧氮化硅膜或氧化硅和氧氮化硅的層疊膜。
接下來，在絕緣層103上形成多個半導體層?？赏ㄟ^已知方法形成多個半 導體層。這里，使用具有晶體結(jié)構(gòu)的半導體膜，它以這樣的方式形成通過已 知方法(例如濺射法、LPCVD法或等離子體CVD法)形成非晶硅膜，然后通 過已知的結(jié)晶化處理(例如，使用諸如鎳的催化劑的激光結(jié)晶化法、熱結(jié)晶化 法或熱結(jié)晶化法)使非晶硅膜結(jié)晶。多個半導體層用作稍后制造的薄膜晶體管 的活性層。較佳的是將具有晶體結(jié)構(gòu)的半導體膜用于薄膜晶體管的活性層，以 便實現(xiàn)驅(qū)動器電路的高速驅(qū)動。實現(xiàn)驅(qū)動器電路的高速驅(qū)動，使得能夠?qū)崿F(xiàn)存 儲器的高速讀取。
接下來，形成覆蓋多個半導體層的柵絕緣膜104。柵絕緣膜104由含硅絕 緣膜的單層或疊層形成。通過等離子體CVD法或濺射法形成厚度為1至200nm 的柵絕緣膜104。或者，柵絕緣膜104可按這種方式形成形成薄至10-50nm 的具有單層結(jié)構(gòu)或疊層結(jié)構(gòu)的含硅絕緣膜，對該絕緣膜進行利用微波等離子體
14的表面氮化處理。
接下來，在同一步驟中形成第一柵電極105和第二柵電極106以及反熔絲
型ROM的電極之一，即第一柵電極107，第一柵電極105和第二柵電極106 上與半導體層重疊且柵絕緣膜104置于其間。第一柵電極105、第二柵電極106 和第一電極107可按這種方式形成通過濺射法形成由諸如鈦、鎢、鎳、鉻、 鉬、鉭、鈷、鋯、釩、鈀、鉿、鉑或鐵等單質(zhì)、其合金或其化合物形成的導電 膜，并將其處理成期望形狀。選擇具有適于TFT的柵電極的特性和適于反熔絲 型ROM的電極之一的特性的材料。在本實施方式中，使用鎢膜。鉤膜與硅反 應以形成硅化物，從而適用于反熔絲型ROM的電極之一。此外，因為鎢膜是 具有相當高的功函的材料，所以p溝道晶體管和n溝道晶體管兩者的閾值電壓 都低，且p溝道晶體管和n溝道晶體管大致彼此對稱，因此鎢膜是用于柵電極 的較佳材料之一。
接下來，為了添加賦予n型導電性的雜質(zhì)元素，執(zhí)行以下步驟形成覆蓋 將成為p溝道TFT的區(qū)域的第一抗蝕劑掩模，利用第一抗蝕劑掩模和第一柵電 極105作為掩模進行摻雜。賦予n型導電性的雜質(zhì)元素被添加到半導體膜，使 得以自對準方式形成n型雜質(zhì)區(qū)。這些n型雜質(zhì)區(qū)用作n溝道TFT的源區(qū)108 或漏區(qū)109。此外，與第一柵電極105重疊的半導體層的區(qū)域用作溝道形成區(qū) 112。摻雜的步驟可通過離子慘雜或離子注入來執(zhí)行。作為添加到半導體層的 賦予n型導電性的雜質(zhì)元素，通常使用磷(P)或砷(As)。
然后，在去除第一抗蝕劑掩模之后，為了將賦予p型導電性的雜質(zhì)元素添 加到半導體層，執(zhí)行以下步驟形成覆蓋將成為n溝道TFT的區(qū)域的第二抗蝕 劑掩模并利用第二抗蝕劑掩模和第二柵電極106作為掩模進行摻雜。賦予p型 導電性的雜質(zhì)元素(通常是硼)被添加到半導體膜，使得以自對準方式形成p 型雜質(zhì)區(qū)。這些p型雜質(zhì)區(qū)用作p溝道TFT的源區(qū)111或漏區(qū)110。此外，與 第二柵電極106重疊的半導體層的區(qū)域用作溝道形成區(qū)113。
之后，去除第二抗蝕劑掩模。通過上述步驟，在各個半導體層中形成了具 有n型或p型導電性的雜質(zhì)區(qū)。注意，盡管這里描述了在添加賦予p型導電性 的雜質(zhì)元素之前添加賦予n型導電性的雜質(zhì)元素的示例，但對摻雜順序沒有特 定限制。此外，在這些摻雜步驟之前，稱為側(cè)壁的絕緣體可形成于柵電極的側(cè)壁上，
并可形成與溝道形成區(qū)相鄰的LDD區(qū)。可利用新的抗蝕劑掩模形成LDD區(qū)，
但是掩模的數(shù)量增加。以低濃度添加雜質(zhì)元素的區(qū)域設置在溝道形成區(qū)與通過
高濃度的雜質(zhì)元素的添加形成的源區(qū)或漏區(qū)之間，且該區(qū)被稱為LDD區(qū)。當 設置LDD區(qū)時，可減小TFT的截止電流。
此外，如果需要，可將少量的雜質(zhì)元素(硼或磷)添加到半導體層以便控 制TFT的閾值。
接下來，通過已知技術執(zhí)行添加到半導體層的雜質(zhì)元素的激活或半導體層 的氫化。雜質(zhì)元素的激活或半導體層的氫化通過爐中的高溫熱處理或利用燈光 或激光的熱處理來執(zhí)行；因此，能夠承受處理溫度的材料被用于激活步驟或氫 化步驟之前形成的第一柵電極105、第二柵電極106和第一電極107。不必說， 在此處用于第一柵電極105、第二柵電極106和第一電極107的鉤膜是高熔點 金屬，并且是可充分承受雜質(zhì)元素的激活或半導體層的氫化的材料。
接下來，形成覆蓋第一柵電極105、第二柵電極106和第一電極107的層 間絕緣膜114。層間絕緣膜114通過濺射法、LPCVD法、等離子體CVD法等 由無機絕緣膜形成。諸如氧化硅膜、氮化硅膜或氧氮化硅膜之類的絕緣膜的單 層或疊層用于無機絕緣膜。這種層間絕緣膜114還起絕緣相鄰的存儲元件的隔 壁的作用。因為將電壓施加到反熔絲型ROM以生成硅化物反應，所以存儲元 件周圍的區(qū)域即時具有高溫。因此，層間絕緣膜114較佳地由能夠承受硅化物 反應所生成的溫度的無機絕緣材料形成。
或者，作為一層無機絕緣膜，可使用通過應用方法獲取的具有高耐熱性的 硅氧垸樹脂。注意，硅氧垸樹脂對應于含有Si-O-Si鍵的樹脂。硅氧垸具有包 括硅(Si)和氧(0)的鍵的骨架結(jié)構(gòu)。作為取代基，使用至少含氫(烷基或 芳烴)的有機基。或者，可將氟代基用作取代基。再或者，可將至少含氫和氟 代基的有機基用作取代基。
接下來，利用光掩模形成抗蝕劑掩模，且選擇性地蝕刻層間絕緣膜114 和柵絕緣膜104或?qū)娱g絕緣膜114以形成開口。作為蝕刻，可執(zhí)行濕法蝕刻或 干法蝕刻，或者可執(zhí)行其組合。然后，去除抗蝕劑掩模。此處形成三種開口 達到半導體層的開口、達到TFT的柵電極的開口以及達到第一電極107的開口。此外，提供達到第一電極107的兩種開口第一開口用于稍后層疊硅膜，而第 二開口用于形成電連接到第一電極107的布線。
在該蝕刻步驟中形成的達到第一電極107的第一開口的底面直徑為約1
至6,。然而，如圖2的曲線所示，第一開口較佳地較小，因為電流消耗隨著
第一開口的直徑的變大而增加。注意，盡管開口的尺寸由直徑指示，但開口頂
面的形狀不限于圓形，且還可采用長橢圓形或矩形。在圖2的曲線中，垂直軸 指示恰好在熔絲型ROM的短路之前的電流值，且水平軸指示第一開口的直徑。 注意，圖2的數(shù)據(jù)是從利用通過濺射法形成為反熔絲型ROM的硅膜的厚度為 200nm的非晶硅膜的測量中獲取的。此外，即使當通過等離子體CVD法形成 的非晶硅膜用作反熔絲型ROM的硅膜時，開口的直徑和恰好在短路前的電流 值之間的關系顯示出與采用通過濺射法形成的非晶硅膜時相類似的趨勢。
此外，為了減少步驟的數(shù)目，達到半導體層的開口、達到TFT的柵電極 的開口以及達到第一電極107的第一開口和第二開口可通過蝕刻條件的調(diào)節(jié)經(jīng) 由一次蝕刻形成。
在上面的步驟中，反熔絲型ROM的部分與TFT的制造步驟是通過同一步 驟形成的；因此，步驟的數(shù)目不會增加。
接下來，將硅膜115形成為與達到第一電極107的第一開口重疊?？赏ㄟ^ 濺射法、LPCVD法、等離子體CVD法等利用非晶硅膜、微晶硅膜或多晶硅膜 形成硅膜115。在這里，使用通過等離子體CVD法獲得的非晶硅膜。
硅膜115的厚度是10至200nm。反熔絲型ROM的短路電壓與硅膜115 的厚度成比例。圖3的曲線示出具有2pm的第一開口直徑的反熔絲型ROM的 短路電壓與硅膜的厚度之間的關系。注意，通過濺射法形成的非晶硅膜用作從 其獲取圖3曲線的數(shù)據(jù)的反熔絲型ROM的硅膜。根據(jù)圖3，能夠了解到，當 形成具有低短路電壓的反熔絲型ROM時，較佳的是減小硅膜115的厚度?？?通過控制硅膜115的厚度來自由設置反熔絲型ROM的短路電壓。此外，當通 過等離子體CVD法形成的非晶硅膜用作反熔絲型ROM的硅膜時，短路電 壓與硅膜的厚度之間的關系顯示出與采用通過濺射法形成的非晶硅膜時相 類似的趨勢。
此外，可特意將氧或氮包含在用于反熔絲型ROM的硅膜中。在上述的蝕
17刻步驟和形成硅膜的步驟之間，進行了對空氣的暴露，使得這些步驟不是連續(xù) 執(zhí)行的。在硅膜115和第一電極107之間的界面處所包括的氮和氧比硅膜115
的其它區(qū)域多。在反熔絲型ROM中，至少硅膜115和第一電極107不是連續(xù) 層疊的。氧或氮被包含在硅膜115中，使得反熔絲型ROM的寫入之前和之后 之間的電阻差異能夠增加。此外，當開口在形成后暴露于空氣中時，薄的自然 氧化物膜有時在暴露的鎢膜表面上形成。此外，也通過自然氧化物在鎢膜表面 上的形成，自然氧化物膜可起緩沖層的作用，因此反熔絲型ROM可充分地起 作用。
因為使該硅膜115圖案化需要一個掩模，所以由于其膜形成步驟和圖案化 步驟而使步驟的數(shù)目增加。
注意，如果通過諸如噴墨法之類的微滴排放法利用其中由氫和硅形成的高 階硅烷化合物溶解在有機溶劑中的液體選擇性地形成硅膜115，則可減少由于 硅膜115的形成而增加的步驟數(shù)目。
接下來，利用含氫氟酸的蝕刻劑在與半導體層表面上的氧化物膜的去除同 時清洗半導體層的暴露表面。注意，必須小心，使得硅膜115不被該清洗步驟 所蝕刻或去除。
接下來，通過濺射法層疊金屬膜。然后，利用光掩模形成抗蝕劑掩模，并 選擇性地蝕刻金屬層疊膜，使得TFT的源電極116和118及漏電極117形成于 驅(qū)動器電路部分140中；反熔絲型ROM的第二電極120和第三電極119形成 于存儲器部分130中；且連接電極121形成于天線部分150中。連接電極121 電連接至天線和稍后形成的電源形成電路。
此外，第三電極119電連接至第一電極107，使得布線被引導；因此，實 現(xiàn)功耗的降低。在有源矩陣存儲器的情形中，第三電極119將開關元件電連接 至第一電極107。在無源矩陣存儲器的情形中，第一電極107可平行排列成條 形(帶形)，且第二電極120可平行排列成條形以便與第一電極107成直角。 在無源矩陣存儲器的情形中，第三電極119被設置在端部以用作引導電極。
注意，金屬層疊膜在此處是厚度為50至200nm的鈦膜、厚度為100至 400nm的純鋁膜和厚度為50至200nm的鈦膜的三層層疊結(jié)構(gòu)。與硅膜115接 觸的至少一層金屬層疊膜利用與硅反應以形成硅化物的材料形成。此外，因為鈦膜用于該金屬層疊膜，所以與其它導電材料的接觸電阻低， 此外，因為使用純鋁膜且布線電阻值低，所以將金屬層疊膜用于驅(qū)動器電路部 分的引線、存儲器部分的引線以及天線部分的連接部分是有效的。
如此，如圖1A所示，在具有絕緣表面的襯底101上，設置剝離層102和
絕緣層103，且在其上，反熔絲型ROM被設置在存儲器部分130中，而包括n 溝道TFT和p溝道TFT的CMOS電路被設置在驅(qū)動器電路部分140中。反熔 絲型ROM的第二電極120與TFT的源電極116和118及漏電極117通過同一 步驟形成，使得步驟的數(shù)目被減少。此外，天線部分的連接電極121與源電極 116和118及漏電極117通過同一步驟形成，使得天線和電源形成電路之間的 連接部分的接觸電阻和噪聲能夠減小。
在此處，圖4示出反熔絲型ROM的電特性的曲線圖。在圖4中，垂直軸 指示電流且水平軸指示所施加的電壓。通過等離子體CVD法形成的厚度為 50nm的非晶硅膜用作被測量的反熔絲型ROM的硅膜。此外，圖4示出具有 2|im的第一開口直徑的反熔絲型ROM的測量結(jié)果。對25個元件進行該測量， 且恰好在短路之前的電流值在1至10^A的范圍中。反熔絲型ROM的短路被 確認在4至6V施加電壓的范圍中。根據(jù)圖4的結(jié)果，能夠了解到，該反熔絲 型ROM是能夠以低電流值和低電壓寫入的存儲元件。
根據(jù)圖4所示的反熔絲型ROM的電特性，可以說能夠?qū)崿F(xiàn)在由無線信號 生成的電流值和電壓值的范圍內(nèi)驅(qū)動的存儲器。即，圖4所示的反熔絲型ROM 可降低寫入數(shù)據(jù)的電能。此外，通過降低寫入電壓值，能夠降低由升壓器電路 等用從天線獲取的信號來形成的電壓值，并且能夠?qū)崿F(xiàn)存儲器的驅(qū)動器電路的 平面面積的減少。因此，在將反熔絲型ROM安裝到芯片的情形中，由驅(qū)動器 電路所占據(jù)的芯片面積可被減少。此外，圖4所示的反熔絲型ROM可降低讀 取數(shù)據(jù)的電能，使得存儲器的功耗能夠降低，且能夠?qū)崿F(xiàn)整個無線芯片的低功 耗。
圖5示出反熔絲型ROM形成于玻璃襯底上且施加電壓以獲取短路狀態(tài) (上電極和下電極之間的導電狀態(tài))之后的狀態(tài)的橫截面照片。通過等離子體 CVD法形成的厚度為50nm的非晶硅膜用作獲取其照片的反熔絲型ROM的硅 膜。圖5示出硅膜和第一電極相互接觸的整個區(qū)域上的硅化物反應。注意，硅化物反應不需要在反熔絲型ROM中硅膜與第一電極相互接觸的整個區(qū)域上發(fā) 生，而是只要部分區(qū)域通過硅化物反應導電即可接受。發(fā)明人已經(jīng)確認了數(shù)個 存儲元件在硅膜與第一電極相互接觸的區(qū)域的部分中導電。
圖6A示出圖5的橫截面照片的左側(cè)的放大圖。圖6B示出其示意圖。根 據(jù)通過EDX測量對圖6B的橫截面結(jié)構(gòu)的各部分的成分檢查，分別在第一電極 207、硅膜215和第二電極220中檢測到大量的鎢、硅和鈦。此外，從第一電 極207和第二電極220兩者發(fā)生硅化物反應。鈦硅化物層201形成于與第二電 極220接觸的硅膜215的區(qū)域的整個表面上。與第一電極207接觸的區(qū)域202 是鈦硅化物和鴇硅化物混合的區(qū)域。區(qū)域202中包含的鈦硅化物或鉤硅化物部 分地電連接到鈦硅化物層201，使得生成短路狀態(tài)(導電狀態(tài))。
然后，形成覆蓋源電極116和118、漏電極117、第二電極120、第三電 極119和連接電極121的絕緣膜122。該絕緣膜122可以是無機絕緣膜或無機 絕緣膜和有機絕緣膜的層疊層。
接下來，形成抗蝕劑掩模，并選擇性地蝕刻絕緣膜122，使得形成達到第 三電極119的開口和達到連接電極121的開口。注意，為了確保與稍后形成的 天線的電連接，達到連接電極121的開口的大小被形成得比較大，或設置多個 開口。
然后，去除抗蝕劑掩模，且形成用于提高天線和第四電極123的粘性的金 屬層124。利用鈦膜、銅膜、鋁膜等通過同一步驟形成金屬層124和第四電極 123。金屬層124和第四電極123通過濺射法或噴墨法形成。在采用濺射法的 情形中，在形成金屬層之后，形成抗蝕劑掩模，執(zhí)行選擇性蝕刻，并去除抗蝕 劑掩模。
接下來，通過濺射法或印刷法形成天線125。在通過絲網(wǎng)印刷法或噴墨法 形成天線125的情形中，其中顆粒直徑為幾nm至幾十pm的導電微粒溶解或 分散在有機樹脂中的導電膏被選擇性地印刷，然后進行烘焙以降低電阻。
作為導電微粒，可使用來自銀(Ag)、金(Au)、銅(Cu)、鎳(Ni)、鉑(Pt)、鈀 (Pd)、鉅(Ta)、鉬(Mo)、鈦(Ti)等的一種或多種的金屬微粒、鹵化銀的細粒、或 分散納米微粒。此外，作為導電膏中包含的有機樹脂，可使用選自用作粘合劑、 溶劑、分散劑和金屬微粒的涂覆成分的有機樹脂的有機樹脂中的一種或多種。通常，可使用諸如環(huán)氧樹脂或硅酮樹脂之類的有機樹脂。此外，當形成導電膜 時，在涂覆導電膏之后較佳地執(zhí)行烘焙。例如，在含銀細粒作為其主要成分(顆
粒大小大于或等于lnm且小于或等于100nm)用于導電膏的材料的情形中， 可通過在150至30(TC的溫度烘焙膏以使其固化來獲得導電膜。或者，可使用 含焊料或無鉛焊料的細粒作為其主要成分。在這種情形中，較佳地使用顆粒大 小小于或等于20pm的細粒。焊料和無鉛焊料具有低成本的優(yōu)點。
在通過絲網(wǎng)印刷法形成天線125的情形中，當天線125和絕緣膜122的粘 性低時提供金屬層124作為基底膜是有效的。反熔絲型ROM、驅(qū)動器電路和 天線形成于同一襯底上，使得可去除安裝步驟。安裝在此處意思是將設置有天 線的襯底通過焊料電連接到驅(qū)動器電路、熱壓接合、引線接合、凸點接合等工 作。例如，在硅芯片附連至設置于襯底的天線時進行安裝。
對天線125的形狀沒有特別限制。作為施加到天線的信號的傳輸方法，可 采用電磁耦合法、電磁感應法、微波法等。可由專業(yè)人員考慮應用來適當選擇 傳輸方法，且可根據(jù)傳輸方法設置具有最優(yōu)長度和形狀的天線。
例如，在采用電磁耦合法或電磁感應法(例如，13.56MHz頻帶)作為傳 輸方法的情形中，利用通過電場密度的改變的電磁感應；因此，用作天線的導 電膜被形成為圓形(諸如環(huán)形天線)或螺旋形(例如，螺旋天線)。
在采用微波法(例如，UHF頻帶(860至960MHz頻帶)、2.45GHz頻帶 等)作為傳輸方法的情形中，用作天線的導電膜的長度或形狀可考慮到用于信 號傳輸?shù)碾姴ǖ牟ㄩL來適當設置。用作天線的導電膜可形成為例如線性形狀 (例如，偶極天線)、平面形狀(例如，貼片天線)等。用作天線的導電膜的 形狀不限于線性形狀，且可考慮到電磁波的波長將用作天線的導電膜形成為曲 線形狀、曲流形狀或其組合。
圖7A至7E示出天線的形狀。例如，如圖7A所示，天線303A可設置在 存儲器部分和驅(qū)動器電路302A的周圍。如圖7B所示，薄天線303B可設置在 存儲器部分和驅(qū)動器電路302B周圍，以便圍繞存儲器部分和驅(qū)動器電路302B。 如圖7C所示，相對于存儲器部分和驅(qū)動器電路302C，天線可具有類似用于接 收高頻電磁波的天線303C的形狀。如圖7D所示，相對于存儲器部分和驅(qū)動 器電路302D，天線可具有類似180。全向的天線303D (能夠接受任何方向上的信號)的形狀。如圖7E所示，相對于存儲器部分和驅(qū)動器電路302E，天線可 具有類似延伸得像桿一樣長的天線303E的形狀。天線125可與具有這些形狀 的天線組合使用。
天線所需的長度取決于用于接收的頻率而不同。例如，在頻率是2.45GHz 的情形中，如果設置半波偶極天線，則天線可具有約60mm的長度(l/2波長)， 且如果設置單極天線，則天線可具有約30mm的波長(1/4波長)。
接下來，在剝離層102的界面處或該層的內(nèi)部進行剝離，且用第一板100a 和第二板100b密封元件。對剝離方法沒有具體限制?？墒褂弥T如利用剝離層 的鎢膜的表面氧化膜的剝離方法(日本特開專利申請No. 2004-214281中描述 的技術)、其中剝離層被蝕刻的剝離方法或利用激光燒蝕的剝離方法等已知的 剝離方法。此外，可通過利用諸如環(huán)氧樹脂的接合層進行密封。另外，可改變 剝離步驟和天線形成步驟的順序；可在剝離后通過絲網(wǎng)印刷法形成天線。
塑料膜或紙用于第一板100a和第二板100b?；蛘撸√沾煽捎糜诘谝话?100a和第二板100b，以便增加耐受電壓，或可使用其中用樹脂浸漬碳纖維或 玻璃纖維形成的纖維的板，即所謂的預浸制品。如果將柔性材料用作第一板 100a和第二板100b的材料，則可提供適合于附連到制品的曲面的無線芯片。
通過上述步驟，反熔絲型ROM和驅(qū)動器電路形成于同一襯底上。此外， 反熔絲型ROM和驅(qū)動器電路可通過少量的步驟形成于同一襯底上。
將在以下的實施例中進一步詳細說明包括上述結(jié)構(gòu)的本發(fā)明。
在該實施例中，以下將參照圖8A至8D和圖9A至9C說明包括有源矩陣 反熔絲型ROM的無線芯片的制造方法。
首先，用作剝離層的金屬層502形成于襯底501上。玻璃襯底用作襯底 501。通過濺射法獲得的厚度為30至200nm的鎢膜、氮化鎢膜或鉬膜用于金屬 層502。
接下來，氧化金屬層502的表面以形成金屬氧化物層(未示出)。可通過 用純水或臭氧水氧化表面或用氧等離子體的氧化來形成金屬氧化物層。或者， 可通過在含氧的氣氛中加熱來形成金屬氧化物層。又或者，可在稍后形成絕緣 膜的步驟中形成金屬氧化物層。在這種情形中，當通過等離子體CVD法形成
22氧化硅膜或氧氮化硅膜作為絕緣膜時，金屬層502的表面被氧化，使得形成金 屬氧化物層。
接下來，第一絕緣膜503形成于金屬氧化物層上。諸如氧化硅膜、氮化硅
膜或氧氮化硅膜(SiOxNy)之類的絕緣膜用作第一絕緣膜503。作為典型示例， 第一絕緣膜503由兩層結(jié)構(gòu)形成，且采用這樣的結(jié)構(gòu)其中通過PCVD法利用 SiH4、 NH3和N20作為反應氣體形成的厚度為50至100nm的氮氧化硅膜與利 用SiH4和N2O的厚度為100至150nm的氧氮化硅膜層疊?；蛘?，作為第一絕 緣膜503的一層，較佳地使用厚度小于或等于10nm的氮化硅膜(SiN膜)或 厚度小于或等于10nm的氧氮化硅膜(SiNxOy膜(X〉Y))?；蛘?，可采用三層結(jié)構(gòu)， 其中順序地層疊氮氧化硅膜、氧氮化硅膜和氮化硅膜。盡管此處描述了其中將 第一絕緣膜503形成為基底絕緣膜的示例，但如果不需要則沒有必要設置第一 絕緣膜503。
接下來，在第一絕緣膜503上形成半導體層。半導體層如下形成通過已 知方法(濺射法、LPCVD法、等離子體CVD法等)形成具有非晶結(jié)構(gòu)的半導 體膜，然后通過已知的結(jié)晶化處理(激光結(jié)晶化、熱結(jié)晶化、利用諸如鎳的催 化劑的熱結(jié)晶化等)結(jié)晶化以獲得結(jié)晶半導體膜，并在利用第一光掩模形成抗 蝕劑掩模之后將結(jié)晶半導體膜圖案化成期望形狀。注意，如果使用等離子體 CVD法，則可在不暴露于空氣的情況下連續(xù)層疊具有非晶結(jié)構(gòu)的第一絕緣膜 和半導體膜。該半導體膜被形成為具有25至80nm的厚度(較佳的是30至 70nm)。盡管對非晶半導體膜的材料沒有限制，但硅或硅鍺(SiGe)合金較佳地 用于形成非晶半導體膜。
或者，對于具有非晶結(jié)構(gòu)的半導體膜的結(jié)晶化處理，可使用連續(xù)波激光器。
為了在非晶半導體膜的結(jié)晶化中獲得大顆粒尺寸的晶體，較佳地使用能夠連續(xù) 波振蕩的固體激光器來采用基波的二次至四次諧波。通常，可采用Nd:YV04 激光器(基波為1064nm)的二次諧波(532nm)或三次諧波(355nm)。當使 用連續(xù)波激光器時，從輸出功率為10W的連續(xù)波YY04激光器發(fā)射的激光通 過非線性光學元件轉(zhuǎn)換成諧波。此外，存在將YV04晶體和非線性光學元件放 入振蕩器并發(fā)射高次諧波的方法。然后，通過光學系統(tǒng)將激光較佳地形成在照 射表面上的矩形或橢圓形形狀并發(fā)射到半導體膜。此時，需要約0.01至100
23MW/cr^(較佳地，0.1至10 MW/cm勺的能量密度。然后，以相對于激光約10 至2000cm/s的速度移動半導體膜，以使其被照射。
然后，去除抗蝕劑掩模。然后，根據(jù)需要，用少量的雜質(zhì)元素(硼或磷) 摻雜半導體層，以便控制TFT的閾值。在此處，采用粒子摻雜法，其中乙硼烷 (B2H6)不是通過質(zhì)量分離而是通過等離子體激發(fā)。
接下來，利用含氫氟酸的蝕刻劑，與半導體層表面上的氧化物膜的去除同 時清洗半導體層的表面。
然后，形成覆蓋半導體層的第二絕緣膜。通過等離子體CVD法或濺射法 形成厚度為1至200nm的第二絕緣膜。較佳的是將第二絕緣膜形成為薄至10 至50nm以具有含硅絕緣膜的單層或?qū)盈B層結(jié)構(gòu)，然后進行利用帶有微波的等 離子體的表面氮化處理。第二絕緣膜用作稍后形成的TFT的柵絕緣膜。
接下來，在第二絕緣膜上形成柵電極504至508及用作反熔絲型ROM的 下電極的第一電極509。利用第二光掩模形成抗蝕劑掩模，然后通過濺射法獲 得的厚度為100至500nm的導電膜被圖案化成期望形狀，使得形成柵電極504 至508及第一電極509。
只要柵電極504至508的材料與硅反應以形成硅化物，這種材料就可接受。 柵電極504至508和第一電極509可由選自鈦、鎢、鎳、鉻、鉬、鉭、鈷、鋯、 釩、鈀、鉿、鉑和鐵的元素、或合金材料或含該元素作為其主要成分的化合物 材料的單層或其層疊層形成。注意，較佳地將高熔點金屬用于TFT的柵電極； 因此，使用鎢或鉬。在柵電極504至508和第一電極509由層疊層形成的情形 中，如果用作上層的材料層由上述材料形成，則用作下層的材料層可以是用諸 如磷之類的雜質(zhì)元素摻雜的多晶硅層。
接下來，利用第三光掩模形成抗蝕劑掩模，以便覆蓋將成為p溝道TFT 的區(qū)域中的半導體層，并利用柵電極505至507作為掩模將雜質(zhì)元素引入將成 為n溝道TFT的區(qū)域中的半導體層，使得形成低濃度雜質(zhì)區(qū)。作為雜質(zhì)元素， 可使用賦予n型導電性的雜質(zhì)元素或賦予p型導電性的雜質(zhì)元素。作為賦予n 型導電性的雜質(zhì)元素，可使用磷、砷等。在此處，將磷引入將成為n溝道TFT 的區(qū)域中的半導體層，以使其以lX10"至lX10,cmS的濃度被包含，從而形 成n型雜質(zhì)區(qū)。接下來，去除抗蝕劑掩模。利用第四光掩模形成抗蝕劑掩模，以便覆蓋將
成為n溝道TFT的區(qū)域中的半導體層，并利用柵電極504、 506和508作為掩 模將雜質(zhì)元素引入將成為p溝道TFT的區(qū)域中的半導體層，使得形成p型雜質(zhì) 區(qū)。作為賦予p型導電性的雜質(zhì)元素，可使用硼、鋁、鎵等。在此處，將硼引 入將成為p溝道TFT的區(qū)域中的半導體層，以使其以1X1(^至lX10，cm3 的濃度被包含，從而形成p型雜質(zhì)區(qū)。因此，在將成為p溝道TFT的區(qū)域中的 半導體層中形成源或漏區(qū)514和515及溝道形成區(qū)516。
接下來，在柵電極504至508和第一電極509的兩側(cè)面上形成側(cè)壁510 和511。側(cè)壁510的形成方法如下。首先，含有諸如硅、硅的氧化物或硅的氮 化物等無機材料的膜或含有諸如有機樹脂的有機材料的膜通過等離子體CVD 法、濺射法等形成為具有單層或?qū)盈B層，以便覆蓋第二絕緣膜、柵電極504至 508和第一電極509;因此，形成第三絕緣膜。然后，通過各向異性蝕刻主要 沿垂直方向選擇性地蝕刻第三絕緣膜，以形成與柵電極504至508和第一電極 509的側(cè)面接觸的絕緣膜(側(cè)壁510)。注意，第二絕緣膜的部分被蝕刻，以 便與側(cè)壁510的形成同時地被去除。部分第二絕緣膜被去除，使得在柵電極504 至508和側(cè)壁510的每一個下形成剩余的柵絕緣層512。此外，部分第二絕緣 膜被去除，使得在第一電極509和側(cè)壁511下形成剩余的絕緣層513。
接下來，利用第五光掩模形成抗蝕劑掩模，以便覆蓋將成為p溝道TFT 的區(qū)域中的半導體層，并利用柵電極505和507及側(cè)壁510作為掩模將雜質(zhì)元 素引入將成為n溝道TFT的區(qū)域中的半導體層，使得形成高濃度雜質(zhì)區(qū)。在引 入雜質(zhì)元素之后去除抗蝕劑掩模。在此處，將磷(P)引入將成為n溝道TFT 的區(qū)域中的半導體層，以使其以lX10"至lX10，cmS的濃度被包含，從而形 成n型高濃度雜質(zhì)區(qū)。因此，在將成為n溝道TFT的區(qū)域中的半導體層中形成 源或漏區(qū)517和518、 LDD區(qū)519和520及溝道形成區(qū)521。在側(cè)壁510之下 形成LDD區(qū)519和520。
盡管描述了其中LDD區(qū)在n溝道TFT中所包括的半導體層中形成而LDD 區(qū)未在p溝道TFT中所包括的半導體層中形成的結(jié)構(gòu)，但本發(fā)明不限于此。 LDD區(qū)可在n溝道TFT和p溝道TFT兩者所包括的半導體層中形成。
接下來，通過濺射法、LPCVD法、等離子體CVD法等形成含氫的第四絕緣膜522，然后執(zhí)行添加到半導體層的雜質(zhì)元素的激活處理和氫化處理。爐
中的熱處理(300至50(TC，1至12小時)或利用燈光源的快速熱退火方法(RTA 法)用于雜質(zhì)元素的激活處理或氫化處理。通過PCVD法獲得的氮氧化硅膜 (SiNO膜)用于含氫的第四絕緣膜522。在此處，含氫的第四絕緣膜522的厚 度是50至200nm。此外，在利用促進結(jié)晶化的金屬元素——通常是鎳——使 半導體膜結(jié)晶的情形中，還可與激活同時執(zhí)行減少溝道形成區(qū)中的鎳的吸雜。 注意，含氫的第四絕緣膜522是層間絕緣膜的第一層。
接下來，通過濺射法、LPCVD法、等離子體CVD法等形成用作層間絕 緣膜的第二層的第五絕緣膜523。諸如氧化硅膜、氮化硅膜或氧氮化硅膜之類 的絕緣膜的單層或疊層用于第五絕緣膜523。在此處，第五絕緣膜523的厚度 是300至800nm。
接下來，利用第六光掩模在第五絕緣膜523上形成抗蝕劑掩模，并且選擇 性地蝕刻第四絕緣膜522和第五絕緣膜523，使得形成達到第一電極509的第 一開口。在蝕刻之后去除抗蝕劑掩模。第一開口的直徑較佳地約是l至6pm。 在本實施例中，第一開口的直徑是2um。
通過上述步驟制造的半導體器件的橫截面圖對應于圖8A。 接下來，通過濺射法、LPCVD法、等離子體CVD法等形成硅膜。非晶 硅膜、微晶硅膜和多晶硅膜中的任一個用作硅膜，且硅膜的厚度是10至200nm。 在本實施例中，通過等離子體CVD法形成厚度為100nm的非晶硅膜。然后， 利用第七光掩模在非晶硅膜上形成抗蝕劑掩模，且選擇性地蝕刻非晶硅膜，使 得形成與第一開口重疊的硅層524。在蝕刻之后去除抗蝕劑掩模。 通過上述步驟制造的半導體器件的橫截面圖對應于圖8B。 接下來，利用第八光掩模形成抗蝕劑掩模，并且選擇性地蝕刻第四絕緣膜 522和第五絕緣膜523，使得形成達到半導體層的開口、達到柵電極的開口以 及達到第一電極509的第二開口。在蝕刻之后去除抗蝕劑掩模。 通過上述步驟制造的半導體器件的橫截面圖對應于圖8C。 接下來，利用含氫氟酸的蝕刻劑去除半導體層的暴露面和第一電極109 的暴露面上的氧化物膜，且同時，清洗半導體層的暴露面和第一電極109的暴 露面。接下來，通過濺射法形成導電膜。該導電膜由選自鈦、鎢、鎳、鉻、鉬、 鉭、鈷、鋯、釩、鈀、鉿、鉑、鐵、鋁和銅的元素、或合金材料或含該元素作 為其主要成分的化合物材料的單層或其層疊層形成。注意，在層疊導電膜的情 形中，與硅層524接觸的至少一層利用與硅反應以形成硅化物且與用于形成用
作存儲器元件的下電極的第一電極509的材料(在該實施例中是鎢)不同的材
料形成。例如，采用鈦膜、含少量硅的鋁膜和鈦膜的三層結(jié)構(gòu)或鈦膜、含鎳和
碳的鋁合金和鈦膜的三層結(jié)構(gòu)。在該實施例中，采用厚度為100nm的鈦膜、厚 度為350nm的純鋁膜及厚度為100nm的鈦膜的三層結(jié)構(gòu)。
接下來，利用第九光掩模形成抗蝕劑掩模，且選擇性地蝕刻導電膜，使得 形成反熔絲型ROM的源或漏電極525至534、柵引線535至539、第二電極 540和第三電極541以及天線部分的第四電極542。第二電極540與第一開口 重疊以用作存儲元件的上電極。此外，第三電極541與第二開口重疊以與第一 電極509電連接。注意，盡管未在此處示出，但第四電極542電連接到天線部 分和電源部分的TFT。在蝕刻之后去除抗蝕劑掩模。
通過上述步驟制造的半導體器件的橫截面圖對應于圖8D。在該實施例中， 邏輯電路部分601的TFT、存儲器部分602的TFT和反熔絲型ROM 600、以 及天線部分和電源部分603的TFT可利用第九光掩模在同一襯底上形成。
接下來，形成覆蓋邏輯電路部分601的TFT、存儲器部分602的TFT和 反熔絲型ROM600、以及天線部分和電源部分603的TFT的第六絕緣膜543。 含氧化硅的絕緣膜或有機樹脂膜用作第六絕緣膜543。含氧化硅的絕緣膜較佳 地用于提高無線芯片的可靠性?；蛘撸谕ㄟ^絲網(wǎng)印刷法形成稍后形成的天線 的情況下，較佳地使用通過涂覆法形成的有機樹脂膜，因為第六絕緣膜543期 望地具有平面化表面。可由專業(yè)人員適當選擇用作第六絕緣膜543的膜。此外， 在該實施例中，描述了其中稍后形成的天線與電源部分603中的驅(qū)動盛電路重 疊的示例，因此，第六絕緣膜543用作將驅(qū)動器電路與天線隔離的層間絕緣膜。 在天線具有圓形(例如，環(huán)形天線)或螺旋形的情形中，天線的兩端之一由下 層布線引導，因此，較佳地是提供第六絕緣膜543。注意，在采用微波法且天 線具有線性形狀(例如，偶極天線)、平面形狀(例如，貼片天線)等的 情形中，稍后形成的天線可被安排成不與驅(qū)動器電路和存儲器部分重疊；
27因此，不需要設置第六絕緣膜543。
接下來，利用第十光掩模形成抗蝕劑掩模，并且選擇性地蝕刻第六絕緣膜
543，使得形成達到第三電極541的第三開口和達到第四電極542的第四開口。 在蝕刻之后去除抗蝕劑掩模。
通過上述步驟制造的半導體器件的橫截面圖對應于圖9A。 接下來，在第六絕緣膜543上形成金屬膜。由選自鈦、鎳和金的元素形成 的單層或其疊層用作金屬膜。然后，利用第十一光掩模形成抗蝕劑掩模，并且 選擇性地蝕刻金屬膜，使得在第一電極509的引線部分604中形成引線544， 并形成天線的基底膜545。注意，在此處，同樣通過濺射法利用金屬掩模而不 使用抗蝕劑掩模選擇性地形成引線544和基底膜545。當設置天線的基底膜545 時，可確保與天線的大的接觸面積。此外，當設置天線的基底膜545時，可實 現(xiàn)與第六絕緣膜543的粘性的提高。不必說，天線的基底膜545由導電材料形 成，由此用作部分天線。此外，引線544不必根據(jù)電路設計的布置圖形成。 通過上述步驟制造的半導體器件的橫截面圖對應于圖9B。 接下來，在天線的基底膜545上形成天線546。天線546可通過絲網(wǎng)印刷 法形成，或天線546可按這種方式形成通過濺射法形成由鋁、銀等形成的金 屬膜然后利用光掩模圖案化。如果光掩模數(shù)目的減少是優(yōu)先的，則天線546可 通過絲網(wǎng)印刷法形成。絲網(wǎng)印刷法指的是這樣一種方法其中在以在由金屬網(wǎng) 孔或高聚物纖維網(wǎng)孔制成的基底上通過光敏樹脂形成預定圖案的這種方式形 成的絲網(wǎng)板上設置的墨或膏利用稱為塑料、金屬或橡皮輥的橡膠刀，被轉(zhuǎn)移到 置于絲網(wǎng)板的相對側(cè)的位置。絲網(wǎng)印刷法的優(yōu)點在于以低成本實現(xiàn)在相當大的 面積中形成圖案。
通過上述步驟制造的半導體器件的橫截面圖對應于圖9C。在該實施例中， 邏輯電路部分601的TFT、存儲器部分602的TFT和反熔絲型ROM 600、以 及天線部分和電源部分603的TFT和天線可利用第十一光掩模在同一襯底上形 成。
在通過濺射法利用金屬掩模選擇性地形成天線的引線544和基底膜545 的情形中，可利用第十光掩模形成圖9C所示的無線芯片。在釆用微波法且天 線具有線性形狀、平面形狀等的情形中，可省略第六絕緣膜543和天線的基底膜545的形成；因此可利用第九光掩模形成無線芯片。此外，如果僅利用p溝 道TFT設計并制造驅(qū)動器電路，以便減少光掩模的數(shù)目，則兩個光掩模變?yōu)槭?不必要的，且無線芯片可總共使用七個光掩模來形成。
此外，盡管在該實施例中描述了其中使用光掩模形成抗蝕劑掩模的示例， 但對圖案化技術沒有特別限制?？刮g劑掩?？砂催@種方式形成抗蝕劑材料通 過微滴排放法而不是使用光掩模來選擇性地形成。
接下來，金屬層502和襯底501被剝離以便去除。在金屬氧化物內(nèi)部，即 在第一絕緣膜503和金屬氧化物膜之間的界面處或在金屬氧化物膜和金屬層 502的界面處，產(chǎn)生剝離，使得無線芯片可以相對較小的力從襯底501剝離。 當金屬層502和襯底501被去除時，可使用將接合到設置天線的一側(cè)上的固定 襯底。
接下來，通過切割機分割、切割其上形成了數(shù)不清的無線芯片的一個板， 以便將其分成各個無線芯片。此外，如果采用其中各個無線芯片被拾起以便剝 離的方法，則不需要該分割步驟。
接下來，無線芯片被固定到板狀襯底。對于板狀襯底，可使用塑料、紙、 預浸制品、陶瓷板等。無線芯片可固定成置于兩個板狀襯底之間，或無線芯片 可利用接合層固定到一個板狀襯底。對于接合層，可使用諸如光固化粘合劑和 反應固化粘合劑的各種可固化粘合劑、熱固化粘合劑或紫外線固化粘合劑；或 需氧粘合劑?；蛘?，無線芯片可在造紙過程中間排列，從而設置在一片紙內(nèi)部。
通過上述步驟制造的無線芯片，可實現(xiàn)可在無線芯片制造后的任意時間寫 入數(shù)據(jù)的一寫多讀存儲器。例如，在固定到柔性板狀襯底的無線芯片附連到具 有曲面的制品之后，數(shù)據(jù)可被寫入無線芯片中所包括的反熔絲型ROM中。
該實施例可與實施方式自由組合。
在本實施例中，將在圖IOA至IOD和圖IIA至11C中示出其中工藝與實 施例1部分不同的示例。注意，與實施例1共同的部分由相同的附圖標記指示， 且為了簡化起見省略相同的解釋。
首先，根據(jù)實施例1獲得與圖8A相同的橫截面結(jié)構(gòu)。注意圖10A與圖 8A相同。接下來，通過濺射法、PLCVD法、等離子體CVD法等形成硅膜，且通 過濺射法或等離子體CVD法在其上層疊金屬膜。非晶硅膜、微晶硅膜和多晶 硅膜中的任一個用作硅膜。硅膜的厚度是10至200nm。使用諸如鈦、鎢、鎳、 鉻、鉬、鉭、鈷、鋯、釩、鈀、鉿、鉑或鐵等單質(zhì)或其合金或化合物形成厚度 為IO至100nm的金屬膜。注意，利用與用于形成用作存儲器元件的下電極的 第一電極509的材料不同的材料形成金屬膜。在該實施例中，通過濺射法在不 暴露于空氣的情況下連續(xù)層疊厚度為50nm的非晶硅膜和厚度為100nm的氮化 鈦膜。目卩，在該實施例中，不連續(xù)層疊硅層和第一電極，而連續(xù)層疊硅層和第 二電極。如此，在不暴露于空氣的情況下形成硅層524和第二電極之間的界面 對于作為存儲器的寫入和形成硅化物是重要的。此外，金屬膜可以層疊層，例 如，鈦膜和氮化鈦膜的層疊層。盡管在實施例中描述了暴露硅層524的步驟， 但硅層524受到連續(xù)形成的金屬膜的保護。具體地，在硅層524具有小于或等 于50nm的厚度的情形中，能夠防止由于稍后執(zhí)行的利用氫氟酸等清洗引起的 硅層524的厚度減少。
接下來，利用第七光掩模，在金屬膜上形成抗蝕劑掩模，并選擇性地蝕刻 金屬膜和非晶硅膜，使得形成與第一開口重疊的硅層524和第二電極701。在 蝕刻之后去除抗蝕劑掩模。注意，在通過干法蝕刻選擇性地去除金屬膜以形成 第二電極701的情形中，作為第二電極701的上層的氮化鈦膜可防止在干法蝕 刻期間對硅層524的等離子體損害。
通過上述步驟制造的半導體器件的橫截面圖對應于圖IOB。 接下來，利用第八光掩模形成抗蝕劑掩模，并且選擇性地蝕刻第四絕緣膜 522和第五絕緣膜523，使得形成達到半導體層的開口、達到柵電極的開口以 及達到第一電極509的第二開口。然后，在蝕刻之后去除抗蝕劑掩模。 通過上述步驟制造的半導體器件的橫截面圖對應于圖IOC。 接下來，利用含氫氟酸的蝕刻劑去除半導體層的暴露面和第一電極的表面 上暴露的氧化物膜，且同時，清洗半導體層的暴露面和第一電極的暴露面。注 意，利用第二電極701覆蓋硅層524的上表面。在該實施例中，第二電極701 是鈦膜和氮化鈦膜的層疊層。鈦膜與硅反應以比氮化鈦膜更容易地形成硅化 物。此外，氮化鈦膜可防止在清洗半導體層的暴露表面和第一電極的暴露表面時鈦膜被含氫氟酸的蝕刻劑蝕刻。
接下來，通過濺射法形成導電膜。該導電膜由選自鈦、鎢、鉬、鋁和銅的 元素、或合金材料或含該元素作為其主要成分的化合物材料的單層或其層疊層
形成。在該實施例中，采用厚度為100nm的鈦膜、厚度為350nm的含微量硅 的鋁膜及厚度為100nm的鈦膜的三層結(jié)構(gòu)。
接下來，利用第九光掩模形成抗蝕劑掩模，且選擇性地蝕刻導電膜，使得 形成反熔絲型ROM的源或漏電極525至534、柵引線535至539、第三電極 541和第五電極702以及天線部分的第四電極542。第五電極702與第二電極 701重疊以降低導電電阻。此外，第三電極541與第二開口重疊以與第一電極 509電連接。注意，盡管在此處未示出，但第四電極542電連接到天線部分和 電源部分的TFT。在蝕刻之后去除抗蝕劑掩模。
通過上述步驟制造的半導體器件的橫截面圖對應于圖IOD。同樣在該實施 例中，邏輯電路部分601的TFT、存儲器部分602的TFT和反熔絲型ROM 600、 以及天線部分和電源部分603的TFT可利用第九光掩模在同一襯底上形成。
接下來，形成覆蓋邏輯電路部分601的TFT、存儲器部分602的TFT和 反熔絲型ROM600、以及天線部分和電源部分603的TFT的第六絕緣膜543。 含氧化硅的絕緣膜或有機樹脂膜用作第六絕緣膜543。含氧化硅的絕緣膜較佳 地用于提高無線芯片的可靠性。或者，在通過絲網(wǎng)印刷法形成稍后形成的天線 的情況下，較佳地使用通過涂覆法形成的有機樹脂膜，因為第六絕緣膜543期 望地具有平面化表面?？捎蓪I(yè)人員適當選擇用作第六絕緣膜543的膜。
接下來，利用第十光掩模形成抗蝕劑掩模，且選擇性地蝕刻第六絕緣膜 543，使得形成達到第四電極542的第四開口。在蝕刻之后去除抗蝕劑掩模。
通過上述步驟制造的半導體器件的橫截面圖對應于圖IIA。
接下來，通過濺射法利用金屬掩?；蛭⒌闻欧欧ㄔ诘诹^緣膜543上形成 天線的基底膜545。天線的基底膜545由選自鈦、鎳和金的元素的單層或其層 疊層形成。注意，基底膜545在此處可以這樣的方式形成利用光掩模形成抗 蝕劑并選擇性地蝕刻金屬膜。
通過上述步驟制造的半導體器件的橫截面圖對應于圖IIB。
接下來，在基底膜545上形成天線546。天線546可通過絲網(wǎng)印刷法形成，或天線546可按這種方式形成:通過濺射法形成金屬膜然后利用光掩模圖案化。 如果光掩模數(shù)目的減少是優(yōu)先的，則天線546可通過絲網(wǎng)印刷法形成。
通過上述步驟制造的半導體器件的橫截面圖對應于圖iic。在該實施例
中，邏輯電路部分601的TFT、存儲器部分602的TFT和反熔絲型ROM600、 以及天線部分和電源部分603的TFT和天線可利用第十光掩模在同一襯底上形 成。
此外，如果僅利用p溝道TFT設計并制造驅(qū)動器電路，以便減少光掩模 的數(shù)目，則兩個光掩模變?yōu)椴槐匾?，且無線芯片可總共使用八個光掩模來形成。
此外，如實施例1地實施隨后的步驟，使得能夠完成無線芯片。
此外，盡管在該實施例中描述了其中使用光掩模形成抗蝕劑掩模的示例， 但對圖案化技術沒有特別限制?？刮g劑掩模可按這種方式形成抗蝕劑材料通 過微滴排放法而不是使用光掩模來選擇性地形成。
該實施例可與實施方式或?qū)嵤├?自由組合。
將參考圖12說明本實施例的半導體器件。如圖12所示，本發(fā)明的半導體 器件1520具有執(zhí)行非接觸數(shù)據(jù)通信的功能。半導體器件1520包括電源電路 1511、時鐘生成電路1512、數(shù)據(jù)解調(diào)/調(diào)制電路1513、控制其它電路的控制電 路1514、接口電路1515、存儲器電路1516、數(shù)據(jù)總線1517、天線1518、傳感 器1523a和傳感器電路1523b。在圖12中驅(qū)動器電路指的是電源電路151、時 鐘生成電路1512、數(shù)據(jù)解調(diào)/調(diào)制電路1513、控制其它電路的控制電路1514 以及接口電路1515。
電源電路1511基于從天線1518輸入的AC信號生成提供給半導體器件 1520中的各電路的各種電源電壓。時鐘生成電路1512基于從天線1518輸入的 AC信號生成提供給半導體器件1520中的各電路的各種時鐘信號。數(shù)據(jù)解調(diào)/ 調(diào)制電路1513具有解調(diào)/調(diào)制用讀取器/寫入器1519傳送的數(shù)據(jù)的功能?？刂?電路1514具有控制存儲器電路1516的功能。天線1518具有發(fā)射/接收電波的 功能。讀取器/寫入器1519執(zhí)行與半導體器件的通信、通信的控制及通信數(shù)據(jù) 的處理的控制。注意，半導體器件的結(jié)構(gòu)不限于上述結(jié)構(gòu)。例如，半導體器件 具有諸如電源電壓的限制器電路或只用于處理代碼的硬件之類的其它組件添加其中的結(jié)構(gòu)。
存儲器電路1516包括如實施方式1所述的存儲器部分，即每一個中通過 外部電作用產(chǎn)生硅化物反應的硅膜置于一對導電層之間的多個存儲器元件。注 意，存儲器電路1516可僅包括其中硅膜置于一對導電層之間的存儲元件，或 包括具有其它結(jié)構(gòu)的存儲器電路。具有其它結(jié)構(gòu)的存儲器電路對應于例如選自
DRAM、 SRAM、 FeRAM、掩模ROM、 PROM、 EPROM、 EEPROM和閃存的
一個或多個存儲器。
傳感器1523a包括諸如電阻元件、電容耦合元件、電感耦合元件、光電元 件、光電轉(zhuǎn)換元件、熱電動勢元件、晶體管、熱敏電阻器和二極管等半導體元 件。傳感器電路1523b檢測阻抗、電抗、電感、電壓或電路的變化，并執(zhí)行模 擬/數(shù)字轉(zhuǎn)換(A/D轉(zhuǎn)換)，以將信號輸出到控制電路1514。
該實施例可與實施方式、實施例1或?qū)嵤├?自由組合。
可根據(jù)本發(fā)明形成用作無線芯片的半導體器件。無線芯片可廣泛地適用。 例如，無線芯片可適用于票據(jù)、硬幣、有價證券、不記名債券、認證證書(駕 駛執(zhí)照、居住證等，參見圖13A)、記錄介質(zhì)(DVD軟件、錄相帶等，參見 圖13B)、車輛(自行車等，參見圖13D)、個人物品(包、眼鏡等)、食品、 植物、動物、衣服、商品、用于包裝的標簽、諸如電子設備的制品(參見圖13E 和13F)等。電子設備包括液晶顯示器件、EL顯示設備、電視設備(也簡稱為 TV、 TV接收機或電視接收機)、蜂窩電話等。
本發(fā)明的半導體器件1520通過附連到產(chǎn)品的表面或嵌入在產(chǎn)品內(nèi)部而固 定到產(chǎn)品。例如，如果產(chǎn)品是書，則半導體器件1520通過嵌入到紙內(nèi)來固定 到書，且如果產(chǎn)品是由有機樹脂制作的包裝，則半導體器件通過嵌入到有機樹 脂內(nèi)來固定到包裝。因為本發(fā)明的半導體器件1520可以是小型的、薄且重量 輕的，所以即使在該器件固定到產(chǎn)品之后產(chǎn)品本身的設計質(zhì)量也不會降級。當 半導體器件1520被設置到票據(jù)、硬幣、有價證券、不記名債券、認證證書等 時，可提供證明功能且利用該證明功能可防止遺忘。此外，當本發(fā)明的半導體 器件設置在用于包裝的容器、記錄介質(zhì)中、個人物品、食品、衣服、商品、電 子設備等中時，諸如監(jiān)察系統(tǒng)之類的系統(tǒng)可更加有效。接下來，參考


安裝了本發(fā)明的半導體器件的電子設備的方面。在
此處作為示例示出的電子設備是蜂窩電話，其包括外殼2700和2706、面板2701、護蓋2702、印刷電路板2703、操作按鈕2704和電池2705 (參見圖14)。面板2701可分離地結(jié)合到護蓋2702且護蓋2702固定到印刷電路板2703?？筛鶕?jù)結(jié)合面板2701的電子設備適當調(diào)整護蓋2702的形狀和大小。印刷電路板2703具有多個安裝于此的封裝的半導體器件。本發(fā)明的半導體器件可用作封裝的半導體器件之一。安裝到印刷電路板2703的多個半導體器件具有控制器、中央處理單元(CPU)、存儲器、電源電路、音頻處理電路、發(fā)射/接收電路等任何功能。
面板2701通過連接膜2708電連接到印刷電路板2703。面板2701、護蓋2702和印刷電路板2703連同操作按鈕2704和電池一起置于外殼2700和2706內(nèi)。面板2701中的像素部分2706被設置成可從設置在外殼2700中的開口窗被觀看。
如上所述，本發(fā)明的半導體器件具有小型、薄和重量輕的優(yōu)點。這些優(yōu)點允許電子設備的外殼2700和2706中有限空間的有效利用。
本發(fā)明的半導體器件包括具有簡單結(jié)構(gòu)的存儲元件，其中通過外部電作用生成硅化物反應的硅膜置于一對導電層之間；因此，可提供使用半導體器件的非昂貴電子設備。此外，利用本發(fā)明的半導體器件可容易地實現(xiàn)高集成；因此可提供包括大容量存儲電路的半導體器件的電子設備。
此外，通過外部電作用寫入數(shù)據(jù)的本發(fā)明的半導體器件中包括的存儲器件具有非易失性和能夠增加數(shù)據(jù)的特性。根據(jù)上述特性，可防止通過重寫的遺忘，
且可另外寫入新的數(shù)據(jù)。因此，可提供使用高功能和高增加值的半導體器件的電子設備。
注意，外殼2700和2706的形狀是蜂窩電話的外形的示例，且本實施例的電子設備可變?yōu)楦鶕?jù)其功能或應用的各種模式。
該實施例可與實施方式、實施例l、實施方式2或?qū)嵤├?自由組合。工業(yè)實用性
利用大面積玻璃襯底的制造使得一次提供大量無線芯片成為可能并使得無線芯片的單位成本便宜。此外，天線可與無線芯片形成于同一襯底上；因此，
可去除安裝步驟。本申請基于2006年10月4日提交到日本專利局的日本專利申請第2006-273394號，其整個內(nèi)容通過引用結(jié)合于此。
權利要求
1. 一種半導體器件，包括包括在具有絕緣表面的襯底上的多個薄膜晶體管和多個存儲元件的驅(qū)動器電路，其中所述存儲器元件包括與硅反應以形成硅化物的第一電極，所述第一電極上的硅膜以及所述硅膜上的第二電極，所述第二電極與硅反應以形成硅化物，其中所述薄膜晶體管的柵電極與所述存儲元件的所述第一和第二電極之一由相同材料形成；以及其中所述薄膜晶體管的源電極和漏電極中的至少一個與所述存儲元件的所述第一和第二電極中的另一個由相同材料形成。
2. 如權利要求1所述的半導體器件，其特征在于，所述第一電極含有選 自包括鈦、鎢、鎳、鉻、鉬、鉭、鈷、鋯、釩、鈀、鉿、鉑和鐵的組中的元素。
3. 如權利要求1所述的半導體器件，其特征在于，所述第二電極含有選 自包括鈦、鎢、鎳、鉻、鉬、鉭、鈷、鋯、釩、鈀、鉿、鉑和鐵的組中的元素。
4. 如權利要求1所述的半導體器件，其特征在于，所述具有絕緣表面的 襯底是玻璃襯底、塑料膜和紙中的任一個。
5. 如權利要求1所述的半導體器件，其特征在于，所述硅膜是非晶硅膜、微晶硅膜或多晶硅膜。
6. 如權利要求1所述的半導體器件，其特征在于，鍺被添加到硅膜中。
7. 如權利要求1所述的半導體器件，其特征在于，所述第一電極和所述 第二電極由不同材料形成。
8. —種半導體器件，包括包括在具有絕緣表面的襯底上的多個薄膜晶體管、多個存儲元件和天線的 驅(qū)動器電路，其中所述存儲器元件包括與硅反應以形成硅化物的第一電極，所述第一電 極上的硅膜以及所述硅膜上的第二電極，所述第二電極與硅反應以形成硅化 物，其中所述薄膜晶體管的柵電極與所述存儲元件的所述第一和第二電極之 一由相同材料形成，其中連接電極被設置在所述天線之下，且所述天線電連接到所述連接電極，其中所述連接電極電連接到所述薄膜晶體管，以及其中所述連接電極與所述薄膜晶體管的源電極和漏電極中及所述存儲元 件的所述第一和第二電極中的另一個由相同材料形成。
9. 如權利要求8所述的半導體器件，其特征在于，所述第一電極含有選 自包括鈦、鉤、鎳、鉻、鉬、鉭、鈷、鋯、釩、鈀、鉿、鉑和鐵的組中的元素。
10. 如權利要求8所述的半導體器件，其特征在于，所述第二電極含有選 自包括鈦、鎢、鎳、鉻、鉬、鉭、鈷、鋯、釩、鈀、鉿、鉑和鐵的組中的元素。
11. 如權利要求8所述的半導體器件，其特征在于，所述具有絕緣表面的襯底是玻璃襯底、塑料膜和紙中的任一個。
12. 如權利要求8所述的半導體器件，其特征在于，所述硅膜是非晶硅膜、 微晶硅膜或多晶硅膜。
13. 如權利要求8所述的半導體器件，其特征在于，將鍺添加到硅膜。
14. 如權利要求8所述的半導體器件，其特征在于，所述第一電極和所述 第二電極由不同材料形成。
15. —種包括存儲元件的半導體器件，所述半導體器件包括 形成于襯底上的薄膜晶體管，所述薄膜晶體管包括 形成于所述襯底上的半導體島；形成于所述襯底上的絕緣膜，一部分所述絕緣膜在所述半導體島上形成柵 絕緣層；以及形成于所述半導體島上的柵電極，且所述柵絕緣層置于其間； 形成于所述襯底上的第一電極；形成于所述襯底上且至少覆蓋薄膜晶體管和第一電極的層間絕緣膜，其中 所述層間絕緣膜包括所述薄膜晶體管的源區(qū)和漏區(qū)之一上的第一開口和所述 第一電極上的第二開口；至少形成于所述第一 電極上的第二開口中的半導體層；形成于所述層間絕緣膜上且通過所述第一開口電連接到所述薄膜晶體管 的源區(qū)和漏區(qū)之一的第二電極；以及形成于所述層間絕緣膜上的第三電極，其中所述第三電極還在所述第二開 口中形成，使得所述半導體層置于所述第一電極和第三電極之間。其中所述存儲器元件包括第一電極、第三電極和置于其間的半導體層，其中所述第三電極包括與所述第二電極相同的材料，以及其中所述第一電極包括與所述柵電極相同的材料。
16.如權利要求15所述的半導體器件，其特征在于，選自包括鈦、鎢、鎳、鉻、鉬、鉭、鈷、鋯、釩、鈀、鉿-素。
17.如權利要求15所述的半導體器件，其特征在于， 選自包括鈦、鎢、鎳、鉻、鉬、鉭、鈷、鋯、釩、鈀、鉿-所述第一電極含有 鉑和鐵的組中的元所述第三電極含有 鉑和鐵的組中的元
18. 如權利要求15所述的半導體器件，其特征在于，所述半導體層是硅膜，以及 其中所述硅膜是非晶硅膜、微晶硅膜或多晶硅膜。
19. 如權利要求15所述的半導體器件，其特征在于， 所述半導體層是硅膜，以及 其中鍺被添加到所述硅膜。
20. 如權利要求15所述的半導體器件，其特征在于，所述第一電極和所 述第二電極由不同材料形成。
21. 如權利要求15所述的半導體器件，其特征在于，所述柵電極和所述 第一電極通過圖案化同一導電層來形成。
22. 如權利要求15所述的半導體器件，其特征在于，所述第二電極和所 述第三電極通過圖案化同一導電層來形成。
23. 如權利要求15所述的半導體器件，其特征在于，還包括-形成于所述層間絕緣膜上的第四電極；以及 電連接到所述第四電極的天線。
24. 如權利要求15所述的半導體器件，其特征在于，還包括含有多個薄膜晶體管的驅(qū)動器電路。
25. 如權利要求15所述的半導體器件，其特征在于， 所述半導體層是硅膜，其中所述第一電極與所述硅膜反應以形成硅化物，以及 其中所述第三電極與所述硅膜反應以形成硅化物。
26. —種半導體器件的制造方法，所述半導體器件包括在同一襯底上含有多個薄膜晶體管和多個存儲器元件的驅(qū)動器電路，所述方法包括以下步驟 在具有絕緣表面的襯底上形成第一半導體層； 在所述第一半導體層上形成第一絕緣膜；在所述第一絕緣膜上形成與所述第一半導體層重疊的第一電極，并在所述 第一絕緣膜上形成第二電極；形成覆蓋所述第一電極和所述第二電極的第二絕緣膜； 蝕刻所述第二絕緣膜以形成達到所述第二電極的第一開口 ； 形成覆蓋所述第一開口的第二半導體層；蝕刻所述第二絕緣膜以形成達到所述第一半導體層的第二開口；以及 在所述第二絕緣膜上形成與所述第一開口重疊的第三電極以及與所述第 二開口重疊的第四電極。
27. 如權利要求26所述的半導體器件的制造方法，其特征在于，第五電 極與所述第一電極和所述第二電極的每一個通過同一步驟形成于所述第一絕 緣膜上，且電連接到所述第五電極的天線形成于所述第五電極上。
28. 如權利要求26所述的半導體器件的制造方法，其特征在于，所述存 儲器元件包括第二電極、第二半導體層和第三電極。
29. 如權利要求26所述的半導體器件的制造方法，其特征在于，所述薄 膜晶體管包括第一半導體層、第一電極和第四電極。
30. 如權利要求26所述的半導體器件的制造方法，其特征在于，所述第 一電極是所述薄膜晶體管的柵電極，所述第一絕緣膜是柵絕緣膜，且所述第四 電極是源電極或漏電極。
31. 如權利要求26所述的半導體器件的制造方法，其特征在于，所述第 一半導體層是多晶硅膜。
32. 如權利要求26所述的半導體器件的制造方法，其特征在于，所述第二半導體層是非晶硅膜、微晶硅膜或多晶硅膜。
33. 如權利要求26所述的半導體器件的制造方法，其特征在于，所述具 有絕緣表面的襯底是玻璃襯底、塑料膜和紙中的任一個。
全文摘要
目的是提供一種安裝有存儲器的半導體器件，該存儲器可在由無線信號生成的電流值和電壓值的范圍內(nèi)被驅(qū)動。另一個目的是提供一寫多讀存儲器，可在制造半導體器件之后的任意時間將數(shù)據(jù)寫入該存儲器。天線、反熔絲型ROM和驅(qū)動器電路形成于絕緣襯底上。在反熔絲型ROM中包括的一對電極中，該對電極中的另一個與驅(qū)動器電路中所包括的晶體管的源電極和漏電極也通過同一步驟和相同的材料形成。
文檔編號H01L29/786GK101523611SQ20078003748
公開日2009年9月2日 申請日期2007年9月26日 優(yōu)先權日2006年10月4日
發(fā)明者德永肇 申請人:株式會社半導體能源研究所