專利名稱：用于數(shù)據(jù)存儲(chǔ)電路的非對(duì)稱性晶體管的制作方法
技術(shù)領(lǐng)域：
圖5示出了根據(jù)本發(fā)明的實(shí)施方案的半導(dǎo)體器件中具有 RPO (電阻保護(hù)氧化物)層的部分的橫截面；圖8示出了根據(jù)本發(fā)明的實(shí)施方案的半導(dǎo)體器件中具有 深漏區(qū)的部分的橫截面；圖ll示出了根據(jù)本發(fā)明的實(shí)施方案的具有第二掩模的圖 10的半導(dǎo)體器件；

圖13示出了根據(jù)本發(fā)明的實(shí)施方案的半導(dǎo)體器件中具有 接觸開(kāi)口的部分的橫截面；圖16示出了根據(jù)本發(fā)明的實(shí)施方案的在使保護(hù)層圖案化 之后的圖15的半導(dǎo)體器件；圖17示出了根據(jù)本發(fā)明的實(shí)施方案的形成第一硅化物區(qū) 之后的圖16的半導(dǎo)體器件；圖21示出了根據(jù)本發(fā)明不同的實(shí)施方案的形成第二硅化 物區(qū)之后的圖17的半導(dǎo)體器件；在一個(gè)實(shí)施方案中，柵電極50可以含有硅(例如，多晶 硅)或者含有金屬(例如，碳化鉭、氮化硅鉭、氮化鉭、氮化鈦、摻 合另一種金屬的碳化鉭、鉬、氮化鉬等，或者以上的組合)。在進(jìn)一 步的解釋后應(yīng)當(dāng)理解，如果柵電極50含有硅，那么將在柵電極50上 形成自對(duì)準(zhǔn)硅化物(salicide)。但是，如果柵電極50不含有硅，則 不會(huì)在柵電極50上形成自對(duì)準(zhǔn)硅化物。因此，在所顯示的自對(duì)準(zhǔn)硅 化物被形成于柵電極50上的實(shí)施方案中，在所示出的實(shí)施方案中， 柵電極50含有硅。但是，柵電極50不需要含有硅。在這些沒(méi)有示出 的實(shí)施方案中，自對(duì)準(zhǔn)硅化物沒(méi)有形成于柵電極50之上，除非含有 硅的層被形成于柵電極50之上。柵電極50能夠通過(guò)在某時(shí)刻繼之以 圖案化工藝的任何適合的方法來(lái)形成，例如CVD、 ALD、 PVD、濺 射等，或者以上的組合。在使間隔材料層54圖案化之后，掩模56使用常規(guī)的工 藝(例如，灰化工藝)來(lái)除去。其次，襯底34被暴露的區(qū)域被摻雜 以形成深PMOS漏極58、深NMOS源極60，以及深NMOS漏極62， 如圖4所示。在一個(gè)實(shí)施方案中，深PMOS漏極58通過(guò)離子注入工 藝來(lái)形成，該離子注入工藝使用劑量約為5xl0"cm^的摻雜物，例如硼。在一個(gè)實(shí)施方案中，深NMOS源極60和深NMOS漏極62通過(guò) 離子注入工藝來(lái)形成，該離子注入工藝使用劑量約為5xl0"cm^的摻 雜物，例如砷。如本領(lǐng)域技術(shù)人員所意識(shí)到的，沒(méi)有說(shuō)明的另外的圖 案化步驟可能是需要的。在形成深源極和漏極之后，硅化物區(qū)51被 形成于互補(bǔ)晶體管32被暴露且含有硅的部分上。因此，使用任何已 知的硅化工藝將硅化物區(qū)51形成于柵電極50、深PMOS漏極58、深 NMOS源極60、柵電極52，以及深NMOS漏極62的任何暴露部分
(如果這些區(qū)域含有硅)上，這同樣示出于圖4中。例如，硅化物區(qū) 51可以是鈥、鈷、鎳、鉑、鉺、鐿等或者以上的合金的硅化物。在形成NMOS擴(kuò)展42和44之后，掩模53被除去(例 如，通過(guò)灰化工藝)，并且，可以是光刻膠的掩模55被形成于除了 PMOS晶體管22源區(qū)以外的互補(bǔ)晶體管32的所有部分(以及可能柵 電極50的至少一些部分)上，如圖ll所示。在注入p-型摻雜物以形 成PMOS深源極擴(kuò)展39時(shí)，掩模55保護(hù)除了 PMOS晶體管22源區(qū)的暴露部分以外的所有區(qū)域。此外，退火可以在工藝中在注入之后或
者稍后立即進(jìn)行，例如在PMOS漏極擴(kuò)展被形成之后。另外，掩模 55可以終止于柵電極50上的任何位置。如其他實(shí)施方案中所討論的， 柵電極50被掩模55覆蓋多少不重要。如圖16中所示出的，在圖案化工藝(例如，刻蝕工藝) 期間，掩模88被用來(lái)使PMOS保護(hù)層86圖案化使得PMOS保護(hù)層 86除了在PMOS晶體管22漏區(qū)、隔件59以及可能柵電極50的至少 一部分上的部分以外的所有部分被除去。如在其他實(shí)施方案中以及以 上所詳細(xì)討論的，柵電極50被PMOS保護(hù)層86覆蓋多少可以變化。 在使PMOS保護(hù)層86圖案化之后，掩模88被除去(例如，通過(guò)灰化 工藝)。如圖17所示，在使PMOS保護(hù)層86圖案化之后，硅化 物區(qū)(或區(qū)域)90被形成于互補(bǔ)晶體管32含有硅的暴露區(qū)域。相同 的硅化材料可以用來(lái)使NMOS源/漏區(qū)、NMOS柵電極、PMOS柵電 極任何暴露的部分，以及PMOS源區(qū)硅化，如實(shí)施方案中所示出的。 硅化物區(qū)90可以包含具有比NMOS源/漏區(qū)60和62更低的勢(shì)壘高度 以及比PMOS源區(qū)64更高的勢(shì)壘高度的材料。此類材料可以包括釓、 鏑、鈥、釔、鉺、鐿、鎳等，或者以上的組合的硅化物。在另一個(gè)實(shí)施方案中，源極電阻由PMOS深源極增加， 該P(yáng)MOS深源極包含具有比PMOS深漏極中的硅更高的介電常數(shù)、 傳導(dǎo)有效質(zhì)量，以及勢(shì)壘高度的材料。這能夠通過(guò)除去PMOS深源區(qū) 并且以期望的材料替換它來(lái)完成，這在圖22-26中顯示了。
0062]圖22示出了襯底34上的掩模98以及掩模98上的掩模 100，該掩模98可以是氮化硅，該掩模100可以是光刻膠。常規(guī)的工 藝被進(jìn)行以形成PMOS晶體管22以及NMOS晶體管14。(作為選 擇，在此所描述的任何方法都能夠用來(lái)代替常規(guī)的工藝以進(jìn)一步增加PMOS源區(qū)的電阻。)掩模100至少暴露了 PMOS深源區(qū)并且優(yōu)選 覆蓋了整個(gè)柵電極50。如圖23所示，掩模100被用來(lái)形成圖案掩模 98 (例如，在刻蝕工藝期間)以便使PMOS深源區(qū)暴露。在上述的說(shuō)明中，本發(fā)明已經(jīng)關(guān)于具體的實(shí)施方案進(jìn)行 了描述。但是，本領(lǐng)域技術(shù)人員會(huì)意識(shí)到，不同的修改和改變能夠在 沒(méi)有脫離本發(fā)明范圍的情況下進(jìn)行，如在下面的權(quán)利要求中所闡述 的。因此，說(shuō)明以及圖應(yīng)被看作是說(shuō)明性的而不是限制性的，以及所 有此類修改意指被包括于本發(fā)明的范圍之內(nèi)。
[0070盡管本發(fā)明已經(jīng)關(guān)于具體的導(dǎo)電類型或者電位極性進(jìn)行 了描述，本領(lǐng)域技術(shù)人員應(yīng)意識(shí)到導(dǎo)電類型以及電位極性可以反轉(zhuǎn)。
[0071效益、其他優(yōu)勢(shì)，以及問(wèn)題的解決方案已經(jīng)在上文關(guān)于 具體的實(shí)施方案進(jìn)行了描述。但是，效益、優(yōu)勢(shì)、問(wèn)題的解決方案， 以及所有可以使任意效益、優(yōu)勢(shì)或解決方案產(chǎn)生或者變得更明確的元 件不應(yīng)被看作是任意或全部請(qǐng)求保護(hù)的發(fā)明的關(guān)鍵的、必需的或本質(zhì) 的特征或者元件。如在此所使用的，詞語(yǔ)"包含"、"含有，，或者它的任 何其他變種意指包括非排他的包含，使得工藝、方法、物件，或者包 含一 系列元件的裝置不只是包括那些元件，還可以包括沒(méi)有明確列出 的或者此類工藝、方法、物件，或者裝置固有的其他元件。如在此所 ^使用的詞i吾"a"或"an"應(yīng)定義為一個(gè)或一個(gè)以上。如在此所^使用的詞 語(yǔ)"多個(gè)"應(yīng)定義為兩個(gè)或兩個(gè)以上。如在此所使用的詞語(yǔ)"另一個(gè)"應(yīng) 定義為至少第二個(gè)或更多。如在此所使用的詞語(yǔ)"耦連的"應(yīng)定義為相 連的，盡管不必要直接地，并且不必要機(jī)械地。
0072而且，在描述和權(quán)利要求中的詞語(yǔ)"前面的"、"后面的"、
"頂上的"、"底下的"、"在......上"、"在......下"等，如果有的話，被
用于描述的目的而不一定用于描述永久的相對(duì)位置。應(yīng)當(dāng)理解，這樣 使用的詞語(yǔ)在適當(dāng)?shù)那闆r下是可互換的使得，例如，在此所描述的本 發(fā)明的實(shí)施方案能夠工作于與在此說(shuō)明的或者另外描述的那些取向 不同的取向下。
20
權(quán)利要求
1. 一種晶體管，包括包含具有源極電阻且沒(méi)有被自對(duì)準(zhǔn)硅化的源極注入的源區(qū)；鄰接于源區(qū)用于控制晶體管的電傳導(dǎo)的控制電極區(qū)；以及鄰接于控制電極區(qū)并且與源區(qū)相對(duì)的漏區(qū)，漏區(qū)包含被自對(duì)準(zhǔn)硅化且具有漏極電阻的漏極注入，由于源區(qū)具有與漏區(qū)不同的物理特性，源極電阻大于漏極電阻。
2. 根據(jù)權(quán)利要求l的晶體管，其中源區(qū)和漏區(qū)是具有基本相同 的劑量和能量的注入?yún)^(qū)。
3. 根據(jù)權(quán)利要求l的晶體管，其中源區(qū)和漏區(qū)是具有不同劑量 和不同能量這兩種情況中的至少一種或者兩種的注入?yún)^(qū)。
4. 根據(jù)權(quán)利要求3的晶體管，其中源區(qū)具有深度大于漏區(qū)的擴(kuò) 展注入?yún)^(qū)的擴(kuò)展注入?yún)^(qū)。
5. 根據(jù)權(quán)利要求l的晶體管，其中不同的物理特性包括具有源 區(qū)接觸和漏區(qū)接觸，源區(qū)接觸在接觸面積方面小于漏區(qū)接觸。
6. 根據(jù)權(quán)利要求l的晶體管，其中不同的物理特性包括源區(qū)被 布置為使其比漏區(qū)橫向地離控制電極區(qū)更遠(yuǎn)。
7. —種存儲(chǔ)電路，包括 存儲(chǔ)節(jié)點(diǎn)；耦連在存儲(chǔ)節(jié)點(diǎn)和第 一 電源端子之間的負(fù)載晶體管，該負(fù)載晶體 管具有大于存儲(chǔ)節(jié)點(diǎn)端電阻的源端電阻；以及與負(fù)載晶體管串聯(lián)耦連的鎖存晶體管，該鎖存晶體管被耦連到第二電源端子。
8. 根據(jù)權(quán)利要求7的存儲(chǔ)電路，其中負(fù)載晶體管還包括 具有第一摻雜濃度的第一供電電極區(qū)；控制電極區(qū)；以及具有第二摻雜濃度的第二供電電極區(qū)，該第二摻雜濃度與第一摻 雜濃度不同以使源端電阻大于存儲(chǔ)節(jié)點(diǎn)端電阻。
9. 根據(jù)權(quán)利要求8的存儲(chǔ)電路，其中第一供電電極區(qū)沒(méi)有被自 對(duì)準(zhǔn)硅化而第二供電電極區(qū)被自對(duì)準(zhǔn)硅化。
10. 根據(jù)權(quán)利要求7的存儲(chǔ)電路，其中負(fù)載晶體管還包括 具有源端電阻且沒(méi)有被自對(duì)準(zhǔn)硅化的第 一供電電極區(qū)； 控制電極區(qū)；以及具有存儲(chǔ)節(jié)點(diǎn)端電阻且被自對(duì)準(zhǔn)硅化的第二供電電極區(qū)。
11. 一種形成晶體管的方法，包括 提供襯底；在襯底中形成源電極；在襯底中且橫向相對(duì)源電極而形成漏電極；形成位于襯底上且橫向地在源電極和漏電極之間的控制電極以 在源電極和漏電極之間形成溝道；以及修改源電極和漏電極中的至少一個(gè)的物理特性以將源電極的電 阻提高到大于漏電極的電阻。
12. 根據(jù)權(quán)利要求ll的方法，還包括通過(guò)在阻止源電極自對(duì)準(zhǔn)硅化的同時(shí)使漏電極自對(duì)準(zhǔn)硅化來(lái)修 改源電極和漏電極中的至少一個(gè)的物理特性。
13. 根據(jù)權(quán)利要求12的方法，還包括通過(guò)使注入?yún)^(qū)具有基本相同的劑量和能量來(lái)實(shí)現(xiàn)源電極和漏電極。
14. 根據(jù)權(quán)利要求ll的方法，還包括通過(guò)以預(yù)定的注入摻雜漏電極同時(shí)阻止對(duì)源電極的所述注入來(lái) 修改源電極和漏電極中的至少一個(gè)的物理特性。
15. 根據(jù)權(quán)利要求ll的方法，還包括通過(guò)以預(yù)定的注入摻雜和自對(duì)準(zhǔn)珪4匕漏電極同時(shí)阻止對(duì)源電極 的所述注入及自對(duì)準(zhǔn)硅化來(lái)修改源電極和漏電極中的至少一個(gè)的物 理特性。
16. 根據(jù)權(quán)利要求ll的方法，還包括通過(guò)形成具有比漏電極的漏電極接觸小的體積和表面接觸面積 的源電極的源電極接觸來(lái)修改源電極和漏電極中的至少一個(gè)的物理 特性。
17. 根據(jù)權(quán)利要求ll的方法，還包括通過(guò)布置源電極使在橫向方向上比漏電極離控制電極更遠(yuǎn)以及 控制電極被橫向分開(kāi)來(lái)修改源電極和漏電極中的至少一個(gè)的物理特 性。
18. 根據(jù)權(quán)利要求ll的方法，還包括將存儲(chǔ)節(jié)點(diǎn)耦連到晶體管的漏電極以將該晶體管用作負(fù)載晶體管；將第一電源端子耦連到該晶體管；將鎖存晶體管與該晶體管串聯(lián)耦連，該鎖存晶體管被耦連到第二 電源端子；以及將選擇晶體管耦連到存儲(chǔ)節(jié)點(diǎn)以將存儲(chǔ)節(jié)點(diǎn)耦連到響應(yīng)于控制 信號(hào)的位線。
19. 根據(jù)權(quán)利要求ll的方法，還包括 以第一自對(duì)準(zhǔn)硅化材料對(duì)源電極進(jìn)行自對(duì)準(zhǔn)硅化；以及 以與第一自對(duì)準(zhǔn)硅化材料不同的第二自對(duì)準(zhǔn)硅化材料對(duì)漏電極進(jìn)行自對(duì)準(zhǔn)硅化。
20. 根據(jù)權(quán)利要求ll的方法，還包括通過(guò)離子注入來(lái)形成源電極和漏電極以形成源極注入?yún)^(qū)和漏極 注入?yún)^(qū)；除去源極注入?yún)^(qū)的至少一部分； 用原位摻雜的半導(dǎo)體材料來(lái)替換源極注入?yún)^(qū)；以及 使原位摻雜的半導(dǎo)體材料自對(duì)準(zhǔn)硅化以形成源電極。
21. 根據(jù)權(quán)利要求20的方法，還包括將磷化鋁、磷化鎵以及硫化鋅中的至少 一種用作原位摻雜的半導(dǎo) 體材料。
全文摘要
公開(kāi)一種具有電阻比其漏極更高的源極的晶體管(22)，該晶體管在靜態(tài)隨機(jī)存取存儲(chǔ)器電路(10)中作為負(fù)載晶體管(20)是最優(yōu)的。該晶體管具有源區(qū)，該源區(qū)帶有具有源極電阻(24)的源極注入(38)。柵電極(50)鄰接于源區(qū)以控制晶體管的電傳導(dǎo)。漏區(qū)鄰接于柵電極區(qū)且與源區(qū)相對(duì)。漏區(qū)具有能夠被硅化且具有漏極電阻的源極注入(40、58)。源極電阻大于漏極電阻，因?yàn)樵磪^(qū)具有與漏區(qū)不同的物理特性。該不同的物理特性能夠產(chǎn)生，通過(guò)只使漏區(qū)或源區(qū)中的一個(gè)硅化，在注入源/漏區(qū)時(shí)使用不同的摻雜濃度以及/或者能量，使源區(qū)和漏區(qū)具有不同的尺寸，將源區(qū)布置得比漏區(qū)離柵電極區(qū)更遠(yuǎn)，給源區(qū)和漏區(qū)使用不同的摻雜物，或者除去源極注入?yún)^(qū)的一部分并且替換以原位摻雜的半導(dǎo)體材料，例如磷化鋁、磷化鎵及硫化鋅。
文檔編號(hào)H01L21/8244GK101490836SQ200780026669
公開(kāi)日2009年7月22日 申請(qǐng)日期2007年5月3日 優(yōu)先權(quán)日2006年7月28日
發(fā)明者B·A·溫斯蒂亞德, J·D·伯納特, T·R·懷特 申請(qǐng)人:飛思卡爾半導(dǎo)體公司