專利名稱：半導(dǎo)體封裝基板及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體封裝基板及其制作方法，尤指一種適用于 同時在打線區(qū)域與凸塊區(qū)域形成一鎳/鈀/金層的半導(dǎo)體封裝基板及其 制作方法。
背景技術(shù)：
由于電子產(chǎn)品日趨輕薄短小且多功能化等需求，同時帶動集成電 路芯片封裝技術(shù)的發(fā)展，進而促使芯片封裝朝向多腳化、薄型化。
為適應(yīng)輕薄短小的趨勢以及追求封裝的高密度化，目前球狀陣列
封裝(Ball Grid Array)、芯片尺寸型封裝(Chip Scale Package)、及覆晶 (FlipChip)技術(shù)已成為封裝主流技術(shù)。因此，對于小面積、1/0(輸入/輸 出)接腳提高、布線致密化、低噪聲、產(chǎn)品可靠性、甚至制作成本等需 求，已成為封裝基板制作的重要課題。
封裝基板的制作過程一般需于基板表面形成致密的電路圖案，以 作為傳輸電子訊號或電源之用。目前業(yè)界普遍使用銅質(zhì)導(dǎo)線作為龜路
布線，故電路布線的i/o接點處需鍍有鎳/金層，其除了可防止銅導(dǎo)線氧
化之外，以維持I/0接點處的電性品質(zhì)，亦可提升封裝基板與芯片之間 進行打金線時的穩(wěn)固性。
傳統(tǒng)封裝基板制程是先于已形成線路圖案的基板上覆蓋有一防焊 材料后在打線區(qū)域與凸塊區(qū)域分開的制程中制造與芯片連接的接點。
在一般傳統(tǒng)的制程中，請參考圖1，其為傳統(tǒng)制造半導(dǎo)體封裝基板 的方法的剖視圖。如圖1A所示，提供一表面具有多個電性連接墊
4
lla，llb,llc的電路板10，以及一圖案化防焊層12(solder mask)以保護 電路板IO。此電路板IO具有一打線區(qū)域10a以及一凸塊區(qū)域10b。接 著，如圖1B所示，首先先在打線區(qū)域10a中，于電性連接墊lla表面 形成一鎳/金層13(先形成鎳，再形成金)。最后，再如圖1C所示，于凸 塊區(qū)域10b內(nèi)的電性連接墊llb表面先形成一保護層14，例如可為錫 或鎳/金的金屬，再經(jīng)由模板印刷的方式，最后形成一焊料凸塊15,而 得到現(xiàn)有的半導(dǎo)體封裝基板。
在現(xiàn)有的制程中，電性連接墊凸塊區(qū)域內(nèi)若形成的金太厚，則會 有離子遷移(migratioti)的現(xiàn)象至焊料凸塊，造成表面接合不佳。然而， 在打線區(qū)域內(nèi)若金過薄，則其金屬線接合能力會降低，鎳則會有少部 分金屬遷移至金，會造成打線接合的結(jié)合度有問題。又在現(xiàn)有制程中， 形成錫層，仍會有離子遷移的問題，會造成表面結(jié)合力不佳，使得制 作成本的浪費，同時也浪費制造的時間。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的在于克服現(xiàn)有技術(shù)的不足與缺陷，提出 一種半導(dǎo)體封裝基板及其制作方法，適用于同時在打線區(qū)域與凸塊區(qū)
域形成一鎳/鈀/金層，不但在打線區(qū)域內(nèi)可維持與打線的結(jié)合度以及凸 塊區(qū)域內(nèi)可維持與焊料凸塊的結(jié)合度，而且可以減少制作的成本以及 時間的浪費。進而可以維持I/O接點處的電性品質(zhì)。
為達上述目的，本發(fā)明提供一種半導(dǎo)體封裝基板，此半導(dǎo)體封裝
基板包括 一電路板、 一圖案化防焊層、 一金屬凸塊以及一鎳/鈀/金層 (先上鎳再上鈀，最后再形成金層)。電路板兩側(cè)表面具有多個電性連接 墊，且一側(cè)表面的部分電性連接墊作為打線墊以及凸塊墊。圖案化防 焊層顯露出凸塊墊及顯露出打線墊與打線墊周圍的電路板表面。金屬 凸塊配置對應(yīng)于凸塊墊表面。鎳/鈀/金層則配置于金屬凸塊表面以及打 線墊表面。
在此，打線墊所在的區(qū)域可形成一打線區(qū)域，而凸塊墊所在的區(qū) 域則可作為一凸塊區(qū)域。
上述本發(fā)明的半導(dǎo)體封裝基板中，電路板另一側(cè)表面還包括具有 此圖案化防焊層并顯露出部分的電性連接墊，且此所顯露出部分的電 性連接墊表面亦形成有鎳/鈀/金層。
本發(fā)明的半導(dǎo)體封裝基板中，還包括形成一半導(dǎo)體封裝模塊，且 具有至少二芯片。其中，至少一芯片經(jīng)由一金屬線而與該打線墊電性 連接，且至少另一芯片經(jīng)由焊料凸塊而與該凸塊墊電性連接。
依據(jù)上述本發(fā)明的半導(dǎo)體封裝基板，例如可由下述但不限于此的 步驟制作。
本發(fā)明為了同時具有凸塊區(qū)域以及打線區(qū)域的接點，因此，提供 了一種半導(dǎo)體封裝基板的制作方法，其步驟包括首先，提供一電路 板，于其表面上具有多個電性連接墊；然后，于此電路板表面形成一 圖案化防焊層，且電路板的其中一表面具有多個第一開口及多個第二 開口，而多個第一開口可顯露出電性連接墊及部分電路板外表面，以 作為一打線區(qū)域，第二開口則可以顯露出電性連接墊，以作為一凸塊 區(qū)域，在電路板的另一表面則形成多個第三開口，以顯露出電性連接
墊；接著，于具有防焊層的電路板表面上形成一導(dǎo)電層(seed layer);再 于具有此導(dǎo)電層的電路板表面形成一圖案化阻層，且此阻層具有多個
第四開口，所述的第四開口對應(yīng)于第二開口；再者，于第四開口內(nèi)分 別形成一金屬凸塊；然后，再移除阻層及覆蓋于防焊層與電路板表面 的導(dǎo)電層；最后，于金屬凸塊及電性連接墊表面形成一鎳/鈀/金層。
除了完成上述本發(fā)明的半導(dǎo)體封裝基板的制作方法后，還可包括 形成一半導(dǎo)體封裝模塊，且具有至少二芯片，在本發(fā)明的半導(dǎo)體封裝 基板中的打線區(qū)域可經(jīng)由一金屬線而與至少一芯片電性連接。凸塊區(qū)
域中則可經(jīng)由一悍料凸塊與至少另一芯片電性連接。
上述本發(fā)明的半導(dǎo)體封裝基板及其制作方法中，其中使用鈀的主 要原因在于，當(dāng)單純使用鎳/金時，因為鎳并非完全純鎳，而會具有少 數(shù)的雜質(zhì)金屬，此少數(shù)的雜質(zhì)金屬會造成離子遷移的現(xiàn)象。因此，使 用鈀可以阻絕雜質(zhì)金屬所產(chǎn)生的離子遷移現(xiàn)象，可同時在凸塊區(qū)域的 金屬凸塊以及打線區(qū)域的電性連接墊上形成此鎳/鈀/金層，以直接作為 后續(xù)制程的連接步驟。即凸塊區(qū)域可以再進行形成焊料凸塊，打線區(qū) 域則可以直接經(jīng)由金屬線與芯片連接。且形成此鎳/鈀/金層的方式較佳 地可以為濺鍍、蒸鍍、無電電鍍及化學(xué)沉積之一。因此，鎳/鈀/金層除 了有助于打線區(qū)域的電性連接墊與金屬線間以及凸塊區(qū)域的焊料凸塊 間的電性連接，亦可降低外界環(huán)境造成電性連接墊氧化的問題，以提 高金屬凸塊、焊料凸塊、或打線等植設(shè)于電性連接墊的導(dǎo)電元件的電 性品質(zhì)。
上述本發(fā)明的半導(dǎo)體封裝基板及其制作方法中，此電路板不限為 何種電路板，其可以為一單層或多層電路板。而前述所提及的電性連 接墊提供的材料則可以為銅、鎳、鉻、鈦、銅/鉻合金或錫/鉛合金。且 在此所述的電性連接墊，較佳可為打線式半導(dǎo)體封裝基板與芯片電性
耦合用的打線墊(wire bonding pad,又可稱為Finger)、封裝基板與電路板 電性耦合用的接觸墊(contactpad或Land)、凸塊墊、或其組合。
上述本發(fā)明的半導(dǎo)體封裝基板及其制作方法中，此防焊層主要使 用基板表面的絕緣層，亦可以保護電性連接墊，也可以防止零件被焊 到不正確的地方。較佳地，防焊層可以使用的材料為綠漆或黑漆。當(dāng) 圖案化此防焊層時，則可以用微影技術(shù)，即以曝光以及顯影的方式使 防焊層圖案化，而形成本發(fā)明的第一開口、第二開口以及第三開口。
在本發(fā)明的半導(dǎo)體封裝基板及其制作方法中，導(dǎo)電層可由金屬、 合金或堆疊數(shù)層的金屬所組成，較佳地選自由銅、錫、鎳、鉻、鈦、
銅-鉻合金以及錫-鉛合金所組成的群組之一，更佳地可以使用銅，而導(dǎo) 電層主要的目的是作為在進行形成后續(xù)制程時所需要的電流傳導(dǎo)路 徑。另外，形成此導(dǎo)電層時，此導(dǎo)電層可以形成的方式有以濺鍍、蒸 鍍、無電電鍍及化學(xué)沉積之一。較佳地可以使用無電電鍍的方式形成 導(dǎo)電層。
再者，本發(fā)明中所使用的阻層可為現(xiàn)有微影制程所適用的阻層材
料，較佳可為一感光材料，且此感光材料可為至少一選自由干膜(dry film)、及液態(tài)光阻所組成群組的材料。本發(fā)明中阻層的形成無限制， 較佳可利用印刷、旋轉(zhuǎn)涂布、貼合等前述方式為之。另外，圖案化阻 層時，可以利用曝光以及顯影的技術(shù)，以圖案化阻層，其中，當(dāng)在進 行曝光時使用的光源則可以為以紫外光照射，而顯影時則可以以一般 使用于半導(dǎo)體制程的顯影劑，而形成本發(fā)明的第四開口。
本發(fā)明中的半導(dǎo)體封裝基板及其制作方法中，使用金屬凸塊的目 的在于可以將電性連接墊的厚度增厚，可以減少使用不同材料的成本 浪費。此金屬凸塊可以使用的材料為銅、鎳、鉻、鈦、銅/鉻合金或錫/ 鉛合金。較佳地，金屬凸塊可以使用銅。再者，形成此金屬凸塊的方 式可以使用電鍍方式。
因此，本發(fā)明解決了現(xiàn)有制程中，必須將打線區(qū)域以及凸塊區(qū)域 的表面分開處理。在打線區(qū)域內(nèi)以及凸塊區(qū)域內(nèi)同時形成一鎳/鈀/金 層，不但在打線區(qū)域內(nèi)可維持與打線的結(jié)合度以及凸塊區(qū)域內(nèi)可維持 與焊料凸塊的結(jié)合度，而且可以減少制作的成本以及時間的浪費。進
而可以維持I/0接點處的電性品質(zhì)。


圖l為現(xiàn)有的制造半導(dǎo)體封裝基板的方法的剖視圖； 圖2A至2F為本發(fā)明一較佳實施例的制造半導(dǎo)體封裝基板的方法 的剖視圖3為本發(fā)明一較佳實施例的半導(dǎo)體封裝模塊的剖視圖。 圖中符號說明
10,20電路板10a,20a打線區(qū)域
10b,20b凸塊區(qū)域12,22a,22b 防焊層lla，llb,llc, 21a,21b,21c，21d電性連接墊13鎳/金層14保護層
15焊料凸塊23第一開口
24第二開口25第三幵口
26導(dǎo)電層27阻層
28第四開口29金屬凸塊
30鎳/鈀/金層31封裝模塊
33a，33b芯片34金屬線
35a第一樹脂部35b第二樹脂部
36打線墊37凸塊墊
32焊料凸塊
具體實施例方式
以下通過特定的具體實施例說明本發(fā)明的實施方式，本領(lǐng)域技術(shù) 人員可由本說明書所揭示的內(nèi)容輕易地了解本發(fā)明的其它優(yōu)點與功 效。本發(fā)明亦可通過其它不同的具體實施例加以施行或應(yīng)用，本說明 書中的各項細(xì)節(jié)亦可基于不同觀點與應(yīng)用，在不悖離本發(fā)明的精神下 進行各種修飾與變更。
請參考圖2A至2F，為本發(fā)明半導(dǎo)體封裝基板的制作方法的剖視 圖。然而所述的圖式均為簡化的示意圖。所述的圖標(biāo)僅顯示與本發(fā)明 有關(guān)的元件，其所顯示各元件非為實際實施時的態(tài)樣，其實際實施時 的元件數(shù)目、形狀等比例為一選擇性的設(shè)計，且其元件布局型態(tài)可能 更復(fù)雜。
首先，如圖2A所示，提供一單層或多層的電路板20，例如本實施
例為單層電路板20，于此電路板20的表面具有多個電性連接墊 21a，21b,21c，21d。所述的電性連接墊21a，21b,21c,21d例如可以為打線墊、 凸塊墊、或接觸墊等等，而其材料較佳可以為銅。
接著，如圖2B所示，于此電路板20的上、下兩表面經(jīng)由光線照射， 例如紫外光曝光以及經(jīng)由顯影劑顯影以形成一圖案化防焊層22a，22b， 而此防焊層22a，22b可以使用的材料為綠漆以保護電性連接墊 21a,21b,21c,21d。同時，電路板20的上表面的防焊層22a中具有多個第 一開口23及多個第二開口24。在第一開口23內(nèi)顯露出電性連接墊21a及 部分的電路板20，以作為一打線區(qū)域20a。此打線區(qū)域20a內(nèi)的電性連接 墊21a可作為一打線墊36。在第二開口24內(nèi)顯露出電性連接墊21b，以作 為一凸塊區(qū)域20b。此凸塊區(qū)域內(nèi)20b的電性連接墊21b可作為一凸塊墊 37。在此電路板20的下表面的防焊層22b中則形成多個第三開口25，在 所述的第三開口25內(nèi)亦顯露出電性連接墊21d。其后仍復(fù)需進行除渣滓 (De-scum)作業(yè)以移除因顯影所殘留于第一開口23、第二開口24以及第 三開口25等內(nèi)的渣滓。
然后，如圖2C所示，于具有所述的防焊層22a,22b的電路板20的上 下兩表面分別可形成一導(dǎo)電層26。此導(dǎo)電層26則使用無電電鍍的方式 將一銅金屬形成，以作為后述制程中所需要的電流傳導(dǎo)路徑。
再者，于具有此導(dǎo)電層26的電路板20的上表面經(jīng)由一使用一紫外 光進行曝光以及經(jīng)由一顯影劑進行顯影的方式形成一圖案化阻層27， 且此阻層27具有多個第四開口28，而所述的第四開口28對應(yīng)于第二開 口24，其中可以使用一壓合的方式將一干膜作為阻層27以形成于此電 路板20的表面上。在前述步驟之后仍復(fù)需進行除渣滓作業(yè)以移除因顯 影所殘留于第四開口28內(nèi)的渣滓。
接著，如圖2D所示，于第四開口28內(nèi)分別經(jīng)由電鍍形成一金屬凸塊29，此金屬凸塊29的材料則為銅金屬。而形成此金屬凸塊29可以避 免后續(xù)制程中，會影響前述電性連接墊21b的表面結(jié)構(gòu)，而使得結(jié)合力 不佳的情形出現(xiàn)。
然后，如圖2E所示，移除阻層27及覆蓋于防焊層22a,22b與電路板 20表面的導(dǎo)電層26。亦即，保留在電性連接墊21a，21d表面上的導(dǎo)電層 26。
最后，如圖2F所示，于金屬凸塊29及各電性連接墊21a，21d的表面 均以無電電鍍的方式形成一鎳/鈀/金層30，其中，此鎳/鈀/金層30先形 成鎳，再形成鈀，最后才形成金。從而完成本發(fā)明的半導(dǎo)體封裝基板 的制作方法。
因此，請參考圖2F，本實施例的半導(dǎo)體封裝基板至少包括 一電 路板20、 一圖案化的防焊層22a、 一金屬凸塊29以及一鎳/鈀/金層30。 電路板20兩側(cè)表面具有多個電性連接墊21a,21b，21c,21d，且一側(cè)表面的 部分電性連接墊21a，21b作為打線墊36以及凸塊墊37。圖案化的防焊層 22a顯露出凸塊墊37及顯露出打線墊36與打線墊36周圍的電路板20表 面。金屬凸塊29配置對應(yīng)于凸塊墊37表面。鎳/鈀/金層30則配置于金屬 凸塊29表面以及打線墊36上表面。
在完成前述步驟后，可更完成一如圖3所示的半導(dǎo)體封裝模塊。在 此封裝模塊內(nèi)的凸塊區(qū)域中的凸塊墊37透過鎳/鈀/金層30表面經(jīng)由所 形成的一焊料凸塊32而與芯片33a結(jié)合。打線區(qū)域的打線墊36透過鎳/ 鈀/金層30表面，經(jīng)由一金屬線34(較佳為金線)與芯片33b電性連接。在 此封裝模塊31中的芯片可為一個或多個。當(dāng)其為多個芯片33a,33b的時 候，所述的芯片33a，33b則互相層疊著。最后，在焊料凸塊32所在的區(qū) 域附近注入一樹脂而形成一第一樹脂部35a，在打金屬線34的區(qū)域附近 注入另一樹脂而形成一第二樹脂部35b而完成此封裝模塊31。
綜上所述，本發(fā)明利用同一步驟使得打線區(qū)域的電性連接墊表面 與凸塊區(qū)域的金屬凸塊表面同時形成一鎳/鈀/金層?？蓽p少制程流程， 并且維持維持I/0接點處的電性品質(zhì)。在此，鎳/鈀/金層中的鈀主要可以 防止鎳中所具有的雜質(zhì)金屬所產(chǎn)生的離子遷移的現(xiàn)象而影響了后續(xù)制 程中與芯片的結(jié)合力?？刹挥每紤]到金是否會太厚而影響了凸塊區(qū)域 的結(jié)合度，也不用考慮金是否會太薄而影響了打線區(qū)域的結(jié)合度。解 決現(xiàn)有技術(shù)需要分開步驟制造以及浪費時間的問題。
上述實施例僅為了方便說明而舉例，本發(fā)明所主張的權(quán)利范圍自 應(yīng)以權(quán)利要求書所述為準(zhǔn)，而非僅限于上述實施例。
權(quán)利要求
1. 一種半導(dǎo)體封裝基板，其特征在于，包括一電路板，該電路板兩側(cè)表面具有多個電性連接墊，且一側(cè)表面的部分電性連接墊作為打線墊以及凸塊墊；一圖案化防焊層，其顯露出該凸塊墊及顯露出該打線墊與該打線墊周圍的該電路板表面；一金屬凸塊，其配置對應(yīng)于該凸塊墊表面；以及一鎳/鈀/金層，其配置于該金屬凸塊表面以及該打線墊表面。
2. 如權(quán)利要求l所述的半導(dǎo)體封裝基板，其中，該電路板另一側(cè) 表面還包括具有該圖案化防焊層并顯露出部分的電性連接墊，且該顯 露出部分的電性連接墊表面形成有鎳/鈀/金層。
3. 如權(quán)利要求l所述的半導(dǎo)體封裝基板，其中，該電路板為一單 層或多層電路板。
4. 如權(quán)利要求l所述的半導(dǎo)體封裝基板，其中，該金屬凸塊使用 的材料為銅、鎳、鉻、鈦、銅/鉻合金或錫/鉛合金。
5. 如權(quán)利要求l所述的半導(dǎo)體封裝基板，其中，還包括形成一半 導(dǎo)體封裝模塊，且具有至少二芯片，其中，至少一芯片經(jīng)由一金屬線 而與該打線墊電性連接，且至少另一芯片經(jīng)由焊料凸塊而與該凸塊墊 電性連接。
6. —種半導(dǎo)體封裝基板的制作方法，其特征在于，包括步驟(a) 提供一電路板，于其表面具有多個電性連接墊；(b) 于該電路板表面形成一圖案化防焊層，且該電路板的其中一 表面具有多個第一開口及多個第二開口，所述的多個第一開口顯露出電性連接墊及部分電路板外表面，以作為一打線區(qū)域，所述的多個第二開口顯露出電性連接墊，以作為一凸塊區(qū)域，該電路板的另一表面 形成多個第三開口，以顯露出電性連接墊；(C)于具有該防焊層的該電路板表面形成一導(dǎo)電層；(d) 于具有該導(dǎo)電層的電路板表面形成一圖案化阻層，且該阻層 具有多個第四開口，所述的第四開口對應(yīng)于所述的第二開口；(e) 于所述的第四開口內(nèi)分別形成一金屬凸塊；(f) 移除該阻層及覆蓋于該防焊層與該電路板表面的導(dǎo)電層；以及(g) 于該金屬凸塊及所述的電性連接墊表面形成一鎳/鈀/金層。
7. 如權(quán)利要求6所述的半導(dǎo)體封裝基板的制作方法，其中，該鎳/ 鈀/金層以濺鍍、蒸鍍、無電電鍍及化學(xué)沉積之一形成。
8. 如權(quán)利要求6所述的半導(dǎo)體封裝基板的制作方法，還包括形成 一半導(dǎo)體封裝模塊，且具有至少二芯片，其中，至少一芯片經(jīng)由一金 屬線而與該打線墊電性連接，且至少另一芯片經(jīng)由焊料凸塊而與該凸 塊墊電性連接。
9. 如權(quán)利要求6所述的半導(dǎo)體封裝基板的制作方法，其中，該防 悍層中以曝光以及顯影的方式形成所述的第一開口、所述的第二開口 以及所述的第三開口。
10. 如權(quán)利要求6所述的半導(dǎo)體封裝基板的制作方法，其中，該阻 層中以曝光以及顯影的方式形成所述的第四開口。
11. 如權(quán)利要求6所述的半導(dǎo)體封裝基板的制作方法，其中，該 金屬凸塊以電鍍方式形成。
全文摘要
本發(fā)明涉及一種半導(dǎo)體封裝基板及其制作方法，其主要是在一具有一打線區(qū)域與一凸塊區(qū)域的電路板表面上的電性連接墊同時形成一鎳/鈀/金層，以減少制程的流程以及時間的浪費。在此鎳/鈀/金層中具有提升基板與芯片間的結(jié)合力的效果。
文檔編號H01L21/48GK101383335SQ20071014825
公開日2009年3月11日 申請日期2007年9月4日 優(yōu)先權(quán)日2007年9月4日
發(fā)明者王仙壽, 陳柏瑋 申請人:全懋精密科技股份有限公司