專利名稱：半導(dǎo)體封裝基板結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體封裝基板結(jié)構(gòu)，尤指一種在電路板表面的 電性連接墊上形成與外界作電性連接的導(dǎo)電元件的結(jié)構(gòu)。
背景技術(shù)：
在現(xiàn)行覆晶(Flip Chip)技術(shù)中，于集成電路(IC)的半導(dǎo)體芯片的 主動(dòng)面上具有電極墊，而有機(jī)電路板亦具有相對(duì)應(yīng)該電極墊的電性連 接墊，于該半導(dǎo)體芯片的電極墊與電路板的電性連接墊之間形成有焊 錫結(jié)構(gòu)或其它導(dǎo)電黏著材料，該焊錫結(jié)構(gòu)或?qū)щ婐ぶ牧咸峁┰摪雽?dǎo) 體芯片以及電路板之間的電性連接以及機(jī)械性的連接。
如圖1所示，覆晶技術(shù)是將多個(gè)金屬凸塊11形成于一半導(dǎo)體芯片 12的電極墊121上，以及多個(gè)由焊料所制成的預(yù)焊錫結(jié)構(gòu)13形成于一 電路板14的電性連接墊141上，將該半導(dǎo)體芯片12的金屬凸塊11以 覆晶方式對(duì)應(yīng)于電路板14的預(yù)焊錫結(jié)構(gòu)13，并在足以使該預(yù)焊錫結(jié)構(gòu) 13熔融的回焊溫度條件下，將預(yù)焊錫結(jié)構(gòu)13回焊至相對(duì)應(yīng)的金屬凸塊 11，使該半導(dǎo)體芯片12電性連接該電路板14。
請(qǐng)參閱圖2A至圖2D，為現(xiàn)有于電路板上預(yù)先形成焊錫結(jié)構(gòu)的制法 剖視示意圖。
如圖2A所示，提供一表面具有電性連接墊201的電路板20。 如圖2B所示，于該電路板20表面形成有一系如防焊層的絕緣保 護(hù)層21，并經(jīng)曝光顯影制程以露出該電性連接墊201。
如圖2C所示，接著，于該電路板20表面的電性連接墊201形成 有一接著層22，再以電鍍或印刷的方式形成預(yù)焊錫23。但是，覆晶技 術(shù)仍存在若干問題，例如芯片尺寸級(jí)封裝用的覆晶基板(Flip-Chip Chip Scale Package, FCCSP)，該覆晶基板的厚度十分薄小，因此容 易產(chǎn)生板翹，且長條狀的電路板表面具有多個(gè)基板單元，易造成表面 形成預(yù)焊錫的制程復(fù)雜、良率低且生產(chǎn)周期(Cycle time)長等問題；
此外該電性連接墊201表面的預(yù)焊錫23高度并非全部皆在同一水平高
度，部分的預(yù)焊錫23'高度低于或高于正常的預(yù)焊錫23，而在該導(dǎo)電 元件23、 23'之間有一高度差e。
如圖2D所示，為解決該電路板20表面的導(dǎo)電元件23高度不平整 的問題，接著進(jìn)行整平(coining)制程，通過擠壓方式以求該些預(yù)焊錫 23的高度有較佳的平整性，但整平制程無法將該電路板20表面的所有 導(dǎo)電元件23全部一次整平，而必須局部逐步進(jìn)行整平，如此雖可解決 局部平整度的問題，卻耗費(fèi)工時(shí)及成本。
請(qǐng)參閱圖3，為半導(dǎo)體芯片31以覆晶電性連接于該電路板32的示 意圖，該電路板32表面具有電性連接墊321，且于該電路板32表面形 成有一絕緣保護(hù)層33，而該絕緣保護(hù)層33形成有開孔330以露出該電 性連接墊321部分表面，且該電性連接墊321表面形成有接著層322， 但是其高度仍低于該絕緣保護(hù)層33表面；而該半導(dǎo)體芯片31具有電 極墊311，于該電極墊311表面形成有一金屬凸塊34，使該半導(dǎo)體芯 片31的金屬凸塊34與電路板32的電性連接墊321相對(duì)應(yīng)，并進(jìn)行回 焊制程使該金屬凸塊34電性連接在該電路板32的電性連接墊321表 面。
但是，該絕緣保護(hù)層33的高度并非完全平整，部分的高度會(huì)高于 或低于平均高度，使不同區(qū)域的絕緣保護(hù)層33表面之間產(chǎn)生一高度差 e'，于絕緣保護(hù)層33形成有開孔330，以顯露出電性連接墊321，將 該半導(dǎo)體芯片31的金屬凸塊34與該電性連接墊321連接，而容易產(chǎn) 生偏移或電性連接不良的情況；尤其是非絕緣保護(hù)層定義(Non Solder Mask Defined, NSMD，即該焊墊未為絕緣保護(hù)層所覆蓋)產(chǎn)品更嚴(yán)重。
因此，如何提出一種半導(dǎo)體封裝基板電性連接結(jié)構(gòu)及制法，避免 現(xiàn)有技術(shù)中導(dǎo)電元件高度不平整，以及該絕緣保護(hù)層的高度不平均， 導(dǎo)致該半導(dǎo)體芯片與封裝基板之間產(chǎn)生偏移及電性連接不良的缺陷， 實(shí)已成為目前業(yè)界亟待克服的問題。

發(fā)明內(nèi)容
鑒于上述現(xiàn)有技術(shù)的缺陷，本發(fā)明的主要目的在于提供一種半導(dǎo) 體封裝基板結(jié)構(gòu)，得形成平整的導(dǎo)電柱，以免除預(yù)焊錫不平整而影響
后續(xù)封裝制程的可靠度。
本發(fā)明的又一目的在于提供一種半導(dǎo)體封裝基板結(jié)構(gòu)，通過形成 導(dǎo)電柱且該導(dǎo)電柱高度高于絕緣保護(hù)層，以易與芯片端的凸塊作電性 連接。
為達(dá)到上述及其它目的，本發(fā)明提出一種半導(dǎo)體封裝基板結(jié)構(gòu)， 包括電路板，于該電路板的至少一表面具有多個(gè)第一電性連接墊； 導(dǎo)電柱，形成于該第一電性連接墊表面；以及絕緣保護(hù)層，形成于該 電路板表面，并形成有開孔以完全露出該導(dǎo)電柱，且該導(dǎo)電柱凸出該 絕緣保護(hù)層表面。
復(fù)包括一導(dǎo)電層形成于該電路板與第一 電性連接墊之間，該導(dǎo)電 層的材料可選自銅、錫、鎳、鉻、鈦及銅-鉻合金所組成群組的其中一 者，或該導(dǎo)電層的材料為導(dǎo)電高分子，該導(dǎo)電層最佳為銅箔或無電電 鍍銅。
該電路板表面復(fù)包括有線路及第二電性連接墊，于該電路板與線 路之間，該電路板與第一電性連接墊之間，以及該電路板與第二電性 連接墊之間具有一導(dǎo)電層。
該第一電性連接墊為焊墊(solder pad),且該第一電性連接墊表 面具有該導(dǎo)電柱，而該第二電性連接墊為打線墊(wire bounding pad)， 且低于該絕緣保護(hù)層表面，于該導(dǎo)電柱表面及第二電性連接墊表面具 有一接著層，用以避免該導(dǎo)電柱及第二電性連接墊表面產(chǎn)生氧化現(xiàn)象， 并加強(qiáng)與其它元件導(dǎo)接的質(zhì)量；或直接于該導(dǎo)電柱表面形成有一導(dǎo)電 元件。
該絕緣保護(hù)層的材料為感旋光性介電材料如防焊層(solder mask)，該感旋光性介電材料為液態(tài)及干膜的其中一者，該液態(tài)的感 旋光性介電材料是以印刷或非印刷方式形成于該電路板表面，其中該 非印刷方式可為滾壓涂布法(roller coating)、漣滴式的噴霧披覆 (spray coating)、浸浴涂布(dipping coating)或旋轉(zhuǎn)式涂布(spin coating)的其中一者，而該干膜的感旋光性介電材料是以貼合法形成 于該電路板表面；且該絕緣保護(hù)層復(fù)包括形成有另一開孔以露出該第 二電性連接墊。
前述半導(dǎo)體封裝基板結(jié)構(gòu)的制法，包括提供一電路板；于該電
路板表面電鍍形成有多個(gè)第一電性連接墊及線路；于該第一電性連接
墊表面電鍍形成有導(dǎo)電柱；以及于該電路板表面及導(dǎo)電柱表面形成有 一絕緣保護(hù)層，該絕緣保護(hù)層形成有開孔以完全露出該導(dǎo)電柱，并使 該導(dǎo)電柱凸出于該絕緣保護(hù)層表面。
該電路板表面復(fù)包括形成有線路及第二電性連接墊；該電路板表 面形成第一、第二電性連接墊及線路的制法，包括于該電路板的至 少一表面形成有一導(dǎo)電層；于該導(dǎo)電層表面形成有一第一阻層，且該 第一阻層形成有開口以露出部分的導(dǎo)電層；以及于該第一阻層開口中 的導(dǎo)電層表面形成有該第一、第二電性連接墊及線路。
該第一電性連接墊表面形成該導(dǎo)電柱的制法，包括于該第一阻 層、第一電性連接墊及線路表面形成有一第二阻層，該第二阻層形成 有開口以露出該第一電性連接墊表面；于該第一電性連接墊表面電鍍 形成有導(dǎo)電柱；以及移除該第一、第二阻層及導(dǎo)電層；其中該第二阻 層開口顯露該第一電性連接墊全部上表面或部分上表面，使導(dǎo)電柱外 徑相等或小于該第一 電性連接墊。
該第一電性連接墊為焊墊(solder pad)，且該第一電性連接墊表 面具有該導(dǎo)電柱，而該第二電性連接墊為打線墊(wire bounding pad)， 且低于該絕緣保護(hù)層表面，于該導(dǎo)電柱表面及第二電性連接墊表面形 成一接著層，用以避免該導(dǎo)電柱及第二電性連接墊表面產(chǎn)生氧化現(xiàn)象， 并加強(qiáng)與其它元件導(dǎo)接的質(zhì)量；或直接于該導(dǎo)電柱表面形成一導(dǎo)電元 件。
該絕緣保護(hù)層的材料為感旋光性介電材料如防焊層(solder mask)，該感旋光性介電材料為液態(tài)及干膜的其中一者，該液態(tài)的感 旋光性介電材料是以印刷或非印刷方式形成于該電路板表面，其中該 非印刷方式可為滾壓涂布法(roller coating)、漣滴式的噴霧披覆 (spray coating)、浸浴涂布(dipping coating)或旋轉(zhuǎn)式涂布(spin coating)的其中一者，而該干膜的感旋光性介電材料是以貼合法形成 于該電路板表面；且該絕緣保護(hù)層復(fù)包括形成有另一開孔以露出該第 二電性連接墊。
綜上所述，本發(fā)明的半導(dǎo)體封裝基板結(jié)構(gòu)，是于該電路板表面先 形成一導(dǎo)電層，通過該導(dǎo)電層以電鍍形成該電性連接墊及導(dǎo)電柱，于
移除該導(dǎo)電層后再形成一絕緣保護(hù)層于該電路板表面及導(dǎo)電柱表面， 由于該導(dǎo)電柱高于該電路板表面，從而于該絕緣保護(hù)層經(jīng)圖案化制程
后，使該導(dǎo)電柱完全露出，而為非絕緣保護(hù)層定義(Non-Solder Mask Defined, NSMD)焊墊，并使該導(dǎo)電柱凸出于該絕緣保護(hù)層表面，而易 與芯片端的凸塊作電性連接，并確保后續(xù)封裝制程的質(zhì)量及可靠度。


圖1為現(xiàn)有覆晶結(jié)構(gòu)的剖面示意圖2A至圖2D為現(xiàn)有技術(shù)于該電路板上預(yù)先形成焊錫結(jié)構(gòu)的制法 剖視示意圖3為現(xiàn)有半導(dǎo)體芯片以覆晶電性連接于電路板的示意圖4A至圖41為本發(fā)明的半導(dǎo)體封裝基板結(jié)構(gòu)的制法第一實(shí)施例
的剖視示意圖4I'為圖4I的另一實(shí)施例的剖視示意圖5A至圖51為本發(fā)明的半導(dǎo)體封裝基板結(jié)構(gòu)的制法第二實(shí)施例 的制法剖視示意圖5I'為圖51的另一實(shí)施例的剖視示意圖6A至圖61為本發(fā)明的半導(dǎo)體封裝基板結(jié)構(gòu)的制法第三實(shí)施例 的制法剖視示意圖；以及
圖7A至圖71為本發(fā)明的半導(dǎo)體封裝基板結(jié)構(gòu)的制法第四實(shí)施例 的制法剖視示意圖。 主要元件符號(hào)說明
11、 34 金屬凸塊
12、 31 半導(dǎo)體芯片 121、 311 電極墊
13 預(yù)焊錫結(jié)構(gòu) 14、 20、 32、 40 電路板 141、 201、 321 電性連接墊
21、 33、 46絕緣保護(hù)層
22、 48 接著層
23、 23' 預(yù)焊錫
49導(dǎo)電元件
420、 440開口
330、 460開孔
41導(dǎo)電層
42第一阻層
43a第一電性連接墊
43b線路
43c第二電性連接墊
44第二阻層
45導(dǎo)電柱
6、 6，咼度差
具體實(shí)施例方式
以下通過特定的具體實(shí)例說明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人 員可由本說明書所揭示的內(nèi)容輕易地了解本發(fā)明的其它優(yōu)點(diǎn)與功效。 第一實(shí)施例
請(qǐng)參閱圖4A至圖41'，是顯示本發(fā)明半導(dǎo)體封裝基板結(jié)構(gòu)第一實(shí) 施例制法的剖面示意圖。
如圖4A所示，首先提供一電路板40，于該電路板40的表面形成 有一導(dǎo)電層41，該導(dǎo)電層41的材料可選自銅、錫、鎳、鉻、鈦及銅-鉻合金所組成群組的其中一者，或該導(dǎo)電層41的材料為導(dǎo)電高分子， 該導(dǎo)電層最佳為銅箔或無電電鍍銅。
如圖4B所示，于該導(dǎo)電層41表面形成有一為干膜或液態(tài)光阻的 第一阻層42，且該第一阻層42形成有開口 420以露出部分的導(dǎo)電層 41。
如圖4C所示，通過該導(dǎo)電層41作為電鍍的電流傳導(dǎo)路徑，以于 該第一阻層開口 420中的導(dǎo)電層41表面形成有至少一第一電性連接墊 43a及線路43b，其中該第一電性連接墊43a可于后續(xù)制程中作為焊墊 (solder pad)。
如圖4D所示，于該第一阻層42、第一電性連接墊43a及線路43b 表面形成有一為干膜或液態(tài)光阻的第二阻層44，且該第二阻層44形成
有開口 440以露出該第一電性連接墊43a，其中該第二阻層開口 440 顯露該第一電性連接墊43a全部上表面。
如圖4E所示，通過該導(dǎo)電層41作為電鍍的電流傳導(dǎo)路徑，以于 該第二阻層開口 440中的第一電性連接墊43a表面電鍍形成一導(dǎo)電柱 45。
如圖4F所示，以剝膜(Strip)及蝕刻等方式將該第二阻層44、第 一阻層42及其所覆蓋的導(dǎo)電層41移除，使該導(dǎo)電柱45完全露出；由 于移除該第一阻層42、第二阻層44及導(dǎo)電層41的制程是屬于現(xiàn)有技 術(shù)，故于此不再為文贅述。
如圖4G所示，接著，于該電路板40表面及導(dǎo)電柱45表面形成有 一絕緣保護(hù)層46;該絕緣保護(hù)層46的材料為感旋光性介電材料如防焊 層(solder mask)，該感旋光性介電材料為液態(tài)及干膜的其中一者，
該液態(tài)的感旋光性介電材料是以印刷或非印刷方式形成于該電路板40 表面，其中該非印刷方式可為滾壓涂布法(roller coating)、漣滴式 的噴霧披覆(spray coating)、浸浴涂布(dipping coating)或旋轉(zhuǎn)式 涂布(spin coating)的其中一者，而該干膜的感旋光性介電材料是以 貼合法形成于該電路板40表面。
如圖4H所示，然后該絕緣保護(hù)層46進(jìn)行曝光顯影以形成開孔460， 并完全露出該導(dǎo)電柱45，而為非防焊層定義(Non-Solder Mask Defined, NSMD)焊墊，當(dāng)移除該導(dǎo)電柱45表面的絕緣保護(hù)層46后， 該導(dǎo)電柱45即高出該絕緣保護(hù)層46表面，使該導(dǎo)電柱45凸出該絕緣 保護(hù)層46表面，其中該導(dǎo)電柱45的外徑相等于該第一電性連接墊43a。
如圖4I所示，于該導(dǎo)電柱45表面形成有一接著層48，該接著層 48的材料為化學(xué)沉積的鎳/金(Ni/Au)、化學(xué)沉積的錫(Sn)、化學(xué)沉積 的鎳/鈀/金(Ni/Pd/Au)、電鍍的鎳/金(M/Au)、電鍍的錫(Sn)、電鍍 的錫/鉛(Sn/Pb)、有機(jī)保焊層(OSP)及直接浸金(DIG)的其中一者。
如圖4I'所示，亦可直接于該導(dǎo)電柱45表面以電鍍及印刷其中一 者形成有一導(dǎo)電元件49，以供電性連接其它電子裝置；該導(dǎo)電元件49 為焊料凸塊(Solder Bump)，其中該焊料凸塊的材料為錫(Sn)、錫-銀 (Sn-Ag)、錫-銀-銅(Sn-Ag-Cu)、錫-鉛(Sn-Pb)及錫-銅(Sn-Cu)的其中 一者。
本發(fā)明的半導(dǎo)體封裝基板結(jié)構(gòu)，包括電路板40，于該電路板40
的至少一表面具有多個(gè)第一電性連接墊43a;導(dǎo)電柱45，形成于該第 一電性連接墊43a表面；以及絕緣保護(hù)層46，形成于該電路板40表面， 并形成有開孔460以完全露出該導(dǎo)電柱45，且該導(dǎo)電柱45凸出該絕緣 保護(hù)層46表面，其中該導(dǎo)電柱45的外徑相等于該第一電性連接墊43a。
該電路板40表面復(fù)包括有線路43b，且復(fù)包括一導(dǎo)電層41形成于 該電路板40與第一電性連接墊43a、線路43b之間，該導(dǎo)電層41的材 料可選自銅、錫、鎳、絡(luò)、鈦及銅-鉻合金合金所組成群組的其中一者， 或該導(dǎo)電層41的材料為導(dǎo)電高分子；于該導(dǎo)電柱45表面具有一接著 層48，該接著層48的材料為化學(xué)沉積的鎳/金(Ni/Au)、化學(xué)沉積的錫 (Sn)、化學(xué)沉積的鎳/鈀/金(Ni/Pd/Au)、電鍍的鎳/金(Ni/Au)、電鍍 的錫(Sn)、電鍍的錫/鉛(Sn/Pb)、有機(jī)保焊層(OSP)及直接浸金(DIG) 的其中一者；或于該導(dǎo)電柱45表面具有一導(dǎo)電元件49，該導(dǎo)電元件 49為焊料凸塊(Solder Bump);其中該焊料凸塊的材料為錫(Sn)、錫-銀(Sn-Ag)、錫-銀-銅(Sn-Ag-Cu)、錫-鉛(Sn-Pb)或錫-銅(Sn-Cu)。
第二實(shí)施例
請(qǐng)參閱圖5A至圖51'，是顯示本發(fā)明半導(dǎo)體封裝基板結(jié)構(gòu)第二實(shí) 施例制法的剖面示意圖。
本實(shí)施例圖5A至圖5I'的制程歩驟及結(jié)構(gòu)，其中的圖5A至圖5C 是與第一實(shí)施例的圖4A至圖4C所示的制法相同；但是如圖5D以后所 示者不相同，是于該第一阻層42、第一電性連接墊43a及線路43b表 面形成有一為干膜或液態(tài)光阻的第二阻層44，且該第二阻層44形成有 開口 440以露出該第一電性連接墊43a，其中該第二阻層開口 440顯露 出第一電性連接墊43a部分上表面；如圖5E至圖5G所示，是于該第 二阻層開口 440中電鍍形成該導(dǎo)電柱45，即可形成如第5H、圖51及 圖51'所示的導(dǎo)電柱45外徑小于該第一電性連接墊43a的結(jié)構(gòu)。
第三實(shí)施例
請(qǐng)參閱圖6A至圖61，是顯示本發(fā)明半導(dǎo)體封裝基板結(jié)構(gòu)第三實(shí)施 例制法的剖面示意圖；與該第一及第二實(shí)施例的不同處在于該電路板 表面具有第一、第二電性連接墊及線路。
如圖6A所示，首先提供一電路板40，于該電路板40的表面形成
有一導(dǎo)電層41。
如圖6B所示，于該導(dǎo)電層41表面形成有一第一阻層42，且該第 一阻層42形成有開口 420以露出部分的導(dǎo)電層41。
如圖6C所示，通過該導(dǎo)電層41作為電鍍的電流傳導(dǎo)路徑，以于 該第一阻層開口 420中的導(dǎo)電層41表面形成有至少一第一電性連接墊 43a、線路43b及第二電性連接墊43c，其中該第一電性連接墊43a可 于后續(xù)制程中作為焊墊(solder pad)，而該第二電性連接墊43c則可 作為打線墊(wire bounding pad)。
如圖6D所示，于該第一阻層42、導(dǎo)電層41、第一電性連接墊43a、 線路43b及第二電性連接墊43c表面形成有一第二阻層44，且該第二 阻層44形成有開口 440僅露出該第一電性連接墊43a，其中該第二阻 層開口 440顯露出第一電性連接墊43a全部上表面。
如圖6E所示，通過該導(dǎo)電層41作為電鍍的電流傳導(dǎo)路徑，以于 該第二阻層開口 440中的第一電性連接墊43a表面電鍍形成一導(dǎo)電柱 45。
如圖6F所示，以剝膜(Strip)及蝕刻等方式將該第二阻層44、第 一阻層42及其所覆蓋的導(dǎo)電層41移除，使該導(dǎo)電柱45、線路43b及 第二電性連接墊43c完全露出。
如圖6G所示，接著，于該電路板40表面、導(dǎo)電柱45及第二電性 連接墊43c表面形成有一絕緣保護(hù)層46;該絕緣保護(hù)層46的材料為感 旋光性介電材料如防焊層(solder mask)，該感旋光性介電材料為液 態(tài)及干膜的其中一者，該液態(tài)的感旋光性介電材料是以印刷或非印刷 方式形成于該電路板40表面，其中該非印刷方式可為滾壓涂布法 (roller coating)、漣滴式的噴霧披覆(spray coating)、浸浴涂布 (dipping coating)或旋轉(zhuǎn)式涂布(spin coating)的其中一者，而該干 膜的感旋光性介電材料是以貼合法形成于該電路板40表面。
如圖6H所示，然后該絕緣保護(hù)層46進(jìn)行曝光顯影以形成開孔460， 并完全露出該導(dǎo)電柱45，以及露出該第二電性連接墊43c，當(dāng)移除該 導(dǎo)電柱45表面的絕緣保護(hù)層46后，該導(dǎo)電柱45即高出該絕緣保護(hù)層 46表面，使該導(dǎo)電柱45凸出該絕緣保護(hù)層46表面，而該導(dǎo)電柱45 的外徑相等于該第一電性連接墊43a，且該第二電性連接墊43c則低于
該絕緣保護(hù)層46表面。
如圖61所示，于該導(dǎo)電柱45及第二電性連接墊43c表面形成有 一接著層48，其中該接著層48可以化學(xué)沉積形成鎳/鈀/金(Ni/Pd/Au) 或鎳/金(Ni/Au)。
本發(fā)明的半導(dǎo)體封裝基板結(jié)構(gòu)，包括電路板40，于該電路板的 至少一表面具有多個(gè)第一電性連接墊43a及第二電性連接墊43c;導(dǎo)電 柱45，形成于該第一電性連接墊43a表面；以及絕緣保護(hù)層46，形成 于該電路板40表面，并形成有開孔460以完全露出該導(dǎo)電柱45，且該 導(dǎo)電柱45凸出該絕緣保護(hù)層46表面。
該電路板40表面復(fù)包括有線路43b，該第一電性連接墊43a為焊 墊(solder pad)，該第一電性連接墊43a表面具有該導(dǎo)電柱45，而該 第二電性連接墊43c為打線墊(wire bounding pad);復(fù)包括一導(dǎo)電 層41形成于該電路板40與第一、第二電性連接墊43a、43c及線路43b 之間；該導(dǎo)電柱45及第二電性連接墊43c表面形成一接著層48，其中 該接著層48可以化學(xué)沉積形成鎳/鈀/金(Ni/Pd/Au)或鎳/金(Ni/Au)。
第四實(shí)施例
請(qǐng)參閱圖7A至圖71，是顯示本發(fā)明半導(dǎo)體封裝基板結(jié)構(gòu)第四實(shí)施 例制法的剖面示意圖。
本實(shí)施例圖7A至圖71的制程步驟及結(jié)構(gòu)，其中該圖7A至圖7C 是與第三實(shí)施例的圖6A至圖6C相同，但是如圖7D以后所示者不同， 是于該第一阻層42、第一電性連接墊43a及線路43b表面形成有一為 干膜或液態(tài)光阻的第二阻層44，且該第二阻層44形成有開口 440以露 出該第一電性連接墊43a，其中該第二阻層開口 440顯露出第一電性連 接墊43a部分上表面；如圖7E至圖7G所示，是于該第二阻層開口 440 中電鍍形成該導(dǎo)電柱45，即可形成如圖7H及圖71所示的導(dǎo)電柱45 外徑小于該第一電性連接墊43a的結(jié)構(gòu)。
綜上所述，本發(fā)明的半導(dǎo)體封裝基板結(jié)構(gòu)，是于該電路板表面先 形成一導(dǎo)電層，通過該導(dǎo)電層以電鍍形成該線路、第一電性連接墊及 導(dǎo)電柱，或者并形成有第二電性連接墊，于移除該導(dǎo)電層后再形成一 絕緣保護(hù)層于該電路板表面及導(dǎo)電柱表面，當(dāng)該絕緣保護(hù)層形成開孔 以完全露出該導(dǎo)電柱后，該導(dǎo)電柱即高于該絕緣保護(hù)層表面，并為非
絕緣保護(hù)層定義(Non-Solder Mask Defined, NSMD)悍墊，該導(dǎo)電柱 高于絕緣保護(hù)層表面，而易與芯片端的凸塊作電性連接，并確保后續(xù) 封裝制程的質(zhì)量及可靠度。
上述實(shí)施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制 本發(fā)明。任何本領(lǐng)域技術(shù)人員均可在不違背本發(fā)明的精神及范疇下， 對(duì)上述實(shí)施例進(jìn)行修飾與改變。因此，本發(fā)明的權(quán)利保護(hù)范圍，應(yīng)以 權(quán)利要求書的范圍為依據(jù)。
權(quán)利要求
1. 一種半導(dǎo)體封裝基板結(jié)構(gòu)，包括電路板，于該電路板的至少一表面具有多個(gè)第一電性連接墊；導(dǎo)電柱，形成于該第一電性連接墊表面；以及絕緣保護(hù)層，形成于該電路板表面，并形成有開孔以完全露出該導(dǎo)電柱，且該導(dǎo)電柱凸出該絕緣保護(hù)層表面。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝基板結(jié)構(gòu)，其中，該電路板 表面復(fù)包括線路。
3. 根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝基板結(jié)構(gòu)，其中，該導(dǎo)電柱 的外徑與該第一電性連接墊相等及小于的其中一者。
4. 根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝基板結(jié)構(gòu)，其中，該第一電 性連接墊為焊墊(solder pad)。
5. 根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝基板結(jié)構(gòu)，其中，該電路板 表面復(fù)包括多個(gè)第二電性連接墊。
6. 根據(jù)權(quán)利要求5所述的半導(dǎo)體封裝基板結(jié)構(gòu)，其中，該絕緣保 護(hù)層復(fù)包括形成有另 一開孔以露出該第二電性連接墊。
7. 根據(jù)權(quán)利要求5所述的半導(dǎo)體封裝基板結(jié)構(gòu)，其中，該第二電 性連接墊為打線墊(wire bounding pad)，且低于該絕緣保護(hù)層表面。
8. 根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝基板結(jié)構(gòu)，復(fù)包括一接著層 形成于該導(dǎo)電柱表面。
9. 根據(jù)權(quán)利要求5所述的半導(dǎo)體封裝基板結(jié)構(gòu)，復(fù)包括一接著層 形成于該導(dǎo)電柱及第二電性連接墊表面。
10. 根據(jù)權(quán)利要求8所述的半導(dǎo)體封裝基板結(jié)構(gòu)，其中，該接著層的材料為化學(xué)沉積的鎳/金(Ni/Au)、化學(xué)沉積的錫(Sn)、化學(xué)沉積的 鎳/鈀/金(Ni/Pd/Au)、電鍍的鎳/金(Ni/Au)、電鍍的錫(Sn)、電鍍的 錫/鉛(Sn/Pb)、有機(jī)保焊層(OSP)及直接浸金(DIG)的其中一者。
11. 根據(jù)權(quán)利要求9所述的半導(dǎo)體封裝基板結(jié)構(gòu)，其中，該接著層 的材料為化學(xué)沉積的鎳/金(Ni/Au)及鎳/鈀/金(Ni/Pd/Au)的其中一 者。
12. 根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝基板結(jié)構(gòu)，復(fù)包括導(dǎo)電元件 形成于該導(dǎo)電柱表面。
13. 根據(jù)權(quán)利要求12所述的半導(dǎo)體封裝基板結(jié)構(gòu)，其中，該導(dǎo)電 元件為焊料凸塊(Solder Bump)。
全文摘要
本發(fā)明公開了一種半導(dǎo)體封裝基板結(jié)構(gòu)，該結(jié)構(gòu)包括電路板，于該電路板的至少一表面具有多個(gè)第一電性連接墊；導(dǎo)電柱，形成于該第一電性連接墊表面；以及絕緣保護(hù)層，形成于該電路板表面，并形成有開孔以完全露出該導(dǎo)電柱，且該導(dǎo)電柱凸出該絕緣保護(hù)層表面，以易與半導(dǎo)體芯片作電性連接，并確保后續(xù)封裝制程的質(zhì)量及可靠度。
文檔編號(hào)H01L23/48GK101388376SQ20071014539
公開日2009年3月18日 申請(qǐng)日期2007年9月14日 優(yōu)先權(quán)日2007年9月14日
發(fā)明者許詩濱 申請(qǐng)人:全懋精密科技股份有限公司