專利名稱：焊接基板、采用該焊接基板的電子封裝構(gòu)造及其封裝方法
技術(shù)領(lǐng)域：
'
本發(fā)明涉及 一 種焊接基板、采用該焊接基板的電子封裝構(gòu) 造及其封裝方法。
背景技術(shù)：
隨著電子科學(xué)技術(shù)的發(fā)展，電子封裝技術(shù)也同樣取得日新 月異的變化。因應(yīng)高散熱、高傳導(dǎo)速率的電信需求，各式電子 封裝技術(shù)均已被廣泛應(yīng)用至半導(dǎo)體器件與薄膜晶體管基板的封 裝、半導(dǎo)體器件與印刷電路板的封裝以及軟性印刷電路板與硬 性印刷電路板的封裝等各種領(lǐng)域中。
通常在各式電子封裝制造工藝中，電子封裝技術(shù)主要包括 球柵矩陣式封裝(Ball Grid Array Package, BGA Package)技術(shù)、 覆晶封裝(Filp-Chip Bonding)技術(shù)、芯片尺寸封裝(Chip Scale Package, CSP)才支術(shù)以及芯片直貼封裝(Direct Chip Attachment Package, DAC Package)等。
然而采用上述封裝技術(shù)封裝半導(dǎo)體器件在薄膜晶體管基 板、印刷電路板等焊接基板表面時，還存在如下技術(shù)瓶頸
首先，因?yàn)樯鲜霭雽?dǎo)體器件的封裝均是以焊錫凸塊焊接方 式實(shí)現(xiàn)連接，但是焊球的高度太低，不足以承受回焊(Reflow) 制造工藝所產(chǎn)生的熱應(yīng)力，所以容易因熱力沖擊影響電子封裝 的可靠度；
其次，隨著半導(dǎo)體器件及焊接基板表面線路集成度的提高， 球柵矩陣時，錫球間距同樣進(jìn)一步縮小，以致達(dá)到 0.5mm,甚 至更小，如此勢必會因?yàn)楹盖虻钠茖?dǎo)致短路，影響電子封裝
的可靠度。
為解決以上技術(shù)瓶頸，業(yè)界有采用各向異性導(dǎo)電膜 (Anisotropic Conductive Film, ACF)直接粘接固定待焊接的半導(dǎo)體器件在焊接基板的方法，或者在焊接基板表面設(shè)置多層布線
(Layout)以及扇出(Fanout)來改變設(shè)置布局，達(dá)到設(shè)置在半導(dǎo)體 器件表面的焊墊與焊接基板連接目的。
一種現(xiàn)有技術(shù)所揭示的將半導(dǎo)體晶粒固定在焊接基板表面 的電子封裝構(gòu)造如圖1所示。該電子封裝構(gòu)造1包括一半導(dǎo)體 晶粒11、 一各向異性導(dǎo)電膜1 3及 一 薄膜晶體管基板15。該薄 膜晶體管基板15是一表面設(shè)置有一焊接區(qū)域151的焊接基板， 該半導(dǎo)體晶粒11通過該各向異性導(dǎo)電膜13粘接固定在該焊接 區(qū)域151內(nèi)。
該半導(dǎo)體晶粒11表面設(shè)置有 一 焊墊111矩陣。該薄膜晶體 管1 5的焊接區(qū)域151內(nèi)設(shè)置有 一 焊接點(diǎn)1 52矩陣及多個扇出導(dǎo) 線153。其中部分扇出導(dǎo)線153與該焊接點(diǎn)152對應(yīng)電連接，另 一部分扇出導(dǎo)線1 53則貫穿該焊接區(qū)域151，且該扇出導(dǎo)線153 的截面高度與該焊接點(diǎn)1 52的截面高度 一 致，其截面結(jié)構(gòu)如圖2 所示。
該各向異性導(dǎo)電膜13是 一 摻雜有 一 定密度導(dǎo)電顆粒的樹 脂，其使得該焊墊111與該焊接點(diǎn)152在平行于膜厚方向?qū)ǎ?而在垂直于膜厚方向彼此絕緣。
當(dāng)將該半導(dǎo)體晶粒11封裝在該薄膜晶體管基板1 5表面時， 其步驟如下
首先在該薄膜晶體管基板15的焊接區(qū)域151內(nèi)涂覆一層各 向異性導(dǎo)電膜1 3 ;然后，對位該半導(dǎo)體晶粒11的焊墊111與該 薄膜晶體管15的焊接點(diǎn)152;最后，采用熱壓設(shè)備熱壓固化該 各向異性導(dǎo)電膜1 3 ，通過該各向異性導(dǎo)電膜1 3粘接固定該半導(dǎo) 體晶粒11至該薄膜晶體管基板15的焊接區(qū)域151，并使得該焊 墊111與該焊接點(diǎn)1 52對應(yīng)電連接。
然而，因?yàn)樵摫∧ぞw管基板15表面的扇出導(dǎo)線153與該 焊接點(diǎn)1 52在高度方向上 一 致，所以當(dāng)對位該焊墊111與該焊接 點(diǎn)152時，如操作失誤或者對位精度不夠，則易導(dǎo)致該焊墊111 與該扇出導(dǎo)線153在空間上的重疊而導(dǎo)致短路；當(dāng)采用薄膜晶體管基板15作為焊接基板進(jìn)行封裝制造工藝時，往往會因扇出 導(dǎo)線153與焊墊111短路導(dǎo)致封裝不良，降低封裝可靠度。

發(fā)明內(nèi)容
為了解決現(xiàn)有技術(shù)焊接基板封裝可靠度低的問題，有必要 提供 一 種提高封裝可靠度的焊接基板。
同時還有必要提供 一 種采用上述焊接基板的電子封裝構(gòu)造。
另外，還有必要提供 一 種采用上述焊接基板的電子封裝方法。
一種焊接基板，其包括多個扇出導(dǎo)線及多個焊接點(diǎn)，其中 至少 一 扇出導(dǎo)線電連接該焊接點(diǎn)，且該焊接點(diǎn)的高度大于該扇 出導(dǎo)線的高度。
一種電子封裝構(gòu)造，其包括 一 半導(dǎo)體晶粒及 一 焊接基板，
該半導(dǎo)體曰 曰曰粒包括多個焊墊，該焊接基板包括多個扇出導(dǎo)線及多個焊接,泉，其中該半導(dǎo)體晶粒的多個焊墊與該多個焊接,、對
應(yīng)電連接，至少 一 扇出導(dǎo)線電連接該焊接點(diǎn)，且該焊接點(diǎn)的高
度大于該扇出導(dǎo)線的高度。
一種電子封裝方法，其包括在 一 半導(dǎo)體晶粒表面形成多個
焊墊；在一焊接基板表面形成多個焊接點(diǎn)及與該多個焊接,泉電
連接的多個扇出導(dǎo)線，其中該焊接點(diǎn)的高度大于該扇出導(dǎo)線的
高度；以及使該半導(dǎo)體晶粒的焊墊分別與該焊接基板的焊接點(diǎn) 對應(yīng)電連接。
相較于現(xiàn)有技術(shù)，在該焊接基板表面設(shè)置該焊接點(diǎn)的高度 大于該扇出導(dǎo)線的高度，通過該高度差，避免當(dāng)將半導(dǎo)體晶粒 封裝在該焊接基板時，該半導(dǎo)體晶粒的焊墊與該焊接基板的扇 出導(dǎo)線間因短路導(dǎo)致封裝不良，從而有效提高該焊接基板的封 裝可靠度，以及采用該焊接基板的電子封裝構(gòu)造的可靠度。
相較于現(xiàn)有技術(shù)，在該電子封裝方法中，設(shè)置該焊接基板 表面的焊接點(diǎn)高度大于該扇出導(dǎo)線的高度，使得當(dāng)需要將該半
5導(dǎo)體晶粒封裝在該焊接基板表面時，通過該高度差保證該半導(dǎo) 體晶粒的焊墊與該焊接基板表面的焊接點(diǎn)彼此相互絕緣。即便 是操作失誤或者對位精度不夠高導(dǎo)致該焊墊與該扇出導(dǎo)線在空 間上部分重疊，同樣避免其相互短路導(dǎo)致電子封裝不良，提高 采用該封裝方法的封裝可靠度。


圖l是一種現(xiàn)有技術(shù)電子封裝構(gòu)造的立體分解示意圖。
圖2是圖1所揭示的電子封裝構(gòu)造的側(cè)面局部放大示意圖。
圖3是本發(fā)明電子封裝構(gòu)造一種較佳實(shí)施方式的立體組裝 示意圖。
圖4是圖3所揭示的電子封裝構(gòu)造的半導(dǎo)體晶粒的平面示意圖。
圖5是圖3所揭示的電子封裝構(gòu)造的焊接基板的立體示意圖。
圖6是圖3所揭示的電子封裝構(gòu)造的側(cè)面局部放大示意圖。
具體實(shí)施例方式
請參閱圖3，是本發(fā)明電子封裝構(gòu)造一種較佳實(shí)施方式的立 體組裝示意圖。該電子封裝構(gòu)造2包括 一 半導(dǎo)體晶粒22 、 一焊 接基板23及 一 各向異性導(dǎo)電膜25 。該半導(dǎo)體晶粒22通過該各 向異性導(dǎo)電膜25粘接固定在該焊接基板23表面。
再請參閱圖4，是圖3所示電子封裝構(gòu)造2的半導(dǎo)體晶粒 22的平面示意圖。該半導(dǎo)體晶粒22是 一 半導(dǎo)體裝置，其表面設(shè) 置有 一 焊墊矩陣221,該焊墊矩陣221是由多個焊墊222呈矩陣 排列形成。
請參閱圖5 ，是圖3所示電子封裝構(gòu)造2的焊接基板23的 立體示意圖。該焊接基板23是一薄膜晶體管基板，其表面設(shè)置 有多個布線電路(未標(biāo)示)及 一 接腳焊墊區(qū)231,該布線電路包括 多個控制導(dǎo)線235及多個扇出導(dǎo)線236。該多個扇出導(dǎo)線236 —端連接該多個控制導(dǎo)線235,其另 一端連接至該接腳焊墊區(qū)231。 該接腳焊墊區(qū)23 1是 一 用以對應(yīng)焊接該半導(dǎo)體晶粒22的矩形平 面區(qū)域，其包括多個焊接點(diǎn)233 ,該多個焊接點(diǎn)233矩陣設(shè)置形 成一焊接點(diǎn)矩陣232。連接至該接腳焊墊區(qū)231的部分扇出導(dǎo)線 236端部與該焊接點(diǎn)233對應(yīng)電連接，另 一部分扇出導(dǎo)線236延 伸至該接腳焊墊區(qū)231內(nèi)，其截面結(jié)構(gòu)如圖6所示，且臨近該 扇出導(dǎo)線236的焊接點(diǎn)233高度大于該扇出導(dǎo)線236的高度， 設(shè)定該高度差為H。
該各向異性導(dǎo)電膜25是 一 將導(dǎo)電粒子均勻分布在高質(zhì)量樹 脂的高分子薄膜。當(dāng)對該各向異性導(dǎo)電膜25熱壓后，在平行于 膜厚方向上，使得該半導(dǎo)體晶粒22的焊墊222與該焊接基板23 的焊接點(diǎn)233對應(yīng)電連接，而在垂直于該各向異性導(dǎo)電膜25厚 度方向則彼此絕緣。其中取該導(dǎo)電粒子的直徑為D，其取值范圍 通常取決于該各向異性導(dǎo)電膜25的性能，通常大約為1 0微米 左右，則該焊接點(diǎn)233與該扇出導(dǎo)線236的高度差H大于該導(dǎo) 電粒子的直徑D 。
在該電子封裝構(gòu)造2中，該半導(dǎo)體晶粒22的焊墊221與該 焊接基板23的焊接點(diǎn)233相對應(yīng)，因?yàn)椴糠稚瘸鰧?dǎo)線236夾在 該多個焊接點(diǎn)233之間，且其高度低于該焊接點(diǎn)233的高度， 所以當(dāng)將該半導(dǎo)體晶粒22封裝在該焊接基板23時，該半導(dǎo)體 晶粒22的焊墊221與該焊接基板23的焊接點(diǎn)233有效導(dǎo)通， 并不會出現(xiàn)該半導(dǎo)體晶粒22的焊墊222與部分扇出導(dǎo)線236短 路的情形。即便是因?yàn)椴僮魇д`，使得該半導(dǎo)體晶粒22的焊墊 222與該扇出導(dǎo)線236有部分重疊的情況，因?yàn)樵摵附狱c(diǎn)233與 該扇出導(dǎo)線236的高度差H大于該導(dǎo)電粒子的直徑D ，所以該 焊墊222與該扇出導(dǎo)線236仍然不會出現(xiàn)短路的可能。
綜上，與現(xiàn)有技術(shù)相比較，采用該焊接基板23以及采用該 焊接基板23的電子封裝構(gòu)造2,有效避免該焊墊222與該扇出 導(dǎo)線236間短路，提高其可靠度。
當(dāng)釆用各向異性導(dǎo)電膜25將該半導(dǎo)體晶粒22封裝在該焊接基板23表面時，其封裝步驟如下
步驟S 1 ，在該半導(dǎo)體晶粒22表面形成焊墊矩陣22 1;
步驟S2 ，在該焊接基板23表面形成焊接點(diǎn)矩陣232及與該 焊接點(diǎn)233電連接的多個扇出導(dǎo)線236,且使得該焊接點(diǎn)23 3的 高度大于該扇出導(dǎo)線236的高度；
步驟S3，在該焊接基板23表面設(shè)置焊接點(diǎn)矩陣232的區(qū)域 涂覆該各向異性導(dǎo)電膜25;
步驟S4 ，對位該半導(dǎo)體晶粒22的多個焊墊222與該焊接基 板23的焊接點(diǎn)233,并通過熱壓合設(shè)備熱壓合固化該各向異性 導(dǎo)電膜25 ，使得該半導(dǎo)體晶粒22通過該各向異性導(dǎo)電膜25粘 接固定在該焊接基板23表面。
當(dāng)采用該電子封裝構(gòu)造2封裝該半導(dǎo)體晶粒22在該焊接基 板23表面時，采用各向異性導(dǎo)電膜25直接封裝，有效解決因 熱力沖擊導(dǎo)致電子封裝可靠度低的問題。同時，因?yàn)樵摵附狱c(diǎn) 233與該扇出導(dǎo)線236的高度差H大于該導(dǎo)電粒子的直徑D,有 效保證該焊墊222與該扇出導(dǎo)線236間彼此相互絕緣，提高封 裝過程的可靠度。
當(dāng)然，在該實(shí)施方式中，該扇出導(dǎo)線236還可以貫穿該接 腳焊墊區(qū)231，或者連接至另 一 接腳焊墊區(qū)231。該焊接基板23 還可以為軟性印刷電^各板或者硬性印刷電路板。
8
權(quán)利要求
1. 一種焊接基板，其包括多個扇出導(dǎo)線及多個焊接點(diǎn)，至少一扇出導(dǎo)線電連接該焊接點(diǎn)，其特征在于該焊接點(diǎn)的高度大于該扇出導(dǎo)線的高度。
2. 如權(quán)利要求l所述的焊接基板，其特征在于該焊接點(diǎn)與該 扇出導(dǎo)線之間的高度差大于IO微米。
3. 如權(quán)利要求l所述的焊接基板，其特征在于該多個扇出導(dǎo) 線與該多個焊接點(diǎn)——對應(yīng)電連接。
4. 如權(quán)利要求3所述的焊接基板，其特征在于該焊接基板還 包括一接腳焊接區(qū)，該多個焊接點(diǎn)位于該接腳焊接區(qū)內(nèi)，且至少一 扇出導(dǎo)線的鄰近該焊接點(diǎn)的端部位于該接腳焊接區(qū)內(nèi)。
5. 如權(quán)利要求l所述的焊接基板，其特征在于該焊接基板還 包括多個相互平行間隔設(shè)置的控制導(dǎo)線，該多個控制導(dǎo)線與該多個 扇出導(dǎo)線電連接。
6. 如權(quán)利要求l所述的焊接基板，其特征在于該焊接基板是 一印刷電路板或者一薄膜晶體管基板。 ，
7. —種電子封裝構(gòu)造，其包括一半導(dǎo)體晶粒及一焊接基板，該 半導(dǎo)體晶粒包括多個焊墊，該焊接基板包括多個扇出導(dǎo)線及多個焊 接點(diǎn)，該半導(dǎo)體晶粒的多個焊墊與該多個焊接點(diǎn)對應(yīng)電連接，至少 一扇出導(dǎo)線電連接該焊接點(diǎn)，其特征在于該焊接點(diǎn)的高度大于該 扇出導(dǎo)線的高度。
8. 如權(quán)利要求7所述的電子封裝構(gòu)造，其特征在于該半導(dǎo)體 晶粒通過各向異性性導(dǎo)電膜固定在該焊接基板表面，該各向異性性 導(dǎo)電膜包括多個導(dǎo)電.粒子。
9. 如權(quán)利要求7所述的電子封裝構(gòu)造，其特征在于該焊墊與 該扇出導(dǎo)線之間的高度差大于l(M敬米。
10. —種電子封裝方法，其包括如下步驟在一半導(dǎo)體晶粒表面 形成多個焊墊；在一焊接基板表面形成多個焊接點(diǎn)及與該焊接點(diǎn)電 連接的多個扇出導(dǎo)線，其中該焊接點(diǎn)的高度大于該扇出導(dǎo)線的高度； 使得該半導(dǎo)體晶粒的焊墊分別與該焊接基板的焊接點(diǎn)對應(yīng)電連接。
全文摘要
本發(fā)明提供一種焊接基板、采用該焊接基板的電子封裝構(gòu)造及其封裝方法。該焊接基板包括多個扇出導(dǎo)線及一接腳焊墊區(qū)，該接腳焊墊區(qū)包括多個焊接點(diǎn)，其中至少一扇出導(dǎo)線電連接該接腳焊墊區(qū)，且該焊接點(diǎn)的高度大于該扇出導(dǎo)線的高度。通過該焊接點(diǎn)與該扇出導(dǎo)線的高度差，有效提高采用該焊接基板的電子封裝構(gòu)造的可靠度。
文檔編號H01L23/48GK101459151SQ20071012499
公開日2009年6月17日 申請日期2007年12月12日 優(yōu)先權(quán)日2007年12月12日
發(fā)明者孫賀新 申請人:群康科技(深圳)有限公司;群創(chuàng)光電股份有限公司