專利名稱：半導(dǎo)體裝置的形成方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于半導(dǎo)體裝置的形成方法，特別關(guān)于一種將淺溝槽隔離區(qū)形成在絕緣層上覆硅(silicon-on-insulator；SOI)基底的方法與結(jié)構(gòu)。
背景技術(shù)：
傳統(tǒng)的絕緣層上覆硅互補(bǔ)型金屬氧化物半導(dǎo)體(complementarymetal-oxide-semiconductor；CMOS)裝置通常具有薄層的硅在絕緣層上，上述絕緣層例如為埋入式的氧化物(buried oxide；BOX)層，上述薄層的硅作為一主動(dòng)層。主動(dòng)裝置例如金屬氧化物半導(dǎo)體晶體管(金屬氧化物半導(dǎo)體場(chǎng)效晶體管；metal-oxide-semiconductor field effect transistors；MOSFETs)形成在上述主動(dòng)層中的主動(dòng)區(qū)中。上述主動(dòng)區(qū)的大小與配置由隔離區(qū)例如淺溝槽隔離區(qū)所定義。上述埋入式的氧化物用以隔離基底與主動(dòng)區(qū)內(nèi)的主動(dòng)裝置。
與形成在塊狀基底(bulk substrate)的裝置相比，形成在絕緣層上覆硅基底上的裝置的特征是可展現(xiàn)較佳的性能。絕緣層上覆硅在減少下列問(wèn)題的發(fā)生方面特別有用，上述問(wèn)題關(guān)于相反的基體效應(yīng)(reverse bodyeffect)、裝置的電路栓鎖(latch up)、軟錯(cuò)效應(yīng)(soft-error)的發(fā)生率、以及接面電容(junction capacitance)。因此絕緣層上覆硅的技術(shù)可達(dá)成高速的性能、較高的密接密度(packing density)、與減少電力的消耗。
目前有數(shù)種技術(shù)可用來(lái)制造絕緣層上覆硅的基底。其中一種技術(shù)稱為“氧離子注入隔離”(separation by implantation of oxygen；SIMOX)，將氧注入硅表面下方，并對(duì)基底施以退火而在硅層下方形成一埋入式的氧化物層，其注入時(shí)間過(guò)長(zhǎng)且成本高昂。另外，上述絕緣層上覆硅基底暴露在高度的表面損傷與污染的可能性中。第二種技術(shù)稱為“鍵合-回蝕式絕緣層上覆硅”(bond-and-etch-back SOI；BESOI)，將經(jīng)氧化處理的基底以擴(kuò)散接合的方式連接至未經(jīng)氧化處理的基底，再對(duì)上述經(jīng)氧化處理的基底的背面進(jìn)行研磨、拋光、蝕刻的處理，直到形成所需的裝置層為止。鍵合-回蝕式絕緣層上覆硅可以避免注入傷害(implant damage)的發(fā)生，其為氧離子注入隔離技術(shù)的固有問(wèn)題。然而，鍵合-回蝕式絕緣層上覆硅的技術(shù)需要耗時(shí)的研磨、拋光、蝕刻的處理。另一種技術(shù)稱為“氫離子注入隔離”(hydrogen implantation and separation)，將氫注入硅中，伴隨著熱成長(zhǎng)氧化物(thermally grown oxide)的形成，而在氧化物底下發(fā)生硅基底的脆性化。然后將完成氫離子注入的基底與帶有上覆氧化物層的另一硅基底接合。接下來(lái)可借由適當(dāng)?shù)耐嘶鸪绦颍跉潆x子濃度最高處切割上述接合后的基底。由于上述技術(shù)難以形成具有均勻厚度的硅層的絕緣層上覆硅基底，均無(wú)法適用于全空乏(fully-depleted)絕緣層上覆硅基底的制造。
先進(jìn)的CMOS裝置的制造通常包含在不同的裝置之間形成隔離區(qū)。例如某些CMOS混合組件(CMOS hybrid)的定位(orientation)方法包含在形成外延硅層之前制造隔離區(qū)例如淺溝槽隔離區(qū)。此特定的程序會(huì)導(dǎo)致以下的問(wèn)題。各種隔離區(qū)與半導(dǎo)體材料的不同的蝕刻速率會(huì)使其CMOS裝置的工藝復(fù)雜化。因此，在絕緣層上覆硅基底上形成淺溝槽隔離區(qū)的傳統(tǒng)的CMOS工藝，會(huì)在蝕刻隔離區(qū)時(shí)遭遇到合格率不佳的問(wèn)題。
因此，我們需要較佳的制造方法與裝置結(jié)構(gòu)來(lái)更有效地整合CMOS的隔離結(jié)構(gòu)與絕緣層上覆硅混合定位的技術(shù)。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供一種半導(dǎo)體裝置的形成方法，以解決上述現(xiàn)有技術(shù)中所遭遇的問(wèn)題。
本發(fā)明提供一種半導(dǎo)體裝置的形成方法，包含在基底上形成介電層；圖形化該介電層，以在其中形成溝槽；施以外延成長(zhǎng)的步驟，使第一外延層成長(zhǎng)在該溝槽內(nèi)，同時(shí)避免在該介電層上發(fā)生該第一外延層的外延成長(zhǎng)；以及施以外延成長(zhǎng)的步驟，在該第一外延層上形成第二外延層，該第二外延層延伸至該介電層。
本發(fā)明又提供一種半導(dǎo)體裝置的形成方法，包含提供基底；在該基底上形成介電層；圖形化該介電層，以在其中形成溝槽；在該溝槽內(nèi)填入外延成長(zhǎng)的半導(dǎo)體材料；以及以該外延成長(zhǎng)的半導(dǎo)體材料作為成核位置，以形成額外的外延成長(zhǎng)的半導(dǎo)體材料，其中該額外的外延成長(zhǎng)的半導(dǎo)體材料延伸至該介電層上。
本發(fā)明又提供一種半導(dǎo)體裝置的形成方法，包含提供含硅基底；在該基底上形成氧化硅層；在該氧化硅層中形成多個(gè)開(kāi)口，以暴露出其下的該含硅基底；施以外延成長(zhǎng)的步驟，以在暴露的該基底上長(zhǎng)出第一含硅材料，此時(shí)排除將該第一含硅材料形成在該氧化硅層上；以及施以外延成長(zhǎng)的步驟，以在第一含硅材料上長(zhǎng)出第二含硅材料，該第二含硅材料實(shí)質(zhì)上覆蓋該氧化硅層。


圖1a與1b分別為剖面圖與平面圖，顯示本發(fā)明實(shí)施例的絕緣層上覆硅區(qū)與淺溝槽隔離區(qū)。
圖2與3為一系列的剖面圖，顯示作為種晶的外延層與選擇性橫向成長(zhǎng)的外延層。
圖4a與4b分別為剖面圖與平面圖，顯示本發(fā)明實(shí)施例的絕緣層上覆硅區(qū)與淺溝槽隔離區(qū)。
圖5為剖面圖，顯示本發(fā)明較佳實(shí)施例中，在絕緣層上覆硅的外延層上形成N型金屬氧化物半導(dǎo)體(n-channel metal oxide semiconductor；NMOS)晶體管與P型金屬氧化物半導(dǎo)體(p-channel metal oxidesemiconductor；PMOS)晶體管。
其中附圖標(biāo)記說(shuō)明如下110～半導(dǎo)體基底；115～介電層；120～開(kāi)口125～隔離溝槽區(qū)130～絕緣層上覆硅孤島狀結(jié)130a～第一絕緣層上覆硅孤130b～第二絕緣層上覆硅孤島狀結(jié)構(gòu)區(qū)205～第一外延層
205a～溢出部分210～第二外延層305～溝槽310～隔離介電質(zhì)405～N型金屬氧化物半導(dǎo)體晶體管410～P型金屬氧化物半導(dǎo)體晶體管具體實(shí)施方式
為讓本發(fā)明的上述和其它目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉出較佳實(shí)施例，并配合所附圖式，作詳細(xì)說(shuō)明如下圖1a為剖面圖，顯示在工藝中段的半導(dǎo)體裝置例如為金屬氧化物半導(dǎo)體場(chǎng)效晶體管(metal-oxide-semiconductor field effect transistor；MOSFET)。半導(dǎo)體基底110，其較好為硅晶圓，但亦可以是鍺、硅鍺(SiGe)、應(yīng)變硅、應(yīng)變鍺、砷化鎵、其它半導(dǎo)體材料、或上述的組合。介電層115形成在半導(dǎo)體基底110上。
介電層115較好為包含氧化硅，其形成方法可以是在氧化環(huán)境中在600～1100℃的溫度與1～10托的壓力下，進(jìn)行熱氧化。介電層115的形成亦可以使用其它技術(shù)例如化學(xué)汽相沉積法(chemical vapor deposition；CVD)。介電層115的厚度較好為100～10,000。在介電層115中形成多個(gè)開(kāi)口120，其穿透介電層115而到達(dá)半導(dǎo)體基底110。開(kāi)口120的形成方法可以是例如傳統(tǒng)的掩膜與蝕刻工藝，例如形成圖形化的光阻層后施以緩沖的氫氟酸蝕刻(buffered HF etch)。在本發(fā)明中亦可使用其它的介電質(zhì)例如氮化硅、氮氧化硅、經(jīng)摻雜或未經(jīng)摻雜的復(fù)晶硅玻璃、所謂的高介電常數(shù)介電質(zhì)、或是所謂的低介電常數(shù)介電質(zhì)。
接下來(lái)請(qǐng)參考圖1b，其顯示圖1a所示結(jié)構(gòu)的部分平面圖。開(kāi)口120定義隔離溝槽區(qū)125，在后述本發(fā)明實(shí)施例中的步驟之后，會(huì)形成隔離溝槽區(qū)125。另外，開(kāi)口120之間的間隔定義后文所敘述的后續(xù)絕緣層上覆硅孤島狀結(jié)構(gòu)區(qū)130。雖然圖中所顯示的溝槽為簡(jiǎn)單的矩形結(jié)構(gòu)，發(fā)明所屬領(lǐng)域的技術(shù)人員應(yīng)當(dāng)了解溝槽的特定大小、形狀、與配置為設(shè)計(jì)上可自由決定的事項(xiàng)，而本發(fā)明中亦可使用環(huán)狀、橢圓的、卵形的、延長(zhǎng)的、與復(fù)雜形狀的溝槽。雖然為了顯示上的方便，在圖1b中僅繪示一個(gè)溝槽，但是本發(fā)明的實(shí)施例中通常使用多個(gè)相交或未相交的溝槽。
接下來(lái)請(qǐng)參考圖2，第一外延層205形成在為開(kāi)口120所暴露的半導(dǎo)體基底110上，用以形成第一外延層205的外延工藝較好為高溫(較好為高于800℃)，并在低壓下使用硅烷系的前驅(qū)物(precursor)氣體作為硅原子的來(lái)源，而提供硅的沉積。在沉積工藝的過(guò)程中較好為使用氯化氫或其它適當(dāng)?shù)奈g刻劑，以確保外延成長(zhǎng)選擇性地發(fā)生在暴露的硅區(qū)，而不會(huì)發(fā)生在暴露的介電質(zhì)區(qū)上。發(fā)明所屬領(lǐng)域的技術(shù)人員可顯而易見(jiàn)經(jīng)由例行性的實(shí)驗(yàn)，來(lái)對(duì)上述外延成長(zhǎng)工藝作改變。第一外延層205的形成可使用任何適當(dāng)?shù)募夹g(shù)例如低壓化學(xué)汽相沉積、等離子體增益化學(xué)汽相沉積、或原子級(jí)沉積。
上述外延前驅(qū)物可包含含硅的化合物與含氯的環(huán)境，較好為二氯硅烷(SiCl2H2)在氯化氫(HCl)的環(huán)境中。由于上述前驅(qū)物組成可抑制在介電層115上發(fā)生假性成核(spurious nucleation)，而為較佳的前驅(qū)物組成。如第2圖所示第一外延層205較好為具有溢出開(kāi)口120的溢出部分205a。
接下來(lái)請(qǐng)參考圖3，以第一外延層205的溢出部分205a作為種晶區(qū)或成核位置區(qū)，而在介電層115上形成第二外延層210。如上所述，前述較佳的前驅(qū)物組成可抑制在介電層115上發(fā)生假性成核，因此第二外延層210的成長(zhǎng)以第一外延層205的溢出部分205a為起點(diǎn)，作橫向成長(zhǎng)，其延伸覆蓋介電層115的表面。由于第一外延層205提供用以成長(zhǎng)第二外延層210的種晶，第一外延層205與第二外延層210較好為具有相同的結(jié)晶取向，而一起成為具有連續(xù)性的單層材料。因此，發(fā)明所屬領(lǐng)域的技術(shù)人員當(dāng)可了解實(shí)施例將其敘述成分離的外延層，僅是為了方便說(shuō)明。
接下來(lái)請(qǐng)參考圖4a，對(duì)圖3所示的結(jié)構(gòu)進(jìn)行平坦化的處理。以異向性蝕刻的方法，在第一外延層205中蝕刻出溝槽305(更正確地來(lái)說(shuō)，應(yīng)為多個(gè)溝槽305)。溝槽305的形成可使用反應(yīng)性離子蝕刻(reactive ionetch；RIE)、其它干蝕刻法、異向性的濕蝕刻法、或其它適當(dāng)?shù)漠愊蛐晕g刻或圖形化工藝。如圖4a所示，溝槽305的深度d1可大于第二外延層210的厚度d2(d1＞d2)。用來(lái)形成溝槽305的光刻掩膜版較好為與用來(lái)形成開(kāi)口120所的光刻掩膜版相同，如此一來(lái)，溝槽305便可對(duì)準(zhǔn)介電層115的邊緣。在另一實(shí)施例中，亦可使用不同的光刻掩膜版，且不需使溝槽305橫向延伸至介電層115的邊緣。
在本發(fā)明的較佳實(shí)施例中，并不需要使溝槽305完全穿透第一外延層205并到達(dá)半導(dǎo)體基底110。亦即，如圖4a所示，保留部分的第一外延層205，而使其埋藏在溝槽305的下方。又如圖4a所示，以隔離介電質(zhì)310填入溝槽305中。如圖所示，隔離介電質(zhì)310實(shí)質(zhì)上完全填滿溝槽305，并與周遭的第二外延層210共平面。發(fā)明所屬領(lǐng)域的技術(shù)人員當(dāng)可了解上述平坦度可借由各種的手段來(lái)達(dá)成，包含使隔離介電質(zhì)310溢出溝槽305，然后以化學(xué)機(jī)械研磨(chemical mechanical polish；CMP)或回蝕法，對(duì)隔離介電質(zhì)310進(jìn)行平坦化的處理。請(qǐng)注意介電層115與隔離介電質(zhì)310的組合完全圍繞分離的第二外延層210，并因此對(duì)其作電性隔離。因此，借由本發(fā)明，形成受到電性隔離的孤島狀結(jié)構(gòu)，而以其來(lái)構(gòu)成主動(dòng)區(qū)，以供后續(xù)半導(dǎo)體裝置與集成電路的形成。
繪示在圖4a的部分結(jié)構(gòu)的平面圖繪示在圖4b中。如圖4b所示，溝槽305與隔離介電質(zhì)310完全圍繞第二外延層210，而將該第二外延層210作為絕緣層上覆硅的孤島狀結(jié)構(gòu)。隔離介電質(zhì)310可包含以化學(xué)汽相沉積法所形成的氧化硅，其亦可包含其它材料例如化學(xué)汽相沉積法所形成的氧化硅、氮化硅、氮氧化硅、高介電常數(shù)介電質(zhì)、低介電常數(shù)介電質(zhì)、化學(xué)汽相沉積法所形成的多晶硅、或其它介電質(zhì)。圖4a與圖4b所示為平坦化的結(jié)構(gòu)，而可根據(jù)傳統(tǒng)的方法來(lái)完成裝置的制造。
例如，圖5顯示例示的實(shí)施例，其中N型金屬氧化物半導(dǎo)體(n-channelmetal oxide semiconductor；NMOS)晶體管405形成在第一絕緣層上覆硅孤島狀結(jié)構(gòu)區(qū)130a中，而P型金屬氧化物半導(dǎo)體(p-channel metal oxidesemiconductor；PMOS)晶體管405則形成在第二絕緣層上覆硅孤島狀結(jié)構(gòu)區(qū)130b中。
第二外延層210的厚度可為2～200nm，而較好為40nm。第二外延層210(與基底)較好為包含硅，但是亦可以包含碳化硅、鍺、砷化鎵、砷化鋁鎵、磷化銦、氮化鎵、其它半導(dǎo)體材料、或上述的組合。介電層115作為埋入式氧化物層，其厚度可以是10～200nm，較好為約50nm。
N型金屬氧化物半導(dǎo)體晶體管405與P型金屬氧化物半導(dǎo)體晶體管410較好為包含閘介電質(zhì)例如為氧化硅，其厚度為6～100，較好為小于20。在其它實(shí)施例中，上述閘介電質(zhì)可包含高介電常數(shù)介電質(zhì)，其介電常數(shù)實(shí)質(zhì)上大于7，其中可能的高介電常數(shù)介電質(zhì)包含Ta2O5、TiO2、Al2O3、ZrO2、HfO2、Y2O3、L2O3、及其鋁酸鹽與硅酸鹽。其它適用的高介電常數(shù)介電質(zhì)可包含鉿基物質(zhì)例如HfO2、HfSiOx、HfAlOx。
例示的組成包含加入應(yīng)力引發(fā)薄膜以強(qiáng)化載子的遷移率(carriermobility)。例如發(fā)明所屬領(lǐng)域的技術(shù)人員可了解希望在N型金屬氧化物半導(dǎo)體晶體管405的通道區(qū)引發(fā)源極-漏極方向的張應(yīng)變；亦希望在P型金屬氧化物半導(dǎo)體晶體管410的通道區(qū)引發(fā)相同方向的壓應(yīng)變。
當(dāng)應(yīng)變同時(shí)作用于P型金屬氧化物半導(dǎo)體晶體管410與N型金屬氧化物半導(dǎo)體晶體管405的<110>通道區(qū)時(shí)，N型金屬氧化物半導(dǎo)體晶體管405與P型金屬氧化物半導(dǎo)體晶體管410的溝道區(qū)呈現(xiàn)實(shí)質(zhì)上不平行的狀態(tài)，而避免應(yīng)力造成N型金屬氧化物半導(dǎo)體晶體管405或P型金屬氧化物半導(dǎo)體晶體管410的性能的下降。發(fā)明所屬領(lǐng)域的技術(shù)人員應(yīng)了解張應(yīng)力有利于N型金屬氧化物半導(dǎo)體晶體管405；但對(duì)P型金屬氧化物半導(dǎo)體晶體管410而言，則需要壓應(yīng)力。因此，對(duì)N型金屬氧化物半導(dǎo)體晶體管405與P型金屬氧化物半導(dǎo)體晶體管410選擇適當(dāng)?shù)慕Y(jié)晶取向，使其中之一對(duì)應(yīng)力敏感，而另一個(gè)則對(duì)應(yīng)力不敏感，是對(duì)于N型金屬氧化物半導(dǎo)體晶體管405與P型金屬氧化物半導(dǎo)體晶體管410的應(yīng)變效應(yīng)的兩難問(wèn)題的解決方法之一。
亦可使用可引發(fā)應(yīng)變的隔離溝槽區(qū)125，以選擇性地分別對(duì)N型金屬氧化物半導(dǎo)體晶體管405與P型金屬氧化物半導(dǎo)體晶體管410引發(fā)應(yīng)力。例如，第一隔離溝槽具有第一順應(yīng)性層(liner)、與第二隔離溝槽具有第二順應(yīng)性層、或均不具有順應(yīng)性層。上述順應(yīng)性層例如為氮化物層?？蓪⒌锏捻槕?yīng)性層形成在上述第二隔離溝槽中，而以例如注入離子或移除該順應(yīng)性層來(lái)對(duì)其進(jìn)行改質(zhì)。在另一例子中，上述第一順應(yīng)性層可為氮氧化物層(氮化的氧化物)。在此情況中，例如可將氧化物的順應(yīng)性層形成在上述第二隔離溝槽中、或是在上述第二隔離溝槽中不形成任何的順應(yīng)性層。然后可以順應(yīng)性層對(duì)其他多個(gè)隔離溝槽中的一部分進(jìn)行改質(zhì)。
雖然本發(fā)明已以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何本發(fā)明所屬領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視后附的權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
1.一種半導(dǎo)體裝置的形成方法，其特征在于，包含在基底上形成介電層；圖形化該介電層，以在其中形成溝槽；施以外延成長(zhǎng)的步驟，使第一外延層成長(zhǎng)在該溝槽內(nèi)，同時(shí)避免在該介電層上發(fā)生該第一外延層的外延成長(zhǎng)；以及施以外延成長(zhǎng)的步驟，在該第一外延層上形成第二外延層，該第二外延層延伸至該介電層。
2.如權(quán)利要求1所述的半導(dǎo)體裝置的形成方法，其特征在于，還包含平坦化該第一外延層與該第二外延層。
3.如權(quán)利要求1所述的半導(dǎo)體裝置的形成方法，其特征在于，還包含在該第二外延層中蝕刻出第二溝槽；以及將介電材料填入該第二溝槽。
4.如權(quán)利要求3所述的半導(dǎo)體裝置的形成方法，其特征在于，蝕刻出該第二溝槽時(shí)，完全穿透該第一外延層。
5.如權(quán)利要求1所述的半導(dǎo)體裝置的形成方法，其特征在于，該第一外延層的成長(zhǎng)使用硅烷系的前驅(qū)物。
6.如權(quán)利要求1所述的半導(dǎo)體裝置的形成方法，其特征在于，施以外延成長(zhǎng)的步驟、使該第一外延層成長(zhǎng)在該溝槽內(nèi)還包含使該第一外延層溢出于該溝槽，而使該第一外延層的一部分延伸至該溝槽側(cè)壁的上方。
7.一種半導(dǎo)體裝置的形成方法，其特征在于，包含提供基底；在該基底上形成介電層；圖形化該介電層，以在其中形成溝槽；在該溝槽內(nèi)填入外延成長(zhǎng)的半導(dǎo)體材料；以及以該外延成長(zhǎng)的半導(dǎo)體材料作為成核位置，以形成額外的外延成長(zhǎng)的半導(dǎo)體材料，其中該額外的外延成長(zhǎng)的半導(dǎo)體材料延伸至該介電層上。
8.如權(quán)利要求7所述的半導(dǎo)體裝置的制造方法，其特征在于，還包含平坦化該外延成長(zhǎng)的半導(dǎo)體材料與該額外的外延成長(zhǎng)的半導(dǎo)體材料。
9.如權(quán)利要求7所述的半導(dǎo)體裝置的形成方法，其特征在于，該介電層為熱成長(zhǎng)的二氧化硅。
10.如權(quán)利要求7所述的半導(dǎo)體裝置的形成方法，其特征在于，該外延成長(zhǎng)的半導(dǎo)體材料與該額外的外延成長(zhǎng)的半導(dǎo)體材料包含相同的材料。
11.如權(quán)利要求7所述的半導(dǎo)體裝置的形成方法，其特征在于，還包含移除該外延成長(zhǎng)的半導(dǎo)體材料，而在其原處形成第二介電材料。
12.如權(quán)利要求11所述的半導(dǎo)體裝置的形成方法，其特征在于，一部分的該外延成長(zhǎng)的半導(dǎo)體材料殘留在該第二介電材料的下方。
13.一種半導(dǎo)體裝置的形成方法，其特征在于，包含提供含硅基底；在該基底上形成氧化硅層；在該氧化硅層中形成多個(gè)開(kāi)口，以暴露出其下的該含硅基底；施以外延成長(zhǎng)的步驟，以在暴露的該基底上長(zhǎng)出第一含硅材料，此時(shí)排除將該第一含硅材料形成在該氧化硅層上；以及施以外延成長(zhǎng)的步驟，以在第一含硅材料上長(zhǎng)出第二含硅材料，該第二含硅材料實(shí)質(zhì)上覆蓋該氧化硅層。
14.如權(quán)利要求13所述的半導(dǎo)體裝置的制造方法，其特征在于，該氧化硅層的形成方法為熱成長(zhǎng)法。
15.如權(quán)利要求13所述的半導(dǎo)體裝置的制造方法，其特征在于，還包含平坦化該第二含硅材料。
全文摘要
本發(fā)明提供一種半導(dǎo)體裝置的結(jié)構(gòu)與形成方法，其具有淺溝槽隔離結(jié)構(gòu)在絕緣層上覆硅的基底中。其結(jié)構(gòu)包含淺溝槽隔離結(jié)構(gòu)圍繞孤島狀的絕緣層上覆硅結(jié)構(gòu)。上述淺溝槽隔離結(jié)構(gòu)包含在上述基底上的第二外延層、與在上述第二外延層上的第二介電層。半導(dǎo)體裝置的形成方法包含在基底上形成介電層、與以穿透上述介電層的隔離溝槽圍繞上述基底中的裝置形成區(qū)。上述方法亦包含以第一外延層填入上述溝槽、與在上述裝置形成區(qū)與上述第一外延層上形成第二外延層。然后以隔離介電質(zhì)取代一部分的上述第一外延層，然后在上述裝置形成區(qū)中的上述第二外延層中形成裝置例如為晶體管。
文檔編號(hào)H01L21/70GK101093799SQ20071009165
公開(kāi)日2007年12月26日 申請(qǐng)日期2007年4月3日 優(yōu)先權(quán)日2006年6月23日
發(fā)明者游明華, 李資良, 蔡邦彥 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司