專利名稱：背面到正面的通道工藝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體，更具體地涉及這樣的器件的電連接。
背景技術(shù)：
制造(通過形成導(dǎo)電通道)全部穿過電子芯片延伸的電接觸點(diǎn)非常困難。高度精確或可控重復(fù)性地制造更不用說要大量制造所述電接觸點(diǎn)幾乎不可能，除非滿足下列一個或多個條件a)通道很淺，即深度明顯小于100微米，b)通道寬度大，或者c)通道被以大間距，即通道寬度的很多倍的間距分隔。當(dāng)通道接近到足以發(fā)生信號串?dāng)_，或者如果通道穿透的芯片帶電，則所述困難會增加，因?yàn)橥ǖ乐械膶?dǎo)體既不允許作為短接線，也不能攜帶與芯片相應(yīng)部分不同的電荷。此外，在一定程度上存在的常規(guī)工藝不適用于所形成的集成電路(IC)芯片(即包含有源半導(dǎo)體器件)并會增加成本，因?yàn)檫@些工藝可能損壞芯片，從而降低最終的生產(chǎn)率。除了上述困難之外，當(dāng)通道穿透的材料帶電或者當(dāng)將要穿過通道傳送的信號頻率很高，例如超過約0.3 GHz時，還需要考慮電容和電阻的問題。
確實(shí)，半導(dǎo)體技術(shù)領(lǐng)域仍存在諸多問題，這些問題包括使用大尺寸的不成比例的封裝;組裝成本不與半導(dǎo)體成比例；芯片成本正比于面積，并且性能最好的工藝也最貴，但只有一小部分芯片面積真正需要高性能的工藝；當(dāng)前工藝受限于電壓和其他技術(shù)；芯片設(shè)計(jì)者限于一種設(shè)計(jì)工藝和一種設(shè)計(jì)材料；芯片-芯片(通過封裝)的連接需要大尺寸，大功率的焊盤驅(qū)動器；即使是小改變或修正微小的設(shè)計(jì)錯誤也需要對整個新芯片制造一個或多個新掩膜；制造整個新芯片僅掩膜成本就需要數(shù)百萬美元；單個芯片的測試?yán)щy和復(fù)雜，而芯片組合在完成封裝之前的測試甚至更為困難。
因此，在技術(shù)上非常需要能解決一個或多個上述問題的技術(shù)。

發(fā)明內(nèi)容
我們開發(fā)了一種工藝，該工藝便于利用穿透晶片、預(yù)形成的第三方芯片或摻雜的半導(dǎo)體襯底的通道形成芯片到芯片的電連接。本文所述的各個方面有助于改進(jìn)方法，并代表芯片互連總體領(lǐng)域的進(jìn)步。
一個方面涉及一種在包含鄰接襯底的摻雜半導(dǎo)體材料的半導(dǎo)體芯片上所執(zhí)行的方法，該方法包含創(chuàng)建至少穿透部分襯底的第一通道，所述通道朝向所述摻雜半導(dǎo)體材料，從所述襯底的外側(cè)延伸到所述襯底中，所述第一通道具有壁表面和底部；將第一導(dǎo)電材料引入所述第一通道中，從而創(chuàng)建導(dǎo)電通路；創(chuàng)建與所述第一通道對齊的第二通道，所述通道從所述半導(dǎo)體芯片的摻雜部分的外表面延伸到所述底部；以及將第二導(dǎo)電材料引入到所述第二通道中，從而創(chuàng)建導(dǎo)電通路。
另一方面涉及通過在第二半導(dǎo)體芯片上堆疊半導(dǎo)體芯片形成一個單元，以使第二半導(dǎo)體芯片具有與導(dǎo)電通路雜交的電接觸。
本文所述的優(yōu)勢和特征只是可從代表性實(shí)施例獲得的諸多優(yōu)勢和特征的一部分，并且只是呈現(xiàn)來幫助理解本發(fā)明。應(yīng)當(dāng)理解，這些優(yōu)勢和特征不應(yīng)被認(rèn)為是由權(quán)利要求定義的對本發(fā)明的限制，或者是對權(quán)利要求的等價內(nèi)容的限制。舉例來說， 一些優(yōu)勢是互相矛盾的，這些優(yōu)勢無法同時呈現(xiàn)在單個實(shí)施例中。與此類似， 一些優(yōu)勢適用于本發(fā)明的一個方面而不適用于其他方面。因此，所述特征與優(yōu)勢的概述不應(yīng)被認(rèn)為在確定等價內(nèi)容中起決定性作用。本發(fā)明的其他特征和優(yōu)勢將通過下文的說明，通過附圖以及權(quán)利要求也將愈加明顯。


圖1是包含多個有源電子器件的芯片的一個部分的簡化代表性側(cè)視圖；圖2是圖1的指定區(qū)域的上表面的頂視圖；圖3顯示圖1的一部分的簡化剖面圖4是圖1的指定區(qū)域的上表面在產(chǎn)生圖3的側(cè)視圖所示的溝槽之后的頂視圖；圖5顯示作為后續(xù)處理結(jié)果的圖1的一部分的簡化剖面圖6是圖1的指定區(qū)域的上表面在如圖5的側(cè)視圖所示用電絕緣材料填充溝槽之后的頂視圖7顯示作為后續(xù)處理結(jié)果的圖1的一部分的簡化剖面圖8是圖1的指定區(qū)域124的上表面在產(chǎn)生通道溝槽之后的頂視圖9顯示作為后續(xù)處理結(jié)果的圖1的一部分的簡化剖面圖IO是圖1的指定區(qū)域的上表面在通道溝槽金屬化之后的頂視圖；圖11顯示作為后續(xù)可選處理結(jié)果的圖1的一部分的簡化剖面圖12是圖1的指定區(qū)域的上表面在將鍵合物質(zhì)可選地引入其余空洞之后的頂視圖13顯示作為其他可選處理結(jié)果的圖1的一部分的簡化剖面圖14是圖1的指定區(qū)域的上表面在可選擇地將精整物質(zhì)可選地添加到其余空洞之后的頂視圖15顯示作為后續(xù)處理結(jié)果的圖1的一部分的簡化剖面圖16顯示在減薄襯底以去除底部金屬化之后圖1的一部分的簡化剖面圖17顯示作為替代變形處理結(jié)果的圖5的一部分的簡化剖面圖18是產(chǎn)生通道溝槽之后取自圖1的指定區(qū)域下方的部分的頂視圖19顯示作為結(jié)合圖9所述方式的進(jìn)一步處理結(jié)果的圖5的一部分的簡化剖面圖20顯示作為結(jié)合圖11所述方式的進(jìn)一步可選處理結(jié)果的圖5的一部分的簡化剖面圖21顯示作為結(jié)合圖13所述方式的進(jìn)一步可選處理結(jié)果的圖5的一部分的簡化剖面圖22顯示圖17的替代變形中作為以結(jié)合圖15所述方式減薄襯底以暴露底部金屬化的結(jié)
果的圖5的一部分的簡化剖面圖23顯示用于圖17的替代變形的作為以結(jié)合圖16所述方式減薄襯底以去除底部金屬化
的結(jié)果的圖5的一部分的簡化剖面圖24以簡化形式說明側(cè)壁金屬化之后的雙導(dǎo)體變形；
圖25以簡化形式說明用電絕緣材料500填充溝槽之后的該雙導(dǎo)體變形；
圖26以簡化形式說明通過去除半導(dǎo)體材料的整個島產(chǎn)生的通道溝槽；
圖27以簡化形式說明通過只去除半導(dǎo)體材料的內(nèi)部島產(chǎn)生的通道溝槽；
圖28以簡化形式說明雙導(dǎo)體變型的一個實(shí)例；
圖29以簡化形式說明雙導(dǎo)體變型的另一個實(shí)例；
圖30A和30B分別說明圖28和29的方法中可選附加的熱生長電介質(zhì)或絕緣體的應(yīng)用圖31以簡化形式說明三導(dǎo)體變型的一個實(shí)例；
圖32顯示除了金屬化后剩余的空洞沒有填充之外與圖9到圖16的實(shí)施例相似的替代芯片實(shí)施例的實(shí)例的一部分的簡化剖面圖33顯示除了金屬化后剩余的空洞沒有填充之外與圖23的實(shí)施例相似的替代芯片實(shí)施例的實(shí)例的一部分的簡化剖面圖；圖34和圖35分別顯示在互相混合之后圖32和33的芯片的各自的剖面圖；圖36顯示說明可選擇地涂覆絕緣體或保形涂層之后圖34的實(shí)施例；
圖37顯示環(huán)狀溝槽剖面的代表性實(shí)例；
圖38以簡化形式說明制備用于堆疊的晶片的工藝的總體概要形式；
圖39到41說明使用本文所述工藝的不同變形產(chǎn)生穿透芯片的連接，并在其后堆疊到一起形成芯片單元的實(shí)例芯片的一部分；
圖42以簡化形式說明形成后到前變型的工藝；圖43以簡化形式說明形成電容耦合變型的工藝；圖44以簡化形式說明形成預(yù)連接變形的工藝；圖45和圖46以簡化形式說明實(shí)例粘結(jié)和融化參數(shù)；
圖47是涉及"最小"接觸點(diǎn)的簡化實(shí)例；圖48是涉及擴(kuò)大接觸點(diǎn)的簡化實(shí)例；
圖49說明各自具有本文所述的穿透芯片連接的半導(dǎo)體芯片疊層的一部分；圖50說明使用插柱和穿透連接方法堆疊的圖49所示芯片的簡化疊層的一部分；圖51以簡化形式說明用預(yù)成型插柱填充的金屬化內(nèi)的空洞；圖52以簡化形式說明混合到電子芯片之后的圖51的芯片；圖53到圖71說明基本接觸點(diǎn)形成和混合方法的簡化實(shí)例變形；圖72到圖87說明基本接觸點(diǎn)形成和混合方法的替代簡化實(shí)例變形；圖88到圖91以簡化平行形式說明用于形成其后將成為子晶片背面上的剛性插柱的另兩個實(shí)例變形方法的第一部分；
圖92是實(shí)例斜通道的剖面照片；
圖93是具有100微米深度和20微米直徑的實(shí)例通道的照片；圖94是具有其中形成的尖頭通道的芯片的剖面照片；
圖95到圖102以簡化平行形式說明圖88到91的另兩個實(shí)例變形的第二部分；圖103到圖125以簡化平行形式說明制備用于混合到其他元件的晶片的變形工藝；圖126到圖139以簡化形式說明制備用于混合到其他元件的晶片的另一變形工藝；圖140以簡化形式說明即刻在粘結(jié)相之前的子晶片接觸點(diǎn)與母晶片接觸點(diǎn)；圖141以簡化形式顯示融化處理完成之后圖140的接觸點(diǎn)；圖142說明成型的韌性接觸點(diǎn)；
圖143A到143P是無數(shù)可能的母接觸點(diǎn)剖面的一些代表性的說明性實(shí)例；
圖144是成型的韌性接觸點(diǎn)的替代實(shí)例的照片；
圖145是設(shè)計(jì)成穿透圖144的韌性接觸點(diǎn)的成型的剛性接觸點(diǎn)的照片；
圖146以簡化形式說明另一成型的接觸點(diǎn)實(shí)例；
圖147到152說明用于實(shí)施阱附貼概念的一個變形工藝；圖153到156以簡化形式說明反阱變形的分類；
圖157A和157B分別是一組15微米直徑135微米延伸深度與25微米直徑155微米延伸深度的通道的縱向剖面照片；
圖158是與圖157A和157B相似的但沒有一直填充到底部的通道的照片；圖159到167說明第II級類型剛性阱附貼方法的另一變形；
圖168到圖170顯示阱附貼方法的另一變形，其中芯片通過分離的遠(yuǎn)程接觸點(diǎn)互相附貼;
圖171A和171B說明替代遠(yuǎn)程接觸點(diǎn)變形的頂視圖172說明實(shí)例同軸接觸點(diǎn)的剖面圖173到175說明同軸接觸點(diǎn)的實(shí)例用法；
圖176到179說明使用本文所述的接觸點(diǎn)進(jìn)行密封的兩個簡單實(shí)例；
圖180是綜述使用剛性/韌性接觸點(diǎn)示例形成其他變形的不同方法的圖表；
圖181和182是綜述形成通道變形的不同方法的圖表；
圖183到195更詳細(xì)地說明涉及在子晶片上淀積金屬的具體實(shí)例的工藝流程；圖196到205更詳細(xì)地說明涉及在子晶片上鍍覆金屬的具體實(shí)例的工藝流程；圖206以簡化形式說明母晶片化學(xué)鍍的變形；圖207以簡化形式說明母晶片薄電介質(zhì)變形；圖208以簡化形式說明母晶片厚電介質(zhì)變形；
圖209說明在阻擋層淀積之前的具有以50微米節(jié)距分隔的14微米寬的接觸點(diǎn)焊盤的母晶片接觸點(diǎn)的實(shí)例和一些典型尺寸；
圖210說明阻擋層和覆蓋層淀積之后的圖209的接觸點(diǎn)；
圖211說明具有以25微米節(jié)距分隔的8微米寬的接觸點(diǎn)焊盤的母晶片接觸點(diǎn)的典型尺寸;圖212說明通過淀積產(chǎn)生的具有以50微米節(jié)距分隔的14微米寬的接觸點(diǎn)焊盤的子晶片接觸點(diǎn)的實(shí)例和一些典型尺寸；
圖213說明通過淀積形成的具有以25微米節(jié)距分隔的8微米寬的接觸點(diǎn)焊盤的子晶片接 觸點(diǎn)的實(shí)例和一些典型尺寸；
圖214說明在進(jìn)行自對準(zhǔn)籽晶刻蝕之前具有以50微米節(jié)距分隔的14微米寬的接觸點(diǎn)焊 盤的鍍覆型母晶片接觸點(diǎn)的實(shí)例和一些典型尺寸；
圖215說明進(jìn)行自對準(zhǔn)籽晶刻蝕之后的圖214的接觸點(diǎn)；
圖216說明作為熱管配置的一部分的內(nèi)通道的使用；
圖217以簡化平行形式說明另一個實(shí)例隔離和跨度變形；
圖218以簡化平行形式說明另一實(shí)例隔離和跨度變形；
圖219以簡化形式說明常規(guī)微處理器芯片的代表性實(shí)例及其各自的組成元件； 圖220以簡化形式說明怎樣用圖219的微處理器元件構(gòu)成替代微處理器以提供更小的占 地面積并基本上減小元件之間的距離；
圖221顯示圖219的芯片與圖220的芯片的占地面積的直接比較；
圖222說明功能封裝變形；
圖223說明圖222的封裝變形的細(xì)節(jié)；
圖224到231以簡化的概述說明無布線處理的變形；
圖232到235以簡化形式說明替代的無布線的變形；
圖236以簡化形式說明兩個芯片之間使用光學(xué)連接而非有線連接；
圖237以簡化形式說明使用熱管配置以即使激光器承載芯片和光檢測器承載芯片之間插 入兩個其他芯片仍允許光從激光器承載芯片傳遞到光檢測器承載芯片的變形；
圖238以簡化形式說明粘結(jié)和融化工藝的方法；
圖239以簡化形式說明子接觸點(diǎn)的功能層；
圖240以簡化形式說明母接觸點(diǎn)的功能層；
圖241以簡化形式說明子接觸點(diǎn)功能層的實(shí)例材料配置；
圖242以簡化形式說明母接觸點(diǎn)功能層的實(shí)例材料配置；
圖243A， 243B和243C是經(jīng)結(jié)合的母接觸點(diǎn)和子接觸點(diǎn)的照片；
圖244和245以簡化形式說明每芯片單引腳的加工；
圖246和247以簡化形式說明每芯片多引腳的加工；圖248和249以簡化形式說明替代的加工方法；以及 '圖250到254以簡化形式說明另一個替代的加工方法。
具體實(shí)施例方式
首先，應(yīng)當(dāng)理解，本文使用的術(shù)語"晶片"意在可以互換地包含所有的術(shù)語"芯片"，"電 路芯片"和"晶片"，除非特定的說明清楚地并且排他地僅表示能從中切割出芯片的整個晶片， 例如，有關(guān)8英寸或12英寸晶片，"芯片或小片-晶片"，"晶片-晶片"，或者"晶片規(guī)模"的 處理。就技術(shù)上的意義而言，如果一個術(shù)語在使用時用術(shù)語"芯片"或"小片"代替仍有意 義，則這些術(shù)語也能使用。此外，除非滿足上述條件，本文對"晶片或芯片"或者"晶片或 小片"的實(shí)際引用應(yīng)當(dāng)視作無意中的多余重復(fù)。
總體而言，本文所述的各個方面的具體實(shí)施例能夠以簡單，可控的方式在兩個或多個包 含完全形成的電子的，有源光學(xué)的或者電子光學(xué)器件之間形成連接，該方式還允許深的通道 深度，高度的重復(fù)性，可控的電容和電阻，以及通道和該通道穿透的晶片或襯底之間的電隔 離。
我們的工藝實(shí)施例可以形成寬度窄(即，下至約15微米寬或更小)的導(dǎo)電通道，雖然深 寬比等級為5:1到10:1更為典型，我們的工藝實(shí)施例還可以形成穿透深寬比等級為3:1以及大 到30:1的芯片的深(即深度大于約50微米)的導(dǎo)電通道。此外，我們的方法可以有利地在通
道穿透的芯片的一部分帶電的環(huán)境下實(shí)現(xiàn)這一點(diǎn)。具體而言，我們可以使用其中側(cè)壁將摻雜 半導(dǎo)體與從中穿過的電導(dǎo)體絕緣的通道提供穿過晶片的摻雜半導(dǎo)體部分的電通路。此外，我
們的工藝對窄通道也有效(即約15微米寬或者在一些情形中更小)，同時允許嚴(yán)格控制隔離 材料和電導(dǎo)體的厚度，從而保持恒定并可接受的電容和電阻。
另外，如果是形成圓形接觸點(diǎn)，我們的方法還適用于形成具有直徑在0.1微米到I5微米 的焊盤的接觸點(diǎn)，該上端值不是限制，但最好簡單地是在其下我們的方法允許集成而其他方 法通常無法實(shí)現(xiàn)的尺寸，該下端值是當(dāng)前可達(dá)到的光刻技術(shù)的函數(shù)。換而言之，允許更小分 辨率的光刻技術(shù)的進(jìn)步也將允許該當(dāng)前的限制變得更小。
另外，不同于可以為幾百或幾千微米長的焊接接觸點(diǎn)，或者也可以為幾千微米長從而通 常需要相當(dāng)大的焊盤驅(qū)動器來驅(qū)動芯片之間的阻抗的導(dǎo)線鍵合接觸點(diǎn)，通過我們的方法，我 們能使用很短的接觸點(diǎn)(IO微米或更短)，其允許低得多的芯片之間的寄生電效應(yīng)。我們的典型接觸點(diǎn)在與互補(bǔ)接觸點(diǎn)集成之前，在接觸點(diǎn)之間具有韌性材料(在下文定義并討論)寬度 的三倍或更小的間距(例如，如果初始接觸點(diǎn)是8微米高，則接觸點(diǎn)之間的間距將在約25微 米以內(nèi))。
我們的方法進(jìn)一步允許以小于或等于約20微米的分離間距堆疊芯片。實(shí)際上，雖然我們 已經(jīng)證明可以實(shí)現(xiàn)小于約1微米的間距，但小于或等于10微米的間距更典型?？傮w而言，最 小值由正被連接的兩個晶片的最靠近表面的拓?fù)浣Y(jié)構(gòu)確定；當(dāng)晶片在其最高點(diǎn)處接觸時，焊 盤之間的距離表示最大高度間距。
我們的方法還能夠以小于或等于50微米的節(jié)距形成接觸點(diǎn)。通常，雖然我們已經(jīng)證明可 以實(shí)現(xiàn)小到7微米的節(jié)距，但將使用小于或等于約25微米的節(jié)距，再次說明，該限制是當(dāng)前 '可達(dá)到的光刻技術(shù)的函數(shù)。這里也就是，隨著技術(shù)的進(jìn)步節(jié)距可以更小。
一些變形包括一個或多個以下特征每cn^幾百萬接觸點(diǎn)的潛力；同時發(fā)生電學(xué)，機(jī)械 和熱學(xué)附貼；用很小的力實(shí)現(xiàn)附貼但產(chǎn)生高強(qiáng)度的連接(數(shù)量級在l，000kg/cm2、以規(guī)模經(jīng)濟(jì) 實(shí)現(xiàn)連接；能夠適合于非平面晶片；多數(shù)處理可以在晶片的規(guī)模上完成(例如，8"， IO"或12" 的10微米GaAs晶片)；可以基于芯片-芯片，芯片-晶片或晶片-晶片實(shí)現(xiàn)工藝處理；工藝以電 學(xué)為基礎(chǔ)；在預(yù)形成(即，器件承載芯片)芯片上形成連接，因此能用于第三方提供的芯片； 在連接多個芯片之前形成通道；在被永久連接之前測試芯片組合并且如果需要可以返工測試 的能力；混合并匹配不同的技術(shù)(即，GaAs至UlnP, InP到Si， GaAs到Si， SiGe到SiGe到 Si等，以及甚至是用例如陶瓷，LCP或玻璃支承的絕緣晶片)；產(chǎn)生利用半導(dǎo)體工藝經(jīng)濟(jì)的芯 片尺寸封裝的能力；允許從核心去除低速功能和昂貴工藝但仍具有如同單個芯片運(yùn)行的整組 電路，允許設(shè)計(jì)利用可用的并最適合該特定設(shè)計(jì)的電壓，技術(shù)及材料的變化的單個芯片的能 力；與設(shè)計(jì)的其他方面所需的技術(shù)無關(guān)；經(jīng)增強(qiáng)的芯片外通信；有助于增加芯片水平的設(shè)計(jì) 模塊化，允許使核心設(shè)計(jì)的影響進(jìn)入到多個產(chǎn)品中而無需吸收多余的非重復(fù)性工程成本；以 及允許使速度與技術(shù)類型相匹配，以致低速電路不需要用不必要的昂貴的高速技術(shù)形成。
總體而言，我們的工藝改進(jìn)了使用"穿透晶片"電接觸點(diǎn)產(chǎn)生芯片-芯片連接的能力，該 連接能用于摻雜襯底但不會使襯底短路，因此能攜帶與其穿透的襯底的電荷相反的電荷。此 夕卜，這種"穿透晶片"方法適用于半導(dǎo)體材料，諸如陶瓷的絕緣體，以及其他導(dǎo)電或不導(dǎo)電 材料的晶片。此外，使用當(dāng)前的用于刻蝕半導(dǎo)體材料的設(shè)備，即具有30比1深寬比的設(shè)備， 本工藝對窄截面(g卩，15微米寬，在一些情形中更小)的通道，以及總體深度從超過50微米到500微米或更大深度的通道都很有效。此外，本工藝允許密切控制電容和電阻，因此，舉 例來說，使用本工藝產(chǎn)生的通道能攜帶高速電信號(即，頻率超過0.3GHz)，或者在一些實(shí)
施例中能攜帶光信號。
一些實(shí)施例還允許同心通道，如果通道導(dǎo)電，則該同心通道能各自攜帶不同的信號或不 同的電荷。此外， 一些實(shí)施例還允許使同心通道中的內(nèi)通道通過使用配置的一部分成為熱管 配置的一部分而用作冷卻系統(tǒng)的一部分。其他實(shí)施例提供以下優(yōu)勢，該實(shí)施例與堆疊方法兼 容并允許使用堆疊方法，該方法中芯片基于芯片-芯片，芯片-晶片或者晶片-晶片被堆疊并電 連接到其他芯片。
有利的是，實(shí)際上本文所述的或者直接由此推導(dǎo)出的所有堆疊工藝和變形只需要新堆疊 片與直接在其之下的晶片片對準(zhǔn)。這與嘗試堆疊并必須對準(zhǔn)堆疊層中在一起的所有晶片片然 后插入導(dǎo)電材料以形成貫通堆疊層的連接的先有技術(shù)的技術(shù)截然相反。這樣的方法需要堆疊 層中的所有片相對于每一個其他片共同精確對準(zhǔn)，而非只對準(zhǔn)其下方的晶片片。此外，我們 的方法對于單軸，同軸和三軸連接都同樣有效，而如果這些連接真能夠進(jìn)行的話，所述共同 對準(zhǔn)的方法做不到該同樣有效。
為便于說明，本文所述的諸多方法采用實(shí)例的方式進(jìn)行說明，所采用的實(shí)例涉及半導(dǎo)體
材料的晶片，例如硅(Si)，鍺-硅(SiGe)，砷化鎵(GaAs)等，這些晶片己經(jīng)預(yù)成型(即， 包含集成電路或其組件，和/或諸如激光器，檢測器，調(diào)制器的光學(xué)器件，以及這些器件的接 觸點(diǎn)焊盤)。
本方法的第一實(shí)例涉及雙刻蝕工藝，其中為了半導(dǎo)體材料的實(shí)例(即，具有或沒有一些 或所有其相關(guān)襯底的摻雜半導(dǎo)體)的目的只有晶片需要刻蝕。該實(shí)例工藝從半導(dǎo)體材料的器 件承載晶片開始。在晶片中有一個或多個具有精確寬度的溝槽區(qū)域被刻蝕到理想深度，因此， 在半導(dǎo)體晶片的情形中，溝槽伸展到晶片襯底中，并在半導(dǎo)體材料的一部分周圍形成周界。 注意，周界的形狀可以是任何封閉形狀，并且溝槽外壁與內(nèi)壁不需要是相同形狀。最后通道 連接的電容和電阻可以通過選擇溝槽內(nèi)外周界的形狀及其間隔距離受到控制。溝槽深度通常 為50微米或更多，在一些情形中是500微米或更多，但溝槽并不穿透晶片的整個襯底，因此 整片的半導(dǎo)體晶片并不分離。然后用電絕緣材料填充溝槽。然后整片的半導(dǎo)體晶片的至少一 部分被刻蝕掉，留下具有比溝槽外壁為界的截面更窄截面的孔洞，以使通過刻蝕半導(dǎo)體片產(chǎn) 生的通道由絕緣材料或者材料周界圈為界，對于其深度的一部分的周界圈的材料來自中央半導(dǎo)體片，對于其余部分的材料則來自襯底。孔洞被金屬化，以在晶片頂部和孔洞底部之間建 立電連接。然后減薄晶片背面(即，襯底)以暴露孔洞底部的金屬化，該金屬化然后成為襯 底側(cè)接觸點(diǎn)或其一部分(本文用廣義術(shù)語"接觸點(diǎn)"可以互換地表示)。雖然在一些實(shí)施例中， 金屬化將只延伸至襯底被充分減薄時金屬化將被暴露的充分深度，但通常，至少限定孔洞的 表面的一部分的全部深度將被金屬化。以這樣的方式，如果用于進(jìn)行金屬化的工藝無法用以 金屬化到整個深度，則只要充分的金屬化向下延伸到停止減薄的地方就能形成接觸點(diǎn)。舉例 來說，在一個實(shí)施例中，如果通道部分延伸到襯底中約600微米的總長度但金屬化只能可靠 進(jìn)行到約300微米的總深度(g卩，比通道自身小300微米)，則只要襯底能減薄到至少到達(dá)金 屬化而不會不可接受地削弱晶片或芯片，該工藝就不會產(chǎn)生負(fù)面影響。
通過上述方法，本文所述的變形及其排列組合可以使連接點(diǎn)更靠近芯片上器件。通過使 連接點(diǎn)更靠近芯片上器件，該方法促進(jìn)垂直方向上的芯片-芯片連接(即，通過芯片堆疊)，能 減少連接點(diǎn)之間的距離，并減少或消除為芯片-芯片連接使用導(dǎo)線鍵合的需要。此外，該方法 有助于創(chuàng)建能在生產(chǎn)中根據(jù)需要混合并匹配的副組件專門設(shè)計(jì)。換而言之，對于芯片組材料， 兒何尺寸和制造第三維將變得更容易實(shí)現(xiàn)。此外，該方法能夠混合不同速度或不同類型的材 料技術(shù)，以及混合并匹配組件或副組件的設(shè)計(jì)，從而提供研發(fā)及制造成本的節(jié)省。此外，還 可以產(chǎn)生在芯片間使用光連接而非電連接的芯片-芯片連接。
通過任選地使用降低所連接芯片上的應(yīng)力的芯片-芯片連接方法，上述方法得到進(jìn)一步的 促進(jìn)，從而減少芯片損壞的風(fēng)險。
下文將通過一些實(shí)例并具體參照附圖更詳盡地說明上述各個具體方面，為了闡釋和清楚 表達(dá)的目的，附圖經(jīng)過過度的簡化并且沒有按比例。在一些情形中比例以犧牲精確度為代價 被故意在總體上夸張或扭曲，以增強(qiáng)表現(xiàn)的清晰度并幫助理解。
此外，本文所述的方法獨(dú)立于芯片上的或本文所述的各個方面被用于的特定器件。因此， 對例如第一實(shí)例的激光器的任何特殊類型器件的參考是任意的并且與本文所述的各個方面無 關(guān)，除非一定程度上這些器件是需要在其上制造電接觸點(diǎn)的器件。換而言之，本文所述的方 法實(shí)質(zhì)上對于所有可以在其上制造接觸點(diǎn)的器件和電路元件是完全相同的。
圖1是芯片102的部分100的簡化側(cè)視圖，該芯片包含多個固態(tài)電子器件，例如，電阻， 電容，三極管，二極管，激光器，光檢測器或其一些組合。只是作為實(shí)例的目的，圖1所示 的部分100包括激光器104，該激光器具有"頂"鏡106，頂鏡106下方的有源區(qū)域108和位于襯底112上的"底"鏡110，因此器件104在器件104附近的芯片102的非器件部分的頂部 外表面116之上具有幾個微米的高度114。
如圖所示，激光器104是常規(guī)的垂直空腔表面發(fā)射激光器(VCSEL)。為了說明的目的， 假設(shè)頂鏡106需要電連接到襯底的與攜帶激光器104的側(cè)面120相對的側(cè)面118上的一些元 件，并在指定區(qū)域124內(nèi)器件104附近穿透摻雜半導(dǎo)體材料122。
首先，應(yīng)當(dāng)理解，在將激光器或光檢測器作為器件討論的一定程度上，術(shù)語"頂"和"底" 遵照習(xí)慣，其中"底"是最靠近襯底的部分，而與激光器是否朝向或遠(yuǎn)離襯底112發(fā)射(或 者在光檢測器的情形中的接收光的方向)無關(guān)。
圖2是處理開始之前圖1的指定區(qū)域124的上表面114的頂視圖。
下文將參照圖1和2引入的這些方面說明形成穿透芯片的接觸點(diǎn)的基本工藝。
圖3顯示作為以下處理的結(jié)果的圖1的部分100的簡化剖面圖。
首先，溝槽302被刻蝕進(jìn)入并穿過半導(dǎo)體材料122，最好使用各向異性刻蝕工藝(為了產(chǎn) 生相對陡直的溝槽側(cè)壁304)，溝槽302被刻到使溝槽302部分進(jìn)入襯底122的深度。溝槽302 的總體深度可以是IOO微米或更多，在一些情形中延伸500到600微米或更多。然而，溝槽 302的延伸應(yīng)當(dāng)在完全穿透襯底112之前停止，否則在很多情形中將可能喪失實(shí)施本發(fā)明的能 力。溝槽302成形為使其自我封閉，在平行于襯底平面的平面上產(chǎn)生環(huán)形的截面。通過使用 該環(huán)形溝槽302，將留下半導(dǎo)體材料122的"島"306，并且"島"306至少由襯底112的未 觸動部分308保持。這點(diǎn)上值得注意的是，雖然被稱為"環(huán)形"的溝槽302顯示為圓形，但 這只是為了圖釋簡便。本文使用的術(shù)語"環(huán)形的"或"環(huán)形"應(yīng)當(dāng)理解為不限于任何特定的 或規(guī)則的形狀，外周也不必具有與內(nèi)周相同的形狀。只要溝槽是封閉的形狀以致在其中產(chǎn)生 隔離的"島"，該溝槽就可以視為如本文使用的環(huán)形溝槽或"環(huán)形"。換而言之，該術(shù)語意在 包括封閉周界形狀的任何組合，包括封閉多邊形(規(guī)則或非規(guī)則)或者其他封閉的周界形狀， 舉例來說，無論其形狀是平滑的還是鋸齒狀的等。此外，該術(shù)語還意在包含特定實(shí)例所需或 所要求的固定的或變化的寬度。
圖4是圖1的指定區(qū)域124的上表面116在形成圖3的側(cè)視圖所示的溝槽302之后的頂 視圖。在該圖中，溝槽302的環(huán)形性質(zhì)清楚可見。溝槽302具有封閉的內(nèi)周界312和外周界 314以及寬度310，使溝槽302環(huán)繞在其中產(chǎn)生的半導(dǎo)體材料122的島306。
圖5顯示作為后續(xù)處理結(jié)果的圖1的部分100的簡化剖面圖。至少溝槽302被涂覆電介質(zhì)或其他電絕緣材料500，該材料能可選擇地還覆蓋理想厚度的 一部分頂外表面116。可選擇地，如果材料在電絕緣的同時還要考慮熱傳導(dǎo)，則良好熱導(dǎo)體的 材料可以用作電絕緣材料500。
當(dāng)與先有技術(shù)的內(nèi)容進(jìn)行對照時就能理解上述方法實(shí)現(xiàn)的優(yōu)勢。首先，通常而言，以均 勻方式涂覆電介質(zhì)材料，尤其當(dāng)需要均勻厚度時極其困難。第二，當(dāng)電介質(zhì)需要涂覆到非平 整表面時該問題將復(fù)雜化，并且當(dāng)必須涂覆到諸如本文所述的通道的垂直壁時問題將進(jìn)一步 復(fù)雜化。因此，其他方法嘗試形成孔洞，然后精確地用電介質(zhì)涂覆孔洞壁再使其導(dǎo)電，這些 方法在一定程度上都缺乏控制均勻性的任何有意義的能力。這些方法中存在的缺乏均勻性極 大地影響電容和阻抗從而影響性能，尤其在所涉及的信號頻率很高時，例如，超過約0.3GHz '時更是如此。與此相反，使用本文所述的方法，可以實(shí)現(xiàn)對電容和電阻的精確控制，因?yàn)闇?槽302的尺寸能精確控制到溝槽302自身的精確度。溝槽302的外周壁限定絕緣材料500的 覆蓋厚度和均勻性(從而限定最后的電容和阻抗)，因?yàn)闇喜?02的外周壁將其約束在一定范 圍內(nèi)。因此，所需要的是保證溝槽302得到填充-這是很低精確度和低成本的過程。因此，與 先有技術(shù)不同，不需要涂覆電介質(zhì)時的精確性。
圖6是圖1的指定區(qū)域124的上表面116在圖5的側(cè)視圖所示用電絕緣材料500填充溝 槽302以及(可選)還局部覆蓋一些頂外表面116之后的頂視圖。
圖7是顯示作為后續(xù)處理結(jié)果的圖1的部分100的簡化剖面圖。
一旦電絕緣材料500固化(通過硬化，固化或其他過程)，通過將絕緣材料500的環(huán)704 中的半導(dǎo)體材料的島306去除到實(shí)現(xiàn)特定的理想實(shí)施例所必須的足夠深度502，作為實(shí)例，去 除到與溝槽302的深度相似的深度(即，使其也延伸到襯底112中一段距離但最好不完全穿 透襯底)而產(chǎn)生通道溝槽702。實(shí)際上，如果通道溝槽702也延伸到其能達(dá)到的足夠的深度， 如果在后述的處理中必要，在本實(shí)例的情況下為進(jìn)入襯底112與溝槽302相同的距離，則通 道溝槽702的深度502可以長于或短于溝槽302的深度。此外，界定島306的環(huán)704的最內(nèi) 壁要求通過去除處理形成的通道溝槽702的外形和輪廓將是電介質(zhì)。因此，該外形和輪廓通 常不會受刻蝕工藝的影響，因此可以使用低精確性的刻蝕工藝去除半導(dǎo)體材料的島306，因?yàn)?在寬度或深度方向上并不需要嚴(yán)格控制去除過程。當(dāng)然，通過使用一種或多種其他合適的工 藝，例如，激光融蝕，激光鉆孔或其一些組合，所述去除可能會擴(kuò)大，或者另外完成去除的 目的。繼續(xù)該實(shí)例的工藝處理， 一旦產(chǎn)生通道溝槽702，通道溝槽702的側(cè)壁706以及通道溝槽 702的底部708將全部是電絕緣的，因?yàn)閭?cè)壁706將是絕緣材料500而底部708將由襯底112 限定。
圖8是圖1的指定區(qū)域124的上表面116在如圖7的側(cè)視圖所示在電絕緣材料500的環(huán) 704中產(chǎn)生通道溝槽702之后的頂視圖。
圖9顯示作為后續(xù)處理結(jié)果的圖1的部分100的簡化剖面圖。
通過例如使用濺射，蒸發(fā)，電鍍或其他用于涂覆金屬的物理或化學(xué)淀積技術(shù)，或者如有 需要通過這些技術(shù)的組合至少"金屬化"通道溝槽側(cè)壁表面706的縱向部分(g卩，沿其深度) 而使通道溝槽702導(dǎo)電。換而言之，金屬化可以涉及使用導(dǎo)電固體，導(dǎo)電環(huán)氧樹脂或可回流 材料(例如，像焊料的適當(dāng)溫度的導(dǎo)電液體)。該金屬化處理可以并且通常將用于產(chǎn)生至少從 通道底部708周圍到上表面116的連續(xù)的導(dǎo)電連接，并且在很多情形中，如果相關(guān)器件是其 中制作通道的芯片的一部分，則該導(dǎo)電連接將一路伸展到該相關(guān)器件。通過代表性實(shí)例的方 式，圖9顯示通過該工藝過程形成的從激光器104的頂鏡106上的接觸點(diǎn)904延伸到通道溝 槽702的底部708的電跡線902。如圖所示，通道溝槽702的側(cè)壁706和底部708的整個表面 都完全用金屬覆蓋。
如上所述，因?yàn)榻^緣環(huán)的寬度和長度可以嚴(yán)格控制，通過金屬化形成的導(dǎo)體厚度也能嚴(yán) 格控制，因此能實(shí)現(xiàn)相對于金屬化表面的恒定電容。此外，絕緣材料500將接觸點(diǎn)904與該 絕緣材料500穿過的半導(dǎo)體材料122電隔離，因此，能解決半導(dǎo)體材料中可能引起接觸點(diǎn)到 其他器件或?qū)w的電短路的缺陷。
圖IO是圖1的指定區(qū)域124的上表面116，在如圖9的側(cè)視圖所示在金屬化通道溝槽702 并產(chǎn)生通向器件接觸點(diǎn)904的電跡線902之后的頂視圖。
圖11到圖14說明可能對一些實(shí)施例有用或者需要的附加的以及可選的處理。圖11或圖 12所示的方法與圖13或圖14所示的方法無關(guān)。結(jié)果，取決于特定的實(shí)施例，可以分別使用 圖11和圖12所示的方法或圖13和圖14所示的方法，或者能夠以任何順序一起使用兩個方 法。
通過使用一個或兩個這些可選方法能獲得一些優(yōu)勢。首先，用材料填充空洞將增加機(jī)械 強(qiáng)度并增加結(jié)構(gòu)硬度從而降低潛在應(yīng)力。第二，使用焊料，環(huán)氧樹脂或其他鍵合材料能有助 于芯片到另一元件的最后連接，尤其當(dāng)該連接涉及芯片到另一芯片的混合時更是如此。第三，通過將材料插入空洞，能降低不需要的材料進(jìn)入空洞的風(fēng)險。最后，填充材料降低或消除通 道溝槽內(nèi)金屬化部分損壞的可能性，尤其是如果沒有金屬化整個側(cè)壁則更是如此。此外，通 過改變絕緣體和金屬的厚度能平衡從而匹配晶片的熱膨脹系數(shù)("CTE")。舉例來說，可以連 同銅(17 ppm的CTE)使用氧化物(1 ppm的CTE)以匹配硅的CTE (2.5 ppm的CTE)。
當(dāng)然，因?yàn)檫@些方面是可選的，因此可以不用上述兩個方法而仍使用本發(fā)明。然而為了 完全理解，下文將參照圖11到圖14說明兩個處理工藝。
圖11顯示作為后續(xù)的可選處理的結(jié)果的圖1的部分100的簡化剖面圖。
一旦完成金屬化，如果剩余的空洞1100將不為下述的用途而留空，則可以可選地用例如 在該情形中是鍵合物質(zhì)1102的一些材料局部或完全填充剩余的空洞1100。取決于將要使用該 變形的特定實(shí)施例，鍵合物質(zhì)1102可以導(dǎo)電或者非導(dǎo)電，即，諸如可以通過例如化學(xué)鍍或電 鍍技術(shù)涂覆或者用蒸發(fā)淀積或?yàn)R射淀積的焊料，金屬，或合金的導(dǎo)電材料，或者像例如適當(dāng) 類型的膠水或環(huán)氧樹脂或者例如二氧化硅的氧化物的非導(dǎo)電鍵合劑。
圖12是圖1的指定區(qū)域124的上表面116在如圖11的側(cè)視圖所示可選地將鍵合物質(zhì)1102 引入通道溝槽702的剩余空洞1100中之后的頂視圖。
圖13顯示作為后續(xù)的可選處理結(jié)果的圖1的部分100的簡化剖面圖。
兩者取一或者另外附加，如果金屬化沒有完全填充空洞，則一旦金屬化完成，如果存在 任何剩余空洞1100，則該剩余空洞1100可以可選地用例如簡單的的精整物質(zhì)1302局部或完 全填充。取決于將要使用該變形的特定實(shí)施例，舉例來說，精整物質(zhì)1302可以是諸如最初用 于填充溝槽302的絕緣材料500的絕緣體，諸如導(dǎo)電環(huán)氧樹脂，導(dǎo)電固體或可回流材料的導(dǎo) 體，或者可以使用保形涂層。此外，如果使用，則精整物質(zhì)1302不需要單獨(dú)引入到空洞1100 中。如圖13所示，如果是電絕緣材料并且使用了鍵合物質(zhì)1102，則可以在使用鍵合物質(zhì)1102 后將精整物質(zhì)1302插入到任何這樣的鍵合物質(zhì)1102的頂部，并使其延伸到空洞1100之外從 而覆蓋并保護(hù)晶片外表面的一部分，和/或延伸到接觸點(diǎn)904的跡線902的一部分1304，或者， 即使沒有空洞，也能平面化該晶片。舉例來說，精整物質(zhì)1302可以是能平整化的氧化物，并 從而平面化該晶片，以致整個表面可以用于鍵合到例如晶片或單個芯片的另一個元件。
圖14是圖1的指定區(qū)域124的絕緣體上表面116在如圖13的側(cè)視圖所示在鍵合物質(zhì)1102 的頂部可選地將精整物質(zhì)1302添加到剩余空洞1100中，并且數(shù)量足以對跡線902的至少一 部分1304提供覆蓋和保護(hù)之后的頂視圖?；氐交A(chǔ)工藝過程，圖15顯示作為后續(xù)處理結(jié)果的圖1的部分100的簡化剖面圖。 一旦完成圖9和圖IO所示的金屬化方面(無論是否使用圖11到圖14所示的兩個可選方 面)，將例如使用諸如刻蝕的化學(xué)工藝，諸如拋光的機(jī)械工藝，化學(xué)機(jī)械處理(CMP)或其一 些組合至少在暴露底部金屬化1502之前減薄襯底112的背面118 (即，不帶器件的一面)，從 而在襯底112的背面118上產(chǎn)生電接觸點(diǎn)1504，該接觸點(diǎn)1504電連接到與摻雜半導(dǎo)體材料 122 (在該情形中是激光器104的底鏡110)電隔離的器件接觸點(diǎn)904,而不需要進(jìn)行任何特 殊的背面處理。
或者，減薄可以進(jìn)行到去除底部金屬化1502，或者暴露空洞1100本體(無論是否填充)。 圖16顯示圖15的一部分在將襯底減薄到去除底部金屬化之后的簡化剖面圖。有利的是，如 果至少使用了圖11和圖12的方法，則空洞1100被填充鍵合物質(zhì)1102。因此，如圖16所示， 將襯底112的背面118減薄到圖15的底部金屬化1502被去除將暴露鍵合物質(zhì)1102，同時留 下金屬接觸點(diǎn)1602的"環(huán)緣"，該環(huán)緣仍能充當(dāng)背面電接觸點(diǎn)的一部分。因此，如果鍵合物 質(zhì)1102是例如焊料的導(dǎo)電物質(zhì)，則環(huán)緣1602和鍵合物質(zhì)1102將一起充當(dāng)接觸點(diǎn)，而如果鍵 合物質(zhì)1102是不導(dǎo)電的，則其仍能用于將芯片鍵合到另一元件，同時環(huán)緣1602充當(dāng)接觸點(diǎn) 并提供從背面118到器件接觸點(diǎn)904的導(dǎo)電通路。
或者，圖15或圖16的配置可以被減薄，使金屬化或金屬接觸點(diǎn)突出到晶片底部之外， 從而在如本文所述的單獨(dú)的插柱和穿透方法或者連同粘結(jié)和融化方法中用作接觸點(diǎn)。
現(xiàn)在應(yīng)當(dāng)能理解，上述基本工藝以及遵循該基本工藝并基于該基本工藝的更復(fù)雜的替代 工藝提供超過先有技術(shù)的進(jìn)一步的優(yōu)勢，即不要求在晶片上制造器件(例如，三極管，二極 管，激光器，光檢測器等)之前先期制作通道。此外，該工藝也不要求通道只存在于芯片外 圍形成常規(guī)的導(dǎo)線焊盤的區(qū)域中。作為替代，當(dāng)前的工藝更局域化，并能在足夠低的溫度下 進(jìn)行，以致可以在通道形成之前先在半導(dǎo)體中形成或嵌入電路，并且通道能設(shè)置在芯片外圍 之外的其他區(qū)域中。這樣就可以使用芯片被另外制造的工藝，該工藝不需要包括在這些芯片 的設(shè)計(jì)工藝中，并且如下文更詳細(xì)的說明，使不同芯片上的器件之間的連接通道比通過使用 導(dǎo)線焊盤完成的通道大大縮短。此外，因?yàn)樵摴に囉兄谛纬纱┩妇耐ǖ?，如下文更?細(xì)的說明，該工藝對芯片堆疊或者產(chǎn)生混合及匹配芯片"單元"非常有效。
尤其是在溝槽寬度窄并且深度為例如100微米或更大的相對深時與用電絕緣材料填充溝 槽相關(guān)聯(lián)可能引起的一個問題是在電絕緣材料中出現(xiàn)針孔，氣泡或其他缺陷的可能性。如果存在，則這些缺陷可能導(dǎo)致溝槽穿透其中的器件的摻雜半導(dǎo)體材料與其中的導(dǎo)體之間的不需 要的導(dǎo)電通路。
有利的是，如果這是一個潛在的或引起注意的問題，則圖17到圖23所示的替代變形能 對該問題進(jìn)行討論。
圖17顯示作為根據(jù)下述替代變形的處理結(jié)果的圖5的部分100的簡化剖面圖。
圖7中形成通道溝槽1700，但與圖7不同，沒有移除絕緣材料500的環(huán)704內(nèi)的半導(dǎo)體 材料122的整個島306。相反，通道溝槽1700小于圖7的通道溝槽，以致保留半導(dǎo)體材料122 的周界環(huán)體1702。因?yàn)榘雽?dǎo)體材料122的周界環(huán)體1702以絕緣材料500和襯底112為界，因 此與器件104的半導(dǎo)體材料電隔離。此外，因?yàn)榭傮w半導(dǎo)體材料122的形成更為理想和均勻， 溝槽302內(nèi)的絕緣材料500中的任何缺陷都將由半導(dǎo)體材料122的周界環(huán)體1702與通道1700 中的金屬化相隔離。除此之外，該方法與結(jié)合圖7所述的方法相同。因此，舉例來說，通過 進(jìn)一步的刻蝕工藝或者通過例如激光鉆孔的另一合適的工藝類似地將通道溝槽1700制作到深 度1704，延伸到襯底112內(nèi)(但最好不要完全穿透)。 一旦形成了通道溝槽1700，通道溝槽 1700的側(cè)壁1706以及底部1708都將如上所述全部不導(dǎo)電，但側(cè)壁1706將是由環(huán)形絕緣材料 704環(huán)繞的被隔離的半導(dǎo)體材料1702。
圖18是圖1的指定區(qū)域124下方在如圖17的側(cè)視圖所示在由電絕緣材料704為界的半 導(dǎo)體材料1702環(huán)內(nèi)形成通道溝槽1700之后的頂視圖。
圖19顯示作為以結(jié)合圖19所述的方式的圖17的替代變形的進(jìn)一步金屬化處理的結(jié)果的 圖5的部分100的簡化剖面圖。
圖20顯示作為以結(jié)合圖11所述的方式的圖17的替代變形的進(jìn)一步可選處理的結(jié)果的圖 5的部分100的簡化剖面圖。
圖21顯示作為以結(jié)合圖13所述的方式的圖17的替代變形的進(jìn)一步可選處理的結(jié)果的圖 5的部分100的簡化剖面圖。
圖22顯示作為以結(jié)合圖15所述的方式的圖17的替代變形的減薄襯底以暴露底部金屬化 1502的結(jié)果的圖5的部分100的簡化剖面圖。
圖23顯示作為以結(jié)合圖16所述的方式的圖17的替代變形的減薄襯底以去除底部金屬化 1502并暴露鍵合物質(zhì)1102結(jié)果的圖5的部分100的簡化剖面圖。
基于上述說明，可以形成具有雙被隔離(即同軸)導(dǎo)體的其他替代變形。其優(yōu)勢在于雙導(dǎo)體允許更大的接觸點(diǎn)密度并能減少串?dāng)_。此外，通過雙導(dǎo)體變形將能看到外導(dǎo)體與內(nèi)導(dǎo)體 電隔離以允許其在不同電壓下工作； 一個導(dǎo)體在工作時作為電磁干擾(EMI)屏蔽以保護(hù)免受 信號噪音的影響，或者允許信號穿透該結(jié)構(gòu)有差別地傳播以實(shí)現(xiàn)更低噪音的數(shù)據(jù)傳輸。此外， 對于單導(dǎo)體方法，只進(jìn)行對環(huán)形溝槽的一個光刻限定的精確刻蝕。如下所示，中央材料的去 除受到邊界金屬的控制，因此不受到光刻限定的步驟或刻蝕中固有的工藝變動的影響。因此， 甚至該方法的重復(fù)性更高，并且工藝更可靠。
下文參照圖24到29B說明同軸變形的兩個實(shí)例。這些變形適用于最外層導(dǎo)體能直接與半 導(dǎo)體材料接觸而沒有負(fù)面影響的情況。替代的同軸變形的實(shí)例如下面的圖30A和30B中所示。 圖30A和30B的替代雙導(dǎo)體變形相似于圖17到圖23所示的替代變形并以其為基礎(chǔ)進(jìn)行改進(jìn)， i因此同樣適用于解決相同的問題或?qū)Υ诉M(jìn)行討論。
首先，基本的雙導(dǎo)體形成過程遵循結(jié)合圖1到圖3所述的方法。因?yàn)樵撟冃蚊黠@地建立 在上述內(nèi)容之上，為了說明簡便，將只討論與該變形相關(guān)的附加的或不同的方面，其余部分 可以從在先的討論中了解。其后，根據(jù)該雙導(dǎo)體替代變形的工藝過程如下。首先，如圖24所 示，至少如上所述地金屬化圖1的側(cè)壁304。注意，溝槽302的最下表面可以也可以不金屬化， 但是如下文明顯的說明，這將不影響最后的結(jié)果。圖24顯示緊跟根據(jù)該變形的金屬化之后圖 3的部分100的簡化剖面圖。
金屬化之后，至少溝槽302被填充電絕緣材料500。該步驟的結(jié)果顯示在圖25中。
再次，如圖26所示，通過去除由金屬化2402的環(huán)2602的內(nèi)周界界定的半導(dǎo)體材料122 的整個島2406形成通道溝槽2600。
或者，如圖27所示，在該方面可以采用與圖17相似的方法(即，代替去除絕緣材料500 的環(huán)704內(nèi)的半導(dǎo)體材料122的整個島306，只去除內(nèi)側(cè)部分2702，保留半導(dǎo)體材料122的 周界環(huán)體2704)。
另外以及其后，該方法與先前所述的方法基本相同。舉例來說，通過進(jìn)一步的刻蝕工藝 或通過例如激光鉆孔或融蝕的另一合適的工藝將通道溝槽2600， 2702制作到延伸到襯底112 內(nèi)的深度(但最好不完全穿透)。
然后用導(dǎo)體2802填充通道溝槽2600， 2702，并且如上所述減薄襯底。在第一實(shí)例的雙導(dǎo) 體變形(圖28A)的情形中，襯底一直減薄到如圖28B所示去除底部金屬化并且在襯底122 一側(cè)暴露內(nèi)導(dǎo)體2802。在第二實(shí)例的雙導(dǎo)體變形(圖29A)的情形中，襯底一直減薄到如圖29B所示連同內(nèi)導(dǎo)體一起暴露金屬化的最下部分。注意，在圖28B的變形中， 一個導(dǎo)體由金 屬化2804的外環(huán)組成，而另一個導(dǎo)體由金屬化2806的內(nèi)環(huán)加上內(nèi)導(dǎo)體2802組成，因?yàn)閮烧?毗鄰并因此互相短路，而在圖29B的變形中， 一個導(dǎo)體由金屬化2402組成，而另一個導(dǎo)體由 內(nèi)導(dǎo)體2802組成。
因此，在諸如圖28B所示的雙導(dǎo)體變形中，非常需要保證環(huán)704的深度與通道溝槽2700 的深度都超過襯底最終要減薄到的那一點(diǎn)。換而言之，如果晶片的總體厚度為500微米，而 晶片襯底將要減薄200微米，則通道溝槽2700的深度至少是300微米加上可能存在的金屬化 的厚度，并且因此環(huán)704的原始深度也甚至可能需要比通道溝槽2700的深度更大。這樣要求 的原因是兩個導(dǎo)體之間必須電隔離。以上原因也是一些實(shí)施例中對溝槽302的最低部分的涂 覆發(fā)生故障但幾乎不產(chǎn)生影響的原因，因?yàn)樵撏扛矊臃凑跍p薄處理中都要被去除。
基于上述說明應(yīng)當(dāng)認(rèn)識到，與圖28B或29B類似，可以只通過在金屬化之前使溝槽側(cè)壁 不導(dǎo)電而產(chǎn)生另外的替代同軸變形。舉例來說，這一點(diǎn)可以通過電介質(zhì)濺射，等離子淀積， 或通過預(yù)形成初始環(huán)形溝槽(即，在電子器件制造之前)以及使用熱或蒸汽氧化技術(shù)對側(cè)壁 涂覆薄電介質(zhì)覆蓋層來完成。在硅晶片的情形中，該技術(shù)涉及將側(cè)壁暴露到反應(yīng)氣體以使其 氧化(在概念上等同于使鐵生銹)，從而在側(cè)壁表面上形成薄二氧化硅覆蓋層?？傮w而言，硅 的氧化可以根據(jù)Deal-Grove模型在蒸汽環(huán)境中進(jìn)行。該方法使氧化以高度可控并精確可重復(fù) 的方式進(jìn)行。可以使用類似工藝產(chǎn)生氮氧化硅或氮化硅覆蓋。有利的是，通過該變形，因?yàn)?所得氧化物不是淀積的而是熱生長的，因此該氧化層均勻形成并從而不會引起涂覆液體，粘 性，膠質(zhì)或其他形式的電介質(zhì)所固有問題。此外，該方法能在12英寸的硅晶片上以極其精確 的誤差容限產(chǎn)生高度均勻以及極其可控的電介質(zhì)材料覆蓋層并到達(dá)一毫米或更大的深度。此 外，該工藝有平滑側(cè)壁的效應(yīng)，從而有助于產(chǎn)生更均勻的金屬化。
當(dāng)然應(yīng)該理解的是，由于二氧化硅，氮氧化硅或氮化硅的介電常數(shù)，該另一替代變形可 能不適用于某些應(yīng)用場合，或者由于與本文所述的主題原理無關(guān)的其他因素而無法對于其他 場合實(shí)施。在其他方面，該方法與上文結(jié)合圖24到29B所述的任何變形相關(guān)聯(lián)地敘述的各個 方面相同。
為了完備，說明向圖28和29的方法增加可選的附加熱生長電介質(zhì)或絕緣體3002方面的 實(shí)例分別在圖30A和30B中進(jìn)行說明。還應(yīng)當(dāng)理解，在圖30B的一些變形即只部分去除內(nèi)島 而在通道溝槽周圍留下半導(dǎo)體材料的環(huán)緣的變形中，可以使用熱生長電介質(zhì)的方法形成剩余環(huán)緣上的電介質(zhì)覆蓋-但條件是該工藝的進(jìn)行在器件形成之前，其后采用適當(dāng)措施保證該工藝 不會破壞已經(jīng)形成在芯片中或芯片上的任何器件，或者該工藝在其上或其中的任何器件不受 該工藝影響的芯片上進(jìn)行。
或者，所述局部去除可以是反向的局部去除，即從通道溝槽向內(nèi)去除內(nèi)島，在通道溝槽 內(nèi)留下更小的島。通過該變形，該更小的島可以充當(dāng)其上能建立接觸點(diǎn)并連接到金屬化或?qū)?體上的插柱。與此相似，局部去除可以是從深度透視方向的局部去除，留下能用作凸/凹連接 器的凹部分的阱或凹陷，或者如果使其導(dǎo)電則能充當(dāng)電接觸點(diǎn)。
有利的是，通過上述說明應(yīng)當(dāng)顯而易見的是，如圖31所示，僅通過采用導(dǎo)致圖28B的方 法但減薄到圖28A所示的程度(g卩，直到完全去除溝槽底部的金屬化材料)還能構(gòu)成三導(dǎo)體 (即，三軸)變形。該三導(dǎo)體變形的優(yōu)勢在于其允許外金屬化充當(dāng)內(nèi)金屬化和/或?qū)w與附近 的器件承載半導(dǎo)體材料之間的屏蔽，允許外金屬化與內(nèi)導(dǎo)體之間的金屬化充當(dāng)兩者之間的屏 蔽或者充當(dāng)?shù)谌龑?dǎo)體。因此，相同的三導(dǎo)體變形就其自身就能提供多個替代優(yōu)勢。當(dāng)然，應(yīng) 當(dāng)理解，鑒于單導(dǎo)體，雙導(dǎo)體和三導(dǎo)體變形之間的關(guān)系，關(guān)于使用任何一個方面(即，涂覆 (熱生長或涂覆)，空洞填充，插柱和穿透接觸點(diǎn)(以下說明)等)所述的所有選項(xiàng)通?？梢?互換地應(yīng)用于所有方面。
如上簡述，在去除材料的中央島之后存在的剩余空洞完全不必用任何物質(zhì)填充。此外， 在本文所述的一些實(shí)施例中，不填充也有特殊的優(yōu)勢。
圖32顯示芯片實(shí)施例的部分100的簡化剖面圖，(除了完全沒有填充金屬化后留下的空 洞3210外與圖9到圖16的實(shí)施例相似)，該部分100位于芯片102將要被混合到其上的電子 芯片3200上方，以使將要電連接到激光器104的頂接觸點(diǎn)904的電子芯片3200上的接觸點(diǎn) 焊盤3202處在空洞3210下方。焊料隆起或其他可軟化可變形的導(dǎo)電材料3204設(shè)置在接觸點(diǎn) 焊盤3202上并且將用來通過毛細(xì)現(xiàn)象或者基于壓力插入的變形實(shí)體地和電學(xué)地將兩個芯片 102， 3200的該部分鍵合到一起。
圖33顯示除了如圖32所示沒有填充金屬化后留下的空洞3310外與圖23的實(shí)施例相似 的替代芯片實(shí)施例的一部分的簡化剖面圖，該部分位于芯片102將要被混合到其上的電子芯 片3300上方，以使將要電連接到激光器104的頂接觸點(diǎn)904的電子芯片3300上的接觸點(diǎn)焊 盤3302處在空洞3310下方。焊料隆起2404置于接觸點(diǎn)焊盤3302上并且將用來實(shí)體地和電 學(xué)地將兩個芯片3302， 3300的該部分鍵合到一起。在圖32或圖33的實(shí)施例中，通過不填充空洞3210， 3310，可以利用毛細(xì)現(xiàn)象將焊料3204 抽吸到空洞3210， 3310中，或者利用壓力使可變形材料3204變形并進(jìn)入空洞，從而a)保證 良好的電連接，以及b)幫助芯片互相對準(zhǔn)。
圖34和圖35分別顯示在芯片互相混合之后圖32和圖33的各自的剖面圖。如圖所示， 焊料3202被向上抽吸到各自的空洞3210， 3310中，同時芯片的接觸點(diǎn)3206， 3306相對處于 其被混合到其上的各自的電子芯片3200， 3300的接觸點(diǎn)3202， 3302的中央。
如用于圖34的實(shí)施例的圖36所示(雖然該圖對圖35的實(shí)施例同樣有效但沒有顯示)， 可以可選地用絕緣體或保形涂層2800進(jìn)行涂覆。
如上簡述，與所用變形無關(guān)，上述環(huán)形溝槽(如果使用變形，也包括半導(dǎo)體材料的周界) 可以為任意封閉形狀。然而，作為上述說明的擴(kuò)展還應(yīng)當(dāng)理解，雖然在多數(shù)實(shí)施例中為了易 于實(shí)施以及電容或電阻或者兩者的原因通道溝槽與環(huán)形溝槽將有相同的形狀，但通道溝槽不 必具有與環(huán)形溝槽相同的形狀，環(huán)形溝槽的寬度也不必均勻。圖37a到圖37f顯示說明這一點(diǎn) 的環(huán)形溝槽截面的一些代表性實(shí)例。在圖37a中，環(huán)形溝槽3702顯示為三角形。結(jié)果，溝槽 3702的寬度3704在三角形的點(diǎn)3706的位置大于邊3708。在圖37b中，環(huán)形溝槽3710顯示 為矩形。結(jié)果，溝槽3710的寬度在角3712大于邊3714，并且長邊3716比短邊3718分隔得 更遠(yuǎn)。在圖37c中，環(huán)形溝槽3720顯示為由兩個不同的橢圓界定。結(jié)果，環(huán)形溝槽3720的 寬度隨位置變化。在圖37d中，環(huán)形溝槽3722顯示為正方形。結(jié)果，溝槽3722的寬度在角 的位置大于邊，但各邊被均勻地相隔開。在圖37e中，環(huán)形溝槽3724顯示為外周界3726為 正方形但內(nèi)部周界3728為圓形。在圖37f中，環(huán)形溝槽3730顯示為外周界3732為圓形但內(nèi) 周界3734為正方形。在圖37g中，環(huán)形溝槽3736為凹凸形(或腎形)，其中外周界3738和 內(nèi)周界3740互成比例并且溝槽的寬度恒定。在圖37h中，環(huán)形溝槽3742具有與圖37g相似 形狀的外周界和六邊形的內(nèi)周界3746。
上述擴(kuò)展同樣應(yīng)用于除了絕緣體環(huán)外還具有半導(dǎo)體材料環(huán)的變形，即，各個周界表面的 形狀可以與其他周界相同，或者對特殊應(yīng)用的要求或需要而言， 一個或多個周界的形狀可以
與一個或多個其他周界的形狀不同。
除了可從使用上述方法以最終在兩個芯片之間形成連接本身獲得的優(yōu)勢外，上述方法在 芯片，小片或晶片堆疊的方面提供了相當(dāng)大的優(yōu)勢，在芯片，小片或晶片已經(jīng)被預(yù)處理，例 如，從芯片等已經(jīng)具有其上形成的將要包含的晶體管，電容，二極管，開關(guān)，電阻等方面的任何功能器件的功能觀點(diǎn)看己經(jīng)被完全形成的情況下尤其如此。
使用環(huán)形通道工藝形成通道提供以允許導(dǎo)電率并且在晶片熔合后幾乎不需要或完全不需 要后處理的方式堆疊晶片的方法。這一點(diǎn)在成本和生產(chǎn)率的基礎(chǔ)上，尤其在兩個晶片將要混 合在一起或者晶片上要形成多個獨(dú)立芯片的晶片水平上都高度有利。當(dāng)把晶片疊到一起時， 一個關(guān)鍵的認(rèn)識是經(jīng)混合的雙晶片片(即，兩個晶片疊到一起之后)比單個晶片片(即，即 刻在混合之前的單個晶片)具有高得多的價值。與此相似，如果三個晶片片堆疊在一起則價 值甚至更高。任何必須對一系列集成后的堆疊芯片進(jìn)行的后處理都將增加很多風(fēng)險，因?yàn)閾p 壞將導(dǎo)致很高價值的疊加片報廢。
這樣，因?yàn)樗型ǖ捞幚砗蜏p薄都發(fā)生在器件堆疊之前，因此上述工藝提供好得多的方 法。結(jié)果，將形成能夠一片正好層疊在另一片頂部以進(jìn)行連接(即混合)而不需要其他晶片 處理的完全疊成的晶片片，通道已經(jīng)在芯片上器件形成之后及混合之前完成。在用上述方法 堆疊芯片時，雖然組合的價值越來越高，但附加另一層的步驟數(shù)通常只有一步，即-附加下一 小片(除非必須減薄并且減薄未在混合之前進(jìn)行)。這樣能最小化由于芯片先堆疊然后形成電 接觸點(diǎn)的堆疊的先有技術(shù)中固有的后處理導(dǎo)致的昂貴部件生產(chǎn)率損失的風(fēng)險。
因此，與先有技術(shù)相反，在堆疊之前形成通道允許
1) 減少或消除對堆疊片的后處理(導(dǎo)致更少的勞動量和更高的生產(chǎn)率)，以及
2) 更大的對準(zhǔn)誤差容限(每塊芯片只需要相對于緊接其下的一個芯片良好對準(zhǔn)(與要求 所有芯片共同相對于底部芯片對準(zhǔn)的堆疊的先有技術(shù)相反))。
圖38以簡化形式說明用于制備堆疊晶片的工藝的一般的整體形式。圖38A以簡化形式顯 示初始的完全形成的晶片以及具體顯示器件3802和器件下的襯底3804。該一般的工藝如下。 首先，材料3806被淀積到晶片的器件一側(cè)(圖38B)。然后，刻蝕材料3806和下面的用于接 觸點(diǎn)的位置以產(chǎn)生溝槽3830 (圖38C)。溝槽3808的壁3810用絕緣體3812絕緣以防止產(chǎn)生 摻雜半導(dǎo)體材料與將要形成的接觸點(diǎn)的潛在短路(圖38D)。
或者，材料3806可以在淀積絕緣層3812期間"自動"產(chǎn)生。舉例來說，通過去除材料 3806的第一層淀積，刻蝕溝槽3808，然后淀積TEOS在晶片上放置TEOS (氧化物)。由于材 料淀積的方法，將在晶片的頂部放置2.5微米并在溝槽的壁上放置1.25微米的材料。這樣就 提供一種獲得厚的頂層的同時還覆蓋溝槽壁的替代方法。換而言之，通過該替代方法，作為 分離歩驟的在晶片上淀積材料3806的步驟可以省略，或者取決于晶片的布局與其余步驟相結(jié)合地使用。
然后將金屬3814引入到溝槽中以提供用于導(dǎo)體鍍覆的籽晶層(圖38E)。然后用作為導(dǎo) 體的金屬3816填充其余通道體(圖38F)。接著，例如通過化學(xué)或機(jī)械處理或其一些組合去除 多余的金屬(并且可選地去除一些材料3806和/或絕緣層3812)(圖38G)。然后，刻蝕晶片 以形成向原始的現(xiàn)存接觸點(diǎn)位置3824， 3826提供進(jìn)入通道的開口 3820， 3822 (圖38H)。接 著，涂覆金屬3828， 3830以使現(xiàn)存接觸點(diǎn)位置3824， 3826與新處理過程形成的接觸點(diǎn)3832， 3834互連(圖38D。接著，減薄晶片背面3826以暴露處理過程形成的接觸點(diǎn)3832， 3834的 另一端，并可選地去除溝槽3808底部的絕緣體3812 (圖38J)。然后，刻蝕晶片的背面3836 以形成抬高的插柱3838， 3840，并且如果在先前步驟中沒有去除溝槽3808底部的絕緣體3812 則去除絕緣體3812 (圖38K)?；蛘撸谝恍?shí)施例中，絕緣體3812可以部分去除，或者在 一些情形中如果對電導(dǎo)率沒有要求，例如如果是用于簡單地對準(zhǔn)或者形成非導(dǎo)電插柱型的接 觸點(diǎn)，則絕緣體3812完全不去除。最后，如果成為插柱的已暴露的填充材料是能氧化或者能 以對其后形成連接不利的方式反應(yīng)的類型，則可以在抬高的插柱3838， 3840上涂覆可選的阻 擋層3842以防止氧化或這樣的其他負(fù)面反應(yīng)。
在還有其他的替代變形中，圖38J，圖38K和圖38L的步驟可以在金屬3828， 3830的頂 部涂覆韌性材料(后文說明其用途)并對其進(jìn)行保護(hù)之后進(jìn)行。該變形減少晶片減薄后必須 進(jìn)行的步驟的數(shù)量。
到這一點(diǎn)，已經(jīng)形成一般的穿透芯片的連接，該連接能有助于基于芯片，小片或晶片的 堆疊，從而形成一個或多個多晶片單元。
圖39到41總體說明實(shí)例芯片的各個部分，該芯片用上述工藝的不同變形進(jìn)行處理以形 成穿透芯片的連接，然后堆疊在一起以形成這樣的單元。具體而言，圖3顯示使用基本方法 變形互相連接的一系列堆疊芯片的對應(yīng)部分3900。圖40顯示一系列堆疊的雙導(dǎo)體變形芯片的 對應(yīng)部分4000。圖41顯示一系列堆疊的三導(dǎo)體變形芯片的對應(yīng)部分4100。通過上述說明應(yīng) 當(dāng)理解，通過使用本文所述的工藝之一，可以從不需要以共面或者甚至完全重疊的方式進(jìn)行 組織但仍然可以在豎直方向上延伸的晶片元件形成堆疊和單元。
注意，在圖39到41的三個堆疊的每一個中已經(jīng)添加了作為支座的可選的接觸點(diǎn)焊盤 3902， 4002， 4102，用以保證合適的間隙和晶片之間的良好的電接觸。
取決于使用上述方法的特定應(yīng)用，接觸點(diǎn)的形成可以有多種方式。舉例來說，可以用先料類型工藝使所述通道輕微突起，以使將要電連接的兩點(diǎn)互相接觸，并且 焊料變?yōu)橐簯B(tài)然后硬化，以使兩片芯片能實(shí)體地和電學(xué)地結(jié)合。在其他變形中，可以使用一 對接觸點(diǎn)，其中該對接觸點(diǎn)中的一個接觸點(diǎn)是剛性接觸點(diǎn)而另一個接觸點(diǎn)相對于第一接觸點(diǎn) 呈韌性，并且使用本文所述的工藝連接該對接觸點(diǎn)。在再一個變形中， 一對接觸點(diǎn)中的兩個 接觸點(diǎn)都可以在其上具有韌性材料，然后使用本文所述的合適工藝或其他方法連接該對接觸 點(diǎn)?；蛘?，可以使用先有技術(shù)的插柱和插座類型的方法。通過該方法，使將要連接的兩個接 觸點(diǎn)具有互補(bǔ)形狀，其中使插柱相對于插座的尺寸稍微過大或者使插座相對于插柱的尺寸稍 微過小，以使兩者在一起導(dǎo)致兩者之間的靜配合。
在一些情形中，理想的是使用較厚的晶片(圖42A)以保證處理強(qiáng)度。在晶片特別厚并 且所要求通道的直徑小于晶片理想厚度的約1/20到1/30的情況中，可以對一些變形使用替代 工藝而適合于該較厚的晶片。形成這樣的"背面到正面"通道的工藝在圖42B到42E中以簡 化形式進(jìn)行說明。首先，通道被刻蝕到器件承載晶片的背面中(圖42B)。然后，可以使用本 文所述工藝之一 (即，單導(dǎo)體，同軸，三軸等)或者通過類似于插入預(yù)成型插柱的其他工藝 使通道導(dǎo)電(圖42C)。該方法可以導(dǎo)致背面具有韌性材料或者剛性插柱材料。然后，在導(dǎo)體 上方從上(g卩，從正面或者器件一側(cè))向下刻蝕對應(yīng)的通道， 一直刻到背面導(dǎo)體的底部終止 處(圖42D)。接著，可選地保護(hù)正面器件，如果需要還保護(hù)通向器件的接觸點(diǎn)，或者使用例 如本文所述的方法進(jìn)行再布線(未顯示)，并且以與背面所用基本相同的方式使通道導(dǎo)電(圖 42E)。有利的是，對一些變形，背面導(dǎo)體底部的材料可以充當(dāng)刻蝕阻擋層和/或用于從正面鍍 覆導(dǎo)體的籽晶層。這樣能相對于用于在背面形成導(dǎo)體的方法減少處理步驟數(shù)。此外，對其他 變形，如果需要在來自背面通道的導(dǎo)體和來自正面通道的導(dǎo)體之間沒有實(shí)體連接，則可以在 兩者之間留有適當(dāng)數(shù)量的晶片，通過電容耦合進(jìn)行連接。
該方法對預(yù)先形成單個通道，然后在一個孔洞中淀積絕緣體和金屬的傳統(tǒng)的通道工藝， 或者對前文所述用環(huán)形通道方法形成阻抗高度可控的通道的工藝都很有效。
此外，還可以使用背面到正面的方法，該方法中在一面具有未完全填充的通道，以使該 通道的未填充部分能充當(dāng)接納"插柱"的"插槽"(即，壓力配合或靜配合連接)，從而提供 對準(zhǔn)和/或?qū)嶓w連接以及電連接。該種類型的壓力配合或靜配合方面在圖42F中進(jìn)行說明。
在另一替代變形中，可以使用上述背面到正面的通道形成方法，以形成可用電容耦合在 芯片之間發(fā)送數(shù)據(jù)的方式僅部分穿透芯片的連接。因?yàn)楫?dāng)接觸點(diǎn)靠近時電容耦合有效，并且因?yàn)檫B接密度受到串?dāng)_的限制，因此本文所述方法的變形對于利用該種類型的連通形成芯片 很理想。因?yàn)榭梢宰钚』佑|點(diǎn)之間的距離并通過使用同軸或三軸插柱從而能提供屏蔽，這 些方法充分允許最小化由于緊密連接引起的串?dāng)_。此外，電容接觸點(diǎn)具有不需要各個部分之 間的實(shí)際電接觸點(diǎn)的優(yōu)勢。通過該方法，如圖43A到43D所示，從芯片背面刻蝕通道(圖43B)， 刻蝕方式是通道充分靠近芯片頂部的接觸點(diǎn)從而能從該接觸點(diǎn)實(shí)體去除，伹是當(dāng)填充以后， 通道充分靠近以允許填充物和接觸點(diǎn)之間所施加信號的良好的電容耦合。然后用金屬柱，單 導(dǎo)體，同軸或三軸導(dǎo)體填充通道以允許良好的電容耦合(圖43C)。通過這種方式，晶片能保 持允許晶片處理的足夠強(qiáng)度的整體厚度，同時各個連接具有合適的距離。該方法提供允許通 過將一個晶片的背面堆疊到另一個晶片的正面進(jìn)行堆疊的進(jìn)一步的優(yōu)勢。通過這種方式，可 以如圖43D所示進(jìn)行芯片的多級堆疊。這與要求芯片面對面而非正面對背面的方法截然不同， 因?yàn)檫@樣的方法不容易做到允許進(jìn)行芯片的多級堆疊(即，堆疊三個或更多芯片)，因?yàn)榈谌?個芯片勢必在其他兩個芯片之一的背面然后通過整個晶片連通，只允許稀疏的接觸點(diǎn)密度以 避免串?dāng)_的可能性。當(dāng)然，通過本文所述的方法，可以使用同軸或三軸通道增強(qiáng)信號屏蔽以 防止串?dāng)_。
此外，如果例如兩個通道并不連結(jié)(即，在從正面一側(cè)形成的通道與背面一側(cè)的插柱之 間留有材料)而沒有形成實(shí)際的背面到正面的連接，則可以通過壓力配合連接使用電容耦合。 在該情形中，正面一側(cè)的通道將根據(jù)本文所述的變形之一獨(dú)立形成，背面一側(cè)的通道也是如 此。
此外，電容耦合可以存在于芯片表面的一個或多個接觸點(diǎn)之間(無論是否通過通道方法 或其它方法形成)。舉例來說，對于堆疊方法，如果兩個互補(bǔ)接觸點(diǎn)雖然彼此靠近但芯片高度 不允許其容易地實(shí)體接觸，因?yàn)槔缧酒蚪饘倩蛘咂渌蚊彩箖烧咧g保持分離，或者
其中之一或兩者由例如TEOS，光刻膠或其他某些氧化物的絕緣體覆蓋，則所述電容耦合可以 是理想方法。
如上所述，我們的方法的通用性將更加明顯。有利的是，還可以形成更多其他變形，這 些變形說明通過使用我們的方法可以獲得的廣大和多種可能性的范圍。如圖44A到441所示， 這樣的變形之一是"預(yù)連接"變形，該變形與上述和其他方法不同之處在于在本文所述的任 何處理開始之前(即環(huán)形通道形成之前)將要處理的晶片先被附貼到下方預(yù)形成的晶片4402 (本文稱為"基礎(chǔ)"晶片)上。在該變形中，可以使用任何基礎(chǔ)連接形成工藝。該變形工藝的進(jìn)行如下。
首先，將初始晶片減薄到保證通道能完全穿透襯底所需的程度(圖44A)。該步驟是可選 的，并且如果將要使用的特定刻蝕工藝能沒有困難地穿透整個芯片則不需要進(jìn)行。然后，對 齊該初始晶片(圖44B)，并使用鍵合材料，晶片熔合或者如果晶片很平整則通過共價鍵合將 初始晶片附貼到基礎(chǔ)晶片上(圖44C)。接著，在初始晶片中基礎(chǔ)晶片的焊盤上方形成向下延 伸到基礎(chǔ)晶片的環(huán)形通道，以使該通道環(huán)繞基礎(chǔ)晶片上的相關(guān)焊盤(圖44D)。然后用絕緣體 填充環(huán)形通道以便隔離后續(xù)的導(dǎo)體淀積(圖44E)。然后，向下刻蝕掉中央插柱的全部或局部 直到基礎(chǔ)晶片上的相關(guān)焊盤，從而在基礎(chǔ)晶片的焊盤上方形成空洞(圖44F)。最后，金屬化 空洞(圖44G),并可選地使用本文所述的方法之一用導(dǎo)體完全填充空洞(圖44H)，或者如 果金屬化沒有完全填充空洞中央則可用絕緣體進(jìn)行填充(圖441)。結(jié)果，金屬填充形成與基 礎(chǔ)晶片焊盤的電連接，并有效地使基礎(chǔ)晶片焊盤向上延伸而穿透初始晶片并實(shí)體地將兩個芯 片鍵合到一起。有利的是，通過使用該方法，半導(dǎo)體材料的中央插柱保護(hù)基礎(chǔ)晶片的焊盤， 因此沒有絕緣體與基礎(chǔ)晶片的焊盤發(fā)生反應(yīng)。這與如果使用常規(guī)方法嘗試獲得相同的結(jié)果將 發(fā)生的情況截然不同，因?yàn)檫@些常規(guī)方法使基礎(chǔ)晶片焊盤暴露，因此將受到所涂覆絕緣體的 污染。
然而，在一些情形中，由于缺乏控制能力，壓力配合連接方法將不合適。對這些情形， 可以使用我們提出的稱為"插柱和穿透"方法的可選替代方法。理想地，并且通常將會是插 柱和穿透方法可連同"粘結(jié)和融化"工藝一起使用，這是由于兩種方法各自提供的優(yōu)勢及其 組合使用提供的其他優(yōu)勢。
該方法涉及使用兩個接觸點(diǎn)的組合剛性的"插柱"接觸點(diǎn)和相對韌性(相對于插柱材 料)的焊盤接觸點(diǎn)，在一些情形中，兩者之一或兩者同時具有其下方的剛性支撐結(jié)構(gòu)或支座。 在簡單概述中，兩個接觸點(diǎn)之一是諸如鎳(Ni)，銅(Cu)或鈀(Pd)的剛性材料，或者諸如 本文所述的其他合適的剛性合金。該接觸點(diǎn)充當(dāng)"插柱"。兩個接觸點(diǎn)的另一個是充分軟于插 柱的材料，當(dāng)使兩個接觸點(diǎn)在壓力下接觸時(無論是從外部施加的力還是由于例如晶片的撓 曲引起的力)，插柱將穿透韌性材料("插柱和穿透"部分)，并加熱到預(yù)定溫度之上(粘結(jié)和 融化工藝的粘結(jié)相)，當(dāng)冷卻到該溫度之下而兩者中的任何之一都沒有達(dá)到液態(tài)時，兩者將"粘 結(jié)"在一起。
注意，如同本文所用，術(shù)語液態(tài)意在表示被討論的金屬或合金處于完全(或基本完全)液體形式的狀態(tài)。當(dāng)金屬處于非液態(tài)或半液態(tài)狀態(tài)時，正如本文所用，金屬被充分軟化以允 許本文所述的附貼，但不是允許其像同一金屬或合金處于純液體或液態(tài)下一樣流動的充分的 液態(tài)。我們的工藝的多數(shù)變形在金屬或合金處在非液態(tài)和非固態(tài)的狀態(tài)下運(yùn)行。換而言之， 在金屬或合金的相圖上，我們的工藝變形在固相(完全固體)和液相(完全液體)溫度之間 運(yùn)行，多數(shù)運(yùn)行在兩者之間的平衡點(diǎn)附近。對該差別的進(jìn)一步理解可以參照例如圖33到圖36 所示的將芯片連接到另一元件。在這些圖中，如果材料2404是液態(tài)焊料(金屬或合金)，將 會使芯片"浮"在熔化的焊料上，并且由于毛細(xì)現(xiàn)象將焊料向上抽吸到通道3210， 3310中， 通道3210， 3310將在焊料球上自對準(zhǔn)取中。在諸如本文所述的粘結(jié)和融化處理的多數(shù)變形中 所用的非液態(tài)或半液態(tài)，金屬或合金在粘結(jié)相和融化相中將要被驅(qū)動進(jìn)入的狀態(tài)是使金屬或 合金高度軟化(即，有一些材料處于液態(tài))但不充分液化到使芯片浮動或者使通道3210， 3310 自對準(zhǔn)取中的狀態(tài)。因此，必須施加一些力(無論是外部施加的力或者沒有外力施加時來自 芯片重量的力)以使金屬或合金進(jìn)入通道3210， 3310。
其后，使溫度升高到"粘結(jié)"溫度之上的另一個溫度(粘結(jié)和融化工藝的融化相)的二 次加熱將引起材料彼此互相擴(kuò)散(與進(jìn)出液態(tài)(即，熔化和再固化)的焊料相對照)。
粘結(jié)和融化集成工藝分為兩個主要部分"附貼"或"粘結(jié)"相以及"融化"相。粘結(jié)相 在一對接觸點(diǎn)之間形成相當(dāng)均勻的電連接。將形成插柱和穿透連接與粘結(jié)工藝相結(jié)合使任何 接觸點(diǎn)上的任何表面氧化能更容易被突破。該非氧化禁止接觸點(diǎn)方法允許更簡單的融化工藝 而不需要施加大壓力。在不使用插柱和穿透以及粘結(jié)相的組合的情況下，融化處理將要求相 當(dāng)大的壓力，從而允許接觸點(diǎn)突破在粘結(jié)處理的高溫部分或者在融化處理的早期階段在剛性 和韌性材料的表面形成的氧化物。通過在粘結(jié)相初始時刻越過氧化物"硬殼"，融化相能在基 本上更低的壓力下進(jìn)行，在一些情形中不需要在芯片自重以外附加壓力。
在這點(diǎn)上，將介紹另一個術(shù)語慣例。應(yīng)當(dāng)理解，如本文所述，為了說明簡略使用術(shù)語"子" 和"母"以總體上表示所討論晶片上的特定接觸點(diǎn)是剛性的還是韌性的接觸點(diǎn)，其中術(shù)語"母" 與剛性接觸點(diǎn)相關(guān)，術(shù)語"子"與韌性接觸點(diǎn)相關(guān)。雖然本文說明方式相當(dāng)一致，但重要的 是注意術(shù)語"母"和"子"是隨意應(yīng)用的。各個晶片上的各個接觸點(diǎn)可以是剛性的或韌性的 接觸點(diǎn)，只要其將要被連接到其上的另一晶片上的對應(yīng)接觸點(diǎn)是相反的類型即可。因此，給 定的晶片表面可以唯一確定地具有一種或另一種接觸點(diǎn)，或者在一些變形中，單個晶片一側(cè) 可以具有兩種類型的混合。然而，在單個表面上的類型混合對某些應(yīng)用可能會有問題，在些使用混合接觸點(diǎn)的應(yīng)用中，單個表面上的類型混合將使處理過程復(fù)雜，除非不同類型并不 在一個區(qū)域中互相混合而限制到分散區(qū)域中，以使大塊區(qū)域只包含一種類型的接觸點(diǎn)，允許 在實(shí)行一定的處理步驟時能容易地保護(hù)包含其他類型接觸點(diǎn)的區(qū)域。
在所述工藝的附貼或粘結(jié)相中，"母"晶片上安裝"子"芯片。母晶片保持在單個溫度(即， 母晶片在該附貼工藝中作為等溫襯底被保持)。雖然將溫度提高到室溫之上能加速該工藝的這 個相，但母晶片的等溫溫度可以低到與室溫相同。然而，等溫溫度保持在子芯片上的韌性材 料的熔點(diǎn)之下以及低于粘結(jié)或融化溫度。因此，粘結(jié)工藝可以通過將各個小的子芯片加熱到 比母晶片更高的溫度而進(jìn)行，因此，當(dāng)使兩個芯片接觸并形成插柱和穿透連接時，只有該芯 片的界面到達(dá)或稍微超過適當(dāng)?shù)?粘結(jié)"溫度?？傮w而言，對于本文討論的主要材料，粘結(jié) 溫度約在190。C到32(TC之間，而典型的名義上的粘結(jié)溫度在大約27(TC。通過該種方式，母 晶片上的其他芯片不會加熱到超過其接觸點(diǎn)到達(dá)所提高溫度的溫度點(diǎn)，超過該溫度是可能改 變接觸點(diǎn)的性能，并使一些接觸點(diǎn)比其他接觸點(diǎn)在所升高溫度下經(jīng)受更長得多的時間，潛在 地導(dǎo)致性能的非均一性的條件。
舉例來說，粘結(jié)或附貼處理可以通過將母晶片保持在韌性溫度之下的等溫溫度，將子芯 片疊到加熱到韌性溫度之下的母芯片上，進(jìn)行兩個芯片之間的接觸并將子芯片溫度快速升高 到適當(dāng)?shù)恼辰Y(jié)溫度而進(jìn)行。因此， 一旦子芯片附貼到母晶片，在只施加例如小于2g/接觸點(diǎn)對 最好小于lg/接觸點(diǎn)對的足夠壓力以允許各個部分之間的一些接觸之后，對準(zhǔn)各個部分(并對 子芯片加熱)的機(jī)器就放開子芯片。
放開之后，子芯片上的覆蓋/粘合層(如果韌性材料也執(zhí)行覆蓋/粘合層的功能則是韌性層) 在下降的溫度下軟化程度降低，該下降的溫度由該點(diǎn)的母芯片支配。舉例來說，對于本文所 述的基本材料，母芯片/晶片襯底可以保持在約230。C到25(TC，子芯片在約270。C的名義溫度 下疊到母芯片上，并且在接觸之后快速升溫到約31(TC到33(rC。相對于快速升溫接觸的順序 (即，升溫發(fā)生在與母晶片的接觸之前還是之后)可以改變。注意，我們發(fā)現(xiàn)，通過首先使 芯片進(jìn)行接觸然后升高溫度，可以最小化韌性材料表面上的氧化物形成，從而允許更可重復(fù) 的接觸點(diǎn)。有利的是，通過使用韌性材料，每對接觸點(diǎn)的壓力量可以很低。雖然可以有更低 的界限，但我們使用的所施加的壓力為從每對接觸點(diǎn)約0.001g到約10g的范圍，最低壓力是 芯片自身質(zhì)量的重力效應(yīng)(即，其重量)。
此外，如上所述，對于粘結(jié)工藝，如果為了突破任何表面氧化施加足夠的壓力，則可以使用低至室溫的子晶片溫度。通過這種方式，整個母晶片可以在任何粘結(jié)相開始之前先安裝 子芯片。即使使用這種方法，由于該工藝可能進(jìn)行的速度，母晶片沒有時間加熱到任何實(shí)際 程度。因此，第二子芯片附貼到母晶片上即使在第一芯片的橫向或縱向100微米之內(nèi)也不會 軟化第一芯片的覆蓋/粘合層從而對其對準(zhǔn)產(chǎn)生任何有意義或?qū)嵸|(zhì)程度的影響。
有利的是，粘結(jié)和融化處理通常都是非液態(tài)工藝。這意味著在粘結(jié)或融化工藝中所進(jìn)行 的工藝使韌性材料顯著軟化但不會完全變成液態(tài)。這是因?yàn)槿绻g性材料真的變成液態(tài)則存 在所得的液體會流動并短路相鄰接觸點(diǎn)的很大風(fēng)險。通過保持材料為非液態(tài)，可以實(shí)現(xiàn)更大 得多的接觸點(diǎn)密度。然而，在一些變形中可以允許半液相狀態(tài)(即，遠(yuǎn)少于全部的一些韌性 材料可以大致成為液相)。然而，這些變形通常具有以下共同特征，即使用其他類型的約束機(jī) 制，通過將液相韌性材料限制在限定區(qū)域，例如通過保證韌性材料涂覆到其上的焊盤在其外 圍由韌性材料無法容易互擴(kuò)散進(jìn)入的非金屬物質(zhì)環(huán)繞或覆蓋以避免短路相鄰接觸點(diǎn)的可能性 來防止液相韌性材料產(chǎn)生不利影響。
在一些變形中，結(jié)合粘結(jié)和融化工藝的"粘結(jié)"相，可以是理想的做法是用粘合層(例 如，Sn)覆蓋韌性材料(例如，Au/Sn合金)的頂部，該粘合層將在較低的溫度熔化以幫助 加快粘結(jié)時間以增加產(chǎn)量。此外，在一些變形中，可以是理想的做法是將母晶片保持在融化 溫度之下的最高可能溫度的等溫溫度，因此如果芯片在無控制環(huán)境條件下處在該溫度下的時 間(g卩，安裝整個晶片體積所需的時間)延長，則不會發(fā)生鍵合質(zhì)量下降。雖然溫度可以更 高以加速處理，但我們通常使用230'C。較低溫度的影響是改變附貼的穿透相的溫度和壓強(qiáng)剖 面。此外，為了加速處理，理想的是使粘結(jié)相的一系列處理(即，放置和加熱)盡可能快地 進(jìn)行。要注意的另一方面是，在一些變形中，粘結(jié)相中花費(fèi)的時間越長，融化相對于生產(chǎn)率 的決定作用就越不關(guān)鍵等。舉例來說，在一個極端情況下，在FC150上(對于硅-硅)，我們 使粘結(jié)相持續(xù)約l分鐘，然后就不需要融化相。在圖45中對此有總結(jié)。
在另一極端情況下，在高體積的情形中，對準(zhǔn)通常需要約1秒鐘，融化相之前的粘結(jié)相 將花費(fèi)2到4秒鐘。因此，在這些變形中，從粘結(jié)相到融化相的轉(zhuǎn)移環(huán)境對產(chǎn)生良好的接觸 點(diǎn)可以是重要的條件。
在這兩個極端情況之間是工藝選項(xiàng)的連續(xù)區(qū)間，其中權(quán)衡存在于1)產(chǎn)量，2)復(fù)雜性和 3)融化處理的關(guān)鍵性之間。對于非?？焖俚恼辰Y(jié)工藝而言，2到4秒的改變芯片就可能支撐 不牢，從而可能在融化相中需要還原環(huán)境，或者甚至需要在融化時施加更大的一定數(shù)量的壓力。在譜線圖的另一端，在高壓和高溫下進(jìn)行的1分鐘粘結(jié)處理，粘結(jié)自身就能相對良好地 進(jìn)行對芯片的初步"融化"。在該情形中，后續(xù)的"融化"處理可能只是與保證晶片一致性的 方法相聯(lián)系的接觸點(diǎn)退火，并且可能不需要任何特定的環(huán)境(如果"粘結(jié)"時的芯片放置平 整度足夠則不需要壓力)。該連續(xù)區(qū)間在圖46中進(jìn)行說明。
粘結(jié)相的重要優(yōu)勢在于，因?yàn)殡娺B接不是最終的并能容易地復(fù)原，因此就可以在粘結(jié)處 理完成之后但在融化處理開始之前進(jìn)行芯片測試。這樣就允許在混合的第一相之前和之后測 試并識別壞的芯片(即，確定在混合到另一芯片之前正在處理的單個芯片是否受到混合處理 的不良影響，或者是否在與其被附貼到其中的芯片的組合中失效)。此外，在切割后的子芯片 被安裝到未切割的母晶片上的情形中，可以在分割或切割母晶片之前進(jìn)行測試。
使用粘結(jié)相的另一重要優(yōu)勢在于，因?yàn)樾酒瑳]有很強(qiáng)地進(jìn)行組合，如果后續(xù)測試中確定 組合芯片之一失效則可以方便地拆開組合的芯片。兩塊芯片彼此分離可以通過使用加熱或施 壓或者組合使用加熱和施壓實(shí)現(xiàn)。在單個被切割的子芯片安裝到未分割或切割的母晶片上的 情形下，如果子芯片有問題，則另一個"已知良好"的子芯片可以被附貼到母晶片上。如果 特定的母晶片上的芯片是壞的，則可以注意不再附貼其他子芯片，并且能在晶片切割之后立 即方便地將其識別出來，兩種情形都將顯著增加總產(chǎn)率。此外，如果母芯片沒有功能，則可 以省下移除的子芯片用于將來的母芯片附貼，再次提高生產(chǎn)率并潛在地減少成本。舉例來說， 假如子晶片的韌性接觸點(diǎn)是金-錫或者是金-銀-錫合金，并且韌性的覆蓋層是錫。錫可以在低 溫下進(jìn)行附貼，并且如果足夠薄將不會像厚焊球那樣發(fā)生擴(kuò)散。如果子芯片測試為壞，則可 以加熱母晶片上的單個芯片并將其去除，然后附貼另一子芯片。 一旦所有的子芯片都被附貼 并且所有組合都測試為好，則可以一起融化整個母晶片。
因此，粘結(jié)和融化方法允許人們只集成已知為好的芯片。此外，該方法能顯著降低堆疊 多芯片的風(fēng)險，因?yàn)閱蝹€壞芯片不需要報廢整個堆疊。對于昂貴的芯片或堆疊單元，這是其 本身極有價值的優(yōu)勢。
此外，粘結(jié)和融化相提供低壓工藝的其他優(yōu)勢。對于50微米節(jié)距或更小的接觸點(diǎn)，用于 粘結(jié)和融化相的力通常都小于2g/接觸點(diǎn)對。在融化相，我們已經(jīng)證明使用0.8g到0.001g/接 觸點(diǎn)對。對于400接觸點(diǎn)芯片我們使用300g，并且對于10000接觸點(diǎn)芯片我們也使用300g， 給出的范圍為每接觸點(diǎn)對0.75g到0.03g;對于更大數(shù)量的接觸點(diǎn)，例如900000，我們己經(jīng)使 用了3Kg，給出0.003g/接觸點(diǎn)對。理想地，出于加速目的，該方法使用最小可能的力，并且在正常環(huán)境下完全不需要超過芯片自身重力(即，芯片重量)產(chǎn)生的力。
將芯片附貼到一起的常規(guī)工藝需要每接觸點(diǎn)對幾克到幾十克的附貼強(qiáng)度。這樣將在各個 半導(dǎo)體芯片上產(chǎn)生巨大的應(yīng)力，經(jīng)常引起損壞或破裂。因此，所述方法大大減少或避免產(chǎn)生 常規(guī)方法中存在的應(yīng)力水平。
此外，更多常規(guī)方法與我們可能使用的小尺寸不兼容。典型的焊接工藝是液態(tài)工藝，并 且與這樣的小尺寸和節(jié)距不兼容，而且與每接觸點(diǎn)幾克的壓力也不兼容。換而言之，在典型 的5g/接觸點(diǎn)對下，lcmxlcm的具有10,000接觸點(diǎn)的芯片將需要50Kg進(jìn)行附貼。與此相反， 該工藝的融化部分期間的壓力通常小于或等于附貼工藝中所用的壓力。舉例來說，使用本文 所述的融化過程，在粘結(jié)相期間需要300g壓力的10,000接觸點(diǎn)芯片在該工藝的融化相期間只 需要9g。
此外，幾乎不使用到完全不使用壓力使多重回流/多-高堆疊成為可能為了形成多-高芯 片的堆疊，芯片上的壓力應(yīng)當(dāng)?shù)偷椒乐乖谌诨渖闲酒陂g的破碎，生產(chǎn)率損失，堆疊中的 下層芯片的未連接的可能性等，尤其是如果母晶片上的一些芯片可能比其他芯片接納更高的 子芯片堆疊時更是如此。如果融化過程期間需要一定壓力施加在母晶片和子芯片上，并且一 些母芯片比其他芯片具有高得多的堆疊，則可能需要復(fù)雜的工具組合，從而保持每個芯片上 的正確壓力。與此相反，通過只要求很小或者不要求外壓力的我們的方法就可以避免這一點(diǎn)， 使多層高芯片更為可行，并允許雙倍或更大高度的堆疊差別。
本文所述方法的變形有另一優(yōu)勢，即融化過程完成之后的高強(qiáng)度。融化過程之后的接觸 點(diǎn)強(qiáng)度通常在每平方厘米幾百千克，1000kg/cm2為典型值。當(dāng)然，作為結(jié)果， 一旦完成了融 化過程，返工的可能也就大大降低。
韌性材料的代表性的非限制性實(shí)例包括金-錫(Au/Sn)和銀-錫(Ag/Sn)，以及其他本文 說明的材料。在這點(diǎn)上應(yīng)當(dāng)注意，術(shù)語"插柱"是簡單地表示剛性而使用的方便詞語。并非 意在以任何方式限制或要求尺寸，形狀或幾何數(shù)據(jù)。因此，如下文以及在"具體變形"部分 中所述，"插柱"的意義可以更寬泛，涵義大于該物體很高的意思，或者具有足以完成本文所 述目的任何截面形狀。此外，"插柱"可以例如通過減薄晶片的背面而不減薄金屬化或金屬接 觸點(diǎn)形成為本文所述工藝的一部分，或者可以分開形成并在其后附接到或插入到晶片中。
當(dāng)涉及堆疊時，穿過晶片的給定電連接可以在一端具有剛性接觸點(diǎn)而在另一端具有韌性 接觸點(diǎn)。在該情形中，本文為了簡便， 一旦晶片被指定為"母"或"子"，即使對于后續(xù)的堆疊層而言因?yàn)闉榱诵纬刹逯痛┩高B接所討論的接觸點(diǎn)現(xiàn)在是剛性接觸點(diǎn)因此"子"晶片應(yīng) 當(dāng)正確地指定為"母"晶片，原來的術(shù)語還是將一直保持。為了更清楚，連接到另一端的后 續(xù)的"子"晶片將被稱為"子晶片2"。
該方法的實(shí)例在圖47和48中說明。在圖47A和48A中顯示兩個各自的芯片4706， 4708, 4806， 4808上的互補(bǔ)接觸點(diǎn)4702， 4704， 4802, 4804。為了說明簡便，在最接近接觸點(diǎn)4702， 4704 ， 4802， 4804的區(qū)域之外無論是電連接4710， 4810還是如果存在的任何其他元件都不被 顯示。
如圖47A和48A所示， 一個接觸點(diǎn)4704， 4804為剛性接觸點(diǎn)，而另一接觸點(diǎn)4702， 4802 為韌性接觸點(diǎn)。圖47B和48B各自顯示在已經(jīng)使其互相接觸的地點(diǎn)的各自的接觸點(diǎn)4702， 4704， 4802， 4804。通過在粘結(jié)相之前或粘結(jié)相期間施加壓力，剛性接觸點(diǎn)4704， 4804穿進(jìn) 韌性接觸點(diǎn)4702， 4802。圖47C和48C顯示兩種材料已經(jīng)互相擴(kuò)散的融化相之后的接觸點(diǎn)， 在兩者之間形成高強(qiáng)度的鍵合。
此外，值得注意的是，韌性接觸點(diǎn)的"寬度"可以"最小化"，即該韌性接觸點(diǎn)具有與其 將要連接到其上的接觸點(diǎn)(在連接之前)大致相同或更窄的寬度，或者該韌性接觸點(diǎn)可以是 "擴(kuò)展"接觸點(diǎn)，即其擴(kuò)展的寬度適當(dāng)?shù)爻^所述最小寬度。在上述實(shí)例中，圖47是涉及"最 小"接觸點(diǎn)的實(shí)例，圖48是涉及擴(kuò)展寬度的實(shí)例。
總體而言，該實(shí)例有使韌性接觸點(diǎn)的尺寸稍大于剛性接觸點(diǎn)，即使用擴(kuò)展接觸點(diǎn)的優(yōu)勢。 通過這樣做，韌性接觸點(diǎn)可以包圍剛性接觸點(diǎn)，并且可以減少集成過程中兩個芯片之間的對 準(zhǔn)精度，因?yàn)樵谠撉樾沃校瑒傂越佑|點(diǎn)只需要穿進(jìn)韌性接觸點(diǎn)區(qū)域內(nèi)的某個位置。結(jié)果，可 以適合于更大的對準(zhǔn)偏移。通過考慮具有12微米直徑圓形截面的韌性接觸點(diǎn)與具有10微米 到6微米之間的直徑的剛性接觸點(diǎn)的實(shí)例的方式這一點(diǎn)能得到最好的理解。對于具有10微米 直徑的剛性接觸點(diǎn)，3微米的偏移可能使剛性材料的邊緣超過韌性材料的界限。對于具有6 微米直徑的剛性接觸點(diǎn)，3微米的偏移仍然適配在韌性接觸點(diǎn)材料的12微米直徑之內(nèi)。通常, 總體剛性接觸點(diǎn)在其最寬點(diǎn)之間的距離將小于40微米，并且可以小于25微米，15微米甚至 IO微米。此外，通過該方法，韌性材料至少應(yīng)當(dāng)與剛性材料一樣寬，并最好寬出20%或更多。 此外，插柱高度可以大于或小于其寬度，但通常寬度大于高度。
考慮到上述基本說明，例如為了附貼到其他組件或堆疊的目的，通過使用合適的剛性材 料作為金屬化或者導(dǎo)電材料之一以使其能用作剛性接觸點(diǎn)，并且通過向金屬化或?qū)щ姴牧系?br> 34另一部分涂敷第二個更為韌性的材料以使其能充當(dāng)韌性接觸點(diǎn)，該方法可以擴(kuò)展到上述各個 變形。
圖49說明半導(dǎo)體芯片堆疊的一部分，與圖41相似，各自具有根據(jù)上述實(shí)施例之一形成 的穿透芯片的連接。為了說明簡略的目的，穿透芯片的連接沒有被顯示為連接到其所穿透的 各自的芯片上的任何器件，因?yàn)檫@樣的連接的存在與否對于理解插柱和穿透方法并不必要。
如圖49所示，為了有助于各個芯片向其上和/或其下芯片的連接，可選的接觸點(diǎn)4902， 4904已經(jīng)被添加到金屬化2412和導(dǎo)體2802的頂部和底部。如上所述，可以直接使用金屬化 或金屬接觸點(diǎn)。在添加可選的接觸點(diǎn)4902， 4904的地方，取決于特定的實(shí)施例，接觸點(diǎn)4902， 4904可以是任何先有技術(shù)的類型，簡單的常規(guī)接觸點(diǎn)焊盤，如本文所述形成的非插柱和穿透 接觸點(diǎn)，或者本文所述的插柱和穿透接觸點(diǎn)。
因此，應(yīng)當(dāng)理解，通過使用圖49的插柱和穿透方法，可以更方便地進(jìn)行堆疊。圖44說 明用插柱和穿透方法堆疊的圖49所示的芯片的簡化堆疊的一部分。
此外，可以形成上述實(shí)施例的一定的變形以有助于使用插柱和穿透接觸方法。舉例來說， 在與圖15相似(即，任何一個其中溝槽底部的金屬化沒有完全去除的實(shí)施例)但是不存在鍵 合物質(zhì)1102和精整物質(zhì)1302的實(shí)施例中，可以將金屬化1502用作剛性或韌性接觸點(diǎn)之一， 并且插入到空洞中的第二材料可以充當(dāng)相反的接觸點(diǎn)(即，如果金屬化被用作"韌性"接觸 點(diǎn)則充當(dāng)剛性接觸點(diǎn)，或者如果金屬化被用作"剛性"接觸點(diǎn)則充當(dāng)韌性接觸點(diǎn))。在這樣的 實(shí)施例中，如圖51所示，金屬化中的空洞可以由例如在該工藝中在合適點(diǎn)插入的預(yù)形成的插 柱5102填充?；蛘?，如果韌性材料被涂覆到將要接觸另一個"剛性"材料以形成鍵合的一端， 則金屬化1502和第二材料可以是相同的材料。
圖52以簡化形式說明被混合到另一個電子芯片5200之后的圖51的芯片，出于實(shí)例的目 的，電子芯片5200具有用于控制圖51的芯片上所示的激光器5104的驅(qū)動和控制電路5202。 電子芯片還包含相對于圖51的芯片所用的金屬化材料1504呈剛性的插柱5204。因此，作為 將兩個芯片在合適的條件下疊到一起的結(jié)果形成插柱和穿透連接5206，從而將激光器5104 電連接到電子芯片5200上的驅(qū)動和控制電路5202。
圖53到圖71說明基本接觸點(diǎn)形成和混合方法的簡化實(shí)例變形。為了說明簡略，該方法 的說明針對一對已經(jīng)過預(yù)處理(即，包含器件及其相關(guān)的接觸點(diǎn)和跡線)但沒有切割為獨(dú)立 芯片的常規(guī)的芯片。如各個圖中所示，標(biāo)記為"a)"的芯片是將要具有從一個IC焊盤再布線到另一位置的接觸點(diǎn)以便其后混合到母芯片的子芯片，母芯片在各圖中標(biāo)記為"b)"。注意， 雖然處理過程被顯示為平行發(fā)生，這只是為了理解的目的。實(shí)際上，任何一個處理都可以在 另一個處理之前，兩個處理可以在時間上重疊，或者可以同時發(fā)生。
首先，我們從圖53a的子晶片和圖53b的母晶片開始。晶片分別是完全形成的芯片，每 個芯片在其上都具有多個器件(未顯示)。如圖所示，子晶片上的接觸點(diǎn)5302， 5304的節(jié)距 在25微米和50微米之間，當(dāng)然同樣的方法也可以用于節(jié)距小得多的接觸點(diǎn)，使用當(dāng)前技術(shù) 可以小到2微米到7微米之間。為了圖釋和理解的目的，母晶片上的接觸點(diǎn)5306， 5308比子 晶片的接觸點(diǎn)5302， 5304的節(jié)距更大。接觸點(diǎn)5302, 5304， 5306， 5308是常規(guī)的鋁IC焊盤， 可以穿過芯片覆蓋玻璃5310， 5312到達(dá)該接觸點(diǎn)。
接著，在芯片上淀積厚電介質(zhì)層5402， 5404 (圖54a，圖54b)。然后，通過光刻圖形， 接觸點(diǎn)上方形成通路將要穿過的區(qū)域被打開(圖55a，圖55b)。
然后，刻蝕電介質(zhì)并將其刻透以提供通向IC接觸點(diǎn)焊盤的通路(圖56a，圖56b)。其后， 剝離光刻膠(圖57a，圖57b)。
或者，厚電介質(zhì)層5402， 5404可以是厚的光刻膠層(圖54a，圖54b)。在該情形中，厚 層5402， 5404將通過剝離光刻膠而去除(圖57a，圖57b)。
接著，在晶片上淀積籽晶層以有助于其后的鍍覆工藝(圖58a，圖58b)。
然后，涂覆電介質(zhì)層(圖59a，圖59b)，并使用光刻圖形限定和控制將要進(jìn)行鍍覆的位 置(圖60a，圖60b)。
其后，鍍覆晶片，直到存在所需數(shù)量的金屬(圖61a，圖61b)。
然后去除電介質(zhì)，留下"支座"或抬高的接觸點(diǎn)(圖62a，圖62b)。
順便一提，總體而言，母晶片和子晶片都可以具有所述支座。在子晶片上，剛性結(jié)構(gòu)的 目的是為了提供支座以允許整體接觸點(diǎn)適合于兩個芯片的非平面性而能可靠地制作接觸點(diǎn)， 并且在一些情形中不需要這么做。在母晶片上，剛性結(jié)構(gòu)的目的是作為支座以及能穿透到子 晶片上的韌性材料中的插柱。此外，基座也可以用于允許頂部IC覆蓋玻璃和IC焊盤之間的 高度差，從而使一些接觸點(diǎn)能設(shè)置在玻璃頂部而其他接觸點(diǎn)能設(shè)置在焊盤頂部。
回到所述工藝流程，進(jìn)行進(jìn)一步刻蝕從而去除不需要的籽晶層(圖63a，圖63b)。如圖 63a所示，通過在子晶片的一個接觸點(diǎn)與新支座/接觸點(diǎn)之間留下籽晶層材料，完成原始接觸 點(diǎn)的再布線?？蛇x擇地，可以在完成該處理之前或者處理完成之后設(shè)置附加的或替代的再布線層。此外，在刻蝕去除籽晶層之前在某些區(qū)域?qū)⒃俨季€層鍍覆得比其他區(qū)域更厚是一個理 想的方法。
接著，向子晶片上的接觸點(diǎn)涂覆在該情形中為鎳的阻擋層(圖64a)，作用為防止金屬擴(kuò) 散進(jìn)入IC焊盤5302, 5304， 5306， 5308，或者防止金屬滲透到芯片覆蓋玻璃5310， 5312之 下而破壞單個芯片的阻擋層?？蛇x擇地，在該情形中為金的覆蓋層6402， 6404淀積在阻擋層 的頂部，也用于防止連接工藝期間不希望有的擴(kuò)散，尤其當(dāng)該方法用于在涉及插柱和穿透接 觸的粘結(jié)和融化連接工藝中時更是如此。覆蓋層也涂覆到母晶片上(圖64)。到該點(diǎn)上，完成 母晶片上的剛性接觸點(diǎn)。
再次，電介質(zhì)6502被涂覆到子晶片上(圖65a)，并通過光刻圖形打開基座接觸點(diǎn)6606， 6608上方的區(qū)域6602， 6604 (圖66a)。
然后，在支座上建立韌性接觸點(diǎn)6702， 6704 (圖67a)，并去除電介質(zhì)，留下完全成型的 韌性接觸點(diǎn)(圖68b)。
然后翻轉(zhuǎn)子晶片，并將其與母晶片上的光刻圖形對準(zhǔn)，接觸點(diǎn)上方形成通路將要穿過的 區(qū)域被打開(圖69)。
兩個芯片然后在壓力下疊到一起，使剛性接觸點(diǎn)穿進(jìn)韌性接觸點(diǎn)(圖70)。
最后，兩個芯片經(jīng)過融化相，留下永遠(yuǎn)互相附貼的兩個芯片(圖71)。注意，作為該工藝 的結(jié)果，芯片將分開小于10微米，標(biāo)稱在剛性插柱的頂部和另一晶片上該插柱被連接到其上 的接觸點(diǎn)的頂部之間測量的分開距離小于5微米。出于這些目的，如果晶片完全平整，貝幅 距離也是兩個晶片之間的距離，如果不平整，則晶片的形貌可能使該距離變大或變小。
圖72到圖87說明在將兩個芯片混合在一起之前在子晶片(圖72a)和母晶片(圖72b) 上形成接觸點(diǎn)的替代的簡化工藝的變形。和先前的實(shí)例一樣從兩個晶片開始。雖然IC接觸點(diǎn) 焊盤上方的覆蓋玻璃開口可以在4微米的數(shù)量級，并且在一些情形中可以小到1微米或更小， 但如圖72a和72b所示，這樣的開口在約8微米和14微米之間。有利的是，通過使用本文所 述的一個或多個工藝，這些小尺寸開口也可以像大尺寸開口一樣方便地進(jìn)行處理。
此外，如圖所示，子晶片(圖72a)上的焊盤的間距通常有25微米到50微米的節(jié)距。然 而，這里也是，本文所述的方法可以方便地用于名義上7微米節(jié)距甚至可以用于2微米節(jié)距 或更小的接觸點(diǎn)。
該變形操作如下。首先向晶片涂覆厚電介質(zhì)(圖73)。然后，形成光刻圖形以限定接觸點(diǎn)
37上方形成通路將要穿過的區(qū)域(圖74)。接著，刻蝕掉接觸點(diǎn)上方的電介質(zhì)(圖75a)，從母 晶片剝離掉光刻膠(圖76b)，并形成再布線通路(圖77)。
接觸點(diǎn)上方的暴露區(qū)域和子晶片上的再布線路徑用阻擋層金屬化(圖78a),并向母晶片 涂覆籽晶層(圖78b)?？蛇x擇地，可以向母晶片涂覆阻擋層以保護(hù)其IC焊盤(未顯示)。
然后從子晶片剝離光刻膠(圖79a)。
形成新的光刻圖形以限定將要建立接觸點(diǎn)的區(qū)域(圖80)。
通過淀積在該情形中為金-錫(Au/Sn)合金的合適材料在子晶片上形成韌性接觸點(diǎn)，然 后依次由錫(Sn)和金(Au)的離散層覆蓋(圖81a)，并且通過用銅鍍覆該暴露的籽晶層在 母晶片上形成剛性接觸點(diǎn)(圖81b)。
然后從子晶片和母晶片上剝離光刻膠(圖82)。
然后，從母晶片上去除不需要的剩余的暴露籽晶層(圖83)。
最后，向母晶片接觸點(diǎn)涂覆覆蓋層(可選地先涂覆阻擋層)以防止氧化(氧化該覆蓋層) (圖84b)。
與前述變形一樣，然后對齊晶片(圖85)，將晶片疊到一起并粘結(jié)(圖86),并且其后在 某些點(diǎn)上進(jìn)行融化(圖87)。
在粗略概述地說明一些變形之后，下文將說明一個附加的變形，其中包括工藝中諸多步 驟的進(jìn)一步的細(xì)節(jié)。然而，應(yīng)當(dāng)理解，這些細(xì)節(jié)同樣適用于先前的變形以及本文所述的其他 變形。
圖88到圖91以及圖95到102以簡化平行形式說明用于形成其后將成為子晶片背面上的 剛性插柱的另兩個實(shí)例變形方法。"子晶片"的指代是合適的，因?yàn)殇XIC焊盤將成為韌性接 觸點(diǎn)并且將連接到另一 "母"晶片上的剛性插柱，即使其背面接觸點(diǎn)是"母型"接觸點(diǎn)也是 如此。
此外，雖然對一些變形以平行的形式說明，但本文所述的處理不需要平行進(jìn)行，并且可 以代表同一晶片上或者不同晶片上不同時刻發(fā)生的不同的變形。
該實(shí)例從圖88a和圖88b分別所示的晶片8800， 8802開始，并涉及接觸點(diǎn)再布線的制備， 即通道將不與晶片表面上的焊盤對齊(圖88a到99a)，第二實(shí)例沒有接觸點(diǎn)的再布線，所以 通道將與焊盤對齊(圖88b到99b)。此外，將要形成的兩個通道在寬度上的相對差別是為了 說明單個晶片或芯片上可以使用不同寬度的通道，并且通道寬度可以與芯片上的焊盤的寬度不同(即，可以是焊盤相同的寬度，比焊盤更寬或更窄的寬度)。再次注意，附圖既不成比例 也不必具有正確的比例。
首先，向晶片8800， 8802涂覆厚電介質(zhì)層8902， 8904，在該情形中，晶片是具有鋁IC 焊盤接觸點(diǎn)8804， 8806的硅晶片(圖89a，圖89b)。該厚電介質(zhì)層用于保護(hù)芯片并充當(dāng)其后 過程中在電鍍之后減薄頂表面時的阻擋區(qū)域。注意，在以下步驟中，如果通道a)沒有通過電 鍍填充，或者b)經(jīng)過填充并且填充方式是允許以減薄之外的其他方法(即，通過刻蝕或通過 光刻剝離)去除通道金屬填充處理期間在晶片表面淀積的多余材料，則該步驟可以是可選步 驟。適用于厚電介質(zhì)淀積的材料包括但不限于例如TEOS，氧化物，氮化物，旋轉(zhuǎn)涂覆玻璃， 聚酰亞胺，BCB，其他聚合物或環(huán)氧樹脂，厚光刻膠層等(如果使用光敏聚酰亞胺或厚光刻 膠，則在一些變形中，下一步中不需要分離的光刻膠淀積步驟)。
接著，涂敷光刻膠層并圖形化以保護(hù)晶片免于刻蝕不希望被刻蝕的位置(圖90)。該步驟 限定將要形成的通道的位置。
然后，在晶片上進(jìn)行刻蝕(圖91)，在再布線的情形中(圖91a)穿過電介質(zhì)刻蝕到半導(dǎo) 體和襯底中以形成通道9102，該通道進(jìn)入晶片中再布線接觸點(diǎn)將要存在的位置，以及在常規(guī) 情形中(圖91b)，通道9104穿透電介質(zhì)，鋁IC焊盤接觸點(diǎn)8806并進(jìn)入晶片。這里要注意， 正如以后的圖中清楚所示，理想的深度是允許暴露由通過減薄晶片背面的過程形成的"插柱" 的深度。通常，該深度約75微米。假設(shè)每平方厘米可能有幾千甚至幾百萬的接觸點(diǎn)，則該通 道深度雖然不關(guān)鍵，但是這樣的深度允許在后續(xù)處理步驟期間以晶片規(guī)模的方式處理整個子 晶片，具有良好的生產(chǎn)率并且不需要晶片載體。或者，通道可以一路穿透晶片。在這些穿透 晶片的變形中，以下說明的減薄并刻蝕背面以暴露通道中的金屬化的步驟可以不必要。此外, 雖然該實(shí)例中說明的通道具有單導(dǎo)體，通過直接將這些形成步驟結(jié)合到該工藝中，同樣的方 法也適用于同軸或三軸導(dǎo)體。
在這點(diǎn)上值得強(qiáng)調(diào)的是通過使用一定的實(shí)施例中說明的工藝獲得的屬性和優(yōu)勢。從該方 法中得到的屬性和優(yōu)勢包括刻蝕和產(chǎn)生通道可以在混合(芯片-芯片，芯片-晶片或晶片-晶片) 之前進(jìn)行。換而言之，刻蝕和產(chǎn)生通道可以方便地在芯片，小片或晶片連接到另一元件之前 進(jìn)行。此外，該方法允許從事先制得的并可以使用的電子芯片的器件(即，有源) 一側(cè)刻蝕 通道。該方法實(shí)際上可以用在芯片上沒有電路直接位于不可犧牲的刻蝕通路上的任何位置。 因此，使用該方法形成的通道可以根據(jù)需要與焊盤對齊或不對齊。此外，尤其在芯片的幾乎沒有或完全沒有電路的區(qū)域中，通過使通道在焊盤上方，和/或在一些情況中使通道遠(yuǎn)小于焊 盤，可以最小化IC上對電路的"真實(shí)狀態(tài)"的損失。
對于通道的形成，在一些情形中具有斜坡通道從而保證后續(xù)的材料淀積充分覆蓋側(cè)壁可 能是理想的方法。在該情形中，斜坡可以是典型的相對于通道縱軸的垂直線約88度的名義斜 坡(即，通道寬度將隨深度增加稍許變窄)。圖92顯示一個斜坡通道實(shí)例的剖面照片。
通常，使用75微米或更大深度及5微米或更大寬度的通道。圖92的通道具有20微米的 直徑和約150微米的深度。圖93是具有100微米深度和20微米直徑的實(shí)例通道(已經(jīng)填充) 的照片。小到0.1微米的寬度可以是足夠的寬度，深度可以更淺(例如，淺至只有5微米的深 度)。然而，使用小于0.1微米寬度的通道可能減小將要形成的最終鍵合的完整性。類似地， 使用淺于5微米深度的通道可能要求晶片減薄到可能損壞其下方的電路(如果存在)的程度。 當(dāng)前，為了用商業(yè)上合理途徑取得的設(shè)備獲得充分的制造生產(chǎn)率，典型的范圍是75至ljl50微 米的深度和5到25微米的寬度。當(dāng)然，該范圍之外的深度和寬度對特殊應(yīng)用也是可能的。舉 例來說，雖然涉及當(dāng)前預(yù)期大量商業(yè)制造的通道數(shù)量和密度，當(dāng)前商業(yè)上可取得的設(shè)備目前 并不具有允許在這些較大深度下的合格率的充分的一致性，但在一些情形中，通道可以深達(dá) 300微米并完全穿透晶片。然而，可以預(yù)期，隨著時間，這樣的設(shè)備的進(jìn)步將能減少或消除該 限制，使本文所述的方法能適用于這樣的深度，數(shù)量和密度而且?guī)缀醪恍枰蛘咄耆恍枰?進(jìn)行修改。
可選擇地，通道的底部可以形成為具有一個點(diǎn)。這是用于保證堅(jiān)固的剛性插柱，剛性材 料進(jìn)入韌性材料的良好穿透性以及堅(jiān)固的最終接觸點(diǎn)(最大化剛性和韌性材料之間的表面接 觸)的方法。為了做到這一點(diǎn)，所使用的方法是，將剛性插柱制作為棱錐類形狀(或者頂部 為圓柱的的棱錐)，其中插柱的底部與其下的接觸點(diǎn)一樣寬(最大化插柱到接觸點(diǎn)的附貼強(qiáng) 度)，而頂部逐漸變細(xì)到遠(yuǎn)小于接觸點(diǎn)，允許與將要獲得的相對尺寸因子的匹配。該變形具有 以下優(yōu)勢，即該變形將導(dǎo)致尖頂插柱的形成，從而在用于插柱和穿透連接時允許其穿透，與 其后形成的棱錐類形狀的剛性插柱相類似。圖94是其中形成的具有尖頂通道的芯片的剖面照 片。
接著，剝離光刻膠(圖95)，并向暴露的通道表面(未顯示)涂覆電介質(zhì)或絕緣層，以防 止通道中的金屬與半導(dǎo)體中的任何電路發(fā)生電短路。該層的厚度通常在約2000埃和1微米厚 之間。然而，如果特殊應(yīng)用涉及熱膨脹系數(shù)的平衡或者降低通道的電容(這兩者都重要或關(guān)鍵)，該層可以更厚?？梢允褂玫慕^緣材料的實(shí)例包括TEOS(氧化物)，其他氧化物，氮化物， 聚合物，CVD金剛石等。
然后在電介質(zhì)上淀積金屬阻擋層(圖96)。阻擋層用于防止金屬遷移到絕緣體和半導(dǎo)體。 本文所述的所有阻擋層材料都適用于該步驟，但出于該實(shí)例的目的，所說明的阻擋層是鉤化 鈦(TiW)。
接著，如果在特定變形中需要鍍覆金屬，貝勝覆電鍍"籽晶"層(圖97)。籽晶層用作通 道電鍍的基礎(chǔ)。因?yàn)槭橇己玫碾姾蜔釋?dǎo)體，因此銅籽晶層是優(yōu)良的選擇，當(dāng)前在工業(yè)上盛行 并且非常便于在標(biāo)準(zhǔn)半導(dǎo)體和封裝線上使用。然而，如本文結(jié)合岡U性材料和域剛性材料的籽 晶層所述的任何材料都能使用。如果用電鍍之外的的其他方法填充通道，則籽晶層只覆蓋通 道自身，而非晶片的更大面積，或者可以不需要存在。舉例來說，如果將要通過CVD或蒸發(fā) 填充通道則不需要籽晶層。
阻擋層和籽晶層的淀積通常通過濺射或者物理氣相淀積("PVD")，但也可以使用化學(xué)鍍， 因?yàn)閷τ谝恍?shí)施例，化學(xué)鍍將提供超過濺射或PVD的充分優(yōu)勢。
然后用金屬或其他導(dǎo)體(通常是完全)填充通道，以形成穿透晶片的電通道(圖98)。通 常用于鍍覆方法的填充材料是銅。然而，可以使用其他材料，包括本文所述的適合于作為剛 性或韌性材料的任何其他材料。注意，如果只需要簡單的電連接并且不需要良好的熱導(dǎo)率或 低電阻，通道不必用導(dǎo)體完全填充。在該情形中，通道的剩余部分可以可選地用諸如氧化物 或環(huán)氧樹脂的另一種材料填充。整個通道通常應(yīng)該用某些類型的材料填充，因?yàn)槿绻酒?裝或密封時空氣進(jìn)入通道中的空洞，則由于空氣的膨脹收縮，運(yùn)行時的溫度循環(huán)可能導(dǎo)致芯 片失效。完全用金屬填充允許最低的電阻和最好的熱傳導(dǎo)的接觸點(diǎn)。此外，當(dāng)使用用金屬完 全填充的大直徑通道時，金屬可以幫助熱量通過晶片傳輸。
如圖98所示，通過使用電鍍工藝鍍覆籽晶層而填充通道。可選擇地，如果鍍覆過程完成 并且所鍍覆材料的中央留有空洞，則可以用填充劑材料填充該空洞，諸如氧化物，其他金屬， 焊料，或者一些對該應(yīng)用合適的其他材料。
有利的是，如果通道用與母晶片的剛性材料相同的材料或者與子晶片的韌性材料相同的 材料填充，則可以實(shí)現(xiàn)堆疊優(yōu)勢?；蛘撸绻酒贤ǖ缹⒁劫N到其上的配對接觸點(diǎn)上有 剛性材料，則通道可以用與韌性材料相同的材料填充。
注意，如圖98b所示，圖中通道與焊盤對齊，用導(dǎo)體填充通道固有地允許使通道與焊盤接觸。
正如多數(shù)實(shí)施例所期望的，在特定晶片將要連接到另一晶片時，重要的是子晶片的阻擋 層和通道填充材料的構(gòu)成與母晶片的阻擋層和剛性材料遵循同一方針，以致當(dāng)子芯片混合到 母晶片時，所進(jìn)行的工作方式與母晶片相同。
回到所述工藝流程，作為先前步驟中鍍覆的結(jié)果，大量導(dǎo)體淀積在晶片上面并需要去除。 這可以通過研磨，拋光或化學(xué)機(jī)械處理("CMP")實(shí)現(xiàn)。該減薄向下進(jìn)行到第一步中淀積的 厚電介質(zhì)中。所選擇的用于作為第一步涂覆的電介質(zhì)的實(shí)際厚度為所述研磨步驟提供誤差容 限。如果填充通道的導(dǎo)體不是通過電鍍淀積，則該步驟可以不必要。如圖所示，化學(xué)機(jī)械處 理("CMP")則用于向下去除多余的鍍覆材料和其下的籽晶層，到達(dá)并稍許進(jìn)入表面電介質(zhì) 層(圖99)。
接著，通過涂敷光刻膠再次使用光刻刻蝕工藝以幫助提供從晶片頂部到晶片的IC焊盤接 觸點(diǎn)8804， 8806的通路(圖100)，然后刻蝕暴露的電介質(zhì)10002 (圖101)。如果唯一需要的 接觸是從焊盤到通道自身(圖101b)，并且同一焊盤和母芯片的特定焊盤之間不需要接觸，則 特定的焊盤可以不經(jīng)過該步驟(即，該焊盤可以仍然保留由光刻膠覆蓋)。在替代的變形中， 所進(jìn)行的光刻可以使與IC接觸點(diǎn)的連接與籽晶層的淀積同時進(jìn)行(并能功能性地作為籽晶層 的一部分)，或者與鍍覆或填充通道同時進(jìn)行。在這樣的變形中，該光刻步驟可以不必要。
然后剝離光刻膠并清潔晶片，在子晶片內(nèi)留下完全成型的插柱(圖102)。
在這點(diǎn)上，假定晶片將被進(jìn)一步制備用以混合到另一元件，諸如另一芯片，小片或晶片 (即，該方法等同于混合的所有排列組合芯片-芯片，芯片-小片，芯片-晶片，小片-小片， 小片-芯片，小片-晶片和晶片-晶片)。圖103到圖125以簡化平行形式說明該進(jìn)一步的處理并 且該進(jìn)一步的處理從圖102所示的子晶片開始。此外，為了理解的目的，該工藝還進(jìn)一步說 明在將要充當(dāng)"母型"接觸點(diǎn)元件的晶片上進(jìn)行的處理。
該過程進(jìn)行如下。首先，除了IC接觸點(diǎn)焊盤上方之外向母晶片涂覆電介質(zhì)層(圖103b)， 子晶片上已經(jīng)存在該電介質(zhì)層(圖102a，圖102b)。
接著，在子晶片上淀積阻擋層(圖104a)，在再布線接觸點(diǎn)的情形中，阻擋層的一部分將 最終成為原始IC接觸點(diǎn)和預(yù)形成的插柱之間的電連接。使用阻擋層的優(yōu)勢在于能防止韌性材 料其后與ic焊盤或剛性或支座金屬發(fā)生反應(yīng)。
如圖所示，通過濺射在子晶片上淀積阻擋材料，例如列舉Ni/Au， Ti/Pd/Au或Ti/Pt/Au幾種。此外，該阻擋層可以總體用作下隆起金屬("UBM")，并用于不需要去除籽晶層的再布線。 該阻擋層通常使用濺射和/或蒸發(fā)工藝布施，或者可選地結(jié)合上層的電鍍工藝使用化學(xué)鍍。
此外，如圖所示，通過使用例如化學(xué)鍍或淀積技術(shù)在母晶片上淀積籽晶層(圖104b)。如 圖所示，母晶片具有涂覆的TiW+Cu，該TiW+Cu用作UBM和在母晶片上電鍍剛性接觸點(diǎn)的 籽晶層。在頂部使用銅允許更容易地電鍍銅和其后的剛性插柱形成。在一些實(shí)施例中，母晶 片上的UBM可以同時作為剛性元件電鍍的籽晶層和再布線,或者充當(dāng)晶片之間的RF屏蔽(雖 然用于該目的的圖形化將在刻蝕步驟中而不是在該點(diǎn)的淀積過程中進(jìn)行)。
可選擇地以及可替代地，阻擋層和籽晶層可以具有相同的組成。在該情形中，單個材料 可以充當(dāng)阻擋層和籽晶層。
如圖104所示，阻擋層布施在整個晶片上。這樣做使后續(xù)的電鍍步驟可以進(jìn)行。然而， 在這樣的電鍍之后，需要從不存在接觸點(diǎn)的區(qū)域去除籽晶層和阻擋層，以使諸多接觸點(diǎn)在一 起不會發(fā)生電短路(除非出于其他與這里的情況無關(guān)的原因確切需要，即，阻擋層和籽晶層 能充當(dāng)各個點(diǎn)之間的電再布線材料)。
如果后續(xù)材料可以用電鍍之外的其他工藝布施，例如通過濺射或蒸發(fā)，則母晶片的步驟 可以替代地包括在焊盤周圍用光刻形成圖形，布施阻擋層金屬，布施后續(xù)的金屬然后進(jìn)行剝 離處理。金屬和阻擋層主要圍繞在焊盤或需要再布線的區(qū)域周圍的最終結(jié)果是相同的。
然后在子晶片上進(jìn)行光刻處理以暴露原始接觸點(diǎn)上方的阻擋層材料(圖105a)。此外，如 該情形中所示的用底切在母晶片上形成圖形以提供具有例如尖頂?shù)?，棱錐形，圓錐形或蘑菇 形的可選圖形化的接觸點(diǎn)(圖105b)。或者，母晶片上形成的圖形可以形成一些其他的接觸點(diǎn) 形狀，從而增加接觸點(diǎn)的有效表面積，或者形成截面充分小于其最終要連接到的相應(yīng)韌性接 觸點(diǎn)的接觸點(diǎn)。通過這么做能增強(qiáng)穿透性，因?yàn)槭┘拥牧⒎植荚诟〉拿娣e上。
所述步驟(圖105a，圖105b)限定進(jìn)行后續(xù)金屬布施的位置。如果后續(xù)金屬通過電鍍之 外的其他方法淀積，則該步驟將在上述阻擋層和籽晶層淀積之前進(jìn)行。這里假設(shè)使用電鍍。 再次注意，可以進(jìn)行光刻的圖形化以允許后續(xù)的電鍍和/或籽晶層刻蝕(或者如果未使用電鍍 則是后續(xù)的剝離處理)以限定再布線層。
接著，通過在被暴露的阻擋層的頂部淀積合適的金屬使子晶片金屬化(圖106)。取決于 特定的實(shí)施例， 一個或多個以下材料層可以布施在子晶片上用于處理晶片非平整的支座層 (如果需要)，擴(kuò)散或韌性層(發(fā)生變形并形成接觸點(diǎn))，用于在粘結(jié)相期間幫助發(fā)揮粘結(jié)作用的覆蓋層或粘合層(如果需要)，和/或用于防止粘合/擴(kuò)散層氧化的氧化阻擋層。
此外，在母晶片上，通過光刻過程產(chǎn)生的空洞將通過鍍覆(電鍍或化學(xué)鍍)光刻處理暴 露的籽晶層進(jìn)行填充，該籽晶層通過光刻過程暴露(圖106)。取決于特定的實(shí)施例，在該階 段也可以添加將要用于插柱和穿透連接中使用的插柱成型的剛性材料。 圖107更詳細(xì)地說明母晶片上完全鍍覆的棱錐形接觸點(diǎn)的實(shí)例。
圖108顯示母晶片接觸點(diǎn)的替代變形的放大部分，在該情形中，成型的接觸點(diǎn)與圖107 的接觸點(diǎn)相似。對于該可選變形(適用于已成型或未成型接觸點(diǎn))，在鍍覆剛性插柱的金屬(金 屬化)之前，先向下刻蝕一點(diǎn)半導(dǎo)體焊盤10802的金屬以在焊盤10802的邊緣形成底切剖面 圖形10804。當(dāng)建立剛性材料10902時(圖109)， 一些剛性材料10902填充進(jìn)底切10804中。 該附加填充能充當(dāng)錨柱以幫助在具有后續(xù)處理中施加的應(yīng)力或者運(yùn)行時由于熱循環(huán)產(chǎn)生的應(yīng) 力的情況下保持剛性接觸點(diǎn)就位。如圖所示，剛性材料10902為鎳(Ni)。
完成金屬化和/或鍍覆之后剝離光刻膠并暴露子晶片和母晶片上建立的接觸點(diǎn)(圖110)。 然而要注意，如果母接觸點(diǎn)的阻擋層將被電鍍，則該步驟可以可選地在金屬化之后但在剝離 光刻膠之前進(jìn)行。
接著，采用光刻工藝保護(hù)所建立的接觸點(diǎn)或插柱，但允許分別從子晶片和母晶片去除不 需要的阻擋層和籽晶層材料(圖lll)。注意，該步驟也可以用于限定和/或再布線接觸點(diǎn)。此 外，如果沒有電鍍其他金屬，則這些步驟的順序可以稍許不同，因?yàn)榭赡芤呀?jīng)使用了針對后 繼刻蝕的剝離。
然而，因?yàn)樵搶?shí)例中的籽晶層和阻擋層材料被電鍍，因此將使用刻蝕。因此，不需要的 籽晶層和阻擋層材料被刻蝕掉(圖112)。在另一替代和可選的變形中，只刻蝕掉少量阻擋層 和籽晶層，即只刻蝕掉必須的量以防止不希望發(fā)生的接觸點(diǎn)的共同短缺，以致多數(shù)晶片的表 面仍保留被覆蓋，并因此可以用作EMI屏蔽以防止噪音或者堆疊芯片之間不需要的信號耦合， 尤其是如果保留的阻擋層/屏蔽被附接到接地面則更是如此。
然后剝離掉光刻膠(圖U3)。
在這點(diǎn)上，子晶片包含適用于與另一晶片形成插柱和穿透配合連接的功能性剛性插柱。 然而，正如通過本文的說明將更明顯的那樣，在該情形中，具體而言，母晶片的處理將 通過在接觸點(diǎn)上韌性材料(相對子晶片插柱上的材料)的化學(xué)鍍而繼續(xù)(圖114b)。注意，雖 然該步驟被說明為化學(xué)鍍步驟，但該方法的變形也可以使用電鍍步驟。在該變形中，所進(jìn)行
44工藝的該一部分將作為剝離金屬化步驟中所用的光刻膠和涂敷上述保護(hù)光刻膠的步驟之間的 金屬化步驟或者替代的電鍍操作的一部分。然而，在任一情形中，阻擋層的淀積都是重要的， 因?yàn)樵撟钃鯇臃乐鬼g性材料和剛性材料互相混合并將韌性材料限制在剛性材料和子晶片上的 IC焊盤之間。
在這點(diǎn)上，母晶片現(xiàn)在具有用于與另一晶片形成插柱和穿透配合連接的功能性韌性插柱。 然而，在該實(shí)例中，預(yù)定第三芯片將要層疊到子晶片的頂部，從而形成進(jìn)入晶片的插柱。 因此，需要進(jìn)一步處理子晶片，該處理進(jìn)行如下。
首先，通過涂覆合適的可去除的保護(hù)材料保護(hù)子晶片的正面(即，器件和接觸點(diǎn)承載面) 以保護(hù)其在后續(xù)減薄中免受污染(圖115a)。該覆蓋可以只由簡單的光刻膠或電介質(zhì)組成，或 者可以由通過例如光刻膠，石蠟，聚合物，環(huán)氧樹脂或其他粘合劑等的方法附貼到子晶片上 的諸如玻璃片或另一個半導(dǎo)體晶片("載體"晶片)的剛性元件組成。在一些變形中使用很厚 的層(例如，數(shù)量級在子晶片減薄后厚度的至少50%)。在其他變形中，可以使用剛性的載體 晶片。在任一情形中，很厚的層可以向子晶片提供額外的強(qiáng)度，以使其在減薄時能進(jìn)行處理 而不破裂。
接著，減薄子晶片的背面以從背面暴露通道填充材料(例如，先期形成的插柱)，通常減 薄到子晶片約74微米厚，因?yàn)榈湫偷耐ǖ兰s75微米深。如果通道延伸得更深，則需要的減 薄更小。取決于特定的應(yīng)用，減薄具體進(jìn)行到插柱伸展到背側(cè)晶片表面上方，或者在一些應(yīng) 用中，插柱將與背側(cè)表面齊平(圖116a)。然而，在通道底部有尖端的位置，如果有尖端，則 減薄最好不應(yīng)向下減到足以去除底部尖端的一定的數(shù)量，當(dāng)處理完成時理想的是棱錐形，圓 錐形或蘑菇狀的結(jié)構(gòu)。
在該情形中，因?yàn)樾枰硪粋€插柱和穿透連接，將在背面進(jìn)行刻蝕以使插柱延伸到表面 之上(圖117a)。該刻蝕步驟有兩個目的。第一，去除通道周圍的一些襯底，允許通道延伸到 表面之外(從而允許其以和母晶片上的剛性插柱完全相同的形式工作)。第二，清潔接觸點(diǎn)表 面，允許后續(xù)工藝中金屬的良好粘附。
當(dāng)然，對于沒有穿透連接的子晶片而言，減薄和刻蝕步驟通常不必考慮使其更為理想的 其他高度問題。
通過在正面使用 厚層或載體的變形，減薄可以潛在地大大超過典型的75微米的完成厚 度。實(shí)際上，對于那些變形，減薄導(dǎo)致低到約10微米的厚度。此外，如果粘結(jié)和融化工藝之后載體晶片將不被去除，則晶片可以減薄到約5微米。
注意在替代實(shí)施例中，減薄步驟可以在母晶片和子晶片之間的混合之后進(jìn)行。在該變 形中，事件的順序是化學(xué)鍍母接觸點(diǎn)，粘結(jié)，融化，減薄子晶片，刻蝕子晶片背面從而使接 觸點(diǎn)延伸到背側(cè)表面之上，向背面接觸點(diǎn)涂覆阻擋層和覆蓋層，同時在不必要時省略正面保 護(hù)以及去除該保護(hù)。
然后在插柱上淀積阻擋層和覆蓋層(圖118)。該阻擋層和覆蓋層對于保護(hù)通道材料很重 要。該阻擋層(和阻擋層覆蓋)進(jìn)行與"實(shí)際"母晶片的剛性插柱頂部上淀積的阻擋層材料 和阻擋層覆蓋完全相同的功能。該阻擋層允許韌性材料釘在該新插柱上的阻擋層材料與后續(xù) 的第二子晶片(即，"子晶片2")上的阻擋層之間。如圖所示，阻擋層和覆蓋層的淀積使用化 學(xué)鍍工藝。在該實(shí)例中，使用l微米的Ni和0.3微米的Au。使用化學(xué)鍍的優(yōu)勢在于在晶片的 背面不需要任何光刻步驟，使處理更便于進(jìn)行并和使用薄晶片兼容。該優(yōu)勢對于減薄到極限 的晶片以及在通道形成工藝的原始電介質(zhì)刻蝕，通道刻蝕和通道填充步驟中節(jié)約成本方面更 有價值。再次，可以使用的具體材料包括本文所述的任何阻擋層材料。
此外，該阻擋層不必通過化學(xué)鍍淀積。取而代之，在一些變形中，如果在背面淀積籽晶 層，以上述相似的方式鍍覆然后刻蝕，則可以使用電鍍。在其他變形中，可以使用圖形化以 及蒸發(fā)或?yàn)R射，或者其他類型的淀積工藝以涂覆這些阻擋層。雖然對薄晶片需要更多步驟， 但這些替代方法仍具有還能夠通過電鍍工藝流程中的刻蝕籽晶層或者通過在淀積金屬工藝流 程中的剝離處理在晶片背面限定再布線層，屏蔽或接地平面的優(yōu)勢。然后從子晶片的正面去 除保護(hù)層(圖119)。
或者，如果作為保護(hù)層或者將載體晶片附貼到子晶片上的粘結(jié)劑布施的材料能承受粘結(jié) 和融化工藝的溫度，則該步驟可以延遲到融化工藝完成之后。這樣就允許更多地減薄子晶片， 同時仍可以在粘結(jié)工藝期間處理獨(dú)立的芯片而不會打碎或損壞芯片。在該情形中，子芯片通 常使其電路面朝上(即，背向母芯片)同時韌性材料在母芯片上。當(dāng)然，考慮到母晶片/子晶 片的只是隨意的約定，相反的做法可能更好，或者在附貼良好的情形中或者其他變形中韌性 材料可以在通道自身之中或者甚至在以后添加。
在另一替代變形中，例如，如果不是為了在頂部堆疊第三芯片而形成所述通道，而是為 了使芯片與面向上而不是向下的電路混合，例如，如果子晶片上有光學(xué)器件，并且頂部載體
晶片可以有內(nèi)置的微透鏡或者其他無源元件，或者如果子晶片和母晶片是RF器件并且要求兩
46個電子電路不互相緊密相鄰，則該步驟可以完全省略并且保護(hù)層被永久保留。再次，通常這 樣就要求母芯片上具有韌性材料。
在這點(diǎn)上，假設(shè)上述母晶片和子晶片上的接觸點(diǎn)將要互相配對，就可以連接各個芯片。 連接工藝進(jìn)行如下。
首先，將子晶片翻轉(zhuǎn)，并且母晶片和子晶片上將要連接的各個接觸點(diǎn)互相對準(zhǔn)(圖120)。 對準(zhǔn)步驟用于對準(zhǔn)母晶片和子晶片。對準(zhǔn)容差應(yīng)該是大約±焊盤的尺寸。利用超尺碼的韌性接 觸點(diǎn)對準(zhǔn)容差可以更大一點(diǎn)?？傮w而言，所進(jìn)行的對準(zhǔn)保證整個剛性接觸點(diǎn)的頂部在某點(diǎn)處 接觸韌性接觸點(diǎn)。舉例來說，如果韌性接觸點(diǎn)是邊長15微米寬的正方形并且剛性接觸點(diǎn)的頂 部是邊長5微米寬的正方形，而且如果完全取中心，則剛性接觸點(diǎn)的邊緣將會距離韌性接觸 點(diǎn)的邊緣5微米，并且對準(zhǔn)精度將是±5微米。
然后，使接觸點(diǎn)在壓力下疊到一起以形成插柱和穿透連接(圖121)。 該堆疊方法的關(guān)鍵優(yōu)勢之一在于剛性材料穿進(jìn)韌性材料中。這樣就允許在兩個晶片之間 發(fā)生牢固的鍵合，因?yàn)閮蓚€接觸點(diǎn)之間的表面積大于單個接觸點(diǎn)自身的尺寸。此外，鍵合變 得更強(qiáng)，因?yàn)槭箖刹糠掷_的失效類型需要插柱的水平表面發(fā)生分層以及插柱的垂直面發(fā)生 剪切故障。注意，后者是很不常見的故障形式，所以總體失效的風(fēng)險比任何單個故障發(fā)生的 風(fēng)險更小。
實(shí)際上，突出量也很重要。通常，至少需要半微米的突出。雖然對一些實(shí)施例而言幾乎 不突出也能工作，但在低水平的突出量下強(qiáng)度會大大下降。實(shí)際上已經(jīng)確定，對于總高度8 微米的韌性材料，剛性材料通常要進(jìn)入韌性材料延伸2-3微米；對于10微米的韌性材料，剛 性材料通常要進(jìn)入韌性材料延伸5微米。通常的"拇指規(guī)則"是要穿進(jìn)10%或更多的韌性接 觸點(diǎn)厚度，但使其穿進(jìn)小于90%的穿透韌性接觸點(diǎn)的距離。
另一關(guān)鍵優(yōu)勢在于插柱的穿進(jìn)允許子芯片和母芯片相對于接觸點(diǎn)節(jié)距的明顯不平整性。 舉例來說，對于20微米節(jié)距的12微米寬的接觸點(diǎn)，韌性材料的高度可以相當(dāng)高，例如，高 到其高度匹配節(jié)距。相似地，從接觸點(diǎn)到接觸點(diǎn)的平整度偏差可以和韌性接觸點(diǎn)的厚度一樣 寬。舉例來說，如果插柱具有5微米的高度并且韌性材料具有8微米的高度，則接觸點(diǎn)到接 觸點(diǎn)的平整度偏差可以大到8微米。在該情形中， 一些插柱將穿進(jìn)完全穿透韌性材料的距離， 而一些可能穿進(jìn)得較少。
回到工藝流程，在剛性接觸點(diǎn)穿進(jìn)韌性接觸點(diǎn)之后或與此同時，可以進(jìn)行粘結(jié)和融化工藝的粘結(jié)相。如圖121所示，兩個過程同時發(fā)生。在該工藝的粘結(jié)相期間實(shí)現(xiàn)兩個晶片之間 的電連接。有利的是，不必要中間環(huán)氧樹脂或其他物質(zhì)將芯片保持在一起或者將其充當(dāng)電連 接之間的阻擋層。
可選擇地，如果舉例來說，潛在的返工不是工藝的一部分并且底部填充材料將不受粘結(jié) 和融化工藝的負(fù)面影響，則在粘結(jié)相之前可以在兩個芯片之間插入底層填料以填充兩者之間 的空洞。
在這點(diǎn)上，母晶片和子晶片被進(jìn)行連接并且可以進(jìn)行測試(在一些情形下如果有一個失 效則可以替換)。
一旦確定需要在兩者之間形成永久連接，就進(jìn)行粘結(jié)和融化工藝的融化相(圖122)以形 成結(jié)合對(例如，混合單元)12202， 12204。在融化過程中，母擴(kuò)敏覆蓋層，子氧化覆蓋層 以及子韌性材料都互相擴(kuò)散到一起，構(gòu)成總體接觸點(diǎn)的最終組分。
可選擇地，如果沒有預(yù)先完成并不需考慮溫度問題，則可以在融化工藝之前將底部填充 插入到芯片之間，或者該過程在融化工藝之后進(jìn)行。使用底部填充的優(yōu)勢是減少空氣進(jìn)入兩 個芯片之間并其后由于溫度循環(huán)破壞芯片或連接的可能性(因?yàn)檎辰Y(jié)和融化工藝形成氣密封 閉)。
一旦母晶片完成粘結(jié)過程(即，在芯片-晶片工藝中，對母晶片上的每一個良好位置重復(fù) 對準(zhǔn)和粘結(jié)過程，同時對已知的壞母芯片格點(diǎn)不進(jìn)行該過程，在晶片-晶片工藝中，兩個晶片 被整體粘結(jié)在一起，如果進(jìn)行可選的測試則壞芯片的位置被指出以在將來消除)，然后整個母 晶片經(jīng)過融化過程，永遠(yuǎn)附貼所有子芯片。該過程可以在比粘結(jié)相高得多的溫度下進(jìn)行。此 外，對每個芯片的時間是相同的，因?yàn)樵诿總€晶片上同時進(jìn)行，所以該過程在每個單獨(dú)芯片 上都能產(chǎn)生相當(dāng)均勻的連接。
融化相的溫度通常是例如320'C到40(TC ，取決于所涉及的特定材料。 有利的是，通過將粘結(jié)過程與融化過程相分離，進(jìn)行粘結(jié)的設(shè)備不會由于必須加熱或冷 卻每個單件而減慢速度。通過以可控方式在晶片水平進(jìn)行該過程，所有接觸點(diǎn)都能具有相似
的最終組分。
在粘結(jié)相，融化相或兩者可以使用惰性或還原環(huán)境以有助于最小化或去除材料表面的氧 化物，并有助于降低每個步驟所需的溫度或壓力。通常用諸如氮?dú)?，氬氣或其他的惰性氣體， 或諸如混合氣體(forming-gas)或甲酸的還原氣體，或者一些具有氫氣組分或其它還原氣體的其他氣氛。
如上所述，過程并未完成，因?yàn)榈谌酒瑢⒁Y(jié)合到該新形成的單元上。如同連接母芯 片和子芯片一樣，該單元可以連接到另一芯片。因此，如圖123所示，第二子晶片被疊到單 元12202， 12204上，并且其接觸點(diǎn)與單元12202, 12204的適當(dāng)?shù)慕佑|點(diǎn)對準(zhǔn)。
有利的是，由于先前的工藝步驟，第一子芯片頂部的通道的暴露側(cè)具有與原始剛性接觸 點(diǎn)的頂部相同的組分。因此，對于后續(xù)的"子"晶片，混合將以與前兩個晶片所進(jìn)行的相同 的方式進(jìn)行(即，對準(zhǔn)，穿進(jìn)，粘結(jié)(可選地測試)和融化，韌性材料被釘在各個阻擋層之 間，并且通道上的插柱穿進(jìn)韌性材料)。該工藝的重要優(yōu)勢在于，通道和基礎(chǔ)混合設(shè)置為以相 同的材料系統(tǒng)和相同的工藝流程運(yùn)行，促進(jìn)超越已有的常規(guī)的堆疊芯片對的堆疊重復(fù)性。
結(jié)果，母晶片可以與一組芯片組裝在一起，然后裝另一個(子晶片2)，再另一個等，使 用粘結(jié)，融化，粘結(jié)，融化的方法，或者在一些情形中使用粘結(jié)，粘結(jié)，粘結(jié)然后融化所有 元件的方法根據(jù)需要以對每一層都同樣的方式運(yùn)行該工藝。
因此，在第二子晶片上進(jìn)行第二粘結(jié)相，以將其鍵合到該單元，并且一旦完成，該新形 成的更大的單元可以可選地進(jìn)一步測試，或者，如果第二子芯片是壞的則可以將其分離并替 換(圖124)。
最后，當(dāng)需要在第二子芯片和單元之間建立永久連接時，再次進(jìn)行粘結(jié)和融化工藝的融 化相(圖125)，以形成新的，更大的混合單元12502， 12504。
該步驟之后，可以反復(fù)重復(fù)該過程從而允許集成多個其他芯片，例如集成到"子晶片2" 上，或者集成到晶片上存在的其他芯片上(未顯示)。因?yàn)樵诿看握辰Y(jié)過程中形成電連接，每 個芯片只需要與其直接下方的一個芯片對準(zhǔn)，所以所實(shí)現(xiàn)的另一個優(yōu)勢是不存在如所有芯片 必須在穿透連接的嘗試能夠開始之前首先堆疊的其他堆疊技術(shù)中的對準(zhǔn)誤差的積累。
此外，可以在各個相繼的層次之后對各個更大的組合單元進(jìn)行必要程度的測試(如果需 要可以進(jìn)行返工)。還有，該過程提供了特殊的優(yōu)勢和巨大的成本節(jié)省并且提高了產(chǎn)量，因?yàn)椋?如果芯片被多層堆疊，常規(guī)的技術(shù)可能要求在電測試進(jìn)行之前完成整個構(gòu)建的單元。因此， 只有在已經(jīng)形成昂貴的單元之后才能測試常規(guī)的部分，并且，如果是壞的也不可能返工，唯 一的選擇是報廢整個高成本的單元。此外，應(yīng)用常規(guī)的技術(shù)，在構(gòu)建時損壞單元的風(fēng)險或者 例如如果失效發(fā)生在第一層芯片上這種浪費(fèi)部件的風(fēng)險會大大增加。
與此相反，使用本文所述的方法之一，可以用小得多的風(fēng)險形成多層堆疊的配置。再次，取決于特定的情形，如上所述，該方法的進(jìn)行可以通過對準(zhǔn)，粘結(jié)，融化，對準(zhǔn)，粘結(jié)，融 化的順序根據(jù)需要重復(fù)多次。在粘結(jié)過程具有足夠高的強(qiáng)度的條件下，例如>=500接觸點(diǎn)， 則工藝可以替代地以對準(zhǔn)，粘結(jié)，對準(zhǔn)，粘結(jié)進(jìn)行所需次數(shù)，并且只有在垂直堆疊所有芯片 之后(并且如果使用測試選項(xiàng)則測試合格)才進(jìn)行融化。當(dāng)不同數(shù)量的芯片將要堆疊到不同 位置時，該第二種方法可以進(jìn)一步有效地使用。
在這點(diǎn)上應(yīng)該注意，通過使用插柱和穿透連接以及粘結(jié)和融化工藝，第二子晶片(和后 續(xù)晶片)到所述單元的后續(xù)連接的進(jìn)行可以不對先前形成的單元間連接產(chǎn)生負(fù)面影響。事實(shí) 上，已經(jīng)驚奇地發(fā)現(xiàn)，通過使用粘結(jié)，融化，粘結(jié)，融化的方法(無論是否進(jìn)行插入其間的 減薄)，后續(xù)的融化步驟實(shí)際上都使先前連接的電阻降低。該現(xiàn)象之所以重要是因?yàn)槌ＷR通常 認(rèn)為后續(xù)的融化往往減弱或退化先前形成的連接(這對下文所述的"阱"連接尤其正確)。
圖126到圖139以簡略形式說明另一變形，為了避免冗長，該變形從圖103的將要再布 線的子晶片和對應(yīng)的母晶片開始。然而，在該實(shí)例中，子晶片如圖77a到圖104的簡化形式 所示進(jìn)行處理，但與先前實(shí)例相同，還包括形成有助于在頂部堆疊第二子晶片的插柱。
從圖104的晶片開始，該工藝的起始點(diǎn)是通過光刻在子晶片上限定再布線的區(qū)域(圖 126)。然后，在子晶片上涂覆阻擋層以再布線接觸點(diǎn)并向母晶片涂覆籽晶層(圖127)。然后 剝離光刻膠(圖128)并使用新的光刻圖形保護(hù)除原始接觸點(diǎn)上方的區(qū)域之外的所有區(qū)域(圖 129)。接著，金屬化接觸點(diǎn)(圖130)，子晶片具有由離散的錫層和金覆蓋層覆頂?shù)慕?錫(Au/Sn) 合金，并且母晶片的接觸點(diǎn)用銅鍍覆。再次，剝離光刻膠(圖131)并通過刻蝕去除不需要的 籽晶層(圖132)。最后，通過化學(xué)鍍向母晶片的接觸點(diǎn)鍍覆Ni/Au的覆蓋層(圖133)。
然后，晶片互相對齊(圖134)。其后，可以將接觸點(diǎn)疊到一起以形成插柱和穿透連接， 可以進(jìn)行粘結(jié)，可選的測試以及可以進(jìn)行融化工藝以形成組合的混合單元(為了避免冗長這 里沒有顯示上述過程，因?yàn)樵诒疚钠渌胤揭呀?jīng)說明)。
現(xiàn)在，因?yàn)樵搶?shí)例還涉及在該子晶片頂部添加第二子晶片，因此該工藝進(jìn)行如下。首先， 減薄組合單元的子晶片的背面以暴露預(yù)先形成的背面接觸點(diǎn)(圖135)。然后，刻蝕襯底從而 將插柱抬高到襯底表面之上(圖136)。
雖然這樣將增加混合后的其他步驟即涉及減薄的步驟，但是如果對于特定的應(yīng)用已經(jīng)充 分則該工藝可以在這里停止。這樣做的優(yōu)勢在于沒有更多的光刻圖形化或材料淀積，這些步 驟都要求更多的接觸勞動量并且是生產(chǎn)率損失風(fēng)險的主要來源?；蛘?，如果結(jié)合到另一元件的時間延遲，材料或其它因素使氧化成為問題，則將增加覆蓋層(即，需要進(jìn)一步的處理)。 圖137是圖135和136所示的步驟完成之后實(shí)例接觸點(diǎn)的照片。在圖137中，插柱13702，阻擋層13704和襯底13706清晰可見。假設(shè)氧化可能成為問題，則覆蓋層被涂覆到插柱的抬高部分上(圖138)，從而完成背面接觸點(diǎn)形成工藝。與第一子晶片相同，通過該背面的接觸點(diǎn)對準(zhǔn)下一個子晶片(圖139)，在該背面接觸點(diǎn) 上可以在粘結(jié)工藝等的同時或之前形成兩者之間的插柱和穿透連接?？傮w而言，有很多材料適合于用作阻擋層。這樣的材料包括但不限于Ni， Cr， Ti/Pt， Ti/Pd/Pt， Ti/Pt/Au， Ti/Pd， Ti/Pd/Au， Ti/Pd/Pt/Au， TiW， Ta， TaN， Ti， TaW和W。籽晶層的合適材料包括但不限于Ni， Cu， Al， Au， W, Pd和Pt。替代的合適材料包括但不限于Ta/Cu， TaN/Cu, Ni/Au， Ni/Cu， Ti/Pd/Au, Ti/Pd/Cu，鉻， 能以平面方式(例如，通過蒸法或散布)布施的導(dǎo)電環(huán)氧樹脂或其組合。然而應(yīng)注意，芯片或芯片對上的所有阻擋層不必是完全相同的材料?？傮w而言，使用阻擋層的地方的材料應(yīng)該具有以下特征-i) 應(yīng)該與特定的焊盤材料兼容(典型的焊盤為鋁，銅和金)；ii) 應(yīng)該進(jìn)行選擇，如果晶片有共存的小(<15pm)和大(>50Mm) IC焊盤則使其能以對 兩者都良好的生產(chǎn)率置于晶片上；以及iii) 如果下隆起金屬也用作剛性材料或者充當(dāng)支座，則其應(yīng)該滿足上述條件，并且還能做 成幾個微米(>3拜)高。此外，要求阻擋層材料與IC焊盤頂部和芯片頂部覆蓋玻,屯化層上的淀積材料兼容。 使用阻擋層還能提供一個或多個以下優(yōu)勢-i) 能夠允許高生產(chǎn)率，并能增加混合接觸點(diǎn)的可靠性；ii) 如果淀積在焊盤頂部和芯片頂部覆蓋玻璃/鈍化層上，則阻擋層其后可以用作1) 信號再布線材料2) 兩個芯片之間的電屏蔽以防止其間的串?dāng)_，和/或3) 用于任何能通過電鍍進(jìn)行的后繼步驟(例如，形成剛性插柱和涂覆韌性材料)的籽晶層；iii) 增加子材料的儲存期限，因?yàn)樽钃鯇映洚?dāng)防止或延遲氧化的覆蓋層；iv)可以預(yù)圖形化以充當(dāng)再布線或屏蔽；在一些實(shí)施例中，上述替代材料可以提供一定的優(yōu)勢，因?yàn)閕) 人們相信Ta和TaN的阻擋能力超過TiW，ii) 基于鎳的工藝允許UBM和后續(xù)的剛性材料是同一種材料，從而簡化工藝，iii) 不會使銅暴露的替代材料具有更長的儲存期限，所以這些材料能夠與一定的制造工藝 更兼容，iv) 如果不需要后續(xù)電鍍步驟(例如，對于在子晶片上淀積剛性或支座構(gòu)件)，則任何上 述材料都可以正好在焊盤和再布線或屏蔽區(qū)域上圖形化，從而不需要進(jìn)行后續(xù)的籽晶層和刻 蝕步驟以限定這些區(qū)域。對于使用阻擋層，在很多變形中重要的是一定要保證1)被認(rèn)為會發(fā)生反應(yīng)的適當(dāng)?shù)慕?屬的確發(fā)生反應(yīng)；2)這些相同的金屬以反應(yīng)后的最終組分正確的方式發(fā)生反應(yīng)，3)堆疊中 使用的其他金屬(即，剛性和支座)不發(fā)生反應(yīng)而避免污染金屬，以及4)阻擋層將允許多個 高溫循環(huán)，其溫度達(dá)到并高于工藝的粘結(jié)部分的封裝焊接條件(例如，在適當(dāng)溫度下的Pb/Sn， 或者通常在約24(TC到約27(TC附近工作的一些無鉛焊料)以及通常在約300'C到約35(TC的 工藝的融化部分的溫度。阻擋層通過防止出于鍵合的更好的完整性的目的應(yīng)該保持分離的金 屬發(fā)生混合而保持附貼材料的完整性。通過實(shí)例并參照說明緊靠粘結(jié)相之前的子晶片接觸點(diǎn)14002和母晶片接觸點(diǎn)14004的圖 140顯示了上述情況。如圖所示，子晶片接觸點(diǎn)的阻擋層14006是Ti/Pd/Au，母晶片接觸點(diǎn)的 阻擋層14008是Ni。母晶片上的"剛性"材料14010是銅,子晶片上的韌性材料14012是Au/Sn。 此外，每一個晶片上的覆蓋層14014， 14016都由金構(gòu)成并用于防止每一側(cè)各自的材料氧化和 允許初始粘結(jié)工藝因?yàn)槌跏冀佑|點(diǎn)中的兩種金屬由同一種材料構(gòu)成而容易進(jìn)行的雙重目的。 注意，實(shí)際上在多數(shù)變形中，覆蓋層14014, 14016通常將完全包覆其他材料，然而為了便于 說明只在頂部進(jìn)行顯示。圖141以簡化形式顯示融化過程完成之后的同一個接觸點(diǎn)。在實(shí)現(xiàn) 金屬的最終組合之后，兩個金覆蓋層已經(jīng)與Au/Sn層混合以形成Au/Sn合金14102，而鎳和 Ti/Pd/Au充當(dāng)阻擋層以防止Au/Sn分別與銅和Ti/Pd/Au頂部的焊盤混合。因此，融化的Au/Sn 14102被"困"在該兩個阻擋層14006， 14008之間，保持Au/Sn的組分即使在多次后續(xù)高溫 步驟之后仍然一致和均勻。與此相反，舉例來說，如果沒有鎳阻擋層14008，則Au/Sns 14102將直接與很厚的銅層14010 (在該實(shí)例的實(shí)際實(shí)施中銅層其將超過Au/Sn厚度的60"5/。)接觸。結(jié)果，在高溫下，Sn 將擴(kuò)散進(jìn)入銅，然后所得合金開始極大地改變性能。舉例來說，銅的熔點(diǎn)為1084'C。隨著Sn 最初擴(kuò)散進(jìn)入銅，剛性插柱的頂部將成為富錫混合物，其熔點(diǎn)要低得多(例如，97M的Sn和 3%的Cu的混合物的熔點(diǎn)在230'C左右)。隨著Sn進(jìn)一步擴(kuò)散進(jìn)入銅，最后會具有比Au/Sn 更低的熔點(diǎn)，并且銅插柱在粘結(jié)和融化工藝中不再充當(dāng)剛性構(gòu)件。同樣重要的是，銅14010 將從Au/Sn 14102中過濾掉Sn，導(dǎo)致使該合金變成韌性的溫度升高。因此，不斷變軟的剛性 構(gòu)件嘗試穿進(jìn)不斷變硬的韌性構(gòu)件。這樣將影響接觸點(diǎn)強(qiáng)度，均一性并最終影響可用的接觸 點(diǎn)間距的密度。此外，該效應(yīng)將與時俱增。取決于融化過程進(jìn)行的時間長度，接觸點(diǎn)的組分 和性能可能變化很大。如果接觸點(diǎn)經(jīng)過多次融化循環(huán)，舉例來說，如果芯片垂直堆疊多層高 度則也會發(fā)生這樣的情形。相對于堆疊層中最近融化的芯片，堆疊層中的底部芯片將具有很 大不同和不一致的性能。通過使用阻擋層金屬，Au/Sn受到較大限制，并因此能在多個融化循 環(huán)中保持相同的組分和特性。注意，即使有阻擋層例如在Au/Sn和Ni之間仍可能發(fā)生一些互 擴(kuò)散，但該擴(kuò)散的速率遠(yuǎn)慢于Cu的情形，所以一直到例如100或更少的合理的大數(shù)量堆疊芯 片該擴(kuò)散都可以忽略。因此，無論特定實(shí)施例使用什么材料，阻擋層通常都應(yīng)該是最終的結(jié) 合合金的組分，從而避免或最小化該負(fù)面的互擴(kuò)散。在常用插柱和穿透方法中，兩個配對的接觸點(diǎn)被顯示為大而平的接觸點(diǎn)，但這一點(diǎn)既不 是對所有應(yīng)用的要求也不一定是理想的配置。因?yàn)閮牲c(diǎn)之間的電連接的質(zhì)量(或其欠缺)直 接影響連接的電阻，并且不良連接將降低生產(chǎn)率，因此要求最小化不良的連接。有利的是， 插柱和穿透方法可以(不必增加任一接觸點(diǎn)的"占地面積")有效地適合于減小形成高電阻連 接的風(fēng)險從而增加生產(chǎn)率。該方法涉及通過在韌性或穿透接觸點(diǎn)上形成圖形或剖面外形改進(jìn) 穿透性并增加接觸點(diǎn)表面積。當(dāng)相對尺寸使韌性接觸點(diǎn)大于剛性接觸點(diǎn)時，如果韌性接觸點(diǎn)直接在IC接觸點(diǎn)焊盤上， 則韌性接觸點(diǎn)幾乎可以自動圖形成型。通過在大于其上建立IC接觸點(diǎn)焊盤的IC接觸點(diǎn)焊盤 的開口的區(qū)域中對韌性接觸點(diǎn)的金屬圖形化，可以在接觸點(diǎn)中心附近由于IC上的覆蓋玻璃與 IC焊盤自身之間的相對高度差形成自然下陷。圖142說明這樣成型的韌性接觸點(diǎn)14202。如 圖所示，韌性接觸點(diǎn)14202形成為比IC接觸點(diǎn)焊盤14202更寬。結(jié)果，覆蓋玻璃14206相對 于接觸點(diǎn)焊盤14204的抬高自然引起韌性接觸點(diǎn)14202中的下陷14208。有利的是，該自然下 陷14208使韌性接觸點(diǎn)14202更適合于接納剛性接觸點(diǎn)14210，并且如果剛性接觸點(diǎn)14210足夠接近該下陷的尺寸則由于各自的自然形狀甚至能有助于對準(zhǔn)。成型剛性接觸點(diǎn)減少初始接觸點(diǎn)面積，從而有效增加每單位接觸點(diǎn)面積施加的力，提高 穿透性，同時在深度方向上由成型的壁提供的表面積的增加保證實(shí)現(xiàn)電氣和機(jī)械接觸點(diǎn)的足 夠面積。為了說明的目的，以頂視圖和沿橫截線A-A的剖面圖顯示無數(shù)可能的母接觸點(diǎn)成型圖形 的代表性的非限制性說明實(shí)例，圖143A到143H以及143W說明圓形，六角形，十字形和正 方形的接觸點(diǎn)焊盤，圖143I至l」143P說明例如棱錐形底立方體頂?shù)牡菇仨斀孛?圖143K，圖 143L)，單倒截頂棱錐形底的截面(圖143M，圖143N)或者阱中插柱(圖1430，圖143P) 的復(fù)雜形狀的接觸點(diǎn)焊盤，以及在圖143Q到圖143V中只以側(cè)視圖顯示的實(shí)例形狀，應(yīng)該理 解，類似方法可以用于環(huán)形的或由"多級"棱錐的堆疊構(gòu)成的或其它三維形狀的接觸點(diǎn)焊盤， 或者用于上述兩或三導(dǎo)體變形或者各種形狀和實(shí)心幾何截面的任何其他簡單或復(fù)雜組合。其他替代諸如圖143V所示可以在接觸點(diǎn)的底部使用"側(cè)翼"，該形式通過簡單地提供附 加的橫向接觸點(diǎn)面積增加表面積。此外，使用不對稱或拉長的接觸點(diǎn)(即，諸如圖143X所示的在不同方向上的寬度不同從 而吸收特定方向上的應(yīng)力)是理想的形式。兩者選一或者另外添加，可以共同使用諸如圖143Y 所示的這樣的不對稱或拉長的接觸點(diǎn)的組合，以使其在零應(yīng)力點(diǎn)周圍對稱，但因此而允許在 任何多個方向上有方向性變化。因此，在一些方面中，圖143Y的配置是圖143T接觸點(diǎn)的更 精致的版本。此外，接觸點(diǎn)成型圖形可以包括諸如圖143J，圖143L，圖143N,圖143Q，圖143R， 圖143S和圖143U所示的底切，底切將給予接觸點(diǎn)附加的強(qiáng)度，因?yàn)槠涮峁┯糜陧g性材料"抓 取"的區(qū)域。類似地，插柱可以圖形化而具有更寬的面對表面積或總表面積以保證即使對非 完美連接也有足夠的接觸點(diǎn)面積。此外，諸如圖143T所示，給定的接觸點(diǎn)自身可以由各個單 個的部分電獨(dú)立的多個接觸點(diǎn)組成。或者， 一些或者所有部分可以互相電連接。該變形提供 用于更好的剪切強(qiáng)度的更大的表面積以及冗余效應(yīng)，以致如果一個或多個副接觸點(diǎn)誤對準(zhǔn)仍 可以進(jìn)行總體連接并具有加載所需電流的足夠的接觸點(diǎn)面積。還應(yīng)注意，接觸點(diǎn)焊盤的具體形狀，或者所用成型圖形的形狀或配置本質(zhì)上是不相關(guān)的， 重要的方面是使用一些增加有效接觸點(diǎn)表面積同時提供對于具體應(yīng)用的鍵合適當(dāng)?shù)男螤畹某?型圖形而不是所用的特定接觸點(diǎn)或成型圖形的形狀，所使用的成型圖形需滿足這樣的工程要求，即對于接觸點(diǎn)的總電流要求可以通過最小可接受數(shù)量的接觸點(diǎn)實(shí)現(xiàn)，并且所用的具體成 型圖形使表面積增加對相對于如果不使用該成型圖形則將導(dǎo)致不良連接的可能性可能實(shí)現(xiàn)所 要求的目標(biāo)充分的數(shù)量。此外，雖然上文結(jié)合剛性/母接觸點(diǎn)進(jìn)行討論，但也可以使用類似成 型的韌性/子接觸點(diǎn)。然而，在該實(shí)例中，接觸點(diǎn)的配置將最典型地涉及母晶片上的剛性阱配 置。圖144是所成型的韌性接觸點(diǎn)的替代實(shí)例的照片，該接觸點(diǎn)的形狀像頂部稍許成盤形或 下凹的圓角金字塔基。圖145是為穿透圖144的韌性接觸點(diǎn)設(shè)計(jì)成型的剛性接觸點(diǎn)的照片。上文參照顯示與圖47相似的一對芯片14600， 14602的一部分的圖146A和146B簡略地 '進(jìn)行說明。然而，與圖47的芯片不同， 一個芯片14602具有經(jīng)成型的剛性接觸點(diǎn)14604，與 圖41的未成型的剛性接觸點(diǎn)相反。另一芯片14600具有與圖47所示的韌性接觸點(diǎn)類似的韌 性接觸點(diǎn)14606。當(dāng)兩個接觸點(diǎn)14604， 14606疊到一起時，如圖146B所示，將形成插柱和 穿透配合。然而，與圖47的接觸點(diǎn)不同，這里的經(jīng)成型的接觸點(diǎn)14604的各個小插柱分別穿 進(jìn)韌性接觸點(diǎn)14606，從而使用相同數(shù)量的壓力對于擴(kuò)散連接提供比對于連接到韌性接觸點(diǎn) 14606的同樣"占地面積"的非成型接觸點(diǎn)可能得到的更大數(shù)量的表面對表面的接觸點(diǎn)面積。 此外， 一些成型接觸點(diǎn)的實(shí)施例提供在最小化與不完全連接相關(guān)的風(fēng)險方面的進(jìn)一步的優(yōu)勢。 該獨(dú)立的方面也顯示在圖146B中，從而即使不考慮兩個接觸點(diǎn)14604， 14606之間的連接不 理想(即，剛性接觸點(diǎn)14604的谷14610附近存在間隙14608)，由剛性接觸點(diǎn)14604上的成 型一側(cè)14610提供的附加接觸點(diǎn)面積也表示該連接將是合格的。出于解釋的目的用另一種方式說明，假設(shè)如果剛性接觸點(diǎn)14606沒有成型，則接觸點(diǎn)面 積將等于滿足接觸點(diǎn)的總電流要求可能的最小接觸點(diǎn)面積。在該情形中，如果接觸點(diǎn)的任何部分沒有導(dǎo)致良好的連接，則該連接將可能不合格并可能在使用中導(dǎo)致早期失效或者完全不 能用。與此相反，在該實(shí)例中，圖146的剛性接觸點(diǎn)被成型。如圖146A和146B所示，假設(shè) 所述成型增加接觸點(diǎn)表面積至少兩倍(可以容易實(shí)現(xiàn)的成型圖形)，如果只有一半總表面積形 成良好連接，貝幅連接也還是能滿足最小總電流要求。因此，如圖146B的放大形式所示，雖 然存在沒有形成接觸點(diǎn)的區(qū)域，但這些區(qū)域遠(yuǎn)小于形成良好連接所需的必須接觸點(diǎn)面積的四 分之一，所以該接觸點(diǎn)對于使用仍合格?；蛘撸尚徒佑|點(diǎn)的形成可以通過連同一個或多個較大的韌性接觸點(diǎn)使用多個小的剛性接觸點(diǎn)以形成單個的全面連接。舉例來說，可以使一個電連接由三組接觸點(diǎn)對組成，其中每 個單獨(dú)的接觸點(diǎn)對由多個剛性接觸點(diǎn)和單個(或多個)韌性接觸點(diǎn)組成。成型概念的另一變形涉及"阱"的形成，取決于特定實(shí)施例，阱的設(shè)計(jì)有助于或改進(jìn)對 準(zhǔn)，限制韌性材料，或有助于形成良好的連接。如結(jié)合下列附圖所示和所述，這些阱附貼變 形向特定實(shí)施例提供進(jìn)一步的好處和優(yōu)勢。圖147到152說明用于實(shí)施對于母晶片和子晶片接觸點(diǎn)對的阱附貼概念的一個變形工藝 (圖147)。在該變形中，子晶片的覆蓋玻璃開口用作模板，并使用例如聚酰亞胺，SU8，其 他環(huán)氧樹脂，玻璃和/或電介質(zhì)制成永久的阱(圖148a)。在母晶片上使用類似方法，但是阱 不包括由覆蓋玻璃界定的所有區(qū)域(圖148b)。韌性材料和(可選的)韌性覆蓋材料然后被插 入到子晶片的阱中，注意不要填充阱的整個深度(圖149a)。類似地，剛性材料從母晶片的焊 盤表面建立(圖149b)。然后去除母晶片上的阱(圖150)，但子晶片上的阱保持在原位。結(jié)果，在穿透過程以及在連接工藝的粘結(jié)(圖151)和融化(圖152)相期間，子晶片的 阱將限制鍵合材料(例如，覆蓋和韌性材料)。阱還能建立深度限制，因?yàn)橼宓母叨仁蛊湓谌?何其他物體之前先碰到其他晶片或其上的某些表面。有利的是，通過該方法，阱能允許覆蓋或覆蓋層材料和/或韌性材料自身成為能使其進(jìn)入 半液相點(diǎn)或者甚至實(shí)際熔點(diǎn)，至少能到達(dá)足夠柔軟使其正常擴(kuò)散的狀態(tài)點(diǎn)的材料。這對于接 觸點(diǎn)的位置靠近在一起，并且通常發(fā)生在熔化期間的撓曲將引起材料為減少表面積而橫向膨 脹的情況很有效。對于無阱接觸點(diǎn)的邊緣之間的間距小于或等于韌性材料高度約3倍的接觸 點(diǎn)，這樣的用途的預(yù)集成設(shè)計(jì)可以是理想的方法(例如，如果韌性材料是8微米高，而接觸 點(diǎn)邊緣之間的間距小于或等于約25微米，則應(yīng)該考慮該方法)。此外，如果使其太靠近其熔點(diǎn)，則一些材料會"濕潤"晶片表面而不是僅僅展開，材料 會沿表面攀爬。在韌性接觸點(diǎn)的情形中，如果沒有考慮到，這樣的情況可能使相鄰接觸點(diǎn)之 間發(fā)生電短路。有利的是，通過將這些材料保持在阱中，任何濕潤攀爬將被表面張力抵消并 且材料將被保持在阱中；防止其短路相鄰的接觸點(diǎn)。舉例來說，如果要進(jìn)行的連接后工藝可能使組合接觸點(diǎn)熔化，則阱在一些實(shí)施例中還可 能很關(guān)鍵。舉例來說，如果接觸點(diǎn)在用于形成剛性-韌性接觸點(diǎn)的合適溫度下形成，并且然后 組合芯片需要焊接到封裝中但焊接步驟所需的溫度高于完成融化相時存在的接觸點(diǎn)的熔點(diǎn)， 則在工藝過程中接觸點(diǎn)將完好無損，因?yàn)槿刍牟牧媳悔灏鼑?，并在冷卻時再附著。此外，阱的方法很適合于形成多重密集組合連接，因?yàn)橼宓膱D形化使用半導(dǎo)體光刻技術(shù) 而非常規(guī)的掩模印制或焊接技術(shù)。在替代的變形中，可以使用上述阱工藝的"相反"型工藝。 在該變形中，所進(jìn)行的工藝不用韌性材料填充阱。這些變形分別落入圖153到圖156所示的四個類型之一。類型I(圖153):通過該類型的阱連接，子晶片包含韌性材料而母晶片具有剛性阱(半導(dǎo)體晶片中刻蝕時顯示)。阱的壁簡單地用例如Au的擴(kuò)散層金屬涂覆。為了連接兩個晶片，子晶片上的韌性材料插入并配合到阱中以使其變形。通過在粘結(jié)相期間加溫和加壓使韌性材料 和擴(kuò)散層形成粘結(jié)連接。在融化相期間，子晶片的韌性材料和母晶片的擴(kuò)散層互相擴(kuò)散以形 成金屬鍵合。取決于具體的實(shí)施例，韌性材料可以稍大于阱或者至少包含更多體積的材料從 而在粘結(jié)相期間造成兩個晶片之間的強(qiáng)配合，并保證融化相完成之后沒有空洞。注意該分類 違背母/子慣例。類型II (圖154):該類型與類型I相似，但是阱或韌性"插柱"形成使兩者之間的對準(zhǔn)自動或更容易的形狀。注意該分類也違背母/子慣例。類型III (圖155):通過該類型，插柱是"剛性"材料而阱被涂覆規(guī)定厚度的韌性材料。該類型像上述基本的成型韌性接觸點(diǎn)方法，但比起覆蓋玻璃和ic焊盤之間的高度差所自然形成的單純?nèi)笨?，韌性材料具有更顯著下陷的剖面圖形。再次，要求插柱和阱的尺寸經(jīng)過選擇， 以使集成(即，完成粘結(jié)和融化工藝)之后沒有空洞。類型iv(圖i56):通過該類型，阱被涂覆擴(kuò)散層(類似于類型i和n)，并且插柱由剛性 材料制成，但其外側(cè)也涂覆韌性材料層。這樣就使情況類似于類型i和n，但如果剛性材料的材料成本小于韌性材料，例如剛性主要包含銅而韌性主要包含金，則子晶片的成本能夠降低。 有利的是，通過上述方法，阱可以使用例如電介質(zhì)建立或者可以下陷(即，通過刻蝕到 半導(dǎo)體中制成)。此外，阱可以是通道形成工藝的副產(chǎn)物。例如阱甚至可以是一部分沒有完全填充的通道。圖157A和157B分別是一組15微米直徑延伸135微米深的通道和25微米直徑 延伸155微米深的通道的縱向剖面照片。圖158是類似形成但沒有一路填充到底部的通道的 照片。結(jié)果，通過減薄晶片背面直到暴露通道底部將形成自然的阱。這樣留下的阱可以用于 類型I的阱。或者，可以在每個阱的嘴部刻蝕出喇叭口或錐角以獲得類型II的阱。圖159到167說明類型II的剛性阱附貼方法的另一變形。該剛性孔洞阱的版本再次從完 全形成的晶片開始，具體地從其一個通過覆蓋玻璃15904暴露的焊盤15902開始(圖159)?？蛇x地，首先，在IC焊盤15902上淀積阻擋層16002 (圖160)。然后光刻膠圖形暴露IC焊 盤15902周圍還包括一些覆蓋玻璃15904的區(qū)域(圖161)。通過將金屬蒸發(fā)到由IC上的覆蓋 玻璃形成的凹陷中阱被自動形成(圖162)。這樣使該圖形化比用一些其他剛性阱孔洞工藝更 容易。光刻膠的剝離也去除多余的不需要的金屬，其后留下完全成型的剛性阱(圖163)。如同其他類型II的變形，該變形違背母/子慣例，因?yàn)槌休d圖163的晶片的對應(yīng)結(jié)構(gòu)的晶 片16402沒有前述意義上的剛性"插柱"，取而代之帶有在相關(guān)部分涂覆韌性材料的覆蓋層 16406的支座16404 (圖164)。通過良好的配合和充分的表面積，本身為剛性形式的孔洞允許 支座上韌性部分的穿進(jìn)(圖164)。如圖165所示，通過加熱，韌性覆蓋層濕潤并附貼到插柱 上。如圖166所示，在粘結(jié)相期間，韌性覆蓋層變成液相或者半液相并將填充圖165的空洞。 要求這樣做是因?yàn)橛捎跓嵫h(huán)中的膨脹和收縮困在空洞中的空氣可能使接觸點(diǎn)潛在地不可 靠。然后，當(dāng)韌性覆蓋層在粘結(jié)相期間或者在融化相開始時填充空洞時，融化相允許韌性覆 蓋層擴(kuò)散，剛性覆蓋層和韌性材料形成最終連接，即融化連接(圖167)。使用圖1440，圖144P或圖146的成型接觸點(diǎn)可以形成其他替代的阱附貼變形。在該變 形中，通過圖形化剛性材料形成阱，因此該阱形成壁，在壁上如果存在則任何液相材料都能 被阻止通過。因此，該方法允許用和不用剛性-韌性的范式使用各種工藝并允許很密集的連接， 因?yàn)槿绻O(shè)計(jì)合理，則阱將包含任何液相材料或防止韌性材料的橫向膨脹幅度太大，在任何 情形中都允許高接觸點(diǎn)密度下的高生產(chǎn)率。圖168到圖170說明阱附貼方法的另一變形，其中芯片通過分離的遠(yuǎn)程接觸點(diǎn)互相附貼。 該方法有利地可應(yīng)用到至少以下三種情形中1) 不希望在韌性材料上放置覆蓋材料，因?yàn)楦采w材料可能對材料鍵合的方式產(chǎn)生負(fù)面影響；2) 希望在很低溫度(或者，在一些情形中甚至是室溫)下進(jìn)行附貼以提高工藝速度，舉 例來說，如果晶片分別具有很平整的表面，則范德瓦爾斯力(van der Waals force)將能附貼 芯片或者懸擺原子鍵可以形成允許由諸如氧化物，氮化物或其它電介質(zhì)的絕緣體進(jìn)行連接的 共價鍵(這樣能避免或減少各個部分升溫的等待時間，并潛在地減少主要設(shè)備的成本，因?yàn)?具有溫度性能的機(jī)器不再必要)；以及3) 理想的是可以使附貼材料回流(轉(zhuǎn)回液相)，從而對于后續(xù)的融化過程自對準(zhǔn)芯片而 不使主要接觸點(diǎn)完全轉(zhuǎn)回液相，因?yàn)槿缟纤觯@樣將引起流動或攀爬并從而限制實(shí)際接觸點(diǎn)的潛在密度(這樣還允許使用更便宜的設(shè)備進(jìn)行附貼，因?yàn)樵O(shè)備不必具有主要接觸點(diǎn)的高 節(jié)距必定需要的對準(zhǔn)精度，而遠(yuǎn)程附貼接觸點(diǎn)可以間接提供該精度水平。通過實(shí)例的方式，遠(yuǎn)程接觸點(diǎn)16802, 16804可以由例如銦的材料制成，銦在室溫下很軟， 并因此能僅用將部件擠壓到一起的壓力進(jìn)行附貼?；蛘?，可以使用一些其他能不需要高溫提 供粘附性的低溫材料，具體的材料并不非常重要，只要不對整體產(chǎn)生負(fù)面影響(即引入短路 等)即可。舉例來說，可以使用低溫焊料(低于25(TC)。如果進(jìn)入液相狀態(tài)，表面張力可以 將兩個芯片對齊到一起，以使可以用例如常規(guī)的拾取定位機(jī)的更便宜的具有較低對準(zhǔn)精度的 設(shè)備進(jìn)行附貼工藝。此外，遠(yuǎn)程接觸點(diǎn)可以配置為如果非常平整則簡單的共價鍵就能將芯片 對準(zhǔn)并保持到一起。在該工藝中，如圖168到170所示，在初始的附貼相(預(yù)粘結(jié)相)期間使用分離的接觸 點(diǎn)連接器件。圖171A和171B說明與圖168到170相似的替代的遠(yuǎn)程接觸點(diǎn)變形的頂視圖。 這些分離的接觸點(diǎn)可以完全遠(yuǎn)離電接觸點(diǎn)，例如在單個芯片的外圍或其周圍(圖171A)，或 者可以與實(shí)際電接觸點(diǎn)穿插設(shè)置(圖168，圖171B)。此外，有利的是，本文所述的遠(yuǎn)程接觸 點(diǎn)與主要接觸點(diǎn)的所有變形兼容，并且其高度和寬度遠(yuǎn)大于主要的電接觸點(diǎn)，因?yàn)槠涔?jié)距不 必緊密。最好，遠(yuǎn)程接觸點(diǎn)應(yīng)該足夠高以使主要接觸點(diǎn)在附貼工藝期間不必發(fā)生接觸(圖169)。 應(yīng)該注意，該附貼或粘附工藝不必具有高強(qiáng)度。主要接觸點(diǎn)的后續(xù)的融化過程能為所連接的 芯片提供強(qiáng)度。圖170顯示融化過程之后的圖169的晶片，其結(jié)果是主要接觸點(diǎn)以高強(qiáng)度鍵 合永久組合在一起。總體而言，和粘結(jié)相一樣，融化相將在比該變形的附貼或粘附相所要求的更高的溫度和/ 或壓強(qiáng)下進(jìn)行。再次，和在粘結(jié)和融化相期間可轉(zhuǎn)回液相或半液相的材料一樣，附貼接觸點(diǎn)的壓縮可能 使其橫向擴(kuò)散和/或加熱材料可能使其轉(zhuǎn)回液相并使其散開，如果擴(kuò)散到主要接觸點(diǎn)則潛在地 引起電短路。因此， 一個有利的的選擇是將本文所述的形成基于阱的電接觸點(diǎn)的原理應(yīng)用到 遠(yuǎn)程接觸點(diǎn)。通過該方式，可以在粘結(jié)或融化工藝中施加壓力或升溫期間允許這些遠(yuǎn)程接觸 點(diǎn)成為液相或者橫向擴(kuò)散而不污染或短路主要接觸點(diǎn)。有利的是，遠(yuǎn)程接觸點(diǎn)也可以配置為能夠在鍵合實(shí)際接觸點(diǎn)之前進(jìn)行兩個芯片的測試而 與粘結(jié)和融化相中的連接無關(guān)，或者測試在該連接之前進(jìn)行。如果所設(shè)計(jì)的芯片為了測試特 定的單個芯片的組合是否正常工作的目的使遠(yuǎn)程接觸點(diǎn)的位置也是允許發(fā)生芯片之間的連通的特殊焊盤的位置，則如果任何一個或者兩個芯片都沒有正常工作(B卩，無功能，或者有功 能但在規(guī)范之外)，就可以去除該芯片并附貼新的芯片。此外，通過合理設(shè)計(jì)，該預(yù)粘結(jié)，偽混合測試方法可以很有價值，因?yàn)闊o論連接將發(fā)生 在晶片-晶片，芯片-晶片還是芯片-芯片的基礎(chǔ)上該方法都可以結(jié)合在設(shè)計(jì)中。因此，對特定 應(yīng)用(即，晶片-晶片，芯片-晶片或者芯片-芯片)選擇將要使用的連接類型可以部分成為測 試能力的影響因素。舉例來說，如果可以基于晶片進(jìn)行測試，則可以基于晶片平行混合兩個 晶片上的所有芯片，并在分割或切割時將無功能的芯片打上標(biāo)記進(jìn)行返工?；蛘?，該方法可 以在這樣的情形中使用，即單個芯片來自一個或多個工廠，并且沒有好方法在混合之前知道 任何給定的芯片是否為已知的好芯片。在再一個替代的版本中，遠(yuǎn)程材料可以與主要接觸點(diǎn)的材料相同(例如，剛性和韌性)， 只要遠(yuǎn)程接觸點(diǎn)高于主要接觸點(diǎn)以使其在初始附貼相中不允許主要接觸點(diǎn)相碰即可。然后在 融化過程期間，遠(yuǎn)程接觸點(diǎn)比主要接觸點(diǎn)更進(jìn)一步受到壓縮。有利的是，通過在遠(yuǎn)程和主要 接觸點(diǎn)上使用相同的材料能簡化工藝處理。通過上述討論，可以得到派生的變形，該派生的變形組合來自多軸穿透通道，阱附貼， 成型接觸點(diǎn)和遠(yuǎn)程附貼變形的概念并建立在該概念的基礎(chǔ)上。第一組變形涉及復(fù)雜的接觸點(diǎn)形狀(即，常規(guī)的單方形或單圓點(diǎn)之外的其他接觸點(diǎn)形狀)。 一個這樣的實(shí)例涉及形成屏蔽接觸點(diǎn)，在最簡單的情形中，類似于正方形(圖172A)或圓形 (圖172B)截面的同軸或三軸穿透芯片連接，在更復(fù)雜情形中，形狀為非規(guī)則的開口或封閉 (圖172C)的幾何圖形。在同軸或三軸接觸點(diǎn)的情形中，內(nèi)接觸點(diǎn)將連接為攜帶信號，而外封閉圈將充當(dāng)或者連 接到接地面。當(dāng)用于同軸通道時(圖173)，保證接觸點(diǎn)一路與另一芯片屏蔽。此外，或者兩 者取一，可以獨(dú)立于通道自身使用同軸接觸點(diǎn)以保證每個接觸點(diǎn)自身得到屏蔽。這樣就允許 芯片之間的接觸點(diǎn)被隔開但比不用同軸方法所能獲得的間距更緊密。此外，每個接觸點(diǎn)的外 接觸點(diǎn)圈可以連接到一起和域連接到晶片上電隔離的金屬以形成接地面，和/或芯片間的屏蔽 (圖175)。將接觸點(diǎn)的外圈用作接地允許在芯片間進(jìn)行屏蔽，因?yàn)樾盘杺鞑サ奈ㄒ粎^(qū)域穿過屏蔽層 中很小的開口。對三軸連接也是一樣，其中外接地面內(nèi)可以存在不同的信號對。因此，這樣 的接觸點(diǎn)尤其良好地適合于攜帶高速或RF信號的芯片。第二組變形以使用在兩個芯片之間(或者在芯片與封裝或電路板之間)進(jìn)行氣密密封以 保護(hù)例如I/0焊盤的連接焊盤或其它可能存在于兩個外部器件之間的器件(例如，光學(xué)器件) 的接觸點(diǎn)方法為中心。在該情形中，連接焊盤和/或光學(xué)器件預(yù)先存在或使其同時存在并且將 夾在兩個元件(例如，兩個芯片，或一個芯片與封裝或電路板)之間。在將要保護(hù)的區(qū)域之 外的兩個元件上形成環(huán)，并且該環(huán)被配置成使用韌性/剛性或者阱附貼工藝進(jìn)行連接，以致當(dāng) 兩個元件混合到一起時在其內(nèi)的所有物體周圍形成氣密的金屬密封。然后該氣密封裝可以承 受多數(shù)任意環(huán)境，因?yàn)榻饘俚姆嵌嗫滋匦允蛊洳皇芏鄶?shù)環(huán)境條件的影響。我們方法的一些變形的關(guān)鍵優(yōu)勢在于，因?yàn)槠涫褂庙g性和剛性連接(與諸如成為液相的 金屬焊料的其他連接方法相對照)，該連接可以呈現(xiàn)多種幾何封閉形狀的任何一種形狀。這與液相材料截然相反，該材料往往會流動并通過表面張力再形成為可能的最小表面積(例如， 立方體變成球體，棱角變圓等)，并且雖然可以使用各種技術(shù)通過例如毛細(xì)作用使液相材料沿 芯片的預(yù)定表面產(chǎn)生燈芯現(xiàn)象，但是當(dāng)涉及復(fù)雜形狀時仍沒有方法可靠地保證材料適當(dāng)分布 在接觸點(diǎn)周圍以避免形成空洞或防止一些材料流出其指定區(qū)域并潛在地短路接觸點(diǎn)。與此相 反，通過我們的方法的變形，簡單或復(fù)雜的形狀都完全沒有關(guān)系，因?yàn)樵摲椒ㄅc形狀無關(guān)因 此對任何形狀都相同，唯一的限制被約束在通過光刻限定形狀和淀積合適金屬的能力上。圖176到圖179說明前述的兩個簡單實(shí)例。具體而言，圖176說明具有區(qū)域17602的相 應(yīng)的芯片表面，該區(qū)域中被夾在中間的器件(未顯示)被用配對的剛性17604和韌性17606 接觸點(diǎn)進(jìn)一步配置，該配對的剛性17604和韌性17606接觸點(diǎn)環(huán)繞在器件區(qū)域17602的外圍， 并且當(dāng)連接時如本文所述在該外圍周圍形成氣密密封。圖177說明取自連接后的圖176中的 同一個芯片的A-A線的側(cè)剖面圖。圖178說明更復(fù)雜的配置，其中剛性17802和韌性17804 接觸點(diǎn)具有更復(fù)雜的形狀，并且實(shí)際上在器件區(qū)域17806, 17808， 17810周圍形成三個不同 的氣密密封腔。圖179說明取自連接后的圖178中的同一個芯片的A-A線的側(cè)剖面圖。在該點(diǎn)上，可以使用圖180以及圖181A和181B的表以表格的形式總結(jié)剛性/韌性接觸點(diǎn) 變形以及通道形成變形。圖180是總結(jié)使用剛性/韌性接觸點(diǎn)范式形成其他變形的不同方法的表格。該表格以欄的 形式向下閱讀，各個文字框表示工藝中的步驟，各個空框(或其部分)表示沒有必須的操作。與此類似，圖181A, 181B和182是總結(jié)包括本文所述的形成通道變形的不同方法的表 格。這些圖表也以欄的形式向下閱讀，各個文字框表示工藝中的步驟，各個空框(或其部分)表示沒有必須的操作。圖181A的底部在圖181B的頂部繼續(xù)。上述諸多實(shí)例已經(jīng)參照在子晶片上淀積金屬或鍍覆子晶片的替代說明了本方法。為了幫 助理解，圖183到192將更詳細(xì)地說明涉及在子晶片上淀積金屬的特定實(shí)例的工藝流程。然 后，圖196到205關(guān)于相同的初始晶片說明鍍覆子晶片的工藝流程。工藝從圖183的各個子晶片和母晶片開始。使用例如Hoechst AZ4903或Shipley STR1075 的10微米的光刻版在子晶片上進(jìn)行光刻圖形化(圖184)。然后在子晶片上淀積200埃的Ti， 3000埃的Pd和400埃的Au作為阻擋層和再布線層，并在母晶片上淀積1000埃的TiW作為 阻擋層和3000埃的銅作為籽晶層(圖185)。接著，向母晶片涂覆厚電介質(zhì)(7微米厚)或光 刻膠，假設(shè)IC焊盤寬14微米，在焊盤上留下10微米的開口 (圖186)。接著，通過在子接觸 點(diǎn)上淀積Au/Sn層金屬化子晶片，淀積高度在IC覆蓋玻璃之上大約6到8微米(通常多比少 好)，然后依次以400埃的Au結(jié)束(圖187)。母晶片被金屬化到IC覆蓋玻璃之上4.4到5微 米的高度(圖187)。然后從兩個晶片剝離光刻膠(圖188)。接著，在母晶片上進(jìn)行光刻圖形 化以形成15到16微米寬的開口用以準(zhǔn)備阻擋層淀積(圖189)?；蛘撸梢赃M(jìn)行自對準(zhǔn)籽晶 刻蝕，刻蝕寬度為保證底切不影響隆起所必須的寬度。然后，淀積由頂部覆蓋3000埃Au的 2微米Ni組成的阻擋層(圖190)。然后，剝離光刻膠(圖191)。最后，刻蝕掉不需要的籽晶 層(圖192)。該工藝步驟可以使用噴射刻蝕機(jī)作為自對準(zhǔn)刻蝕進(jìn)行因此不需要光刻，因?yàn)镹i/Au 允許通過Cu/Ti/W刻蝕。如果不能進(jìn)行自對準(zhǔn)刻蝕，例如因?yàn)闆]有噴射刻蝕機(jī)，則可能需要 另外的光刻圖形化步驟(圖193， 194， 195)以保護(hù)將不被刻蝕的那些區(qū)域。然而，因?yàn)槭褂?某些刻蝕方法，因此存在顯著底切的可能，所以光刻應(yīng)當(dāng)保證保護(hù)性光刻膠足夠?qū)捯苑乐共?需要的底切(圖193)。例如，我們對50微米節(jié)距的接觸點(diǎn)進(jìn)行這樣的刻蝕，作為防范，保護(hù) 區(qū)域是IC焊盤寬度的大約兩倍，在該情形中為對于14微米焊盤的27微米。然而，使用噴射 刻蝕機(jī)進(jìn)行自對準(zhǔn)刻蝕底切可以小于約l微米，因此用該方法可以保護(hù)小得多的區(qū)域。其后， 可以進(jìn)行連接兩者所要求的切割，對準(zhǔn)，粘結(jié)和融化過程。作為對照，鍍覆情形的工藝流程在圖196到圖205中顯示如下。再次，工藝從圖183的 晶片開始。首先，子晶片和母晶片各自具有Ti0.1/W0.9的阻擋層和3000埃的銅的再布線(子 晶片)和籽晶(母晶片)層(圖196)。接著，如圖197所示，在子晶片上進(jìn)行光刻圖形化以 限制將要涂覆的阻擋層的區(qū)域，并向母晶片涂覆厚電介質(zhì)(7微米厚)或光刻膠，假定IC焊 盤寬14微米，在焊盤上留下IO微米的開口，如圖186所示。然后子晶片被加上阻擋層(圖198)，并在從子晶片剝離光刻膠時除去不想要的阻擋層金屬(圖199)。接著，使用例如Hoechst AZ4903或Shipley STR1075的10微米光刻版在子晶片上進(jìn)行光刻(圖200)。接著通過鍍覆 金屬化子晶片和母晶片(圖201)，母晶片上的鍍覆高度在IC覆蓋玻璃之上4.4到5微米，子 晶片上的鍍覆高度在6到8微米(如圖187)。此外，舉例來說，取決于鍍覆的復(fù)雜性，可以 涂覆400埃的Au作為覆蓋層。然后，剝離光刻膠(圖202)。接著，在母晶片上進(jìn)行光刻圖 形化以準(zhǔn)備附加阻擋層(圖203)。接著，在母晶片上淀積阻擋層(圖204)。再次，從母晶片 剝離光刻膠(圖205)。然后，使用如圖192的自對準(zhǔn)刻蝕刻蝕掉多余的籽晶層。與上述淀積 實(shí)例一樣，如果沒有噴射刻蝕機(jī)則需要附加的光刻掩模，刻蝕和剝離步驟，確保保護(hù)區(qū)域足 夠大以容許刻蝕底切。在這點(diǎn)上，可以進(jìn)行將兩者連接到一起需要的切割，對準(zhǔn)，粘結(jié)和融化過程。 基于上述說明，應(yīng)該注意各個方法的優(yōu)勢和劣勢，有助于對特定應(yīng)用選擇所使用的工藝 類型。用于子晶片的淀積方法具有以下優(yōu)勢沒有籽晶層，沒有作為一個掩模工藝的電鍍，以 及自動具有Au/Sn的組分精度。然而，該方法具有以下劣勢從步驟到步驟的厚度控制困難， 如果淀積的定向性不好則可能出現(xiàn)金屬"側(cè)翼"，以及可能需要Au回收程序。用于子晶片的鍍覆方法具有以下優(yōu)勢成本更低并且不需要回收，因?yàn)榭梢允褂贸Ｒ?guī)的 當(dāng)前可獲得的鍍覆設(shè)備而能夠得到主要設(shè)備商的支持。然而其具有所要求的組分精度是 +1.5%/-2.5%并且潛在地需要附加的掩模步驟的缺點(diǎn)。對于母晶片，主要有三個工藝變形1) 化學(xué)鍍(在圖206a (芯片)，206b (鍍覆6-8微米的Ni)， 206c (用3000埃的Au作 為覆蓋層)中進(jìn)行說明)；2) 薄保護(hù)層銅電鍍工藝(在圖207a (第一掩模)，207b (4.5微米的銅)，207c (覆蓋3000 埃Au的覆蓋層的2微米Ni)， 207d (第二掩模)，207e (刻蝕掉多余籽晶)中進(jìn)行說明)；和3) 厚保護(hù)層銅電鍍工藝(在圖208a (第一掩模)，208b (電鍍銅)，208c (第二掩模，阻 擋層和覆蓋層)，208d (第三掩模)，208e (刻蝕掉多余籽晶)中進(jìn)行說明)。各自附帶的優(yōu)勢和劣勢如下?；瘜W(xué)鍍方法的優(yōu)勢包括沒有分離的阻擋層淀積；沒有籽 晶層淀積；不需要籽晶刻蝕；和無掩模工藝。然而，鎳的化學(xué)鍍在可能影響生產(chǎn)率因此可能 不適用于大量晶片生產(chǎn)的厚度或結(jié)節(jié)形成方面更難控制。薄電介質(zhì)工藝的優(yōu)勢包括使用更薄的Ni所以工藝更可控；銅在IC覆蓋玻璃上引入更小的應(yīng)力；使用銅更主流；以及電鍍銅 更可控。然而，Ni/Au到蘑菇形側(cè)壁上的穿透可能不一致，潛在地使一些銅暴露；蘑菇形對于 粘結(jié)工藝并非最佳，并需要附加的工藝步驟(即，籽晶淀積，籽晶刻蝕等)。
厚電介質(zhì)淀積工藝的優(yōu)勢包括更好的接觸點(diǎn)或"隆起"形狀，銅完全被阻擋層/覆蓋層 覆蓋，更易控制均勻性和形狀，更低的Ni結(jié)節(jié)形成，使其典型地成為在大量生產(chǎn)中具有最高 生產(chǎn)率的工藝。然而，如果自對準(zhǔn)籽晶刻蝕無效，則該方法潛在地需要額外的掩模步驟，所 以該方法可能需要噴射刻蝕機(jī)。
繼續(xù)討論淀積和鍍覆的變形，提供一些母接觸點(diǎn)和子接觸點(diǎn)的一些進(jìn)一步的具體細(xì)節(jié)以 提供對所述工藝的更深理解。
圖209說明在阻擋層淀積之前的具有14微米寬并分隔成50微米節(jié)距的接觸點(diǎn)焊盤的母 晶片接觸點(diǎn)的實(shí)例和一些典型尺寸；
圖210說明阻擋層和覆蓋層淀積之后的圖209的接觸點(diǎn)；
圖211說明具有8微米寬的分隔成25微米節(jié)距的接觸點(diǎn)焊盤的母晶片接觸點(diǎn)的典型尺寸；
圖212說明通過淀積形成的具有14微米寬并分隔成50微米節(jié)距的接觸點(diǎn)焊盤的子晶片 接觸點(diǎn)的實(shí)例和一些典型尺寸；
圖213說明通過淀積形成的具有8微米寬并分隔成25微米節(jié)距的接觸點(diǎn)焊盤的子晶片接 觸點(diǎn)的實(shí)例和一些典型尺寸；
圖214說明在進(jìn)行自對準(zhǔn)籽晶刻蝕之前的具有14微米寬并分隔成50微米節(jié)距的的接觸 點(diǎn)焊盤的鍍覆型母晶片接觸點(diǎn)的實(shí)例和一些典型尺寸；
圖215說明進(jìn)行自對準(zhǔn)籽晶刻蝕之后的圖214的接觸點(diǎn)。
應(yīng)當(dāng)注意，結(jié)合圖212到215呈現(xiàn)的Au/Sn的范圍是更典型范圍的代表。實(shí)際上，如果 進(jìn)行合適的溫度調(diào)整(即，Au含量越高溫度越高，Sn含量越低溫度越低)則從約Auo.7Sno.3 到Auo.9Sna,的范圍甚至更大的范圍都可以使用。
說明了多個穿透芯片的連接變形和涉及諸多芯片間連接的電氣方面的應(yīng)用之后將可以呈 現(xiàn)具有涉及未填充內(nèi)溝槽或空洞的實(shí)施例的優(yōu)勢的其他替代的可選變形，或者不確切地涉及 芯片到芯片的信號傳輸?shù)淖冃巍?br> 具體而言，如果最內(nèi)空洞保留不填充則可以形成替代的有利堆疊的變形。通過從環(huán)繞部 分密封空洞但使空洞互相打開，這些空洞可以用于例如幫助冷卻堆疊的芯片。通過該變形， 一系列具有這樣的通道的晶片在堆疊時使用的方式在這些晶片互相附貼到 一起時使通道外圍的材料保護(hù)結(jié)果的半導(dǎo)體晶片內(nèi)的通道側(cè)壁并形成連續(xù)鄰接的氣密和水密 管道。堆疊的晶片片排列成使該管道穿過一些或所有堆疊層延伸。穿透芯片堆疊的管道的一 端由具有冷凝區(qū)域的結(jié)構(gòu)覆蓋，并例如被進(jìn)一步連接到嵌入在散熱器中的管道。當(dāng)填充合適 的流體(以及如果必要則填充芯繩)時，各個管道可以充當(dāng)熱管，更有效地從IC堆疊中排除 熱量?？蛇x地，被電隔離的金屬可以連接到實(shí)際狀態(tài)下未使用的芯片上的堆疊芯片中及之間 的所述熱管(像葉片或板)并由此向外延伸，從而進(jìn)一步增加熱傳輸能力。此外，這樣的葉 片或板可以由阻擋層或籽晶層形成，潛在地允許阻擋層或籽晶層擔(dān)任多個角色，例如，充當(dāng) 屏蔽或接地面以及同時充當(dāng)允許其擔(dān)任多個角色的葉片。
舉例來說，如圖216所示，該目標(biāo)通過將內(nèi)通道用作熱管裝置的一部分而完成。圖216 以簡化形式說明芯片堆疊的一部分21600，該芯片堆疊由一定數(shù)量的相同或不相同的單個被堆 疊芯片21602-1到21602-n+l組成。在該實(shí)例中，各個內(nèi)金屬化2402連接到其上或者其下的 金屬化(通過使用諸如插柱和穿透連接的本文所述的工藝，或諸如晶片融化或共價鍵的一些 其他方法)以將內(nèi)層空洞彼此氣密密封，從而在芯片內(nèi)形成管道21604。合適的流體21606 (以 及如果必要則是芯繩21608)以合適的壓力包含在管道內(nèi)以形成熱管，該熱管有助于將熱量從 其穿過的單個芯片21602-1到21602-n+l傳輸?shù)嚼缟崞?1610或其它冷卻裝置。
取決于特定的實(shí)施例，管道的一端可以與芯片內(nèi)的摻雜半導(dǎo)體材料或襯底21612密封(即， 管道不一路穿透)，或者與不包含管道自身的一部分而只是充當(dāng)阻擋或塞子的另一芯片的表面 材料密封。此外，可以形成多個管道，各自具有不同的工作流體或者對各自的工作流體(無 論是否相同)的不同的壓力，以使其具有不同的汽化和凝結(jié)溫度。通過該方法，可以獲得更 大的熱管工作范圍。此外，這些熱管可以相對于芯片上的溫度"熱點(diǎn)"集合或分散在芯片周 圍。
在一些變形中，如果存在，芯繩可以由例如多孔或毛細(xì)結(jié)構(gòu)，燒結(jié)的粉末，開槽的管道， 網(wǎng)格，碳納米管結(jié)構(gòu)，石墨或其它任何合適的芯繩材料制成。此外，工作流體可以是任何熱 管流體，只要不會腐蝕，降解或以其他方式負(fù)面影響其將要接觸的表面(即，摻雜半導(dǎo)體， 襯底，絕緣體，導(dǎo)體金屬等)。典型的工作流體可以包括水，酒精，丙酮，或者在一些情形中 為水銀。此外，在一些變形中，可以使用在lAtm (101.3KPa)和68°F (20°C)下為固體的材 料，只要其能以合適方式汽化或升華以提供熱管所需的對汽化熱的必需傳輸。最后，應(yīng)當(dāng)注意，如果具有能插入到內(nèi)通道中的合適尺寸則可以使用預(yù)成型(即預(yù)先制造的)的熱管。
有利的是，因?yàn)樵摲椒▽峁茉O(shè)置在更靠近熱量產(chǎn)生的地方，因此這樣的熱管可以散布 在整個芯片中，該方法能提高任何附加采用的冷卻方法的效率。此外，應(yīng)當(dāng)理解，上述方法 也可以用于在其中不需要電連接的芯片內(nèi)形成熱管。
通常，需要將芯片互相電隔離以防止電串?dāng)_。此外，當(dāng)利用本文所述的一種通道工藝方 法(或其變形)豎直堆疊器件時，可能會有這樣的應(yīng)用，即需要將兩個芯片與和兩者都連通 并可以介入三者或兩者之間的交流的第三芯片連接到一起。從前述說明應(yīng)當(dāng)理解，雖然所述 說明涉及一個或兩個接觸點(diǎn)，但是形成晶片間連接的工藝與總接觸點(diǎn)的數(shù)量和其余芯片的配 對的芯片接觸點(diǎn)所在的位置(即，在一個或多個芯片上)無關(guān)。這樣就表示，在一些情形中， 單個子芯片可以跨越兩個或多個母晶片芯片，或者"子晶片2"芯片可以跨越兩個子芯片或者 母芯片和子芯片。因此，該跨越是增加"子晶片"或"子晶片2"的工藝的直接應(yīng)用，該工藝 都相同，但子芯片將要連接到其上的整組連接并不都在同一芯片上具有配對。然而，在該變 形的一定的情形中，兩個基本芯片(即，單個芯片將要跨越的芯片)可以具有不同的高度。 因此，需要處理這樣的高度差。有利的是，本文的通道工藝的進(jìn)一步的變形允許實(shí)現(xiàn)這一點(diǎn)。 圖217A和217B說明如何實(shí)現(xiàn)這一點(diǎn)的兩個實(shí)例。圖217A說明該變形的隔離方面，而圖217B 說明跨越連接方面。在兩個情形中可以得到相同的屏蔽利益。在前述方法的結(jié)合中可以看到， 在步驟1中， 一個或多個具有通道的芯片被附貼到基礎(chǔ)芯片上。在該情形中，通道(或連接 到頂部芯片的另一個接觸點(diǎn)插柱)被制作成在被附貼芯片上方延伸一定距離。取決于使用哪 一種通道工藝變形，可以通過例如鍍覆金屬或通過去除襯底材料以暴露更多金屬實(shí)現(xiàn)這一點(diǎn)。 在該方法中，通道通常在芯片互相混合之前制成。在圖217B的芯片的情形中，在步驟2中， 晶片被涂覆一層不導(dǎo)電材料，諸如聚酰胺，BCB，另一聚合物，含氧或含氮電介質(zhì)，或其他 能淀積到晶片表面上的非導(dǎo)電材料。在圖217A所示的情形中，該層的厚度由對兩個垂直堆疊 的芯片互相隔離的需要確定。因?yàn)樾盘枏?qiáng)度隨距離下降，電容耦合與距離成比例下降，并且 EMI干涉與距離平方成比例下降，該厚度通常大于信號線的寬度(例如，>5微米)，但在一 些變形中可能大得多(例如，25微米或更大)以獲得更好的隔離。如圖217B所示，兩個附 貼的芯片可以具有不同高度。存在高度差的原因與本工藝無關(guān)，但可能是因?yàn)閷λ鼈兊目涛g 或減薄不同，被制作在初始厚度不同的襯底上，或者因?yàn)榇蚰セ驋伖?，取決于加工時的注意 程度，打磨或拋光可能引起大到100微米或更多的高度差。在任何情形中，涂覆材料的添加為使其至少與附貼到基本芯片的最厚芯片的頂部一樣高。如果不需要再布線層(下文結(jié)合步 驟4討論)，則在圖217B的一些變形中步驟2可以是可選步驟。在步驟3中，打磨或拋光晶 片以暴露各個芯片上的通道或者被厚鍍覆或者金屬化的連接。在步驟4 (可選)中，為了促進(jìn) 連接的設(shè)置，圖形化拋光/打磨晶片的表面并可以在該表面上淀積電再布線層(如果需要)。這 樣就通過將信號引導(dǎo)到需要去的將芯片連接到一起的位置允許將兩個沒有配對焊盤的芯片連 接在一起。此外，在圖217B的情形中，再布線允許下層中的兩個芯片比步驟5中放置的頂部 芯片上的配對連接分隔得更開。在圖217A和圖217B的步驟5中，使用例如韌性和剛性混合 工藝通過一種混合方法變形將另一個芯片附貼到該結(jié)構(gòu)上。然后可以重復(fù)步驟2到5的過程 以添加后續(xù)的層次(當(dāng)然，假設(shè)歩驟5中附貼的芯片具有或者可以具有從表面向上延伸合適 距離的插柱)。有利的是，步驟5中的芯片不必具有通道，除非該芯片必須連接到該結(jié)構(gòu)頂部 的附加層上。
圖218A和圖218B說明用于完成圖217A或217B的任務(wù)的替代變形方法。在該替代變形 方法中，不釆用圖217A或217B的工藝在步驟3中減薄芯片，而是在平面化材料中刻蝕孔洞， 該平面化材料在該實(shí)例中并且通常是聚酰亞胺。然后，使用步驟4的再布線層再引導(dǎo)電信號 (如果需要)和制作與下層芯片的連接。接著，可以如圖218A或圖218B的步驟5進(jìn)行混合。 該程序比圖217A或圖217B的方法更復(fù)雜，因?yàn)樾枰诨旌虾笾谱麟娊佑|點(diǎn)。然而，如圖218B 的步驟6所示，該工藝比圖217B更有利于使后續(xù)芯片同時連接到多個其他層次。用圖217B 的方法做同樣的事要更困難，因?yàn)閳D217B的步驟3的拋光可能將所有插柱拋光到相同的高度， 從而難以將上層子芯片向下附貼到最下層的子芯片上。
如本文所述，堆疊可以形成為任何多個數(shù)量元件的高度。然而，取決于特定的實(shí)例，在 一些情形中，在決定用粘結(jié)，融化，粘結(jié)，融化的方法還是粘結(jié)，粘結(jié)，粘結(jié)再總體融化的 方法連接之外還需要考慮堆疊的效果和幾何尺寸。舉例來說，在如上所述的使用穿透通道連 接的晶片規(guī)模堆疊工藝中，必須決定是否在為與母晶片連接而切割之前預(yù)減薄原始子晶片， 或者是否應(yīng)該先連接到母晶片(基于每個芯片或整個晶片)然后再減薄。其差別如下。粘結(jié)， 融化，減薄，粘結(jié)，融化，減薄的方法的優(yōu)勢在于其能消除一些步驟，并且更重要的是，如 果晶片在切割和連接之前減薄則該方法能避免可能降低生產(chǎn)率的處理很薄的晶片。其劣勢在 于需要更多對混合部分的接觸勞動量-相對于僅減薄子晶片減薄更昂貴的混合部分(降低生產(chǎn) 率)。另一劣勢存在于多個子芯片堆疊在母芯片上而且每個堆疊具有不同數(shù)量的芯片時。減薄 的設(shè)置或順序變得非常重要，因?yàn)樾枰獙δ妇系母鲗有酒M(jìn)行分離的減薄步驟。結(jié)果， 如果沒有合理計(jì)劃，將會出現(xiàn)一些堆疊無法添加其他芯片的情況，因?yàn)檫@些芯片將在相鄰堆 疊的高度之下，導(dǎo)致難以或無法減薄該芯片。
相反，在連接前減薄的優(yōu)勢在于減薄總是可以進(jìn)行，然而如上所述，其劣勢在于增加與 涉及薄晶片相關(guān)的風(fēng)險。
上文說明了諸多不同的替代的，可選的和互補(bǔ)的變形，下文將參照圖219到221呈現(xiàn)上 述應(yīng)用的實(shí)例以說明在特定的應(yīng)用即微處理器應(yīng)用中能實(shí)現(xiàn)的附加優(yōu)勢。
圖219以簡化形式說明常規(guī)的微處理器芯片21900的代表性實(shí)例并標(biāo)識其各個組成元件， 即算法邏輯單元(ALU)，寄存器(REG)，緩存器和其他邏輯(BUFFER & LOGIC),輸入輸 出(I/O)， 一級高速緩存(Ll)， 二級高速緩存(L2)，存儲控制器(MEM CTL)，存儲讀寫 控制器(R/W CTL)，隨機(jī)訪問存儲器(RAM),只讀存儲器(ROM)和存儲器解碼電路 (RAM/ROM DECODE)),這些元件以常規(guī)的共面方式布局。如圖所示，組成元件占據(jù)了可 觀數(shù)量的面積，并且任何給定組件與多數(shù)其他組件之間的距離相當(dāng)大。
圖220以簡化形式說明可以怎樣通過使用上述方法從相同元件構(gòu)成替代的微處理器，同 時具有更小的占地面積，混合高速和低速技術(shù)并基本上減小元件之間的距離。具體而言，圖 220A顯示替代微處理器22000的實(shí)例，該微處理器22000由圖219的元件組成，通過使用本 文所述的穿透芯片連接并堆疊芯片而具有經(jīng)減少的占地面積。通過堆疊，元件形成為芯片單 元22002， 22004， 22006 (側(cè)視圖)并分別顯示在分解圖形式的示意圖22008, 22010， 22012 中，從而減少由其組成副組件覆蓋的總占地面積。此外，如各個側(cè)視圖22008， 22010， 22012 所示，因?yàn)榇┩感酒倪B接，各個芯片單元22002, 22004， 22006的所有副組件之間的距離 基本上被減小。此外，各個芯片單元22002， 22004， 22006內(nèi)的芯片-芯片連接不需要在外圍 周圍，而實(shí)際上幾乎可以在副組件芯片上的任何位置。
圖221顯示圖219的芯片21900與圖220的芯片22000的占地面積的直接比較。顯而易 見，雖然兩者具有相同的尺寸和元件數(shù)量，但后者的占地面積基本上小于前者。
如果芯片設(shè)計(jì)時考慮到堆疊的可能性則還可以實(shí)現(xiàn)進(jìn)一步的優(yōu)勢。例如，在圖220的實(shí) 例中，可以設(shè)計(jì)處理單元22006， 11012的不同的混合和匹配配置，因?yàn)楦鱾€副組件可以獨(dú)立 設(shè)計(jì)并且只需要與其他組件共用公共的界面。因此，人們可以設(shè)計(jì)多個不同速度的不同的ALU,從而更方便地形成處理芯片單元的共同家族。類似地，可以設(shè)計(jì)用于處理芯片單元22006 的不同尺寸的L2高速緩存，以允許家族內(nèi)的價位差異或性能增強(qiáng)。該概念是下文所述的智能 的有源封裝的特殊情形。
正如就在上文的討論所示，本文所述的工藝和各個方面的其他派生物是有效形成不同于 先前所用的種類的"封裝"(圖222)的能力。
當(dāng)前，如圖222A所示形成并封裝復(fù)雜的集成電路芯片。通過前端工藝，低速功能，高速 功能，1/0和高速(g卩，核心模擬和數(shù)字)功能都形成在芯片上。接著，后端工藝向芯片附加 分層的金屬化，從而在諸多芯片上器件之間形成連接。最后，當(dāng)芯片完成時被附貼到諸如引 腳柵格陣列，球柵陣列，常規(guī)IC封裝等的獨(dú)立封裝中。該方法具有諸多缺陷，包括因?yàn)樗?器件都在同一個芯片上所以要求所有器件必須以任何芯片上器件必須的最高速度/最高成本的 技術(shù)實(shí)施。結(jié)果，高成本的"實(shí)際資產(chǎn)"浪費(fèi)在本來可以用較慢或較便宜的技術(shù)容易實(shí)施的 低速和/或低成本器件上。
然而，通過使用本文所述的各個方面，可以使用不同類型的封裝以有利地幫助優(yōu)化工藝 成本，時間和化解低生產(chǎn)率的風(fēng)險。舉例來說，通過使用本文所述的各個方面，可以形成諸 如圖222B到222F所示的各個配置。
圖222B說明使用本文所述的各個方面可以實(shí)現(xiàn)的代表性實(shí)例配置，我們稱之為無布線結(jié) 構(gòu)，因?yàn)槠鋵⒉季€工藝與芯片形成工藝分離，并允許兩者同時進(jìn)行。在該實(shí)例中，使用包含 低速功能，1/0和核心模擬和數(shù)字功能的前端工藝形成芯片(芯片1)。使用后端工藝形成將在 芯片1上互連器件的金屬化層而形成第二芯片(芯片2)。然后，例如使用本文所述的方法通 過晶片-晶片或共價鍵方法，晶片融化等將芯片1和芯片2混合到一起。然后該混合單元可以 作為常規(guī)的芯片進(jìn)行處理并以常規(guī)的方式連接到常規(guī)的封裝，或者被進(jìn)一步處理，例如如本 文所示混合到另一個晶片，芯片或元件。
圖222C說明另一替代方法，我們稱該方法為"芯片封裝"方法，因?yàn)樾酒ミB是封裝的 一部分。該方法與圖222B關(guān)于芯片1的方法相似，但是對于該方法，后端工藝在也將充當(dāng)封 裝的晶片部分上進(jìn)行，或者形成布線的后端工藝在一個晶片上進(jìn)行，在另一個晶片上形成封 裝，然后如本文所述處理兩個晶片，使其能混合到一起以形成該方法的"芯片2"。然后，該 方法的芯片1和芯片2可以如本文所述進(jìn)行處理并混合到一起?？蛇x地或者可替代地，可以 整體或部分進(jìn)行將"芯片1"混合到"芯片2"所需的處理，作為將布線部分混合到封裝部分必須的處理的一部分。有利的是，通過該方法和合理的設(shè)計(jì)計(jì)劃，"芯片2"的設(shè)計(jì)可以對多 個不同芯片1的設(shè)計(jì)通用，導(dǎo)致進(jìn)一步潛在的成本和其他方面的節(jié)省。
圖222D顯示另一替代方法，我們稱該方法為"有源封裝"方法，因?yàn)?，通過該方法，"芯 片2"的形成工藝將低速功能添加到封裝"芯片2"上，與該方法中作為主"芯片1"的一部 分相對。然后，芯片1和芯片2可以通過適用于特定應(yīng)用的其他方法混合或連接到一起。這 樣能夠減少低速/低成本器件使用高成本實(shí)際資產(chǎn)。這里也是一樣，如果低速功能更為通用， 則可以實(shí)現(xiàn)進(jìn)一步的優(yōu)勢和節(jié)省。
圖222E說明另一替代方法。該方法與圖222D類似，但是將I/O從"芯片1"的技術(shù)移 到"芯片2"，以形成我們稱為"帶I/0的有源封裝"的方法。結(jié)果，通過該方法，"芯片l" 將簡單地包含核心模擬和核心數(shù)字功能。這里也是，芯片可以互相混合或連接以實(shí)現(xiàn)各種可 操作性。再次，1/0通常是低速和大尺寸的，所以通過該方法能實(shí)現(xiàn)基本上的節(jié)省。類似地， 仔細(xì)的設(shè)計(jì)還能允許該方法的"芯片2"對多個"芯片1"的設(shè)計(jì)通用，從而再次提供超過圖 222A的常規(guī)方法的優(yōu)勢。
圖222F說明另一方法，這是所有方法中最復(fù)雜的方法。我們稱該方法為"芯片上系統(tǒng)" 或"系統(tǒng)堆疊"。通過該方法，只有核心數(shù)字功能處在適當(dāng)速度/成本技術(shù)的"芯片1"上。"芯 片2"被類似地形成，簡單地具有適當(dāng)速度/成本技術(shù)的核心模擬功能。還形成"芯片3"，"芯 片3"只包括以其自己的合適技術(shù)實(shí)施的I/0功能。最后，形成基本上對應(yīng)于圖222D的"芯 片2"的"芯片4"。有利的是，通過該方法，可以進(jìn)行有效混合和匹配，因?yàn)樵诤芏嗲樾沃校?芯片1，芯片2,芯片3和芯片4的結(jié)構(gòu)可以只考慮其將要附貼到其上的芯片進(jìn)行設(shè)計(jì)。此外， 顯而易見，該方法允許各個芯片例如成為具有該功能的芯片家族的一員，所有芯片都共用公 共的界面。
因此，圖222B到圖222F的所有方法可以形成智能有源封裝，設(shè)計(jì)者可以分解其設(shè)計(jì)， 以使即使不是全部也是多數(shù)電路都使用最合適于其功能的技術(shù)。在一些情形中，這可以表示 創(chuàng)建完全新穎的設(shè)計(jì)，而在其他情形中表示使用互相組合中的現(xiàn)有芯片，在兩個情形中都使 用本文所述變形的一個或多個方面。在這點(diǎn)上應(yīng)當(dāng)理解，這樣的實(shí)例中代表的功能并非意在 表示這些特定方面必須以所示方式分解，而只是為了闡釋概念。舉例來說，同樣也可以形成 包含一些模擬功能和一些數(shù)字功能的芯片，另一芯片也可以這樣--與用于各個功能組的單個芯
片相反--關(guān)鍵點(diǎn)在于將總體設(shè)計(jì)的各個部分與其合適的技術(shù)匹配的能力，以及通過我們的方法，實(shí)現(xiàn)與常規(guī)方法(圖222A)類似的功能結(jié)果，或者實(shí)現(xiàn)由于先前圖222A的常規(guī)方法固 有的限制無法實(shí)現(xiàn)或受到成本限制的結(jié)果。
結(jié)果，可以在一個芯片上設(shè)計(jì)低性能電路，并可用更高性能的技術(shù)設(shè)計(jì)高性能芯片。此 外，該類型的方法的成本效率更高，因?yàn)橥ㄟ^將低速電路移"出芯片"而不需要高能信號驅(qū) 動電路進(jìn)行驅(qū)動而可以節(jié)省相當(dāng)數(shù)量的高速技術(shù)的實(shí)際資產(chǎn)。圖223中結(jié)合本文所述工藝的 高級代表性實(shí)例顯示無數(shù)可能性中的一些實(shí)例。
在這點(diǎn)上，將詳細(xì)進(jìn)行對上述各個方面的一些部分的進(jìn)一步討論。當(dāng)前，為了形成電子 芯片，晶片需要經(jīng)過兩套工藝-前端處理和后端處理。在前端處理中，形成包括晶體管和電阻 的實(shí)際器件。在硅芯片的情形中，舉例來說，前端處理涉及二氧化硅的生長，圖形化以及摻 雜注入或擴(kuò)散以獲得理想的電性能，生長或淀積柵電介質(zhì)，以及生長或淀積絕緣材料以隔離 相鄰的器件。
在后端處理中，前端處理期間形成的各個器件將進(jìn)行互連以形成所需電路。舉例來說， 后端處理涉及淀積形成互連的金屬跡線層以及淀積絕緣材料和將其刻蝕為理想圖形。通常， 金屬層由鋁或銅構(gòu)成。所述絕緣材料通常是二氧化硅，硅酸鹽玻璃或其他低介電常數(shù)的材料。 通過在絕緣材料中刻蝕通道并在其中淀積鎢進(jìn)行金屬層互連。
當(dāng)前，對于12"晶片使用90nm工藝，前端和后端處理各自需要約20天完成并且是按順 序連續(xù)進(jìn)行。結(jié)果，從開始到結(jié)束，制造單個晶片可能需要40多天的時間。
有利的是，使用本文所述的工藝，對于最新的基于亞微米設(shè)計(jì)規(guī)則的芯片制造技術(shù)(例 如，0.5Mm， 0.18|im， 0.13pm， 90nm， 65nm， 45nm等)，時間能減少到將近一半，因?yàn)樯鲜?方法能允許前端和后端工藝同時平行地進(jìn)行以及甚至在不同和無關(guān)的工廠中進(jìn)行。該過程的 實(shí)現(xiàn)通過以常規(guī)方式在一個晶片(前端或"FE晶片")上進(jìn)行前端處理，并且平行地以常規(guī) 方式在另一晶片(后端或"BE晶片")上進(jìn)行后端處理，就像兩者是同一個晶片一樣。通過 該方式，相對于晶體管或其它器件承載部分，布線可以在便宜的工廠進(jìn)行，并且各自將在約 20天內(nèi)完成。然后，通過減薄晶片并使用本文所述的通道工藝的變形之一在FE晶片的背面 形成連接，可以在其上建立連接點(diǎn)。以相似的方式，可以對BE晶片使用本文敘述的工藝形成 與FE晶片對應(yīng)的互補(bǔ)的連接點(diǎn)組。然后，如果形成韌性和剛性相應(yīng)連接(通常FE晶片是上 述工藝的子晶片(即，承載韌性接觸點(diǎn)))則通過使用例如粘結(jié)和融化方法，以及通過使用本 文所述的遠(yuǎn)程附貼方法，共價或其它晶片表面鍵合方法(本身單獨(dú)使用，結(jié)合穿透通道方法，和/或結(jié)合用于將兩者鎖定在一起并保持對準(zhǔn)的簡單填充的通道)或其一些組合/替代，兩片晶 片可以連接到一起。
有利的是，通過該方法，金屬層不必如由拓?fù)湫螤钜约懊舾卸炔粩嘣黾拥木w管施加的 應(yīng)力限制要求的在厚度或密度上有所限制。此外，通過將工藝分離到兩個芯片中，布線可以 更大并且能有更多層次，從而對于更快的跨芯片交流潛在地允許更大的芯片中連通性以及更 低的寄生電阻。
有利的是，因?yàn)槲覀兊姆椒í?dú)立于形成特定的FE晶片或BE晶片所用的特定制造或互連 技術(shù)或適用于這樣的制造的設(shè)計(jì)規(guī)則，因此本文所述的工藝可以用于在納米水平上將不同的 技術(shù)組合到一起。換而言之，對于芯片設(shè)計(jì)規(guī)則適合于對特定的材料(Si晶片，GaAs晶片， SiGe晶片，Ge晶片，InP晶片，InAs晶片，InSb晶片，GaN晶片，GaP晶片，GaSb晶片， MgO晶片，CdTe晶片，CdS晶片等)保證器件或其互連不以不理想的方式互相重疊或相互作 用，或者使用基于各種方法的高分辨率掩?；蚍茄谀榱诵纬蓙單⒚谆騺喖{米特征或限定器 件之間的間隔，其互連或互連自身的幾何形狀，本文所述的各種方法都能夠獨(dú)立于上述各個 方面。因此，本文所述的優(yōu)勢允許芯片制造技術(shù)從例如CMOS和硅的當(dāng)前技術(shù)轉(zhuǎn)變到SiGe， 絕緣體上的硅(SOI)，基于碳納米管的互連，生物芯片，分子電子，或設(shè)計(jì)來提供更好的性 能和/或減少功率要求的其它方法。
圖224到231以簡化概述說明該方法。如圖224a所示，其上形成晶體管和其他器件的前 端工藝已經(jīng)完成的FE晶片22402具有用光刻膠或其它可去除的保護(hù)性材料22502保護(hù)以提供 支持的正面器件(圖225a)。然后根據(jù)需要減薄FE晶片(FIG226a)，將其減薄到基于對組合 FE/BE芯片所要求或理想的高度需要的幾微米或更大的厚度(即，去除一些或所有其下的襯 底)。然后使用例如簡單地從背面進(jìn)行的本文所述的背面工藝或正面通道工藝從FE晶片的背 面形成通道并進(jìn)入該背面直至合適的器件連接位置點(diǎn)(圖227a)?？蛇x擇地，另外，在每個芯 片的外圍形成一個或多個穿透通道22702，該通道在器件一面被稍許擴(kuò)口并且使用例如阱或反 阱方法或者一面的壓力配合連接而在背面具有例如韌性接觸點(diǎn)。如果例如在兩塊晶片之間將 使用共價連接方法或晶片表面連接方法，則這樣的通道可以用于將FE和BE晶片芯片互相相 對于對方橫向"鎖"在一起。此外，可以添加將要成為熱管裝置或非電交流裝置(兩者將在 下文詳細(xì)說明)的一部分的通道形式的用于芯片間連接的調(diào)整裝置。然后使通道導(dǎo)電(圖228)， 在這點(diǎn)上，F(xiàn)E晶片將準(zhǔn)備好連接到BE晶片。與此同時，形成BE晶片并形成其金屬化層22404 (圖224b)。對于其構(gòu)成，可以不需要 任何保護(hù)/支撐，因?yàn)榘雽?dǎo)體材料能滿足該目的。然而，如果其也將要在實(shí)質(zhì)上減薄，則可能 必須涂覆可移除的支撐層。然后減薄BE晶片的正面(圖226b)，并且另外，如果必須或要求 完全穿透或者只是向下到達(dá)特定的內(nèi)部金屬層(圖227b，圖228b)，則可以形成通道(圖227b) 并金屬化(圖228b)。此外，根據(jù)特定的實(shí)施例，與該內(nèi)部層的接觸點(diǎn)可以是實(shí)體連接或非實(shí) 體(即，電容)耦合。否則，如果使用插柱和穿透/粘結(jié)和融化方法則可以形成例如插柱的互 補(bǔ)連接，或者形成阱，反阱或其它連接的互補(bǔ)連接。類似地并且可選地，可以向BE晶片添加 互補(bǔ)鎖定通道22704 (圖227b)，或者可以添加將成為熱管裝置或非電學(xué)交流裝置的一部分的 通道。此外，如果將要使用熱管裝置，則理想的是可以使用BE晶片金屬化(圖228b)以密 封熱管的一端，尤其是如果因?yàn)榭赡苄纬傻拿芊獾膹?qiáng)度與氣密特性而使用韌性/剛性和粘結(jié)/ 融化方法則更是如此。
然后FE晶片和BE晶片互相相對于對方對準(zhǔn)(圖229)，因此一旦兩者疊在一起(圖230) 并連接(圖231)，其將形成獨(dú)立的電子芯片的完全的晶片單元。
圖233到圖235說明上述方法的進(jìn)一步的變形。正如圖224到圖231的方法，替代的變 形開始于分離的由襯底23404上的摻雜半導(dǎo)體器件23202 (B卩，晶體管，激光器，光檢測器， 電容，二極管等)組成的FE晶片(圖232A)和包含金屬化的未來器件間連接層的BE晶片 (圖232B)。然而，不同于圖224到圖231的方法，BE晶片被翻轉(zhuǎn)，對準(zhǔn)并鍵合到FE晶片 的頂部，并且這是在減薄襯底之前發(fā)生的(圖232A)。或者，可以如圖232B所示進(jìn)行與圖 232A相同的方法，其中在附貼之前先減薄BE晶片。
圖234說明另一替代方法。在該實(shí)例中，減薄BE晶片以暴露圖232B的原始芯片的最內(nèi) 層，并將該層附貼到FE晶片的頂部。
圖235說明進(jìn)一步的增強(qiáng)或替代變形。作為圖231，圖232B，圖233B或圖234的方法的 結(jié)果，附貼之后，暴露BE晶片另一面的金屬。結(jié)果，又可以將另一芯片附貼到該金屬以形成 另一類型的芯片堆疊方法。
在這點(diǎn)上應(yīng)該注意，這些方法的進(jìn)一步的優(yōu)勢在于，如果必須，則可以在FE晶片或BE 晶片(或者可能兩者)上進(jìn)行連接的進(jìn)一步的再布線。結(jié)果，通過對于特定的應(yīng)用提供合適 的連接位置，甚至可以形成更通用的FE和BE晶片。此外，在這點(diǎn)上，組合的FE/BE晶片或 FE/BE (FE晶片或芯片)堆疊可以像使用完全常規(guī)的工藝形成的任何其他晶片一樣進(jìn)行處理，并且因此為了本文所述的主題目標(biāo)可以相對于其他晶片成為母晶片或子晶片。
此外，由于與導(dǎo)致干擾的串?dāng)_相關(guān)的問題，通過使用芯片-芯片的光連接，可以設(shè)計(jì)在芯 片之間使用比有線連接更高得多的速度的通信的芯片單元。舉例來說，通過在堆疊中的一個 芯片上設(shè)置半導(dǎo)體激光器，并在堆疊中其配對的另一芯片上設(shè)置光檢測器，可以在兩者之間 建立光連接而非有線連接。如果兩者充分靠近，則甚至能最小化光串?dāng)_的可能性。圖236以 簡化形式說明該方面，圖中顯示包括兩個芯片23602， 23604的芯片單元23600的一部分。一 個芯片23602在其上具有激光器23606，另一芯片23604在其上具有光檢測器23608，兩者排 列成由激光器23606發(fā)射的光信號被光檢測器23608接收。此外，本文所述的技術(shù)即使兩個 芯片之間穿插一個或多個芯片也能促進(jìn)芯片之間的光通信。舉例來說，如圖237所示，可以 形成熱管配置的變形，其中使光從激光器承載芯片23602到達(dá)光檢測器承載芯片23604,即使 兩者之間穿插兩個其他芯片23702， 23704也能做到這一點(diǎn)。為了這么做，使用了穿透芯片的 方法，但內(nèi)部空洞既沒有用任何電導(dǎo)體填充也沒有留下用作熱管的開口，而是用例如光環(huán)氧 樹脂或其它載光材料的光傳輸介質(zhì)23706填充空洞以形成光波導(dǎo)。通過該光波導(dǎo)，金屬和/或 絕緣體的作用為限制光，以使通道類似于光纖進(jìn)行工作。此外，通過調(diào)整通道尺寸和外層金 屬或絕緣體的組分，該波導(dǎo)可以具有與單模光纖或多模光纖基本相同的性能。此外，對于具 有硅"中央島"的變形，如果中央島被熱氧化而沒有去除，則氧化將使中央島變成二氧化硅 并將代替光纖"芯"。然后，通過將激光器設(shè)置在波導(dǎo)的一端并將光檢測器設(shè)置在波導(dǎo)的另一 端，就可以通過傳輸介質(zhì)23706 "穿過"穿插的芯片傳送激光。
詳盡的接觸點(diǎn)和材料替代
正如現(xiàn)在應(yīng)該理解的，圖238以簡化形式重申了由于粘結(jié)和融化工藝的特性而使接觸點(diǎn) 自身相當(dāng)復(fù)雜的各個方面。結(jié)果，重要的是注意可以用于子晶片23802和母晶片23804的接 觸點(diǎn)組分的一些替代材料。
總體而言，無論什么應(yīng)用，圖238的子晶片接觸點(diǎn)23802都將具有圖239所示的功能層。 類似地，圖238的母晶片接觸點(diǎn)23804都將具有圖240所示的功能層。值得注意的是，對于 兩個接觸點(diǎn)23802, 23804，各個功能層都可以由一個或多個材料層組成，或者單個材料層能 充當(dāng)多個功能層。這一點(diǎn)通過諸如圖241所示的一些具體子晶片接觸點(diǎn)實(shí)例和諸如圖242所 示的一些具體母晶片接觸點(diǎn)實(shí)例進(jìn)行最佳說明。從這些圖中將顯而易見，任何特定的層次都可以由離散的材料，合金或超晶格材料組成。
回到圖239，在非電變形的情形中，子接觸點(diǎn)23802可以具有以下構(gòu)成組分 阻擋層Ti/W+Pd
基座層無
擴(kuò)謝韌性層金/錫(80/20)(在1和12微米之間) 覆蓋層/粘合層金(>500埃，通常1500到10000埃)
氧化阻擋層覆蓋層/粘合層也充當(dāng)該層。
注意，韌性層可以由支座層，擴(kuò)散層，覆蓋層和阻擋層的任何組合構(gòu)成，這里，韌性層 是擴(kuò)散層和覆蓋層的組合。
類似地，對于母接觸點(diǎn)(參照圖240)，母接觸點(diǎn)23304可以具有以下構(gòu)成組分
阻擋層對于CU/A1焊盤為無 剛性層銅(>2微米)
擴(kuò)散阻擋層鎳(5000埃，通常0.5到3微米)
覆蓋層/擴(kuò)散層金O500埃，通常1500到10000埃)
相對于上文，下文將進(jìn)一步說明可用于規(guī)定接觸點(diǎn)層的非消耗性的替代材料。
阻擋層(母或子)/擴(kuò)散阻擋層(母)該材料可以是例如，Ni， Cr， Ti/Pt， Ti/Pd/Pt， Ti/Pt/Au，
Ti/Pd， Ti/Pd/Au， Ti/Pd/Pt/Au， TiW， Ta， TaN， Ti， TaW， W，或者如果IC焊盤由與支座層
相同的材料制成則該層可以空缺。
支座層(子)/剛性層(母)Ni (如果阻擋層是Ni則尤其是)，Cu (如果焊盤是Cu則尤
其是)，Al， Au， W， Pt， Pd， Co，或Cr。如果是用濺射而非鍍覆，則可以是熔點(diǎn)高于(通
常高出>50°0韌性(擴(kuò)散)材料的熔點(diǎn)的任何類型的金屬。該層還可以由任何阻擋層材料制成。
韌性(擴(kuò)散)材料低溫熔化的金屬，例如錫，銦，鉛，鉍，鋁，鋅，鎂或其它熔點(diǎn)
小于IOOO'C的材料，或者將其中兩個或多個金屬組合到一起的合金，或者將其中一個或多個 技術(shù)與例如金，銀，銅，鈦組合到一起的合金，或其它類似材料。組合的實(shí)例包括Au/Sn， Cu/Sn， Cu/Zn， Bi/Ag等。注意該選擇的重要方面在于所選材料不需要在附貼工藝期間真正 熔化，因?yàn)檫@將使工藝太慢，增加成本，并且可能引起蠕變或流動而使接觸點(diǎn)短路并因此限 制密度的問題。最終提供接觸點(diǎn)強(qiáng)度的是韌性/剛性組合。通常包含混合Au， Ag， Bi， Cd，Cu， Fe， In， Pb， Sn， Sb，或Zn中的一個或多個金屬的混合物的合金是好的選擇。主要條件 是熔化溫度應(yīng)當(dāng)小于或等于剛性插柱以及如果存在的支座層的熔點(diǎn)。雖然我們使用100'C到 50(TC之間的熔點(diǎn)差，但是通常韌性材料應(yīng)當(dāng)具有比剛性材料的熔點(diǎn)低至少5(TC的熔點(diǎn)。有利 的是，韌性材料也可以由多種材料構(gòu)成，以提供克服接觸點(diǎn)的非平面性所需的適當(dāng)高度。事 實(shí)上，韌性材料可以建立在剛性材料的支座插柱的頂部。舉例來說，在一種情形中，韌性材 料可以由5微米高的Au/Sn構(gòu)成。或者，在另一情形中，插柱可以由諸如4微米高的鎳的剛 性材料覆蓋例如1到1.5微米的韌性材料薄層的堆疊構(gòu)成。
韌性覆蓋材料(覆蓋層/粘合層)這些材料可以是在一定溫度下變濕潤的諸如錫，銦，鉛 或鋅的低溫金屬(或合金)的材料。注意，該覆蓋材料層通常比韌性材料層薄得多。舉例來 說，正常情況下將薄到10到20分之一左右。例如，如果韌性(加上任何支座)材料是5微 米高，則韌性覆蓋材料可以是0.5微米，并且通常在0.1微米到1微米的范圍內(nèi)(或者薄到韌 性層厚度的約50到5分之一)。這樣的覆蓋層的一個良好實(shí)例是錫(Sn)。這樣的覆蓋材料將 具有低熔點(diǎn)并能在粘結(jié)溫度下轉(zhuǎn)變成液相。然而，由于該層很薄，所以不會引起相鄰接觸點(diǎn) 之間的短路，因?yàn)闆]有足夠的液體造成短路。與此同時，向剛性覆蓋層的附貼過程將進(jìn)行得 更快，因?yàn)檎辰Y(jié)相成為液態(tài)過程?？傮w而言，該所選擇的覆蓋層與韌性材料兼容，因此在融 化之后結(jié)果的組合將適用于牢固的鍵合。對于錫的實(shí)例，這樣的方法通常使用帶有Sn覆蓋層 的Au/Sn接觸點(diǎn)。
韌性覆蓋材料(氧化阻擋層)/剛性覆蓋材料(擴(kuò)散覆蓋層)如果粘合層用于"粘結(jié)"工 藝并且是例如錫或鋅的容易氧化的材料，則應(yīng)該用很薄的氧化阻擋層進(jìn)行覆蓋。否則，應(yīng)該 在粘結(jié)工藝期間使用反應(yīng)氣體或液體去除氧化，或者必須使用足夠高的壓力突破氧化，例如 如果使用銦作為覆蓋層則可能發(fā)生這樣的現(xiàn)象。該覆蓋層甚至可以是環(huán)氧樹脂。對于多數(shù)材 料而言，薄到覆蓋層本身厚度的10分之一即將有效。再次注意，韌性覆蓋可以是這樣的較高 熔點(diǎn)的材料，該材料只在韌性覆蓋材料與剛性覆蓋材料或者韌性材料接觸并開始混合時成為 低溫合金(或者只成為鍵合劑)。例如如果兩個覆蓋層是可混合的環(huán)氧樹脂的兩個部分，或者 如果氧化阻擋層是金而韌性材料是金-錫，則在附貼工藝期間錫互相混合到氧化層中將使該材 料的熔點(diǎn)降低?？傮w而言，該層次可以是不容易氧化的任何金屬/材料(例如，Au， Pt等)。
圖243A到243C是使用上述變形在粘結(jié)和融化工藝中形成的實(shí)際接觸點(diǎn)(母和子)的剖 面的照片，圖中顯示不同層次的實(shí)例以及這些層次如何反應(yīng)或不反應(yīng)。圖243A是在粘結(jié)和融化工藝的粘結(jié)相完成之后的一對連接母晶片和子晶片的接觸點(diǎn)。如 圖所示，雖然兩者之間存在良好連接，但該連接不是永久的，這一點(diǎn)可以由大面積的未連接 材料證明。
圖243B是融化相完成之后的類似的一對接觸點(diǎn)。這里，顯然存在永久連接，這正是使用 阻擋層的價值。注意，在圖237A和圖237B中，韌性材料大部分被困在阻擋層之間。
圖243C是也是在融化相之后的類似連接的一對接觸點(diǎn)的照片。在該圖中，雖然各個組分 并不清晰可見，但能看出母晶片和子晶片的IC焊盤，并且其提供兩者之間的相對尺寸關(guān)系的 意義。
連接相關(guān)的加工方法
對在芯片，小片和晶片基礎(chǔ)上的芯片互連說明了多種不同方法以及可以采用其諸多排列， 改變和組合的各個細(xì)節(jié)之后，可以改變話題說明一定的不同類型的加工方法，該加工方法被 設(shè)計(jì)為有利地用于輔助進(jìn)行連接工藝。注意，這些加工方法對完成任何排列，改變或組合都 不是必不可少的，但是確切地說都己得到開發(fā)使工藝容易進(jìn)行并能用于例如"拾取和定位" 的其他芯片相關(guān)的操作，尤其是用于需要同時對多個芯片進(jìn)行這些操作的過程，并且甚至更 有利的是用于芯片高度互不相同的情況中。
為了說明的目的，下文將相關(guān)于粘結(jié)和融化工藝中的應(yīng)用說明不同的加工方法的變形， 因?yàn)槔斫庠摲椒苊馊フf明更簡單應(yīng)用的需要，這是由于這些更簡單的應(yīng)用是該方法的子集 或一般的變形。
如本文所述，附貼工藝被分為兩部分第一部分是將芯片輕度附著在一起("粘結(jié)"相)， 第二部分是提供鍵合強(qiáng)度的"融化"相。粘結(jié)過程加熱接觸點(diǎn)并在輕度壓力下保持其鄰接， 從而允許兩個相應(yīng)接觸點(diǎn)上的材料互相擴(kuò)散到對方中。
在該工藝中，如果重力自身不足以提供所需壓力，則可以施加少量壓力以保證芯片不會 在工藝處理期間移動，減少機(jī)械沖擊的可能性或附貼中的非均勻性，兩者中的任何一個因素 都將導(dǎo)致接觸點(diǎn)之間的粘合不充分，從而無法承受對晶片的處理。此外，如果任何局部加熱 引起韌性材料部分或完全成為液相(或者簡單地比理想情況更為韌性而沒有變成液相)，則壓 力可以幫助實(shí)現(xiàn)所述保證并抵消壓力或表面張力或其他可能以另外方式使兩片分開的力，或 者，在發(fā)生韌性材料過度軟化的情形中，該壓力可以防止各個部分單獨(dú)或整體過度橫向移動。因此，施加少量壓力可以保證更大的融化工藝的溫度和處理?xiàng)l件的范圍以明確制造容限和變 化的原因。
然而，在這些芯片上施加壓力的問題之一在于，如果例如晶片的基本元件具有多個被附 貼到其上的芯片，則該單個芯片可能不是共平面的并且甚至可能有顯著的高度差。因此，如 果簡單地在芯片頂部放置平整的表面或板面，則所施加的壓力可能會不均勻地施加。
如下文所示，為處理前述問題提出的方法是在施力源與芯片之間使用一個能使不同的高 度趨于一致或針對該高度差的原因的裝置，從而允許所有芯片具有向其施加的同等壓力。
一個完成該目標(biāo)的方法使用作為所述裝置的基于一對一的與單個芯片匹配的一系列銷或 插柱。下文將說明該方法的兩個不同的變形，但需要理解，可以通過例如結(jié)合來自每個變形 或來自下述其他加工方法的各個方面提出其他的變形。
圖244到247說明實(shí)施基于銷或柱的方法的加工方法的實(shí)例。
如圖244和圖245所示，該方法使用框架24404內(nèi)的一套銷或柱24402。單個銷或柱至少 可以沿其長軸方向移動(如果平面性或傾斜成為潛在的問題則一些實(shí)施例還可以允許稍許程 度的樞軸轉(zhuǎn)動)。柱和銷可以受限或釋放。每個柱和銷具有配置成接觸各自的單個芯片的表面。
取決于特定的實(shí)施例，任何特定的銷或柱的表面可以是平整面，將要向其施加壓力的 芯片的相反模型，或者一些其他適用于特定應(yīng)用的形狀。此外，銷或柱自身在該表面或表面 附近(以及沿其部分或全部長度)可以具有圓形或其它非圓形(即，橢圓形，四邊形，六邊 形，八邊形等)的封閉形狀的截面。此外，該表面的周界和平面區(qū)域可以大于或小于其將要 接觸的特定芯片的周界或區(qū)域(即，其可以延伸到芯片的周界之外，或者可以完全或部分包 含在芯片內(nèi))，重要的方面在于該表面配置成向芯片施加力而不造成對芯片的損壞，尤其不造 成芯片的破碎。
使用時，使框架內(nèi)的柱(在一些情形中為框架自身)在不受限制的情況下向下推進(jìn)，一 直下到各個柱與其各自的芯片適當(dāng)接觸(圖245)。 一旦達(dá)到這樣的情況，銷被限制就位。結(jié) 果，可以向框架或者在一些實(shí)施例中向銷或柱施加合適水平的力。因?yàn)槭构ぞ呦蛳峦七M(jìn)，因 此只在芯片上施加垂直力，以使力將通過銷或柱均勻傳遞到各個芯片。
然后，連接過程可以如本文所述或以其它方式繼續(xù)。
圖246和圖247說明類似于圖244和圖245的方法的替代的基于銷或柱的方法，但是取 代對每個芯片使用單個銷或柱，該方法使用一組更小的銷或柱以接觸單個芯片。結(jié)果，通過該方法， 一組內(nèi)的單個銷或柱可以用于針對單個芯片的非平面性或高度變化的原因。此外， 取決于特定的實(shí)施例，如果該組配置為通過使至少一些銷在芯片的上表面下方延伸而使其超 出芯片的周界，則這些銷能用于限制芯片橫向移動。否則，該方法與每個芯片的銷/柱的方法 相同(即，使不受限制組的銷/柱的表面24606與各自的芯片接觸并受到限制，因此可以通過 框架，組或銷施加力)。此外， 一組中的單個銷/柱可以在其各自的表面附近具有圓形或非圓形 截面。此外，如以下說明清楚所示，通過對銷選擇合適的形狀，可以形成或消除一組中銷/柱 之間的間隔并能實(shí)現(xiàn)一定的優(yōu)勢。
注意，單個銷/柱或組(如果每個芯片有多個銷/柱)需要足夠?qū)捯员ＷC由其傳輸?shù)娜魏螇?力不使芯片破損，并且這些銷/柱或組應(yīng)該放置成在工藝處理期間不破壞芯片的邊和角。
在兩種情形中，通過使用框架保持柱或銷， 一旦受到限制，柱或銷只能在豎直方向上充 分移動，允許該結(jié)構(gòu)只施加豎直壓力，同時符合附貼到晶片上的芯片的形貌。
有利的是，如本文所述，當(dāng)使用粘結(jié)和融化方法時，"粘結(jié)"步驟所需的力通常在每接觸 點(diǎn)l克或更小的數(shù)量級上，而對于融化過程，通常小于每接觸點(diǎn)0.001克。結(jié)果，可以通過鉗 或其它鎖定方法毫無困難而容易地將銷或柱限制在框架內(nèi)，具體的方法是設(shè)計(jì)選擇的主題內(nèi) 容，但對于理解該加工方法及其應(yīng)用并不重要。
有利的是，在一些實(shí)施例中，任何一種上述加工方法都可以通過能向芯片施加真空而得 到進(jìn)一步加強(qiáng)。在每個芯片的銷/柱加工方法的情形中，真空的施加可以通過設(shè)置穿透柱的通 道24412， 24414和柱表面上的開口 24406而實(shí)現(xiàn)。或者，對于銷/柱成組的方法，銷/柱自身 可以容納抽取真空通過的通道?；蛘?，通過選擇銷/柱的合適形狀和間距，可以形成(在芯片 邊界之內(nèi))或消除(靠近芯片周界)相鄰銷之間的通道，從而允許通過這些空隙通道抽取真 空。
在任何加工方法實(shí)例中，對于這樣的變形，可以向芯片施加真空，從而例如允許加工方 法自身用于拾取-定位操作，或者允許真空進(jìn)一步禁止芯片在例如粘結(jié)或融化工藝期間的非縱 向(即，不需要)的移動。
通過進(jìn)一步的替代方法，可以將材料涂覆到銷或柱的表面24406， 24606，這樣將使該表 面初始粘附到芯片，但該材料也經(jīng)過選擇，從而在操作完成時能從芯片"分離"。舉例來說， 可以在所述表面上使用的材料將在粘結(jié)或融化溫度附近液化并流動，融化或汽化，但是不會 損壞芯片，并且如果材料在芯片或芯片附貼的元件上留有殘留，則該殘留可以通過一些非破壞性的處理過程去除，或者如果沒有有害影響則可以忽視。
雖然銷/柱方案只提供豎直運(yùn)動，但該方法的一些實(shí)施例實(shí)際上并不將芯片保持在原位， 并且在一些情形中無法保證所述力將被均勻施加到每個芯片或者芯片在例如粘結(jié)或融化工藝 期間沒有角度傾斜。因此，在一些情形中可能發(fā)生芯片移動，或者在單個芯片上或者在具有 不同高度的芯片之間發(fā)生非均勻融化。
在這樣的情形中，可以使用圖248和圖249所示的替代加工方法，該方法涉及設(shè)置在剛 性板24804和子芯片24906之間的海綿狀的柔軟的有適應(yīng)性的并可變形的材料24802，如圖 249所示，該材料將使其自身適應(yīng)并調(diào)整到各個部分的高度，同時保持芯片上的壓力并防止可 能導(dǎo)致劃傷，碎裂或損壞芯片的局部壓力。該方法使用具有適合于特定應(yīng)用的厚度(通常在 O.Ol"和0.125"之間)的海綿狀或可變形材料。這樣的材料的非消耗性實(shí)例包括但不限于例如 Kalrez 7075， Kapton ，或Teflon (都可以從DuPont獲得商品)的高溫聚合物，高溫硅 橡膠，由Bergquist Company of Chanhassen， MN商業(yè)銷售的熱襯墊，諸如Zircar RS-100的陶 瓷纖維增強(qiáng)的氧化鋁復(fù)合物(可以從Zircar Refractory Composites, Inc. of Florida, NY 10921 獲得商品)，諸如可以通過McMaster-Carr Supply Company獲得商品的分類編號390-2xM， 390-4xM和390-8xM (其中x是用于表示寬度的1， 2或3)的例如氧化鋁基陶瓷帶的陶瓷帶， 諸如由McMaster-Carr商業(yè)銷售，部件編號87575K89的陶瓷纖維條，由McMaster-Carr商業(yè) 銷售，部件編號9323K21的纖維玻璃紙，或其它材料。
此外，取決于板片和芯片之間所用的特定材料，該材料可以對兩個或多個壓力施加和連 接循環(huán)重復(fù)使用，或者可以嚴(yán)格作為一次性使用材料。
與銷/柱變形一樣，如圖249所示，在壓力下使所述板向下放到芯片上，從而使可變形材 料與該芯片一致，同時通過在其外圍環(huán)繞芯片而限制芯片的橫向移動。然后連接過程的進(jìn)行 與基于銷/柱的加工方法相同。
或者，有利的是，如果特定的應(yīng)用對通過框架向銷/柱施加力少有要求，則該配置也可以 與基于銷/柱的加工方法一起使用。在這樣的配置中，基于銷的加工方法被如上所述地應(yīng)用。 然而，如果所有銷/柱的高度相等，則一旦使其與芯片接觸，則銷/柱的末端將反映與芯片相同 的高度差。然而，通過在與芯片相對的銷/柱的末端使用板片和材料配置，可以調(diào)整該高度差， 并且方便地和均勻地施加合適的力。此外，通過該方法，特定材料將可能充分從芯片上實(shí)體 移除，其不需要像必須使其直接與芯片接觸的材料一樣是抗高溫材料。圖250到圖254說明使芯片與其將要連接的元件保持接觸的另一個替代方法，該方法與 圖248和圖249的板片變形相似并涉及由通過用另一種可硬化材料25004涂覆相對較薄但剛 性的材料205002形成的主體25000構(gòu)成的加工方法。該可硬化材料最好可以用液相或凝膠形 式(例如環(huán)氧樹脂)淀積并在其后硬化。
然后將主體25000放置在芯片24906的陣列上以使可硬化材料25004粘附到每個芯片上， 同時保持在同一水平的位置(圖251)。然后可硬化材料硬化以使整個主體變成剛性。(或者融 化主體的剛性部分可以是有彈性的適應(yīng)性材料，只要后續(xù)的可硬化材料保持足夠厚度，以使 其硬化時整個主體(即主體和可硬化材料)表現(xiàn)為像剛性主體一樣)。
一旦硬化，芯片可以移動到其將要連接的元件，并且如果必要，所述主體可以在附貼工 藝(如果需要)期間用分離的并可移除的重量加重(圖252)。此外，因?yàn)榭捎不牧细街?各個芯片并硬化，被附著的芯片除了整個主體自身自始至終的移動之外無法在任何方向上互 相相對于對方移動(無論橫向，縱向，或傾斜(俯仰和偏移))。結(jié)果，如果整個主體在附貼 過程中保持在同一水平的位置，則芯片也將保持相似的取向。
可選擇地，底部填充25302的材料可以在主體和芯片將要附貼到其上的元件之間流動(圖 253)。該底部填充25302可以用于填充芯片和其將要附貼到其上的元件之間的任何間隙。此 外，因?yàn)樾酒椭黧w之間的區(qū)域封閉，底部填充25302可以以可控制的方式流動(即不會流 入不需要的位置)。
一旦被連接以及如果使用重物或施加底部填充(如果進(jìn)行)則在去除該重量之后，可以 通過任何不會損壞芯片的例如化學(xué)工藝的合適工藝向下打磨或拋光芯片或者通過化學(xué)機(jī)械處 理(CMP)去除整個(或大部分)所述主體(圖254)。通過去除該主體，然后整個芯片組件 將可以具有新一層附貼的芯片，這些芯片好比現(xiàn)在將充當(dāng)?shù)讓釉?br> 類似地，該"主體"方法可以結(jié)合基于銷/柱的加工方法一起使用以針對銷/柱的高度差問 題并允許通過直接施加到框架之外的其他方法施加力。在這樣的情形中，使銷/柱與芯片接觸， 然后使主體與和芯片相對的銷/柱的端部接觸并硬化。然后在所需要的工藝處理中如上所述地 施加力。 一旦芯片被附貼，銷/柱-框架-總體主體的組合可以容易地從芯片移除，像普通的銷/ 柱方法一樣。然后，通過任何軟化或移除可硬化材料的方便的處理過程或者通過在可硬化材 料外側(cè)點(diǎn)處簡單地切割或剪除銷，整個主體可以與銷/柱-框架工具分離。
此外，該特定組合方法的另一優(yōu)勢在于，在將多個芯片連接到一個或多個各自的下層元件的組裝線方法，以及如上文相對于一定的變形所述被用作拾取和定位方法的一部分的情況 下允許一定的可重復(fù)性。
最后，關(guān)于上述所有加工方法以及其他變形，其排列或組合，應(yīng)當(dāng)注意，如果因特定用 途需要，則可以在該工藝的融化部分期間使例如形成氣體的氣體或甲酸或流體在所述框架和 芯片之間流動。
注意，在一些情形中，銷/柱方法最好使用一些有彈性或海綿狀的材料(即自身可以在芯 片上施加過多的橫向壓力，使芯片在融化過程期間傾斜或移動，或者相關(guān)于融化工藝條件要 求極其(商業(yè)上不實(shí)用的)嚴(yán)格的容限的材料)。
在總結(jié)中重申，雖然本發(fā)明已經(jīng)結(jié)合特定類型的芯片進(jìn)行說明，這些芯片包括光學(xué)芯片 (即承載例如一個或多個激光器， 一個或多個光檢測器或其組合的芯片)，然而本文所述的方 法同樣可以用于在光學(xué)組件之外或代替光學(xué)組件還包括晶體管或其他電路組件的任何種類的 摻雜半導(dǎo)體芯片中良好地形成"穿透芯片"的電連接。
類似地，雖然一定的材料已經(jīng)被識別為適合于用作"插柱和穿透"接觸點(diǎn)的材料，但這 些材料不應(yīng)望文生義被視作唯一可以使用的材料，因?yàn)橹匾姆矫嬖谟趦烧咧g的相對硬度 以致兩者之間發(fā)生形成連接的擴(kuò)散，而不是所用的特定材料。因?yàn)樵谀撤N程度上，特定的材 料配對將由諸如可獲得性，成本，與所用的其他組件或者其他與本文所述內(nèi)容無關(guān)的與制造 相關(guān)的工藝的兼容性的各個因素確定，列舉更多潛在無限的材料的配對并沒有意義。相似地， 在光學(xué)環(huán)氧樹脂之外也存在一些光傳輸材料。然而選擇將用于特定應(yīng)用的特定材料的標(biāo)準(zhǔn)可 能受到其他因素的影響或支配，這些因素與本文所述的主題無關(guān)。因此，應(yīng)當(dāng)理解，如特定 應(yīng)用所要求的可以插入到所述空洞中并傳輸激光的任何光傳輸介質(zhì)(或多種介質(zhì))都應(yīng)當(dāng)視 作合適的可用材料，不再具體列舉其所有可能的替代。
因此應(yīng)當(dāng)理解，本說明書(包括附圖)只是一些說明性實(shí)施例的代表。為方便讀者，上 述說明集中于所有可能實(shí)施例中說明本發(fā)明的原理的代表性的實(shí)例。本說明書并非試圖窮盡 列舉所有可能的變形?？赡軟]有對本發(fā)明的特定部分呈現(xiàn)替代實(shí)施例，或者對于某個部分可
能有其他未說明的替代實(shí)施例，這些都不應(yīng)當(dāng)視作放棄這些替代實(shí)施例。普通的熟練技術(shù)人 員將可以理解，很多這些未說明的實(shí)施例包含本發(fā)明的相同的原理及其他等價的內(nèi)容。
權(quán)利要求
1.一種在包含鄰接襯底的摻雜半導(dǎo)體材料的半導(dǎo)體芯片上所執(zhí)行的方法，其特征在于，所述方法包含a)創(chuàng)建至少穿透部分襯底的第一通道，所述通道朝向所述摻雜半導(dǎo)體材料，從所述襯底的外側(cè)延伸到所述襯底中，所述第一通道具有壁表面和底部；b)將第一導(dǎo)電材料引入所述第一通道中，從而在所述襯底的外側(cè)和底部之間創(chuàng)建導(dǎo)電通路；c)在“b)”之后，創(chuàng)建與所述第一通道對齊的第二通道，所述通道從所述半導(dǎo)體芯片的摻雜部分的外表面延伸到所述底部；以及d)將第二導(dǎo)電材料引入到所述第二通道中，從而創(chuàng)建導(dǎo)電通路，所述導(dǎo)電通路從所述襯底的外側(cè)延伸到所述半導(dǎo)體芯片參雜部分的外表面。
2. 如權(quán)利要求l所述的方法，其特征在于，進(jìn)一步包含在"b)"之前，將第一電絕緣材料引入到所述第一通道中。
3. 如權(quán)利要求l所述的方法，其特征在于，進(jìn)一步包含-在"c)"之后、"d)"之前，將第二電絕緣材料引入到所述第一通道中。
4. 如權(quán)利要求1所述的方法，其特征在于，其中將所述第一導(dǎo)電材料引入到所述第一通道中包含鍍覆金屬或合金之一。
5. 如權(quán)利要求4所述的方法，其特征在于，所述鍍覆包含電鍍。
6. 如權(quán)利要求4所述的方法，其特征在于，所述鍍覆包含非電鍍鍍覆。
7.如權(quán)利要求1所述的方法，其特征在于，其中將所述第一導(dǎo)電材料引入到所述第一通道中包含
8 使用淀積工藝淀積金屬或合金之一。
9. 如權(quán)利要求1所述的方法，其特征在于，其中將所述第一導(dǎo)電材料引入到所述第一通 道中包含在所述第一通道中形成同軸導(dǎo)體。
10. 如權(quán)利要求1所述的方法，其特征在于，其中將所述第一導(dǎo)電材料引入到所述第一通 道中包含在所述第一通道中形成三軸導(dǎo)體。
11. 如權(quán)利要求l所述的方法，其特征在于，進(jìn)一步包含-通過將所述半導(dǎo)體芯片與第二半導(dǎo)體芯片堆疊形成單元，以使所述第二半導(dǎo)體芯片具有混雜到所述導(dǎo)電通道的電接觸。
12. 如權(quán)利要求l所述的方法，其特征在于，進(jìn)一步包含形成導(dǎo)電軌跡，所述導(dǎo)電軌跡從用于與第一芯片上的裝置接觸的裝置延伸到所述第一 或第二導(dǎo)電材料之一。
13. 如權(quán)利要求1所述的方法，其特征在于，其中將所述第二導(dǎo)電材料引入到所述第二通 道中包含使用所述第一導(dǎo)電材料作為籽晶，用來鍍覆所述第二導(dǎo)電材料。
14. 如權(quán)利要求13所述的方法，其特征在于，其中將所述第二導(dǎo)電材料引入到所述第二通 道中包含電鍍籽晶。
15. 如權(quán)利要求1所述3的方法，其特征在于，其中將所述第二導(dǎo)電材料引入到所述第二 通道中包含非電鍍鍍覆籽晶。
全文摘要
一種在包含鄰接襯底的摻雜半導(dǎo)體材料的半導(dǎo)體芯片上所執(zhí)行的方法，該方法包含創(chuàng)建至少穿透部分襯底的第一通道，所述通道朝向所述摻雜半導(dǎo)體材料，從所述襯底的外側(cè)延伸到所述襯底中，所述第一通道具有壁表面和底部；將第一導(dǎo)電材料引入所述第一通道中，從而創(chuàng)建導(dǎo)電通路；創(chuàng)建與所述第一通道對齊的第二通道，所述通道從所述半導(dǎo)體芯片的摻雜部分的外表面延伸到所述底部；以及將第二導(dǎo)電材料引入到所述第二通道中，從而創(chuàng)建導(dǎo)電通路。
文檔編號H01L21/4763GK101553906SQ200680029335
公開日2009年10月7日 申請日期2006年6月14日 優(yōu)先權(quán)日2005年6月14日
發(fā)明者約翰·特雷扎 申請人:確比威華有限公司