專利名稱：線型半導體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體器件及其制造方法，更特別地，涉及線型(wire-type)半導體器件及其制造方法。
背景技術(shù)：
隨著半導體器件的集成密度增大，更嚴格的設(shè)計規(guī)則應用于半導體器件的元件。尤其是，在需要大量晶體管的半導體器件中，作為半導體器件制造中應用的標準設(shè)計規(guī)則的柵極長度較短，因此溝道長度減小。這樣的晶體管的溝道長度減小導致短溝道效應。
這樣的短溝道效應使得難以控制晶體管，且因此晶體管的截止電流(off-current)增大。結(jié)果，晶體管的可靠性例如關(guān)于存儲器的刷新特性變差。近年來，已經(jīng)研究了具有薄的體結(jié)構(gòu)的晶體管以抑制在常規(guī)平面晶體管中成問題的短溝道效應，且同時增大操作電流。
例如，David M.Fried等人的美國專利No.6664582公開了一種Fin-FET和鰭形存儲單元。然而，由于這樣的Fin-FET利用絕緣體上硅(SOI)襯底制造，所以制造成本高，且整個鰭不能用作溝道區(qū)。結(jié)果，對增大操作電流即存儲單元的速度存在限制。為此，正在對具有例如線型溝道的晶體管結(jié)構(gòu)進行研究，該結(jié)構(gòu)中整個鰭可用作溝道區(qū)。

發(fā)明內(nèi)容
本發(fā)明提供一種具有被抑制的短溝道效應的高性能半導體器件。
本發(fā)明提供一種制造該半導體器件的經(jīng)濟的方法。
根據(jù)本發(fā)明的一個方面，提供一種線型半導體器件，包括半導體襯底、至少一個半導體線、公共柵極電極、以及柵極絕緣層。該半導體襯底包括體(body)、突出在該體之上的一對支承柱(support pillar)、以及至少一個鰭，其突出在該體之上且具有連接到所述支承柱對的端部。所述至少一個半導體線形成為與所述至少一個鰭分隔開且具有連接到所述支承柱對的端部。該公共柵極電極形成為包圍所述至少一個半導體線的表面。該柵極絕緣層置于所述至少一個半導體線與所述公共柵極電極之間。
所述至少一個半導體線可通過蝕刻該半導體襯底形成。多個半導體線可形成在所述半導體襯底上所述至少一個鰭上方。
所述支承柱的每個可包括凹進部分。
所述公共柵極電極可覆蓋所述半導體襯底上所述鰭的上部分，柵極絕緣層可進一步形成在所述公共柵極電極與所述半導體襯底上所述至少一個鰭之間。
根據(jù)本發(fā)明的另一方面，提供一種制造線型半導體器件的方法，該方法包括下列工藝。半導體襯底被選擇性地蝕刻從而形成突出在該半導體襯底的體的上方的一對支承柱、以及至少一個鰭，所述至少一個鰭突出在所述體的上方且具有連接到所述支承柱對的端部。器件絕緣層形成在所述半導體襯底的所述體上從而暴露所述至少一個鰭的上部分。間隔物絕緣層形成在所述至少一個鰭的側(cè)壁上，其被所述器件絕緣層暴露。該至少一個鰭的一部分通過利用該間隔物絕緣層作為蝕刻掩模以預定厚度蝕刻該器件絕緣層而被暴露。通過部分去除所述至少一個鰭的該暴露部分而形成隧道(tunnel)，由此產(chǎn)生與所述至少一個鰭分隔開且具有連接到所述支承柱對的端部的至少一個半導體線。柵極絕緣層形成在該至少一個半導體線上。公共柵極電極形成在該柵極絕緣層上，從而包圍該至少一個半導體線。
通過重復所述間隔物絕緣層的形成、所述至少一個鰭的所述部分的暴露、以及通過去除所述至少一個鰭的所述暴露部分而形成所述隧道，可分別在所述至少一個鰭之上形成多個半導體線，其中每個半導體線與所述至少一個鰭分隔開，且該半導體線的兩端連接到所述支承柱對。
該方法還包括使所述至少一個半導體線球面化。


通過參照附圖詳細描述其示例性實施例，本發(fā)明的以上和其他特征和優(yōu)點將變得更加明顯，附圖中圖1是根據(jù)本發(fā)明一實施例的線型半導體器件的透視圖；圖2是沿線II-II′截取的圖1的線型半導體器件的剖視圖；圖3是沿線III-III′截取的圖1的線型半導體器件的剖視圖；
圖4是根據(jù)本發(fā)明另一實施例的線型半導體器件的透視圖；圖5是沿線V-V′截取的圖4的線型半導體器件的剖視圖；圖6是沿線VI-VI′截取的圖4的線型半導體器件的剖視圖；圖7至14是透視圖，用于說明根據(jù)本發(fā)明一實施例制造線型半導體器件的方法。
具體實施例方式
現(xiàn)在將參照附圖更全面地描述本發(fā)明，附圖中示出本發(fā)明的示例性實施例。但是，本發(fā)明可以以許多不同形式實施，不應解釋為局限于這里提出的實施例；而是，提供這些實施例使得本公開將徹底和完整，且將向本領(lǐng)域技術(shù)人員充分傳達本發(fā)明的概念。附圖中，為了清晰起見而放大了元件的尺寸。
下面描述的本發(fā)明的實施例中，線型半導體器件指的是具有線構(gòu)造的溝道的半導體器件。在大多數(shù)線型半導體器件中，形成溝道的半導體線具有納米級尺寸。因此，術(shù)語“納米線半導體器件”亦可被使用。此外，在根據(jù)本發(fā)明的一個實施例中，根據(jù)本發(fā)明的線型半導體器件的結(jié)構(gòu)可形成存儲器件的一部分。
根據(jù)本發(fā)明一實施例的線型半導體器件包括至少一個鰭和至少一個半導體線。鰭的數(shù)量和半導體線的數(shù)量在本發(fā)明中不限制。圖中的鰭和半導體線僅用于示例目的。
圖1是根據(jù)本發(fā)明一實施例的線型半導體器件的透視圖。圖2是沿圖1的II-II′線截取的線型半導體器件的剖視圖。圖3是沿圖1的III-III′線截取的線型半導體器件的剖視圖。
參照圖1至3，線型半導體器件包括半導體襯底，四個半導體線120a、120b、125a和125b，柵極絕緣層150，以及公共柵極電極160。半導體線120a、120b、125a和125b可以用作溝道。公共柵極電極160可同時控制半導體線120a、120b、125a和125b。柵極絕緣層150將公共柵極電極160與各半導體線120a、120b、125a和125b絕緣。下面將詳細描述每個元件。
半導體襯底可包括體105、一對支承柱110和115、以及一對鰭120和125。半導體襯底可以是塊晶片。在此情況下，體105、支承柱110和115、以及鰭120和125可以由相同材料形成。例如，半導體襯底可以是塊硅晶片、塊鍺晶片、或塊硅鍺晶片。
體105可占據(jù)大部分半導體襯底。體105的形狀在本發(fā)明中不特別限制。例如，體105可以是半導體襯底的除了支承柱110和115以及鰭120和125之外的部分。支承柱110和115向上突出且可布置為彼此面對。鰭120和125彼此分隔開，鰭120和125的每個的兩端分別連接到支承柱110和115。
半導體線120a、120b、125a和125b與鰭120和125分隔開。半導體線120a、120b、125a和125b的每個的兩端連接到支承柱110和115且被其支承。例如，半導體線120a、120b、125a和125b可以通過蝕刻半導體襯底而形成。因此，體105、支承柱110和115、以及鰭120和125可由相同材料形成。例如，當半導體襯底是塊半導體晶片時，半導體線120a、120b、125a和125b可通過蝕刻所述塊半導體晶片而形成，以代替形成為單獨的半導體外延層。
半導體線120a、120b、125a和125b可具有圓柱形狀，即圓形橫截面。然而，半導體晶片120a、120b、125a和125b的形狀在本發(fā)明中不特別限制。例如，半導體線120a、120b、125a和125b可具有矩柱形狀、橢圓柱形狀、或者三角柱形狀。半導體線120a、120b、125a和125b可布置在與鰭120和125相同的行中。在此情況下，布置于第一鰭120之上的半導體線的數(shù)量可以與布置在第二鰭125之上的半導體線的數(shù)量相同。例如，第一對半導體線120a和120b布置在與第一鰭120相同的行中，第二對半導體線125a和125b布置在與第二鰭125相同的行中。
公共柵極電極160形成為圍繞半導體線120a、120b、125a和125b。換言之，公共柵極電極160可同時控制半導體線120a、120b、125a和125b。當導通電壓施加到公共柵極電極160時，溝道可同時形成在半導體線120a、120b、125a和125b中。在此情況下，因為公共柵極電極160完全包圍半導體線120a、120b、125a和125b的每個，所以溝道可均勻地形成在每個半導體線120a、120b、125a和125b的表面或內(nèi)部。
供選地，公共柵極電極160可形成為還覆蓋第一和第二鰭120和125的上部分。在此情況下，第一和第二鰭120和125的每個的上部分的上區(qū)域可以用作溝道。公共柵極電極160可包括多晶硅層、金屬層、金屬硅化物層或其復合層。
器件絕緣層130可形成在體105上，暴露支承柱110和115的至少一部分。例如，器件絕緣層130可包括氧化物層或氮化物層。當?shù)谝缓偷诙?20和125的上部分用作溝道時，第一和第二鰭120和125的上部分可形成為通過器件絕緣層130暴露。公共柵極電極160可通過器件絕緣層130與半導體襯底的體105絕緣。
柵極絕緣層150置于公共柵極電極160與半導體線120a、120b、125a和125b的每個之間。此外，柵極絕緣層150還可置于第一和第二鰭120和125的每個的頂表面與公共柵極電極160之間。柵極絕緣層150將半導體襯底與公共柵極電極160絕緣，且具有可適當控制形成在半導體線120a、120b、125a和125b及/或第一和第二鰭120和125中的溝道的特定厚度。例如，柵極絕緣層150可包括氧化物層或高介電常數(shù)層。
半導體線120a、120b、125a和125b的每個在公共柵極電極160兩側(cè)的端部可被摻雜以第一導電類型雜質(zhì)從而用作源區(qū)S和漏區(qū)D。源區(qū)S和漏區(qū)D可延伸到支承柱110和115。換言之，支承柱110和115可被摻雜以與源區(qū)S和漏區(qū)D中所使用的相同的第一導電類型雜質(zhì)。半導體線120a、120b、125a和125b的溝道部分可被摻雜以第二導電類型雜質(zhì)。例如，第一導電類型雜質(zhì)可以是n型雜質(zhì)，第二導電類型雜質(zhì)可以是p型雜質(zhì)。供選地，第一導電類型雜質(zhì)可以是p型雜質(zhì)，第二導電類型雜質(zhì)可以是n型雜質(zhì)。
在根據(jù)本發(fā)明上述實施例的線型半導體器件中，多個半導體線120a、120b、125a和125b并聯(lián)連接到支承柱110和115，這樣，可以提供高操作電流。因此，線型半導體器件以高性能操作。另外，半導體線120a、120b、125a和125b可以被公共柵極電極160高效地控制。特別地，可以通過改變半導體線120a、120b、125a和125b的數(shù)量來獲得所需操作電流水平。
另外，根據(jù)本發(fā)明上述實施例的線型半導體器件通過使用具有小截面積的半導體線120a、120b、125a和125b可抑制短溝道效應。在薄體結(jié)構(gòu)中短溝道效應一般被抑制。
下面，將詳細描述根據(jù)本發(fā)明另一實施例的線型半導體器件。圖4是根據(jù)本發(fā)明另一實施例的線型半導體器件的透視圖。圖5是沿線V-V′截取的圖4的線型半導體器件的剖視圖。圖6是沿線VI-VI′截取的圖4的線型半導體器件的剖視圖。圖4至6的線型半導體器件修改自圖1至3的線型半導體器件。在圖1至6所示的兩個實施例中，相似的附圖標記表示相似的元件，因此不再重復其說明。
參照圖4至6，根據(jù)本發(fā)明另一實施例的線型半導體器件包括半導體襯底，四個半導體線120a、120b、125a和125b，柵極絕緣層150，以及公共柵極電極160。與圖1至3中的線型半導體器件不同，半導體襯底上的第一和第二支承柱110和115分別包括一對凹進部分112a和112b以及一對凹進部分117a和117b。
凹進部分112a和112b是第一支承柱110的部分，其具有較小寬度。凹進部分112a和112b沿第一支承柱110的側(cè)面形成且可具有不同高度。凹進部分117a和117b是第二支承柱115的部分，其具有較小寬度。凹進部分117a和117b沿第二支承柱115的側(cè)面形成且可具有不同高度。上凹進部分112a和117a可形成在上半導體線120a和125a與下半導體線120b和125b之間。下凹進部分112b和117b可形成在下半導體線120b和125b與鰭120和125之間。
下面，參照圖7至14描述根據(jù)本發(fā)明一實施例的制造線型半導體器件的方法。
參照圖7，半導體襯底被選擇性蝕刻從而形成一對支承柱110和115以及鰭120′和125′，其突出于半導體襯底的體105上。鰭120′和125′的兩端通過連接到支承柱110和115而被其支承。例如，半導體襯底可以是塊半導體晶片，例如硅晶片、鍺晶片、或硅鍺晶片。
特別地，暴露支承柱110和115以及鰭120′和125′的掩模圖案(未示出)形成在半導體襯底上。接著，半導體襯底利用該掩模圖案作為蝕刻掩模被蝕刻至預定深度，從而形成支承柱110和115以及鰭120′和125′。供選地，為了精確地控制鰭120′和125′的寬度，具有間隔物形狀的掩模圖案可以被使用。在此情況下，支承柱110和115以及鰭120′和125′可通過單獨工藝形成。
器件絕緣層130形成在體105上使得暴露支承柱110和115以及鰭120′和125′的上表面。鰭120′和125′的突出于器件絕緣層130之上的上部分的高度決定后面形成的上半導體線120a和125a(圖10)的尺寸。例如，絕緣層(未示出)利用化學氣相沉積(CVD)形成于體105上。接著，絕緣層被平坦化且被蝕刻預定厚度，由此產(chǎn)生器件絕緣層130。例如，器件絕緣層130可包括氧化物層或氮化物層。
下面將參照圖8至10描述形成上半導體線120a和125a的工藝。
參照圖8，第一緩沖絕緣層135a和第一間隔物絕緣層140a順序形成在突出于器件絕緣層130之上的支承柱110和115以及鰭120′和125′的暴露上部分的側(cè)壁上。第一緩沖絕緣層135a可減輕第一間隔物絕緣層140a的應力。供選地，在根據(jù)本發(fā)明的另一實施例中，第一緩沖絕緣層135a可不形成。
例如，第一緩沖絕緣層135a可包括氧化物層，第一間隔物絕緣層140a可包括氮化物層或氧氮化物層。第一間隔物絕緣層140a可通過形成且各向異性蝕刻絕緣層(未示出)而形成。第一間隔物絕緣層140a可相對于器件絕緣層130具有蝕刻選擇性。
參照圖9，器件絕緣層130利用第一間隔物絕緣層140a作為蝕刻掩模被蝕刻預定厚度。結(jié)果，第一間隔物絕緣層140a與器件絕緣層130之間的支承柱110和115(圖8)以及鰭120′和125′(圖8)的部分被暴露。例如，器件絕緣層130可利用各向同性濕蝕刻被蝕刻預定厚度。
接著，支承柱110和115以及鰭120′和125′的暴露部分被氧化從而形成第一犧牲氧化物層145a。在此情況下，第一犧牲氧化物層145a也可同時形成在支承柱110和115以及鰭120′和125′的頂表面上。在氧化工藝中，鰭120′和125′的全部暴露部分被氧化。
因為支承柱110和115具有比鰭120′和125′更大的寬度，所以第一犧牲氧化物層145a形成在支承柱110和115的表面上。這樣，控制氧化時間從而氧化鰭120′和125′的全部暴露部分以及支承柱110和115的暴露部分的表面部分。
然而，在本發(fā)明另一實施例中，支承柱110和115的側(cè)壁可以不被氧化。在此情況下，第一犧牲氧化物層145a僅形成在鰭120′和125′上。
參照圖10，第一犧牲氧化物層145a(圖9)、第一緩沖絕緣層135a和第一間隔物絕緣層140a被去除，從而形成上隧道(未示出)。結(jié)果，鰭120′和125′的高度減小，上半導體線120a和125a被形成。上半導體線120a和125a通過上隧道與鰭120′和125′分隔開。上半導體線120a和125a的每個的兩端連接到支承柱110和115。換言之，上半導體線120a和125a可以是鰭120′和125′(圖9)的通過上隧道從其分隔開的邊緣部分。當形成上隧道時，鰭120′和125′的殘其余上部分可通過器件絕緣層130被暴露。
上凹進部分112a和117a可以與半導體線120a和125a的形成同時地形成在支承柱110和115的側(cè)壁上。然而，在本發(fā)明的另一實施例中，當?shù)谝粻奚趸飳?45a(圖9)不形成在支承柱110和115上時，上凹進部分112a和117a可以不被形成。
特別地，第一犧牲氧化物層145a、第一緩沖絕緣層135a和第一間隔物絕緣層140a可利用濕蝕刻被去除。第一犧牲氧化物層145a和第一緩沖絕緣層135a可以利用含氟酸的濕蝕刻溶液被去除。第一間隔物絕緣層140a可利用含磷酸的濕蝕刻溶液被去除。
在根據(jù)本發(fā)明的另一實施例中，上隧道可利用蝕刻形成而不進行參照圖9描述的氧化工藝。
下面將參照圖11至13描述形成下半導體線120b和125b的工藝。例如，圖11至13示出一工藝，其對鰭120′和125′重復進行圖8至10的工藝。因此，這里可以參考圖8至10的說明。
參照圖11，第二緩沖絕緣層135b和第二間隔物絕緣層140b順序形成從而覆蓋突出于器件絕緣層130之上的支承柱110和115以及鰭120′和125′的暴露部分的側(cè)壁。因此，第一緩沖絕緣層135b和第二間隔物絕緣層140b形成為高于圖8中的第一緩沖絕緣層135a和第一間隔物絕緣層140a。
參照圖12，器件絕緣層130利用第二間隔物絕緣層140b作為蝕刻掩模被蝕刻預定厚度。結(jié)果，第二間隔物絕緣層140b與器件絕緣層130之間的支承柱110和115以及鰭120′和125′的部分被暴露。
接著，支承柱110和115以及鰭120′和125′的暴露部分被氧化，從而形成第二犧牲氧化物層145b。在此情況下，第二犧牲氧化物層145b也可同時形成在支承柱110和115以及鰭120′和125′的頂表面上。
參照圖13，第二犧牲氧化物層145b(圖12)、第二緩沖絕緣層135b和第二間隔物絕緣層140b被去除，從而形成下隧道(未示出)。結(jié)果，形成通過下隧道與鰭120和125分隔開的下半導體線120b和125b。下半導體線120b和125b的每個的兩端連接到支承柱110和115。換言之，下半導體線120b和125b可以是鰭120′和125′(圖12)的通過下隧道從其分隔開的邊緣部分。當形成下隧道時，鰭120和125的上部分通過器件絕緣層130被暴露。
下凹進部分112b和117b可以與下半導體線120b和125b的形成同時地形成在支承柱110和115的側(cè)壁上。然而，如上所述，下凹進部分112b和117b可以不形成在支承柱110和115上。
在本發(fā)明的另一實施例中，不采用參照圖10描述的工藝，通過在圖13的工藝中同時或順序去除第一犧牲氧化物層145a(圖9)和第二犧牲氧化物層145b(圖12)，可同時或順序形成上隧道和下隧道。
參照圖14，柵極絕緣層150和公共柵極電極160被形成。例如，柵極絕緣層150可通過熱氧化上和下半導體線120a、125a、120b和125b的表面而形成。柵極絕緣層150也可形成在鰭120和125的頂表面上。
公共柵極電極160形成在柵極絕緣層150上從而包圍上和下半導體線120a、125a、120b和125b。另外，公共柵極電極160還可覆蓋鰭120和125的頂表面。公共柵極電極160通過器件絕緣層130與體105絕緣。例如，公共柵極電極160可利用光刻構(gòu)圖法或鑲嵌法(damascene method)形成。
另一方面，在形成柵極絕緣層150之前，上和下半導體線120a、125a、120b和125b的表面可以進一步被球面化。球面化工藝(sphericalizing process)可通過熱氧化上和下半導體線120a、125a、120b和125b的表面來進行?？蛇x地，熱氧化物層可以在形成柵極絕緣層150之間被去除。
另外，源和漏區(qū)(未示出)可通過用雜質(zhì)摻雜公共柵極電極160兩側(cè)上和下半導體線120a、125a、120b和125b以及支撐之110和115的部分而形成。隨后，利用本領(lǐng)域技術(shù)人員公知的本發(fā)明與其有關(guān)的一般方法形成金屬互連。
在根據(jù)本發(fā)明上述實施例的制造線型半導體器件的方法中，塊半導體襯底被使用，使得制造成本低于使用常規(guī)SOI襯底時的成本。
在根據(jù)本發(fā)明上述實施例的制造線型半導體器件的方法中，鰭120和125的數(shù)量以及半導體線120a、125a、120b和125b的數(shù)量是示例性的，因此可以改變。例如，可以通過省略參照圖10至13描述的工藝而不形成下半導體線120b和125b。供選地，通過重復參照圖10至13描述的工藝可形成額外的半導體線(未示出)。另外，支承柱110和115可形成為半導體襯底上的陣列。
雖然已經(jīng)參照其示例性實施例特別顯示和描述了本發(fā)明，但是本領(lǐng)域技術(shù)人員將理解，在不偏離所附權(quán)利要求定義的本發(fā)明的思想和范圍的情況下，可進行形式和細節(jié)上的各種改變。
權(quán)利要求
1.一種線型半導體器件，包括半導體襯底，包括體、突出于該體之上的一對支承柱、以及突出于該體之上且具有連接到所述支承柱對的端部的至少一個鰭；至少一個半導體線，其形成為與所述至少一個鰭分隔開且具有連接到所述支承柱對的端部；公共柵極電極，形成為包圍所述至少一個半導體線的表面；以及柵極絕緣層，置于所述至少一個半導體線與所述公共柵極電極之間。
2.根據(jù)權(quán)利要求1的線型半導體器件，其中所述至少一個半導體線通過蝕刻該半導體襯底形成。
3.根據(jù)權(quán)利要求2的線型半導體器件，其中所述半導體襯底包括塊硅晶片、塊鍺晶片和塊硅鍺晶片之一。
4.根據(jù)權(quán)利要求2的線型半導體器件，其中多個半導體線形成在所述半導體上所述至少一個鰭之上。
5.根據(jù)權(quán)利要求2的線型半導體器件，其中多個鰭形成在該半導體襯底上，所述至少一個半導體線形成在該多個鰭之上。
6.根據(jù)權(quán)利要求2的線型半導體器件，其中所述支承柱的每個包括凹進部分。
7.根據(jù)權(quán)利要求2的線型半導體器件，其中所述支承柱對被摻雜以第一導電類型雜質(zhì)，且被所述公共柵極電極包圍的所述至少一個半導體線的部分被摻雜以具有與該第一導電類型雜質(zhì)相反的導電性的第二導電類型雜質(zhì)。
8.根據(jù)權(quán)利要求7的線型半導體器件，其中所述至少一個半導體線的端部分通過該公共柵極電極暴露，且被摻雜以該第一導電類型雜質(zhì)。
9.根據(jù)權(quán)利要求1的線型半導體器件，其中該公共柵極電極覆蓋該半導體襯底上該鰭的上部分，且柵極絕緣層進一步形成在該半導體襯底上該至少一個鰭與該公共柵極電極之間。
10.根據(jù)權(quán)利要求9的線型半導體器件，還包括該體上的器件絕緣層，該器件絕緣層暴露該半導體襯底上所述至少一個鰭的所述上部分。
11.一種制造線型半導體器件的方法，該方法包括選擇性蝕刻半導體襯底從而形成突出于該半導體襯底的體之上的一對支承柱、以及突出于該體之上且具有連接到所述支承柱對的端部的至少一個鰭；在該半導體襯底的體上形成器件絕緣層從而暴露該至少一個鰭的上部分；在該至少一個鰭的通過該器件絕緣層暴露的側(cè)壁上形成間隔物絕緣層；利用該間隔物絕緣層作為蝕刻掩模通過以預定厚度蝕刻該器件絕緣層暴露該至少一個鰭的一部分；通過部分去除該至少一個鰭的該暴露部分來形成隧道，由此產(chǎn)生與該至少一個鰭分隔開且具有連接到所述支承柱對的端部的至少一個半導體線；在該至少一個半導體線上形成柵極絕緣層；以及在該柵極絕緣層上形成公共柵極電極從而包圍該至少一個半導體線。
12.根據(jù)權(quán)利要求11的方法，還包括通過重復該間隔物絕緣層的形成、該至少一個鰭的所述部分的暴露、以及通過去除該至少一個鰭的所述暴露部分形成所述隧道而在該至少一個鰭之上分別形成多個半導體線，其中該半導體線的每個與該至少一個鰭分隔開，且該半導體線的每個的兩端連接到所述支承柱對。
13.根據(jù)權(quán)利要求12的方法，還包括球面化該至少一個半導體線。
14.根據(jù)權(quán)利要求11的方法，其中該球面化通過熱氧化該至少一個半導體線的表面來進行。
15.根據(jù)權(quán)利要求11的方法，其中該器件絕緣層形成為還暴露該支承柱的上部分，且該間隔物絕緣層還形成在該支承柱的側(cè)壁上，且該方法還包括通過與該至少一個鰭的所述暴露部分的部分去除同時地蝕刻該支承柱的所述暴露的上部分來形成凹進部分。
16.根據(jù)權(quán)利要求11的方法，其中該隧道的形成包括熱氧化通過該間隔物絕緣層暴露的該至少一個鰭；以及去除該至少一個鰭的該熱氧化部分。
17.根據(jù)權(quán)利要求16的方法，其中該至少一個鰭的該熱氧化部分的去除通過濕蝕刻進行。
18.根據(jù)權(quán)利要求11的方法，其中該柵極絕緣層還形成在該隧道下面該至少一個鰭的上部分上，且該公共柵極電極還覆蓋該至少一個鰭的該上部分。
19.根據(jù)權(quán)利要求11的方法，其中該器件絕緣層包括氧化物層，且該間隔物絕緣層包括氮化物層或氧氮化物層。
20.根據(jù)權(quán)利要求11的方法，其中該半導體襯底包括塊硅晶片、塊鍺晶片和塊硅鍺晶片之一。
全文摘要
本發(fā)明涉及一種高性能線型半導體器件及其制造的經(jīng)濟方法。該線型半導體器件包括半導體襯底、至少一個半導體線、公共柵極電極和柵極絕緣層。該半導體襯底包括體、突出于該體之上的一對支承柱、以及突出于該體之上并具有連接到該支承柱對的端部的至少一個鰭。該至少一個半導體線形成為與所述至少一個鰭分隔開且具有連接到所述支承柱對的端部。該公共柵極電極形成為包圍所述至少一個半導體線的表面。該柵極絕緣層置于所述至少一個半導體線與所述公共柵極電極之間。
文檔編號H01L21/8234GK101075616SQ20061016310
公開日2007年11月21日 申請日期2006年11月30日 優(yōu)先權(quán)日2006年5月18日
發(fā)明者金錫必, 樸允童, 金元柱 申請人:三星電子株式會社