專利名稱：半導(dǎo)體元件埋入承載板的疊接結(jié)構(gòu)及其制法的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體元件埋入承載板的疊接結(jié)構(gòu)及其制法，特 別涉及一種將半導(dǎo)體元件先埋入承載板，再疊接該承載板的結(jié)構(gòu)及其 制法。
背景技術(shù)：
隨著電子產(chǎn)業(yè)的蓬勃發(fā)展，電子產(chǎn)品也逐漸邁入多功能、高性能
的研發(fā)方向，以滿足半導(dǎo)體封裝件高集成度(Integration)及微型化 (Miniaturization)的封裝需求，且為求提升半導(dǎo)體封裝件的性能與容 量，以符電子產(chǎn)品小型化、大容量與高速化的趨勢(shì)，傳統(tǒng)上多半將半 導(dǎo)體封裝件以多芯片模塊化(Multi Chip Module; MCM)的形式呈現(xiàn)， 此種封裝件也可縮減整體封裝件體積并提升電性功能，因而成為一種 封裝的主流，其在單一封裝件的芯片承載件上接置至少兩半導(dǎo)體芯片 (semiconductorchip)，且每一半導(dǎo)體芯片與承載件之間均系以堆疊 (stack)方式接置，而此種堆疊式芯片封裝結(jié)構(gòu)己見(jiàn)于美國(guó)專利第 6,798,049號(hào)之中。
圖1所示是美國(guó)專利第6,798,049號(hào)所揭示的CDBGA (Cavity-Down Ball Grid Array)封裝件剖視圖，其是在一電路板10上 形成有一開(kāi)口 101，并在該電路板10的至少一面形成一具有電性連接 墊lla及焊線墊lib (boundpad)的線路層11，在該開(kāi)口 101內(nèi)結(jié)合 兩疊置的半導(dǎo)體芯片121、 122，且該半導(dǎo)體芯片121、 122之間通過(guò)一 連接層13進(jìn)行芯片電性連接，該半導(dǎo)體芯片122以例如金線的導(dǎo)電裝 置14電性連接至線路層11的焊線墊llb，再以封裝膠體15填入電路 板10的開(kāi)口101中，并包覆半導(dǎo)體芯片121、 122及導(dǎo)電裝置14，且 在該電路板的線路層11上形成有一絕緣保護(hù)層16，在該絕緣保護(hù)層 16上形成有多個(gè)開(kāi)口 16a以顯露出該電性連接墊lla，并在該絕緣保 護(hù)層16的開(kāi)口 16a形成一例如錫球的導(dǎo)電元件17，以完成封裝工藝。 然而，對(duì)于此類封裝件而言，該堆疊的半導(dǎo)體芯片121及122以引線接合(Wirebond)的方式電性連接至線路層11，而引線接合的結(jié) 構(gòu)因線弧高度使得封裝高度增加，如此即無(wú)法達(dá)到輕薄短小的目的。 并且該半導(dǎo)體芯片121及122之間必須以芯片級(jí)連接的連接層13進(jìn)行 電性連接，即該半導(dǎo)體芯片121及122必須先進(jìn)行芯片電性連接的疊 接工藝，然后再進(jìn)行封裝工藝，其過(guò)程較為復(fù)雜而增加制造成本。
此外，通過(guò)堆疊的方式增加電性功能與模塊化性能的方式，若要 再提高，則必須再進(jìn)行堆疊，如此一來(lái)將增加線路層ll的復(fù)雜度，且 也必須增加線路層11的焊線墊lib的數(shù)量，而在有限或固定的使用面 積內(nèi)要提高線路密度及焊線墊lib的數(shù)量，則用以承載半導(dǎo)體芯片121 及122的電路板必須達(dá)到細(xì)線路，但通過(guò)細(xì)線路以達(dá)到縮小電路板面 積的效果有限，且通過(guò)直接堆疊半導(dǎo)體芯片121,122的方式以增加電性 功能與模塊化性能，則因堆疊的芯片數(shù)量有限，并無(wú)法達(dá)到有效擴(kuò)充 增加電性功能的目的。
因此，如何提高多芯片模塊化接置在多層電路板上的密度，減少 半導(dǎo)體元件接置在多層電路板上的面積，進(jìn)而縮小半導(dǎo)體封裝體積， 同時(shí)簡(jiǎn)化半導(dǎo)體封裝工藝以及降低制造成本，已成為電路板業(yè)界的重 要課題。

發(fā)明內(nèi)容
鑒于前述現(xiàn)有技術(shù)的缺失，本發(fā)明的主要目的,提供一種半導(dǎo)體 元件埋入承載板的疊接結(jié)構(gòu)及其制法，可將半導(dǎo)體元件埋入承載板以 成為一模塊化結(jié)構(gòu)。
本發(fā)明的又一目的，是提供一種半導(dǎo)體元件埋入承載板的疊接結(jié) 構(gòu)及其制法，可依需要彈性變換半導(dǎo)體元件的數(shù)量，而有較佳的組合 變換彈性。
本發(fā)明的另一目的，是提供一種半導(dǎo)體元件埋入承載板的疊接結(jié) 構(gòu)及其制法，可有效利用承載板的空間以縮小模塊化的體積。
本發(fā)明的再一目的，是提供一種半導(dǎo)體元件埋入承載板的疊接結(jié) 構(gòu)及其制法，可以簡(jiǎn)化半導(dǎo)體封裝工藝，降低制造成本。
為達(dá)上述目的及其他相關(guān)的目的，本發(fā)明提供一種半導(dǎo)體元件埋 入承載板的疊接結(jié)構(gòu)的制法，主要包括提供一具有至少一貫穿開(kāi)口
的第一及第二承載板，且該第一及第二承載板一表面分別形成一第一 及第二壓合層以分別封住該第一及第二承載板的開(kāi)口，并將至少一具 有主動(dòng)面與主動(dòng)面相對(duì)應(yīng)的非主動(dòng)面的第一及第二半導(dǎo)體元件分別接
置在該第一及第二承載板的開(kāi)口中；在該第一及第二承載板未形成該 第一及第二壓合層的一側(cè)表面及該第一及第二半導(dǎo)體元件的主動(dòng)面分
別形成一第一保護(hù)層及第二保護(hù)層；加熱壓合該第一壓合層、第一承 載板及第一保護(hù)層，且加熱壓合該第二壓合層、第二承載板及第二保 護(hù)層由此分別形成疊接有第一半導(dǎo)體元件的第一承載結(jié)構(gòu)及埋設(shè)有第 二半導(dǎo)體元件的第二承載結(jié)構(gòu)；以及該第一及第二承載結(jié)構(gòu)之間以背 對(duì)背方式夾設(shè)一結(jié)合層并進(jìn)行壓合，由此形成一疊接埋設(shè)有該第一、 第二半導(dǎo)體元件的芯層板。
其中，該第一及第二承載板可為絕緣板或具有線路的電路板；而 該第一壓合層由第一介電層及第一可移除層組成，且該第一介電層形 成在第一承載板的表面；該第二壓合層由第二介電層及第二可移除層 組成，且該第二介電層形成在第二承載板的表面。此外，該第一及第 二可移除層為離型膜或銅箔。
上述的工藝還包括在壓合該第一壓合層、第一承載板及第一保護(hù) 層的工藝中，該第一壓合層中的第一介電層被壓合填充在該第一承載 板與該第一半導(dǎo)體元件間的間隙中，以將第一半導(dǎo)體元件接置在該第 一承載板的開(kāi)口中，之后移除該第一可移除層以成為第一承載結(jié)構(gòu)； 而壓合該第二壓合層、第二承載板及第二保護(hù)層的工藝中，該第二壓 合層中的第二介電層被壓合填充在該第二承載板與該第二半導(dǎo)體元件 間的間隙中，以將第二半導(dǎo)體元件接置在該第二承載板的開(kāi)口中，之 后移除該第二可移除層以成為第二承載結(jié)構(gòu)；之后即可在第一及第二 承載結(jié)構(gòu)之間夾置結(jié)合層以壓合成埋設(shè)有該第一、第二半導(dǎo)體元件的 芯層板。
前述的半導(dǎo)體元件埋入承載板的疊接結(jié)構(gòu)的制法還包括移除該 第一及第二保護(hù)層，再于該芯層板的二表面分別形成至少一第一及第 二線路增層結(jié)構(gòu)，該第一及第二線路增層結(jié)構(gòu)至少包括一介電層、疊 置在該介電層上的一線路層，以及形成在該介電層中的導(dǎo)電結(jié)構(gòu)以電 性連接至該第一及第二半導(dǎo)體元件；形成多個(gè)貫穿該芯層板、第一及
第二線路增層結(jié)構(gòu)的電鍍導(dǎo)通孔，且該電鍍導(dǎo)通孔電性連接該第一及
第二線路增層結(jié)構(gòu)；以及在該第一及第二線路增層結(jié)構(gòu)的外表面分別 形成一第一及第二防焊層。
由前述半導(dǎo)體元件埋入承載板的疊接結(jié)構(gòu)的制法，即可形成本發(fā) 明的半導(dǎo)體元件埋入承載板的疊接結(jié)構(gòu)，主要包括一第一承載板及第
二承載板，在該第一及第二承載板中分別形成有至少一貫穿開(kāi)口；至 少一第一半導(dǎo)體元件及第二半導(dǎo)體元件，該第一及第二半導(dǎo)體元件分 別接置在該第一及第二承載板的開(kāi)口中，且該第一半導(dǎo)體元件及第二 半導(dǎo)體元件具有形成多個(gè)電極墊的主動(dòng)面及相對(duì)的非主動(dòng)面；以及一 介電層結(jié)構(gòu)，夾設(shè)在該第一承載板及該第二承載板之間，該介電層結(jié) 構(gòu)包括有第一、第二介電層及結(jié)合層，該第一介電層形成在該第一承 載板表面及該第一半導(dǎo)體元件的非主動(dòng)面，且填充在該第一承載板與 該第一半導(dǎo)體元件間的間隙中；該第二介電層形成在該第二承載板表 面及該第二半導(dǎo)體元件的非主動(dòng)面，并填充在該第二承載板與該第二 半導(dǎo)體元件間的間隙中；該結(jié)合層夾設(shè)在該第一介電層與該第二介電 層之間。
前述的半導(dǎo)體元件埋入承載板的疊接結(jié)構(gòu)，還包括一第一線路增 層結(jié)構(gòu)及一第二線路增層結(jié)構(gòu)，分別形成在該第一及第二承載板的外 表面，該第一及第二線路增層結(jié)構(gòu)包括至少一介電層、疊置在該介電 層上的一線路層，以及形成在該介電層中的導(dǎo)電結(jié)構(gòu)以電性連接至半 導(dǎo)體元件的電極墊；多個(gè)電鍍導(dǎo)通孔，貫穿該第一及第二承載板、第 一及第二線路增層結(jié)構(gòu)以及該介電層結(jié)構(gòu)，且電性連接該第一及第二 線路增層結(jié)構(gòu)；以及一第一防焊層與一第二防焊層，分別形成在該第. 一及第二線路增層結(jié)構(gòu)的外表面。
由于該半導(dǎo)體元件埋置在第一及第二承載板之中，在該第一及第 二承載板之間以結(jié)合層疊接成一芯層板，由此可成為一模塊化結(jié)構(gòu)， 以有效利用承載板的空間以縮小模塊化的體積；且可依使用需求彈性 變化組合以組成所需的儲(chǔ)存容量，由此簡(jiǎn)化半導(dǎo)體封裝工藝，降低制 造成本。另外，在承載板表面形成線路結(jié)構(gòu)以及形成多個(gè)電鍍導(dǎo)通孔， 以成為一半導(dǎo)體元件埋入承載板的疊接結(jié)構(gòu)。


圖1為美國(guó)專利第6,798,049號(hào)的剖視圖；以及 圖2A至2G為本發(fā)明的半導(dǎo)體元件埋入承載板的疊接結(jié)構(gòu)及其制 法的剖視圖。
主要元件符號(hào)說(shuō)明
10電路板
101、16a、 211a、 211b 開(kāi)口
11線路層
lla電性連接墊
lib焊線墊
121、122 半導(dǎo)體芯片
13連接層
14導(dǎo)電裝置
15封裝膠體
16絕緣保護(hù)層
17導(dǎo)電元件
2芯層板
2a第一承載結(jié)構(gòu)
2b第二承載結(jié)構(gòu)
21a第一承載板
21b第二承載板
221a第一介電層
221b第二介電層222a第一可移除層222b第二可移除層
22a第一壓合層
22b第~^壓合層
23a第一半導(dǎo)體元件
23b第二半導(dǎo)體元件
231a、 231b主動(dòng)面232a、 232b非主動(dòng)面 233a、 233b電極墊 24a第一保護(hù)層 24b第二保護(hù)層 26 結(jié)合層 27a第一線路增層結(jié)構(gòu) 27b第二線路增層結(jié)構(gòu) 271a、 271b介電層 272a第一線路層 272b第二線路層 273a、 273b導(dǎo)電結(jié)構(gòu) 28 電鍍導(dǎo)通孔 29a第一防焊層 29b第二防焊層
具體實(shí)施例方式
以下是通過(guò)特定的具體實(shí)施例說(shuō)明本發(fā)明的實(shí)施方式，本領(lǐng)域技 術(shù)人員可由本說(shuō)明書(shū)所揭示的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點(diǎn)與功 效。本發(fā)明也可通過(guò)其他不同的具體實(shí)例加以施行或應(yīng)用，本說(shuō)明書(shū) 中的各項(xiàng)細(xì)節(jié)也可基于不同觀點(diǎn)與應(yīng)用，在不背離本發(fā)明的精神下進(jìn) 行各種修飾與變更。
以下結(jié)合圖2A至圖2G詳細(xì)說(shuō)明本發(fā)明的半導(dǎo)體元件埋入承載板
的疊接結(jié)構(gòu)的制法。
請(qǐng)參閱圖2A，其顯示本發(fā)明所提供的一第一承載板21a以及一第 二承載板21b，在該第一承載板21a及該第二承載板21b中分別形成有 至少一貫穿開(kāi)口 21 la及21 lb，而該第一及第二承載板21a及21b為一 絕緣板或是具有線路的電路板；在該第一承載板21a及該第二承載板 21b的一表面分別形成一第一壓合層22a及第二壓合層22b以封住該第 一及第二承載板開(kāi)口 21 la及21 lb的一端。
而該第一壓合層22a由第一介電層221a及第一可移除層222a組 成，且該第一介電層221a形成在第一承載板21a的表面；該第二壓合層22b由第二介電層221b及第二可移除層222b組成，且該第二介電 層221b形成在第二承載板21b的表面。其中該第一及第二介電層 221a，211b為環(huán)氧樹(shù)脂(Epoxyresin)、聚乙醯胺(Polyimide)、氰脂 (Cyanate ester)、玻璃纖維(Glass fiber)、雙順丁烯二酸醯亞胺/三 氮阱(BT,Bismaleimidetriazine)或混合玻璃纖維與環(huán)氧樹(shù)脂等材質(zhì)所 構(gòu)成，其在高溫時(shí)呈現(xiàn)可流動(dòng)狀態(tài);而該第一及第二可移除層222a，222b 為離型膜或銅箔。
將至少一第一半導(dǎo)體元件23a的以及至少一第二半導(dǎo)體元件23b 分別接置在該第一及第二承載板的開(kāi)口 211a及211b中，其中該第一 半導(dǎo)體元件23a具有一主動(dòng)面231a及與該主動(dòng)面相對(duì)的非主動(dòng)面 232a，該第二半導(dǎo)體元件23b具有一主動(dòng)面231b及與該主動(dòng)面相對(duì)的 非主動(dòng)面232b，使該第一及第二半導(dǎo)體元件23a及23b的非主動(dòng)面232a 及232b通過(guò)一粘著材料(圖示中未表示)以接置在開(kāi)口 211a及211b 內(nèi)。
接著，請(qǐng)參閱圖2B，在該第一承載板21a未形成該第一壓合層22a 的一側(cè)表面及該第一半導(dǎo)體元件23a的主動(dòng)面231a形成一例如膠帶的 第一保護(hù)層24a，在該第二承載板21b未形成該第二壓合層22b的一側(cè) 表面及該第二半導(dǎo)體元件23b的主動(dòng)面23lb形成一例如膠帶的第二保 護(hù)層24b;該第一及第二保護(hù)層24a及24b為一膠帶(tape)，其用以 在后續(xù)的壓合工藝中用以保護(hù)該第一及第二半導(dǎo)體元件23a及23b的 主動(dòng)面231a，231b，使其不容易受到外界污染或是損傷。
再者，請(qǐng)參閱圖2C，加熱壓合該第一壓合層22a、第一承載板21a 及第一保護(hù)層24a，如圖中箭頭方向所示，以將該第一壓合層22a中的 第一介電層221a填充在第一承載板21a與第一半導(dǎo)體元件23a的間隙 中；且加熱壓合該第二壓合層22b、該第二承載板21b及第二保護(hù)層 24b，如圖中箭頭方向所示，以將該第二壓合層22b中的第二介電層 221b填充在該第二承載板21b與該第二半導(dǎo)體元件23b的間隙中。之 后待第一、第二壓合層22a，22b固化后，并移除該第一壓合層22a外表 面的第一可移除層222a以及該第二壓合層22b外表面的第二可移除層 222b，形成如圖2D所示的埋設(shè)有第一半導(dǎo)體元件23a的第一承載結(jié)構(gòu) 2a，以及埋設(shè)有第二半導(dǎo)體元件23b的第二承載結(jié)構(gòu)2b。另外，應(yīng)特別注意者，當(dāng)該第一及第二可移除層222a及222b為 離型膜時(shí)以物理方式直接撕除；而當(dāng)其為銅箔層時(shí)，可利用化學(xué)蝕刻 方式移除，以在蝕刻作業(yè)時(shí)，將該第一及第二介電層221a及221b的 表面同時(shí)粗糙化，如此在后續(xù)進(jìn)行第一承載結(jié)構(gòu)2a與第二承載結(jié)構(gòu)2b 的壓合工藝時(shí)，可提升接置面的接合性。
接著，請(qǐng)參閱圖2E，將該第一承載結(jié)構(gòu)2a形成有第一介電層221a 的一側(cè)面及第二承載結(jié)構(gòu)2b形成有第二介電層221b的一側(cè)面兩者之 間以背對(duì)背方式夾置一結(jié)合層26并該進(jìn)行壓合，如圖中箭頭方向所示； 然后移除該第一承載結(jié)構(gòu)2a表面的第一保護(hù)層24a以及該第二承載結(jié) 構(gòu)2b表面的第二保護(hù)層24b，由此形成如圖2F所示的埋設(shè)有該第一及 第二半導(dǎo)體元件23a及23b的芯層板2。即如前述，當(dāng)?shù)谝患暗诙梢?除層222a,222b為銅箔層時(shí)，因在進(jìn)行蝕刻作業(yè)移除時(shí)可將該第一及第 二介電層221a,221b表面同時(shí)粗糙化，由此提升該芯層板2中第一、第 二介電層221a,221b及結(jié)合層26間的接合性。
然后，請(qǐng)參閱圖2G，在該芯層板2的二表面形成有一第一線路增 層結(jié)構(gòu)27a以及一第二線路增層結(jié)構(gòu)27b，其中，該第一線路增層結(jié)構(gòu) 27a包括至少一介電層271a、疊置在該介電層271a上的一線路層272a， 以及形成在該介電層271a中的導(dǎo)電結(jié)構(gòu)273a，該導(dǎo)電結(jié)構(gòu)273a并電 性連接至該第一半導(dǎo)體元件23a的電極墊233a，該第二線路增層結(jié)構(gòu) 27b包括至少一介電層271b、疊置在該介電層271b上的一線路層272b， 以及形成在該介電層271b中的導(dǎo)電結(jié)構(gòu)273b，且該導(dǎo)電結(jié)構(gòu)273b并 電性連接至該第二半導(dǎo)體元件23b的電極墊233b;同時(shí)形成有多個(gè)貫 穿該芯層板2、第一線路增層結(jié)構(gòu)27a及第二線路增層結(jié)構(gòu)27b的電鍍 導(dǎo)通孔28 (PTH)，以電性連接該第一線路增層結(jié)構(gòu)27a以及第二線 路增層結(jié)構(gòu)27b;最后，在該第一線路增層結(jié)構(gòu)27a以及該第二線路增 層結(jié)構(gòu)27b的外表面分別形成第一防焊層29a以及第二防焊層29b。
另外，應(yīng)特別注意的是該第一及第二線路增層結(jié)構(gòu)27a,27b非以圖 式的兩層為限，而可因應(yīng)實(shí)際電性需求進(jìn)行增層。
由前述的制法，可形成本發(fā)明的半導(dǎo)體元件埋入承載板的疊接結(jié) 構(gòu)，如圖2F所示，主要包括 一第一承載板21a及第二承載板21b， 在該第一及第二承載板21a及21b中分別形成有至少一貫穿開(kāi)口 21 la
及211b;至少一第一半導(dǎo)體元件23a及第二半導(dǎo)體元件23b，該第一
及第二半導(dǎo)體元件23a及23b分別接置在該第一及第二承載板的開(kāi)口 21 la及21 lb中，且其具有形成多個(gè)電極墊233a、 233b的主動(dòng)面231a、 231b及相對(duì)的非主動(dòng)面232a、 232b;以及一介電層結(jié)構(gòu)，夾設(shè)在該第 一承載板21a及該第二承載板21b之間，該介電層結(jié)構(gòu)包括一第一介 電層221a、第二介電層221b及一結(jié)合層26，該第一介電層221a形成 在該第一承載板21a表面及該第一半導(dǎo)體元件23a的非主動(dòng)面232a， 且填充在該第一承載板21a與該第一半導(dǎo)體元件23a間的間隙中，該 第二介電層221b形成在該第二承載板21b表面及該第二半導(dǎo)體元件 23b的非主動(dòng)面232b，且填充在該第二承載板21b與該第二半導(dǎo)體元 件23b間的間隙中，該結(jié)合層26夾設(shè)在該第一介電層221a與該第二 介電層221b之間。
前述的半導(dǎo)體元件埋入承載板的疊接結(jié)構(gòu)，如圖2G所示，還可包 括有一第一線路增層結(jié)構(gòu)27a及第二線路增層結(jié)構(gòu)27b，分別形成在該 第一及第二承載板21a及21b的外表面，該第一及第二線路增層結(jié)構(gòu) 27a、 27b包括至少一介電層271a、 271b，疊置在該介電層上的線路層 272a、 272b，以及形成在該介電層271a、 271b中的導(dǎo)電結(jié)構(gòu)273a、 273b 以供該線路層272a、 272b電性連接至半導(dǎo)體元件23a、 23b的電極墊； 多個(gè)電鍍導(dǎo)通孔28，貫穿該第一及第二承載板21a、 21b、第一及第二 線路增層結(jié)構(gòu)27a、 27b以及該介電層結(jié)構(gòu)271a、 271b，且電性連接該 第一及第二線路層272a、 272b;以及一第一防焊層29a與第二防焊層 29b，分別形成在該第一及第二線路增層結(jié)構(gòu)27a、 27b的外表面。
由于，本發(fā)明可在該第一及第二承載板21a、 21b中埋設(shè)多個(gè)半導(dǎo) 體元件，由此增加半導(dǎo)體元件接置在承載板的數(shù)量，當(dāng)該些半導(dǎo)體元 件為存儲(chǔ)芯片時(shí)，可增加其儲(chǔ)存容量。另外，將該第一及第二半導(dǎo)體 元件23a、 23b埋設(shè)在該第一及第二承載板21a、 21b的開(kāi)口 21 la、 21 lb 中，然后再疊接第一承載板21a與該第二承載板21b，以成為一模塊化 結(jié)構(gòu)，可有效利用承載板的空間以縮小模塊化的體積，而可依需要作 不同的組合及變更，以因應(yīng)不同的使用需要，因而得有較佳的變換彈 性。綜上所述，本發(fā)明的半導(dǎo)體元件埋入承載板的疊接結(jié)構(gòu)及其制法 相較于前述已知方式可以簡(jiǎn)化半導(dǎo)體封裝工藝，降低制造成本。
上述實(shí)施例僅例示性說(shuō)明本發(fā)明的原理及其功效，而非用于限制 本發(fā)明。任何本領(lǐng)域技術(shù)人員均可在不違背本發(fā)明的精神及范疇下， 對(duì)上述實(shí)施例進(jìn)行修飾與改變。因此，本發(fā)明的權(quán)利保護(hù)范圍，應(yīng)如 后述的權(quán)利要求所列。
權(quán)利要求
1.一種半導(dǎo)體元件埋入承載板的疊接結(jié)構(gòu)的制法，包括提供一具有至少一貫穿開(kāi)口的第一及第二承載板，且該第一及第二承載板一表面分別形成一第一及第二壓合層以分別封住該第一及第二承載板的開(kāi)口，并將至少一具有主動(dòng)面與主動(dòng)面相對(duì)應(yīng)的非主動(dòng)面的第一及第二半導(dǎo)體元件分別接置在該第一及第二承載板的開(kāi)口中；在該第一及第二承載板未形成該第一及第二壓合層的一側(cè)表面及該第一及第二半導(dǎo)體元件的主動(dòng)面分別形成一第一保護(hù)層及第二保護(hù)層；加熱壓合該第一壓合層、第一承載板及第一保護(hù)層，且加熱壓合該第二壓合層、第二承載板及第二保護(hù)層以分別形成埋設(shè)有第一半導(dǎo)體元件的第一承載結(jié)構(gòu)及埋設(shè)有第二半導(dǎo)體元件的第二承載結(jié)構(gòu)；以及該第一及第二承載結(jié)構(gòu)之間以背對(duì)背方式夾設(shè)一結(jié)合層并進(jìn)行壓合。
2. 如權(quán)利要求1所述的半導(dǎo)體元件埋入承載板的疊接結(jié)構(gòu)的制法， 其中，該第一壓合層由第一介電層及第一可移除層組成，且該第一介 電層形成在第一承載板的表面；該第二壓合層由第二介電層及第二可 移除層組成，且該第二介電層形成在第二承載板的表面。
3. 如權(quán)利要求2所述的半導(dǎo)體元件埋入承載板的疊接結(jié)構(gòu)的制法， 其中，壓合該第一壓合層、第一承載板及第一保護(hù)層，以及壓合該第 二壓合層、第二承載板及第二保護(hù)層的步驟還包括移除該第一及第二 可移除層。
4. 如權(quán)利要求2所述的半導(dǎo)體元件埋入承載板的疊接結(jié)構(gòu)的制法， 其中，該第一及第二可移除層為離型膜及銅箔其中一者。
5. 如權(quán)利要求4所述的半導(dǎo)體元件埋入承載板的疊接結(jié)構(gòu)的制法， 其中，該第一及第二可移除層為銅箔層，并以蝕刻方式移除，以在該 第一及第二介電層表面形成粗糙表面，用于提升該第一、第二介電層及結(jié)合層之間的接合性。
6. 如權(quán)利要求1所述的半導(dǎo)體元件埋入承載板的疊接結(jié)構(gòu)的制法， 還包括移除該第一及第二保護(hù)層，以形成一埋設(shè)有該第一及第二半導(dǎo) 體元件的芯層板。
7. 如權(quán)利要求1所述的半導(dǎo)體元件埋入承載板的疊接結(jié)構(gòu)的制法，其中，該第一及第二承載板為一絕緣板及具有線路的電路板其中一者。
8. 如權(quán)利要求6所述的半導(dǎo)體元件埋入承載板的疊接結(jié)構(gòu)的制法， 還包括在該芯層板的二表面分別形成有一第一及第二線路增層結(jié)構(gòu)， 該第一及第二線路增層結(jié)構(gòu)包括至少一介電層、疊置在該介電層上的 線路層，以及形成在該介電層中的導(dǎo)電結(jié)構(gòu)以供該線路層電性連接至 該第一及第二半導(dǎo)體元件。
9. 如權(quán)利要求8所述的半導(dǎo)體元件埋入承載板的疊接結(jié)構(gòu)的制法， 還包括形成多個(gè)貫穿該芯層板及該第一及第二線路增層結(jié)構(gòu)的電鍍導(dǎo) 通孔，且該電鍍導(dǎo)通孔電性連接該第一及第二線路增層結(jié)構(gòu)。
10. 如權(quán)利要求9所述的半導(dǎo)體元件埋入承載板的疊接結(jié)構(gòu)的制 法，還包括在該第一及第二線路增層結(jié)構(gòu)的外表面分別形成第一及第 二防焊層。
11. 一種半導(dǎo)體元件埋入承載板的疊接結(jié)構(gòu)，包括 一第一承載板及第二承載板，于該第一及第二承載板中分別形成有至少一貫穿開(kāi)口；至少一第一半導(dǎo)體元件及第二半導(dǎo)體元件，該第一及第二半導(dǎo)體元件分別接置在該第一及第二承載板的開(kāi)口中，且該第一半導(dǎo)體元件 及第二半導(dǎo)體元件具有形成多個(gè)電極墊的主動(dòng)面及相對(duì)的非主動(dòng)面；以及一介電層結(jié)構(gòu)，夾設(shè)在該第一承載板及該第二承載板之間，該介 電層結(jié)構(gòu)包括有第一、第二介電層及結(jié)合層，該第一介電層形成于該 第一承載板表面及該第一半導(dǎo)體元件的非主動(dòng)面，且填充在該第一承 載板與該第一半導(dǎo)體元件間的間隙中；該第二介電層形成在該第二承 載板表面及該第二半導(dǎo)體元件的非主動(dòng)面，并填充在該第二承載板與 該第二半導(dǎo)體元件間的間隙中；該結(jié)合層夾設(shè)在該第一介電層與該第二介電層之間。
12. 如權(quán)利要求ll所述的半導(dǎo)體元件埋入承載板的疊接結(jié)構(gòu)，其 中，該第一及第二承載板為一絕緣板或具有線路的電路板。
13. 如權(quán)利要求ll所述的半導(dǎo)體元件埋入承載板的疊接結(jié)構(gòu)，其 中，該第一及第二介電層上對(duì)應(yīng)與該結(jié)合層的接置面形成有粗糙表面。
14. 如權(quán)利要求ll所述的半導(dǎo)體元件埋入承載板的疊接結(jié)構(gòu)，還 包括一第一線路增層結(jié)構(gòu)及第二線路增層結(jié)構(gòu)，分別形成在該第一及 第二承載板的外表面，該第一及第二線路增層結(jié)構(gòu)包括至少一介電層、 疊置在該介電層上的線路層，以及形成在該介電層中的導(dǎo)電結(jié)構(gòu)以供 該線路層電性連接至半導(dǎo)體元件的電極墊。
15. 如權(quán)利要求14所述的半導(dǎo)體元件埋入承載板的疊接結(jié)構(gòu)，還 包括多個(gè)電鍍導(dǎo)通孔，貫穿該第一及第二承載板、介電層結(jié)構(gòu)、第一 及第二線路增層結(jié)構(gòu)，且電性連接該第一及第二線路增層結(jié)構(gòu)。
16. 如權(quán)利要求15所述的半導(dǎo)體元件埋入承載板的疊接結(jié)構(gòu)，還 包括一第一防焊層與第二防焊層，分別形成在該第一及第二線路增層 結(jié)構(gòu)的外表面。
全文摘要
一種半導(dǎo)體元件埋入承載板的疊接結(jié)構(gòu)及其制法，包括分別形成有至少一貫穿開(kāi)口的第一及第二承載板；至少一接置在該第一及第二承載板開(kāi)口中的第一及第二半導(dǎo)體元件，該半導(dǎo)體元件具有多個(gè)電極墊的主動(dòng)面及相對(duì)的非主動(dòng)面；以及一包括有第一、第二及結(jié)合層的介電層結(jié)構(gòu)，夾設(shè)在該第一承載板及該第二承載板之間，該第一介電層形成在該第一承載板表面及該第一半導(dǎo)體元件的非主動(dòng)面，且填充于該第一承載板與該第一半導(dǎo)體元件間的間隙中，該第二介電層形成在該第二承載板表面及該第二半導(dǎo)體元件的非主動(dòng)面，且填充于該第二承載板與該第二半導(dǎo)體元件間的間隙中，該結(jié)合層夾設(shè)在該第一介電層與該第二介電層之間。
文檔編號(hào)H01L21/02GK101192547SQ200610160540
公開(kāi)日2008年6月4日 申請(qǐng)日期2006年11月28日 優(yōu)先權(quán)日2006年11月28日
發(fā)明者張家維, 連仲城 申請(qǐng)人:全懋精密科技股份有限公司