專利名稱：增強(qiáng)的淺溝槽隔離結(jié)構(gòu)及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及到集成電路，更確切地說是涉及到在集成電路內(nèi)制作淺溝槽隔離(STI)結(jié)構(gòu)的方法以及根據(jù)此方法制作的淺溝槽隔離結(jié)構(gòu)。
背景技術(shù)：
集成電路通常包含半導(dǎo)體襯底以及襯底內(nèi)諸如包含摻雜區(qū)的晶體管之類的半導(dǎo)體器件?；ミB結(jié)構(gòu)位于半導(dǎo)體襯底上，用來電連接各摻雜區(qū)以便形成電學(xué)器件和電路。常規(guī)的互連結(jié)構(gòu)包含與導(dǎo)電層交替的介質(zhì)層。介質(zhì)層中基本上垂直的導(dǎo)電通道或栓塞對(duì)導(dǎo)電層中基本上水平的各導(dǎo)電軌線進(jìn)行連接。
CMOS器件(互補(bǔ)金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)包含形成在相反地?fù)诫s的相鄰阱中的n溝道和p溝道金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)。各MOSFET還包含被溝道分隔開的源區(qū)和漏區(qū)、形成在溝道上方的柵氧化物、以及形成在柵氧化物上的摻雜多晶硅的柵電極。適當(dāng)?shù)臇烹妷菏箿系婪崔D(zhuǎn)，從而允許電流在源區(qū)與漏區(qū)之間流動(dòng)。
在集成電路襯底中，可能必須對(duì)某些摻雜區(qū)進(jìn)行電隔離，以便避免由各摻雜區(qū)之間不希望有的相互作用所形成的寄生器件。例如，由CMOS器件的各個(gè)阱以及摻雜的源區(qū)/漏區(qū)形成了寄生的雙極結(jié)構(gòu)例如p-n-p-n閘流管。此閘流管在正常的CMOS工作條件下是不工作的(關(guān)斷)。但在某些偏置條件下，p-n-p區(qū)將基極電流饋送到n-p-n區(qū)，導(dǎo)致泄漏電流在CMOS器件的二個(gè)MOSFET之間流動(dòng)，這能夠引起CMOS器件閉鎖。隔離結(jié)構(gòu)通常被形成在相鄰MOSFET之間的襯底內(nèi)，以便防止此泄漏電流。
根據(jù)硅的局部氧化(LOCOS)工藝或根據(jù)淺溝槽隔離(STI)工藝形成的氧化物(二氧化硅)隔離區(qū)，對(duì)各相鄰晶體管(或形成在集成電路中的其它器件)的摻雜區(qū)進(jìn)行電隔離，以便盡可能減小泄漏電流，從而降低上述寄生效應(yīng)。
硅的局部氧化工藝在半導(dǎo)體襯底的非有源區(qū)(場(chǎng)區(qū))內(nèi)形成了凹陷的LOCOS隔離區(qū)。根據(jù)一種LOCOS工藝，氮化硅層被淀積在襯底上，并根據(jù)常規(guī)的掩蔽和腐蝕步驟而被圖形化，以便在氮化硅中形成暴露下方半導(dǎo)體襯底區(qū)的窗口。借助于通過窗口對(duì)暴露的半導(dǎo)體襯底進(jìn)行氧化，來形成各隔離的LOCOS區(qū)。在被氮化硅掩蔽的區(qū)域內(nèi)不發(fā)生氧化。
STI結(jié)構(gòu)包含用來隔離各有源器件的介質(zhì)填充的襯底溝槽(深度約為300nm)。STI結(jié)構(gòu)占據(jù)較小的襯底表面積且上部表面的形貌更平坦，故淺溝槽隔離結(jié)構(gòu)比LOCOS結(jié)構(gòu)更為優(yōu)越。占據(jù)面積的減小使電路設(shè)計(jì)者能夠在集成電路的單位面積內(nèi)包括更多的晶體管。對(duì)于形成尺寸適當(dāng)?shù)纳戏讲牧蠈右约熬_的光刻圖形化來說，更為平坦的上部表面形貌是有好處的。
對(duì)尺寸小于大約0.25微米的器件特別有用的STI結(jié)構(gòu)，還由于形成在STI溝槽底部處的尖銳的角落產(chǎn)生了傾向于阻擋相鄰摻雜區(qū)之間的泄漏電流的電壓勢(shì)壘而提供了優(yōu)異的隔離。LOCOS區(qū)通常存在倒圓了的角落，因而可以有一些泄漏電流。
圖5-8是沿一共同平面的剖面圖(未按比例繪制)，示出了用來在形成于晶片上的多個(gè)集成電路之一的襯底內(nèi)形成淺溝槽隔離結(jié)構(gòu)的現(xiàn)有技術(shù)各相繼加工步驟。
圖5中的半導(dǎo)體襯底30包含分隔開的各摻雜區(qū)。用其間的淺溝槽隔離結(jié)構(gòu)將各摻雜區(qū)隔離開來，是可取的。降低應(yīng)力用的二氧化硅層36(也稱為襯墊氧化物層36)被淀積或生長在襯底30的上部表面37上。接著，氮化硅層38被淀積(典型地根據(jù)低壓化學(xué)氣相淀積工藝)在二氧化硅層36上。
根據(jù)已知的工藝，光抗蝕劑層40被淀積、曝光、以及顯影，以便在其中形成窗口41。
通過窗口41，具有側(cè)壁47的窗口46被形成在氮化硅層38和襯墊氧化物層36中。優(yōu)選用氧或諸如C2F6和/或CHF3之類的含氟氣體(含氟氣體對(duì)硅襯底30有選擇性)的等離子體腐蝕工藝，來形成窗口46。
光抗蝕劑層40被清除，且晶片被清洗。利用作為掩模的窗口46，在通常包含使用溴化氫和氯的等離子體腐蝕干法腐蝕的腐蝕步驟中，具有側(cè)壁49的溝槽48(見圖6)被形成在半導(dǎo)體襯底30中。
介質(zhì)襯里50被形成或淀積在溝槽48中。
如圖7所示，借助于在溝槽48中淀積介質(zhì)材料，來形成STI結(jié)構(gòu)55。此材料淀積包含第一步驟，其中，密度比較低的介質(zhì)材料56A被淀積在溝槽48內(nèi)，基本上鄰接襯里膜50。在第二淀積(大塊淀積)步驟中，足夠的功率被饋送到淀積工作室來形成提高材料淀積速率(以及工藝產(chǎn)率)的高離子密度，以便在溝槽48中形成高密度的介質(zhì)材料56B(例如不摻雜的硅化物玻璃)。典型地根據(jù)高密度等離子體不摻雜硅化物玻璃的淀積工藝(HDP USG)，來執(zhí)行后一個(gè)淀積。在另一實(shí)施方案中，大氣壓化學(xué)氣相淀積工藝(APCVD)可以被用來代替HDP USG工藝。為了淀積高密度HDP USG材料56B，在淀積工作室內(nèi)產(chǎn)生了約為每立方厘米1011-1013離子的等離子體密度，在淀積步驟中介質(zhì)材料也被淀積在氮化硅層38的上部表面59上?；瘜W(xué)機(jī)械拋光(CMP)步驟從上部表面59清除介質(zhì)材料，停止于氮化硅層38。由于介質(zhì)材料(例如HDP USG)的CMP拋光速率大于氮化硅的CMP拋光速率，故STI結(jié)構(gòu)55的上部表面60被凹陷到氮化硅層38的上部表面59以下。
為了完成STI結(jié)構(gòu)55的制作，根據(jù)氫氟酸(HF)清洗工藝來清洗晶片，用諸如HF濕法腐蝕之類的已知工藝，氮化硅層38和襯墊氧化物層36被清除，且最后再次清洗晶片。圖8示出了在完成這些加工步驟之后的包括側(cè)壁62的STI結(jié)構(gòu)55的結(jié)構(gòu)元件。為方便起見，沒有分別示出低密度介質(zhì)材料56A和高密度介質(zhì)材料56B。
在清除氮化硅層38和襯墊氧化物層36的腐蝕工藝中，空洞70(見圖8)形成在低密度介質(zhì)材料與高密度介質(zhì)材料之間的界面處。
在柵多晶硅層的稍后淀積過程中，不希望有的多晶硅桁條(稱為“纏繞”)可能形成在側(cè)壁62周圍和空洞70中。這些桁條可以產(chǎn)生損害STI隔離功能的短路或泄漏電流路徑，使集成電路的性能降低，導(dǎo)致可靠性問題和器件失效。希望有一種防止在界面處形成空洞的工藝方案。
在減小空洞70的寬度和深度(因而形成多晶硅桁條的可能性)的努力方面，已知要縮短在用來清除氮化硅層38和襯墊氧化物層36的濕法腐蝕工藝之后的清洗步驟(典型是氫氟酸清洗)的持續(xù)時(shí)間。但也已經(jīng)知道較短的清洗可能使氮化物殘留物和沾污存留在襯底30上，有可能STI結(jié)構(gòu)55和襯底30內(nèi)引起不希望有的短路或泄漏電流。

發(fā)明內(nèi)容
根據(jù)一個(gè)實(shí)施方案，本發(fā)明包含一種用來在集成電路中形成淺溝槽隔離結(jié)構(gòu)的方法。此方法包含提供半導(dǎo)體層、在半導(dǎo)體層中形成窗口、在窗口中淀積介質(zhì)材料、在介質(zhì)材料上方淀積共形材料、以及清除共形材料，從而在清除共形材料的步驟之后，可以被形成在介質(zhì)材料中的空洞至少部分地被共形材料填充。
根據(jù)本發(fā)明的另一實(shí)施方案，集成電路結(jié)構(gòu)包含半導(dǎo)體層、形成在半導(dǎo)體層中的器件隔離結(jié)構(gòu)，此器件隔離結(jié)構(gòu)包含排列在半導(dǎo)體層中溝槽內(nèi)的第一介質(zhì)材料以及空洞內(nèi)的第二介質(zhì)材料，其中，空洞可以存在于鄰近溝槽側(cè)壁的第一介質(zhì)材料中。


結(jié)合附圖閱讀本發(fā)明的下列詳細(xì)描述，能夠更容易地理解本發(fā)明，其優(yōu)點(diǎn)和用途更加顯而易見，在這些附圖中圖1-4是襯底在根據(jù)本發(fā)明的技術(shù)來形成淺溝槽隔離結(jié)構(gòu)的相繼加工步驟中的剖面圖。
圖5-8是襯底在形成現(xiàn)有技術(shù)的淺溝槽隔離結(jié)構(gòu)的相繼加工步驟中的剖面圖。
根據(jù)通常的做法，所述的各種器件特征不按比例繪制，而是被繪制成強(qiáng)調(diào)本發(fā)明有關(guān)的特定特征。在所有附圖及文本中，相似的參考號(hào)表示相似的元件。
具體實(shí)施例方式
在詳細(xì)描述有關(guān)根據(jù)本發(fā)明的STI結(jié)構(gòu)形成的具體方法和結(jié)構(gòu)之前，應(yīng)該理解本發(fā)明主要在于一種新穎的非顯而易見的元件以及工藝步驟的組合。為了不使對(duì)本技術(shù)領(lǐng)域熟練人員來說顯而易見的詳細(xì)公開難于理解，某些常規(guī)的元件和步驟被較簡(jiǎn)單地提及，而附圖和說明書更詳細(xì)地描述了與理解本發(fā)明有關(guān)的其它元件和步驟。
下列描述不是為了限制本發(fā)明的結(jié)構(gòu)或方法，而僅僅是用來提供示例性結(jié)構(gòu)。這些實(shí)施方案是允許選擇的而不是強(qiáng)制性的，是說明性的而不是詳盡的。本發(fā)明包含用來制作STI結(jié)構(gòu)的方法，此STI結(jié)構(gòu)避免了與上述現(xiàn)有技術(shù)工藝相關(guān)的空洞70的不利影響。
圖1示出了清除氮化硅層38之后的STI結(jié)構(gòu)55。根據(jù)本發(fā)明的技術(shù)，襯墊氧化物層36保留在襯底30上。
根據(jù)本發(fā)明，共形氮化硅層80(厚度約為50-100nm)被淀積在襯墊氧化物層36上，并用氮化硅區(qū)域80A填充空洞70。見圖2。根據(jù)一個(gè)實(shí)施方案，用產(chǎn)生共形材料層的LPCVD工藝來淀積氮化硅層80用來填充空洞70。其它產(chǎn)生共形介質(zhì)材料層(例如氧氮化硅)的工藝可以被用來代替LPCVD工藝以填充空洞70。例如，恰當(dāng)?shù)乜刂频腜ECVD工藝可以被用來淀積氮化硅的共形層。
(典型地根據(jù)化學(xué)氣相淀積工藝淀積的)共形碳化硅層，也可以被用來填充空洞70。
用具有終點(diǎn)控制的常規(guī)滿鋪氮化物回腐蝕工藝，來腐蝕氮化硅層80，此回腐蝕工藝在達(dá)及溝槽中的襯墊氧化物層36和介質(zhì)材料56時(shí)終止。見圖2。如所示，氮化硅區(qū)域80A保留在空洞70中，至少部分地填充空洞70。
在一個(gè)實(shí)施方案中，氮化物腐蝕包含一種二步驟工藝。在第一步驟中，氧和含氟氣體(例如C2F6或CF4)的混合物以分別約為5SCCM和100SCCM的流速被饋送到等離子體腐蝕工作室。工作室的壓力約為100毫乇，饋送到工作室的功率約為450W。如本技術(shù)領(lǐng)域熟練人員所知，流速、壓力、以及功率可以從給定的特定數(shù)值變化至少10％而不危及腐蝕結(jié)果。
接著，利用提供希望的選擇性的聚合氣體(例如大約10SCCM的CHF3)、氬(大約20SCCM)、以及含氟氣體(大約10SCCM)的混合物，執(zhí)行對(duì)下方半導(dǎo)體襯底30有選擇性的過腐蝕工藝。工作室的壓力約為100毫乇，饋送到工作室的功率約為300W。流速、壓力、以及功率可以從給定的特定數(shù)值變化至少10％。本技術(shù)領(lǐng)域熟練人員理解的是，其它的腐蝕工藝能夠被用來腐蝕氮化硅層80。用諸如HF濕法腐蝕之類的已知工藝來清除襯墊氧化物，并對(duì)晶片進(jìn)行清洗(例如用RCA清洗工藝)。最終STI結(jié)構(gòu)被示于圖4中。
在其共形性質(zhì)的條件下，氮化硅膜80不僅填充空洞70，而且在回腐蝕之后，氮化硅區(qū)域80B保留在STI結(jié)構(gòu)84的側(cè)壁62上，在隨后的加工中保護(hù)側(cè)壁62免于剝落或損傷。
已知寬的STI結(jié)構(gòu)容易受到用來從上部表面59清除二氧化硅的CMP工藝過程中的凹陷的影響。一種夸大了的凹陷被示于圖7中。共形氮化硅層80的剩余部分80C覆蓋著凹陷的區(qū)域，從而提供了較平坦的STI上部表面，在后續(xù)各材料層的光刻和淀積過程中，這是有利的。見圖4。
本發(fā)明的增強(qiáng)方法避免了導(dǎo)致STI結(jié)構(gòu)中形成空洞以及可能引起形成有問題的較大空洞的隨機(jī)工藝變化(諸如腐蝕速率)的常規(guī)制造工藝的影響。根據(jù)可重復(fù)且一致的工藝，本發(fā)明制造了沒有空洞的STI結(jié)構(gòu)。多晶硅桁條形成的可能性被顯著地減小，器件的可靠性被顯著地改善，器件的失效率因而被顯著地降低。
一種結(jié)構(gòu)和工藝已經(jīng)被描述為可用來在半導(dǎo)體襯底中形成STI結(jié)構(gòu)。已經(jīng)示出并討論了本發(fā)明的具體應(yīng)用和示例性實(shí)施方案，提供了以各種方式和各種電路結(jié)構(gòu)來實(shí)施本發(fā)明的基礎(chǔ)。在本發(fā)明的范圍內(nèi)，各種變化是可能的。與一個(gè)或多個(gè)所述實(shí)施方案相關(guān)的特征和元件，不要被認(rèn)為是所有實(shí)施方案的必須元件。本發(fā)明僅僅受下列權(quán)利要求限制。
權(quán)利要求
1.一種用來形成淺溝槽隔離結(jié)構(gòu)的方法，包括在半導(dǎo)體層中形成窗口；在窗口中淀積介質(zhì)材料；淀積共形材料覆蓋此介質(zhì)材料；以及清除此共形材料，從而在清除之后，位于介質(zhì)材料中的空洞至少部分地被共形材料填充。
2.權(quán)利要求1的方法，其中，在窗口中淀積介質(zhì)材料包括在窗口側(cè)壁附近淀積低密度介質(zhì)材料，隨后在窗口的剩余區(qū)域中淀積高密度介質(zhì)材料，并且其中，空洞可能被形成在高密度介質(zhì)材料與低密度介質(zhì)材料的界面附近。
3.權(quán)利要求1的方法，其中，在窗口中淀積介質(zhì)材料的步驟包括淀積鄰近窗口側(cè)壁的二氧化硅襯里；淀積鄰近襯里的低密度USG材料；以及在窗口的剩余區(qū)域內(nèi)，淀積高密度USG，其中，空洞可能被形成在低密度USG材料與高密度USG材料的界面附近。
4.權(quán)利要求1的方法，其中，淀積共形材料的步驟還包括在延伸超過半導(dǎo)體層上部表面的介質(zhì)材料的側(cè)壁上淀積共形材料。
5.權(quán)利要求1的方法，其中，淀積共形材料的步驟包括淀積氮化硅、氧氮化硅、或碳化硅。
6.一種用來在集成電路中形成淺溝槽隔離結(jié)構(gòu)的方法，該方法包括提供半導(dǎo)體層；形成襯墊氧化物層覆蓋此半導(dǎo)體層；形成包含氮化硅層或氧氮化硅層的第一材料層覆蓋此襯墊氧化物層；在襯墊氧化物層和第一材料層中形成第一窗口；通過第一窗口腐蝕半導(dǎo)體層，以便在半導(dǎo)體層中形成溝槽；以及在溝槽中形成第二介質(zhì)材料，其中，在第二材料的形成過程中，低密度介質(zhì)材料形成在溝槽側(cè)壁附近，而高密度介質(zhì)材料形成在溝槽的剩余區(qū)域內(nèi)；清除此第一材料層；以及形成共形的第三材料層覆蓋襯墊氧化物層，從而在清除此第三材料層之后，可能形成在低密度與高密度介質(zhì)材料之間的界面附近的空洞，至少部分地被第三材料層填充。
7.權(quán)利要求6的方法，其中，清除第三材料層的步驟還包括用氧和含氟氣體的混合物進(jìn)行等離子體腐蝕；以及用聚合氣體、惰性氣體、以及含氟氣體的混合物進(jìn)行等離子體腐蝕。
8.權(quán)利要求7的方法，其中，形成共形的第三材料層的步驟包括形成氮化硅層、氧氮化硅層、或碳化硅層。
9.一種集成電路結(jié)構(gòu)，包括半導(dǎo)體層；形成在半導(dǎo)體層中的器件隔離結(jié)構(gòu)，此器件隔離結(jié)構(gòu)包括設(shè)置在半導(dǎo)體層中溝槽內(nèi)的第一介質(zhì)材料，其中，空洞可能存在于鄰近溝槽側(cè)壁的第一介質(zhì)材料中；以及空洞內(nèi)的第二介質(zhì)材料。
10.權(quán)利要求9的集成電路結(jié)構(gòu)，其中，延伸超過半導(dǎo)體層上部表面的第一介質(zhì)材料的上部區(qū)域包括側(cè)壁，且其中，第二介質(zhì)材料被設(shè)置在上部區(qū)域的側(cè)壁上。
全文摘要
一種半導(dǎo)體襯底中的淺溝槽隔離結(jié)構(gòu)以及一種用來形成此淺溝槽隔離結(jié)構(gòu)的方法，此淺溝槽隔離結(jié)構(gòu)具有安置在溝槽填充材料的空洞中的介質(zhì)材料。在介質(zhì)材料被形成在溝槽中之后的清洗工藝過程中，可能形成這種空洞。共形氮化硅層被形成在襯底上和空洞內(nèi)。在清除氮化硅層之后，這些空洞至少部分地被氮化硅材料填充。
文檔編號(hào)H01L27/02GK1992194SQ20061015420
公開日2007年7月4日 申請(qǐng)日期2006年9月13日 優(yōu)先權(quán)日2005年12月29日
發(fā)明者阿魯納·納恩達(dá), 納斯·羅西, 拉恩伯·賽恩 申請(qǐng)人:艾格瑞系統(tǒng)有限公司