專利名稱：形成半導(dǎo)體裝置的方法
技術(shù)領(lǐng)域：
本發(fā)明關(guān)于半導(dǎo)體裝置，且特別是關(guān)于用于互補型金屬氧化物半導(dǎo)體(CMOS)晶體管的金屬硅化柵極。
背景技術(shù)：
互補型金屬氧化物半導(dǎo)體(complementary metal oxide semiconductor，CMOS)晶體管通常包括形成于基底上(通常為半導(dǎo)體硅基底)的柵極與柵介電層。在柵極的對稱側(cè)則可通過在基底中植入N型或P型摻質(zhì)以形成輕度摻雜漏極(LDD)。氧化物襯層與一或多道植入掩模(通常稱為間隔物)則鄰近柵極而形成，接著通過額外的植入程序以形成源極/漏極區(qū)。接著可通過控制施加于柵極的電壓程度而控制流經(jīng)源極/漏極區(qū)的電流。
為增加開啟速度以及減低接觸電阻，柵極與源極/漏極通常經(jīng)過金屬硅化。其通過在柵極與源極/漏極區(qū)上形成金屬層并施行回火程序而實現(xiàn)柵極與源極/漏極區(qū)的金屬硅化。所施行的回火程序使得金屬層與硅反應(yīng)，進而在柵極與源極/漏極區(qū)上形成金屬硅化物層。
在某些情形中，優(yōu)選地需形成較厚的金屬硅化區(qū)，特別在位于柵極之上。用以形成較厚金屬硅化區(qū)的方法之一為沿著柵極側(cè)壁選擇性地蝕刻氧化物襯層以更露出其額外部分。然而，上述的選擇性蝕刻將同時移除了位于間隔物下方氧化物襯層的一部分，因而負(fù)面地影響了后續(xù)步驟中的摻雜型態(tài)。
用于形成具有較厚金屬硅化區(qū)的柵極的另一方法則為通過降低間隔物的高度，進而露出較多柵極的側(cè)壁。然而，通過降低間隔物的高度，間隔物的厚度亦同時減少了。間隔物厚度的減少將改變源極/漏極區(qū)內(nèi)的摻雜型態(tài)，因而負(fù)面地影響了晶體管的既定表現(xiàn)。
因此，便需要一種具有較大的金屬硅化區(qū)的晶體管及其制造方法。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供了一種形成半導(dǎo)體裝置的方法。
依據(jù)一實施例，本發(fā)明的形成半導(dǎo)體裝置的方法，包括提供基底；在該基底上形成柵極，該柵極具有一個頂面以及多個側(cè)壁；在該柵極與該基底上形成襯層；在該襯層上形成多個間隔物，鄰近柵極；處理該襯層的露出部，經(jīng)處理的襯層比未經(jīng)處理的襯層具有更高的蝕刻率；移除位于該柵極頂部的襯層以及至少位于該柵極的側(cè)壁上的該襯層的一部分；以及金屬硅化至少一部分的該柵極。
根據(jù)所述的形成半導(dǎo)體裝置的方法，其中該處理通過植入離子進入該襯層的露出部中來實現(xiàn)。
根據(jù)所述的形成半導(dǎo)體裝置的方法，其中該離子包括氟、鍺、碳或其組合。
根據(jù)所述的形成半導(dǎo)體裝置的方法，其中該移除露出了該柵極約400埃以上的側(cè)壁。
根據(jù)所述的形成半導(dǎo)體裝置的方法，其中該移除通過采用氫氟酸的沉浸來實現(xiàn)。
根據(jù)所述的形成半導(dǎo)體裝置的方法，其中該金屬硅化使至少500埃的該柵極被金屬硅化。
根據(jù)所述的形成半導(dǎo)體裝置的方法，其中該襯層包括氧化物。
根據(jù)所述的形成半導(dǎo)體裝置的方法，該處理還包括植入離子進入位于柵極頂部的襯層中，所述離子用來增加該襯層的蝕刻率；以及蝕刻位于該柵極頂部的該襯層以及沿該柵極側(cè)邊延伸的該襯層的至少一部分。
依據(jù)另一實施例，本發(fā)明的形成半導(dǎo)體裝置的方法，包括提供基底；在該基底上形成柵極，該柵極具有一個頂面以及多個側(cè)壁；在該柵極與該基底上形成第一介電層；在該第一介電層上形成多個間隔物，鄰近柵極；凹陷鄰近該柵極的第一介電層，該第一介電層經(jīng)凹陷距柵極頂部至少400埃的距離，而位于所述間隔物下方的第一介電層的凹陷則少于鄰近于柵極的該第一介電層的凹陷；以及金屬硅化至少一部分的該柵極。
依據(jù)又一實施例，本發(fā)明的形成半導(dǎo)體裝置的方法，包括
提供基底；在該基底上形成柵極，該柵極具有一個頂面以及多個側(cè)壁；在該柵極與該基底上形成第一介電層；在該第一介電層上形成第二介電層，移除該第二介電層的一部分，露出該柵極頂面上的該第一介電層，并留下鄰近該柵極的該第二介電層以作為間隔物；處理該柵極頂面上露出的該第一介電層；蝕刻該柵極頂面上露出的該第一介電層，該蝕刻沿著該柵極的側(cè)壁蝕刻該第一介電層；以及金屬硅化至少一部分的該柵極。
根據(jù)所述的形成半導(dǎo)體裝置的方法，其中該處理通過植入離子進入該第一介電層的露出部中來實現(xiàn)。
根據(jù)所述的形成半導(dǎo)體裝置的方法，其中該離子包括氟、鍺、碳或其組合。
根據(jù)所述的形成半導(dǎo)體裝置的方法，其中該蝕刻露出了該柵極約400埃以上的側(cè)壁。
根據(jù)所述的形成半導(dǎo)體裝置的方法，其中該蝕刻通過采用氫氟酸的沉浸蝕刻來實現(xiàn)。
根據(jù)所述的形成半導(dǎo)體裝置的方法，其中該金屬硅化使至少500埃的該柵極被金屬硅化。
本發(fā)明通過在間隔物與柵極之間的襯層中形成凹陷，可使得柵極具有較多的金屬硅化區(qū)域，進而降低了其接觸電阻。且不會明顯增加位于間隔物下方的襯層的底切現(xiàn)象或造成間隔物高度的明顯降低。因此，可金屬硅化更多的柵極而大體不會影響源極/漏極區(qū)。
為了讓本發(fā)明的上述和其它目的、特征和優(yōu)點能更明顯易懂，下文特舉一優(yōu)選實施例，并配合附圖，作詳細(xì)說明如下


圖1-8為一系列剖面圖，用以說明依據(jù)本發(fā)明一實施例的半導(dǎo)體裝置的形成方法中的不同晶片制造工藝步驟。
其中，附圖標(biāo)記說明如下100～晶片；110～基底；112～柵介電層；
114～柵極；116～淺溝槽隔離物；210～第一植入?yún)^(qū)；310～第一介電層；312～第二介電層；410～間隔物；610～第二植入?yún)^(qū)；710～金屬層；810～金屬硅化區(qū)。
具體實施例方式
圖1-8顯示了依據(jù)本發(fā)明的一實施例的晶體管(可為NMOS或PMOS晶體管)的制作過程，其具有位于植入掩模與柵極之間的凹陷襯層。本領(lǐng)域技術(shù)人員當(dāng)能理解，通過凹蝕(recess)設(shè)置于植入掩模與柵極之間的襯層允許更多的柵極部分可以被金屬硅化且不會影響晶體管的操作特性。舉例來說，依據(jù)本發(fā)明的實施例所形成的凹陷襯層，可減少和/或避免設(shè)置于植入掩模與基底之間襯層的底切(undercut)情形且可使得較多的柵極部分被金屬硅化。此外，上述方法亦無須改變植入掩模的尺寸。
值得注意的，上述方法中對于形成晶體管的摻雜型態(tài)僅用于解說之用，其亦可采用其它摻雜型態(tài)。舉例來說，可采用數(shù)道植入掩模以分別形成源極漏極區(qū)。在其它實施例中，優(yōu)選地采用環(huán)形(halo)和/或袋狀(pocket)植入以形成源極/漏極區(qū)。
本發(fā)明的實施例適用于各類型的電路制作。舉例來說，本發(fā)明的實施例適用于輸出/輸入裝置、核心裝置、內(nèi)存裝置、系統(tǒng)整合芯片裝置、其它集成電路及相似物等的制作。
請參照圖1，顯示了依據(jù)本發(fā)明一實施例的晶片100，其包括基底110，柵介電層112與柵極114設(shè)置于其上。在一實施例中，基底100可包括P型塊狀硅基底?；?00亦可采用其它材料，例如鍺、硅鍺合金或相似物?；?00亦可為位于絕緣層上覆半導(dǎo)體基板上的有源層或如形成于塊狀硅基底上的硅鍺層的多膜層結(jié)構(gòu)。在基底100內(nèi)可具有P型及或N型阱區(qū)以分別隔離NMOS裝置與PMOS裝置。
柵介電層112與柵極114可通過沉積與圖案化形成于基底100上介電層與導(dǎo)電層所形成。介電層優(yōu)選地包括介電材料，例如二氧化硅、氮氧化硅、氮化硅、高介電常數(shù)介電材料、上述材料的組成物或相似物等。二氧化硅材質(zhì)的介電層可通過如濕式或干式熱氧化的氧化程序所形成，或通過如低壓化學(xué)氣相沉積(LPCVD)、等離子體加強化學(xué)氣相沉積(PECVD)或原子層化學(xué)氣相沉積(ALCVD)等化學(xué)氣相沉積(CVD)方式所形成。
導(dǎo)電層包括導(dǎo)電材料，例如金屬(如鉭、鈦、鉬、鎢、鉑、鋁、鉿、鑪)、金屬硅化物(如硅化鈦、硅化鈷、硅化鎳、硅化鉭)、金屬氮化物(如氮化鈦、氮化鉭)、經(jīng)摻雜的多晶硅、其它導(dǎo)電材料或上述材料的組合物。在一實施例中，可先行沉積非晶硅并重新結(jié)晶因而制作出多晶硅。在優(yōu)選實施例中，柵極114為多晶硅材質(zhì)且可通過低壓化學(xué)氣相沉積(LPCVD)形成經(jīng)摻雜或未經(jīng)摻雜的多晶硅，其厚度約為200-2000埃，優(yōu)選地約為1000埃。
柵介電層112與柵極114可通過公知光刻技術(shù)圖案化而形成。光刻通常包括沉積阻劑材料并接著掩模、曝光并顯影此阻劑材料。在阻劑圖案化后，可通過非等向性蝕刻工藝的施行以移除不需要的介電層與導(dǎo)電層的部分，因而分別形成如圖1所示的柵介電層112與柵極114。
在基底110內(nèi)可形成有淺溝槽隔離物(STI)116或如場氧化物區(qū)的其它隔離結(jié)構(gòu)，以隔離基底上的有源區(qū)。淺溝槽隔離物116可通過蝕刻基底110以在其內(nèi)形成溝槽，并在溝槽中填入如二氧化硅、高密度等離子體氧化物或相似物的介電材料而形成。
圖2顯示了依據(jù)本發(fā)明一實施例中，當(dāng)圖1中的晶片100在形成第一植入?yún)^(qū)210后的情形。第一植入?yún)^(qū)210為輕度摻雜漏極區(qū)(lightly doped drainregion，LDD region)。第一植入?yún)^(qū)210可經(jīng)N型摻質(zhì)所摻雜，例如在能量介于1-3KeV下為砷離子所摻雜，其離子濃度介于8E14-1E15原子/每平方公分，藉以形成NMOS裝置，或者可經(jīng)P型摻質(zhì)所摻雜，例如在能量介于2-3KeV下為BF2離子摻雜，其離子濃度介于7E14-9E14原子/每平方公分，藉以形成PMOS裝置。
圖3顯示了依據(jù)本發(fā)明一實施例中，當(dāng)圖2所示的晶片100在形成第一介電層310與第二介電層312后的情形。第一介電層310優(yōu)選地包含由LPCVD方法并采用四甲基硅甲烷(TEOS)與氧氣作為反應(yīng)物所形成的二氧化硅。在一優(yōu)選實施例中，第一介電層的厚度約為10-200埃，且優(yōu)選地約為180埃。
第二介電層則優(yōu)選地包括含氮膜層，例如采用化學(xué)氣相沉積技術(shù)并利用硅甲烷與氨氣作為反應(yīng)物所形成的氮化硅(分子式為Si3N4)。在優(yōu)選實施例中，第二介電層312約為500-650埃厚。第一介電層310與第二介電層320亦可采用其它材料或為其它工藝所形成。然而，值得注意的，第一介電層310與第二介電層312所含材料之間需存在有高蝕刻的選擇性。
圖4顯示了依據(jù)本發(fā)明一實施例中，在圖3所示的晶片100上形成經(jīng)圖案化第二介電層312而形成間隔物410后的情形。間隔物410可通過施行等向或非等向蝕刻程序而圖案化形成，例如采用磷酸溶液的等向蝕刻程序并采用第一介電層310作為蝕刻停止層。由于氮化硅(或其它材料)的厚度在鄰近于柵極114的區(qū)域部分較厚，故等向性蝕刻在移除了近柵極114附近的材料后，可進而形成如圖4所示的間隔物410。
圖5顯示了依據(jù)本發(fā)明一實施例中，在處理圖4中晶片100上的第一介電層310的露出部后的情形?？砂l(fā)現(xiàn)到經(jīng)由處理第一介電層310的露出部可以增加其蝕刻速率。經(jīng)上述蝕刻速率的增加后，設(shè)置于間隔物410與柵極114之間的第一介電層310將進一步被凹蝕(recess)。
在一實施例中，第一介電層310可通過植入方法而處理?？砂l(fā)現(xiàn)，通過植入離子進入第一介電層310中可以毀損第一介電層310，進而改變第一介電層310的蝕刻率。在此實施例中，第一介電層310在基底110上以及柵極114的露出部位經(jīng)過植入離子后可增加其蝕刻率。值得注意的，在此植入程序中，間隔物410則保護了介于間隔物410與基底110之間的第一介電層310部分。按照上述處理方式，位于間隔物410與基底110之間的第一介電層310的蝕刻率大體未受到影響。其結(jié)果為，設(shè)置于間隔物410與柵極114之間的第一介電層310將具有較高的蝕刻率，進而較易形成凹陷并露出更多的柵極114部分。
在一實施例中，上述離子植入程序包括在介于7-11KeV的能量下植入劑量介于1E14～5E14原子/每平方公分的氟離子?；蛘?，其亦可植入其它種類的離子，例如鍺、碳或其它可毀損第一介電層310結(jié)構(gòu)的離子，或者采用其它可增進有效蝕刻率。
圖6顯示了依據(jù)本發(fā)明一實施例中，在蝕刻圖5的晶片100上第一介電層310與第二介電層后的情形?？刹捎萌缃?jīng)稀釋氫氟酸的沉浸法(wet dip)。經(jīng)稀釋氫氟酸可例如通過混合一份濃氫氟酸(49％)以及25份水所形成。上述混合物通常稱之為25∶1氫氟酸。亦可采用其它工藝及或蝕刻溶液。
如圖6所示，本發(fā)明的實施例可用于凹陷第一介電層310至低于柵極114的一個頂面時，而甚少或沒有在位于間隔物410下方的第一介電層310形成底切。對于第一介電層310的凹陷將可露出較多的柵極114部分以允許其在后續(xù)工藝步驟中被金屬硅化，同時限制或避免位于間隔物下方第一介電層310的底切情形，上述底切情形將有損晶體管的表現(xiàn)。優(yōu)選地，凹陷量約為350-550埃，且更優(yōu)選地約為400埃，其是通過從金屬硅化前的多晶硅柵極頂面處測量得到。值得注意的是，未經(jīng)處理的第一介電層310部分，例如介于間隔物410與基底110之間的第一介電層310將具有較慢的蝕刻率。因此，當(dāng)介于間隔物410與基底110之間的第一介電層310具有較少凹陷發(fā)生，其凹陷將少于形成于鄰近柵極114的第一介電層310的凹陷情形。
值得注意的，亦可采用不同的間隔物與摻雜型態(tài)，且于PMOS或NMOS晶體管時可采用不同的摻雜型態(tài)。舉例來說，可在形成NMOS晶體管或PMOS晶體管的源極/漏極區(qū)時采用額外的間隔物與植入程序。
在第二植入?yún)^(qū)610形成之后，則形成了用于NMOS或PMOS晶體管的重度摻雜漏極區(qū)。第二植入?yún)^(qū)610可在能量介于4-6KeV下植入離子濃度介于1E15-3E15原子/每平方公分的磷離子所構(gòu)成，以形成NMOS裝置，或者為在能量介于1-2KeV植入離子濃度介于1E15-3E15原子/每平方公分硼離子所構(gòu)成，以形成PMOS裝置。亦可采用其它離子濃度與劑量。
圖7顯示了依據(jù)本發(fā)明一實施例中，在圖6中所示晶片100在形成金屬層710并施行金屬硅化工藝后的情形。金屬硅化工藝的采用用以降低接觸插塞(未圖示)與源極/漏極以及柵極114之間的接觸電阻。一般而言，金屬硅化程序包括形成金屬層710，例如經(jīng)由等離子體氣相沉積(PVD)程序形成的鎳基(nickel-base)材料層、鈷基(cobalt-base)材料層或其相似物。接著施行回火程序使得金屬層710與柵極114以及源極/漏極區(qū)反應(yīng)，進而形成如鎳化硅、鈷化硅或相似物的金屬硅化物，而位于間隔物410上方的金屬層則并無進行反應(yīng)。接著通過如濕蝕刻等方式選擇性地移除未反應(yīng)的金屬層710?？蛇M一步采用額外的回火程序以改變金屬硅化區(qū)的相位，以更降低其阻值。圖8則顯示了在金屬硅化程序施行后的金屬硅化區(qū)810的最終結(jié)果。柵極114的金屬硅化區(qū)810的厚度優(yōu)選地大于約400埃，且更優(yōu)選地約為500埃。
如此，可進一步采用標(biāo)準(zhǔn)工藝以完成半導(dǎo)體裝置。舉例來說，可進一步形成層間介電層、接觸物、介層物，以及形成金屬導(dǎo)線及相似物等。
本領(lǐng)域技術(shù)人員當(dāng)能理解，本發(fā)明的實施例具有下列優(yōu)點。舉例來說，通過在間隔物與柵極之間的襯層中形成凹陷，可使得柵極具有較多的金屬硅化區(qū)域，進而降低了其接觸電阻。且不會明顯增加位于間隔物下方的襯層的底切現(xiàn)象或造成間隔物高度的明顯降低。因此，可金屬硅化更多的柵極而大體不會影響源極/漏極區(qū)。
雖然本發(fā)明已以優(yōu)選實施例公開如上，但是并非用以限制本發(fā)明，任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的變化和修飾，因此本發(fā)明的保護范圍當(dāng)視后附的權(quán)利要求書所界定者為準(zhǔn)。
權(quán)利要求
1.一種形成半導(dǎo)體裝置的方法，包括提供基底；在該基底上形成柵極，該柵極具有一個頂面以及多個側(cè)壁；在該柵極與該基底上形成襯層；在該襯層上形成多個間隔物，鄰近柵極；處理該襯層的露出部，經(jīng)處理的襯層比未經(jīng)處理的襯層具有更高的蝕刻率；移除位于該柵極頂部的襯層以及至少位于該柵極的側(cè)壁上的該襯層的一部分；以及金屬硅化至少一部分的該柵極。
2.如權(quán)利要求1所述的形成半導(dǎo)體裝置的方法，其中該處理通過植入離子進入該襯層的露出部中來實現(xiàn)。
3.如權(quán)利要求2所述的形成半導(dǎo)體裝置的方法，其中該離子包括氟、鍺、碳或其組合。
4.如權(quán)利要求1所述的形成半導(dǎo)體裝置的方法，其中該移除露出了該柵極約400埃以上的側(cè)壁。
5.如權(quán)利要求1所述的形成半導(dǎo)體裝置的方法，其中該移除通過采用氫氟酸的沉浸來實現(xiàn)。
6.如權(quán)利要求1所述的形成半導(dǎo)體裝置的方法，其中該金屬硅化使至少500埃的該柵極被金屬硅化。
7.如權(quán)利要求1所述的形成半導(dǎo)體裝置的方法，其中該襯層包括氧化物。
8.如權(quán)利要求2所述的形成半導(dǎo)體裝置的方法，該處理還包括植入離子進入位于柵極頂部的襯層中，所述離子用來增加該襯層的蝕刻率；以及蝕刻位于該柵極頂部的該襯層以及沿該柵極側(cè)邊延伸的該襯層的至少一部分。
9.一種形成半導(dǎo)體裝置的方法，包括提供基底；在該基底上形成柵極，該柵極具有一個頂面以及多個側(cè)壁；在該柵極與該基底上形成第一介電層；在該第一介電層上形成第二介電層；移除該第二介電層的一部分，露出該柵極頂面上的該第一介電層，并留下鄰近該柵極的該第二介電層以作為間隔物；處理該柵極頂面上的露出的該第一介電層；蝕刻該柵極頂面上露出的該第一介電層，該蝕刻沿著該柵極的側(cè)壁蝕刻該第一介電層；以及金屬硅化至少一部分的該柵極。
10.如權(quán)利要求9所述的形成半導(dǎo)體裝置的方法，其中該處理通過植入離子進入該第一介電層的露出部中來實現(xiàn)。
11.如權(quán)利要求10所述的形成半導(dǎo)體裝置的方法，其中該離子包括氟、鍺、碳或其組合。
12如權(quán)利要求9所述的形成半導(dǎo)體裝置的方法，其中該蝕刻露出了該柵極約400埃以上的側(cè)壁。
13.如權(quán)利要求9所述的形成半導(dǎo)體裝置的方法，其中該蝕刻通過采用氫氟酸的沉浸蝕刻來實現(xiàn)。
14.如權(quán)利要求9所述的形成半導(dǎo)體裝置的方法，其中該金屬硅化使至少500埃的該柵極被金屬硅化。
全文摘要
一種形成半導(dǎo)體裝置的方法，包括提供基底；在該基底上形成柵極，該柵極具有一個頂面以及左右各一個側(cè)壁；在該柵極與該基底上形成襯層；在該襯層上形成多個間隔物，鄰近柵極；處理該襯層的露出部，經(jīng)處理的襯層比未經(jīng)處理的襯層具有更高的蝕刻率；移除位于該柵極頂部的襯層以及至少位于該柵極的側(cè)壁上的該襯層的一部分；以及金屬硅化至少一部分的該柵極。本發(fā)明通過凹蝕設(shè)置于植入掩模與柵極之間的襯層允許更多的柵極部分可以被金屬硅化且不會影響晶體管的操作特性。
文檔編號H01L21/336GK101043002SQ200610094069
公開日2007年9月26日 申請日期2006年6月22日 優(yōu)先權(quán)日2006年3月23日
發(fā)明者張宗憲, 謝東衡, 吳忠政, 張守仁 申請人:臺灣積體電路制造股份有限公司