專利名稱：電流可抹除可程式只讀記憶體元件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體元件結(jié)構(gòu)及其制造方法，特別是涉及一種電流可抹除可程式只讀記憶體元件及其制造方法，其具有一浮動閘極電極，包括具有多個電荷轉(zhuǎn)換點的一缺口邊緣，用以改善抹除電壓的功效。
背景技術(shù)：
在快閃電流可抹除可程式只讀(即唯讀，以下均稱為只讀)記憶體(Electrically Erasable Programmable Read Only Memory，EEPROM)元件中，經(jīng)由絕緣層將電荷傳送入浮動閘極電極或傳送出浮動閘極電極以完成寫入與消除動作所需的電壓大小是成功操作快閃電流可抹除可程式只讀記憶體元件的關(guān)鍵。舉例來說，降低抹除操作時所需的電壓，有利于電源需求以及設(shè)計限制，其中設(shè)計限制包括快閃電流可抹除可程式只讀記憶體元件的關(guān)鍵尺寸。
在現(xiàn)有習(xí)知技術(shù)中，已經(jīng)知道閘極結(jié)構(gòu)的輪廓會影響熱電子注入制程或是FN穿隧制程(Fowler-Nordheim tunneling processes)，不佳的閘極輪廓可能會對浮動閘極結(jié)構(gòu)的穩(wěn)定性造成不利的影響，因此，也對寫入和抹除操作的可靠度造成不利影響。例如，在多晶硅閘極電極與絕緣層之間的界面的電場強度會決定欲完成寫入與抹除操作時應(yīng)用電壓所需的電流。
在某些快閃電流可抹除可程式只讀記憶體的結(jié)構(gòu)中，例如采用一浮動閘極與自動對準(zhǔn)控制閘極于分裂閘極場效電晶體架構(gòu)中，一致且可預(yù)期的閘極結(jié)構(gòu)是元件正確電性功能的關(guān)鍵。隨著制程空間越來越窄小，設(shè)計規(guī)則的困難度越來越高，在0.25微米制程以下的設(shè)計規(guī)則是，形成可接受的控制閘極電極與浮動閘極電極的輪廓，以完成寫入與抹除操作。
改善電流可抹除可程式只讀記憶體元件及其制造方法以達(dá)到改善元件的功能、可靠度以及配合記憶體尺寸的縮小所需的制程空間，這些在電流可抹除可程式只讀記憶體元件的制程中，必須持續(xù)地發(fā)展。

發(fā)明內(nèi)容
本發(fā)明的目的在于，提供一種新的電流可抹除可程式只讀記憶體元件及其制造方法，所要解決的技術(shù)問題是使其可以改善元件的功能、可靠度以及配合記憶體尺寸的縮小所需的制程空間，從而更加適于實用。
本發(fā)明的目的及解決其技術(shù)問題是采用以下技術(shù)方案來實現(xiàn)的。依據(jù)本發(fā)明提出的一種電流可抹除可程式只讀記憶體元件，其至少包含一浮動閘極電極，包含一外部邊緣部分，其中該外部邊緣部分包含復(fù)數(shù)電荷轉(zhuǎn)換點的尖銳尖端。
本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進一步實現(xiàn)。
前述的電流可抹除可程式只讀記憶體元件，其中所述的該些電荷轉(zhuǎn)換點的尖銳尖端包含至少三個尖銳尖端。
前述的電流可抹除可程式只讀記憶體元件，其中所述的該些電荷轉(zhuǎn)換點的尖銳尖端包含相鄰的復(fù)數(shù)尖起區(qū)域與復(fù)數(shù)山谷區(qū)域，以形成該外部邊緣部分的一缺口邊緣。
前述的電流可抹除可程式只讀記憶體元件，其中所述的各一該些電荷轉(zhuǎn)換點的尖銳尖端是在該浮動閘極電極的一面向上平面中，沿著該缺口外部邊緣具有一β角度，該β角度大體是為40～150度。
前述的電流可抹除可程式只讀記憶體元件，其中所述的各一該些電荷轉(zhuǎn)換點的尖銳尖端是在該浮動閘極電極的一厚度方向平面中，沿著該缺口外部邊緣具有一α角度，該α角度大體為30～75度。
前述的電流可抹除可程式只讀記憶體元件，其中所述的外部邊緣部分的厚度大于該浮動閘極電極的內(nèi)部部分。
前述的電流可抹除可程式只讀記憶體元件，其中所述的浮動閘極電極包含一對浮動閘極電極，沉積于一中央電極的兩側(cè)，且以一絕緣間隙壁分隔開來。
前述的電流可抹除可程式只讀記憶體元件，其中其更包括一字元線電極，鄰近設(shè)置于該浮動閘極電極，且以一穿隧介電層使得該字元線電極與該浮動閘極電極分隔開來。
前述的電流可抹除可程式只讀記憶體元件，其中所述的浮動閘極電極相較于一不具有電荷轉(zhuǎn)換尖銳尖端的外部邊緣的浮動閘極電極，具有較小的一抹除電壓。
本發(fā)明的目的及解決其技術(shù)問題還采用以下技術(shù)方案來實現(xiàn)。依據(jù)本發(fā)明提出的一種電流可抹除可程式只讀記憶體的元件的形成方法，其特征在于其至少包括下列步驟形成一浮動閘極電極，其中該浮動閘極電極包含一外部邊緣部分，該外部邊緣部分包含復(fù)數(shù)電荷轉(zhuǎn)換點的尖銳尖端。
本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進一步實現(xiàn)。
前述的電流可抹除可程式只讀記憶體的元件的形成方法，其中所述的形成該浮動閘極的步驟中包括干蝕刻一浮動閘極介電層，其中在干蝕刻之前，同位產(chǎn)生一聚合物于該浮動閘極電極表面，而干蝕刻的化學(xué)成分在干蝕刻制程中同位產(chǎn)生一聚合物，以優(yōu)先蝕刻該外部邊緣部分。
前述的電流可抹除可程式只讀記憶體的元件的形成方法，其中所述的形成該浮動閘極電極的步驟包括形成復(fù)數(shù)第一介電絕緣間隙壁于一介電罩幕層之間，該些第一介電絕緣間隙壁位于浮動閘極多晶硅層之上定義出一中央電極開口，該中央電極開口是延伸穿透該浮動閘極多晶硅層；形成一第二組絕緣介電間隙壁于該中央電極開口中，以覆蓋該浮動閘極多晶硅層的側(cè)壁部分；以及填入多晶硅于該中央電極開口中，以形成該中央電極。
本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點和有益效果。由以上技術(shù)方案可知，本發(fā)明的主要技術(shù)內(nèi)容如下為了達(dá)到上述目的，因此本發(fā)明的目的就是在于提供一種電流可抹除可程式只讀記憶體元件及其制造方法，可以降低抹除電壓。
在第一實施例中，電流可抹除可程式只讀記憶體元件包括一浮動閘極電極，該浮動閘極電極包括含有多個電荷轉(zhuǎn)換點尖端的一外部邊緣部分。
根據(jù)本發(fā)明的上述目的，提出一種電流可抹除可程式只讀記憶體的元件，至少包含一浮動閘極電極，該浮動閘極包含一外部邊緣部分。其中，該外部邊緣部分包含復(fù)數(shù)電荷轉(zhuǎn)換點的尖銳尖端。
根據(jù)本發(fā)明的上述目的，又提出一種具有較小抹除電壓的電流可抹除可程式只讀記憶體的元件，其至少包含復(fù)數(shù)浮動閘極電極與復(fù)數(shù)字元線電極。浮動閘極電極是設(shè)置緊鄰于一中央電極的兩側(cè)，并且該浮動閘極電極是以復(fù)數(shù)絕緣間隙壁而與該中央電極分隔開來。另外，字元線電極是設(shè)置緊鄰于該浮動閘極電極的兩側(cè)，并且該字元線電極是以一穿隧介電層而與該些浮動閘極電極分隔開來。其中，每一該些浮動閘極電極包含一缺口外部邊緣部分，該外部邊緣部分包含復(fù)數(shù)電荷轉(zhuǎn)換點的尖銳尖端。
根據(jù)本發(fā)明的上述目的，再提出一種電流可抹除可程式只讀記憶體的元件的形成方法。其主要是，形成一浮動閘極電極，其中該浮動閘極電極包含一外部邊緣部分，該外部邊緣部分包含復(fù)數(shù)電荷轉(zhuǎn)換點的尖銳尖端。
根據(jù)本發(fā)明的較佳實施例，其中形成該浮動閘極電極的步驟包括以下步驟。首先，形成復(fù)數(shù)第一介電絕緣間隙壁于一介電罩幕層之間，且第一介電絕緣間隙壁位于浮動閘極多晶硅層之上且定義出一中央電極開口，中央電極開口是延伸穿透該浮動閘極多晶硅層。接著，形成一第二組絕緣介電間隙壁于中央電極開口中，以覆蓋浮動閘極多晶硅層的部分側(cè)壁。最后，填入多晶硅于該中央電極開口中，以形成中央電極。
根據(jù)本發(fā)明的上述目的，更提出一具有較小抹除電壓的電流可抹除可程式只讀記憶體的元件的形成方法。首先，形成復(fù)數(shù)浮動閘極電極，設(shè)置緊鄰于一中央電極的兩側(cè)，浮動閘極電極是以復(fù)數(shù)絕緣間隙壁而與中央電極分隔開來。接著，形成復(fù)數(shù)字元線電極，設(shè)置緊鄰于浮動閘極電極的兩側(cè)，字元線電極是以一穿隧介電層而與浮動閘極電極分隔開來。其中，每一該些浮動閘極電極包含一缺口外部邊緣部分，外部邊緣部分包含復(fù)數(shù)電荷轉(zhuǎn)換點的尖銳尖端。電荷轉(zhuǎn)換點的尖銳尖端包含相鄰的復(fù)數(shù)尖起區(qū)域與復(fù)數(shù)山谷區(qū)域，以形成外部邊緣部分的一缺口邊緣。在較佳實施例中，浮動閘極電極的外部邊緣部分的厚度大于浮動閘極電極的內(nèi)部部分。
后續(xù)將配合圖示以進一步描述說明本發(fā)明的較佳實施例，以了解本發(fā)明的觀點與特征。
借由上述技術(shù)方案，本發(fā)明電流可抹除可程式只讀記憶體元件及其制造方法至少具有下述優(yōu)點，運用浮動閘極電極的缺口外部邊緣部分的復(fù)數(shù)電荷轉(zhuǎn)換點的尖銳尖端，可以具有較小的抹除電壓。
綜上所述，本發(fā)明新穎的電流可抹除可程式只讀記憶體元件及其制造方法，可以改善元件的功能、可靠度以及配合記憶體尺寸的縮小所需的制程空間。其具有上述諸多優(yōu)點及實用價值，不論在產(chǎn)品結(jié)構(gòu)、制造方法或功能上皆有較大改進，在技術(shù)上有較大進步，并產(chǎn)生了好用及實用的效果，從而更加適于實用，并具有產(chǎn)業(yè)的廣泛利用價值，誠為一新穎、進步、實用的新設(shè)計。
上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，而可依照說明書的內(nèi)容予以實施，并且為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點能夠更明顯易懂，以下特舉較佳實施例，并配合附圖，詳細(xì)說明如下。


圖1A-圖1G是繪示依照本發(fā)明一較佳實施例的一種電流可抹除可程式只讀記憶體元件的制程及結(jié)構(gòu)剖面示意圖。
圖2A-圖2B是繪示依照本發(fā)明一較佳實施例的浮動閘極電極的邊緣部分的立體示意圖。
圖3是繪示依照本發(fā)明一較佳實施例的一種電流可抹除可程式只讀記憶體元件的抹除電壓圖示的示意圖。
圖4是顯示依照本發(fā)明各個較佳實施例的制程的流程圖。
10半導(dǎo)體基底11主動區(qū)域部分12A、12B淺溝渠絕緣結(jié)構(gòu) 14A閘極介電層14B多晶硅層 16介電罩幕層16A圖案化開口區(qū)域 18第二開口18A第一間隙壁 18B第二間隙壁18C、18D第二組介電絕緣間隙壁20B熱氧化層22A、22B缺口邊緣部分24A、24多晶硅浮動閘極電極部分26A、26B、26C尖端點 β、α角度28尖端部分 30穿隧介電層
32A、32B自我對準(zhǔn)多晶硅字元線具體實施方式
為更進一步闡述本發(fā)明為達(dá)成預(yù)定發(fā)明目的所采取的技術(shù)手段及功效，以下結(jié)合附圖及較佳實施例，對依據(jù)本發(fā)明提出的具有缺口邊緣浮動閘極的電流可抹除可程式只讀記憶體元件其具體實施方式
、結(jié)構(gòu)、方法、步驟、特征及其功效，詳細(xì)說明如后。
本發(fā)明的實施例雖然是以一分離式閘極記憶體元件為例，但是本發(fā)明的方法也可適用于形成任何多晶硅閘極電極結(jié)構(gòu)，其中多晶硅閘極電極的輪廓可有利于形成含有多個尖端的缺口邊緣輪廓，以供電荷轉(zhuǎn)換進出閘極結(jié)構(gòu)。
舉例來說請參閱圖1A-圖1G所示，是顯示電流可抹除可程式只讀記憶體元件的制程范例，是繪示依照本發(fā)明一較佳實施例的一種電流可抹除可程式只讀記憶體元件的制程及結(jié)構(gòu)剖面示意圖。首先請參閱圖1A所示，本發(fā)明包括一主動區(qū)域(active area)部分11的一半導(dǎo)體基底10，其中主動區(qū)域部分11構(gòu)成一電流可抹除可程式只讀記憶體單元，且具有用以電性隔離主動區(qū)域的復(fù)數(shù)個淺溝渠絕緣結(jié)構(gòu)12A、12B。舉例來說，形成一閘極介電層(例如為氧化物)14A(厚度例如為45-100)于例如為硅的半導(dǎo)體基底10表面。接著形成厚度例如為500～1000的一多晶硅層14B于閘極介電層14A表面，接著形成材質(zhì)例如為氮化硅(SiN)的硬罩幕層(未繪示)。圖案化氮化硅并以蝕刻形成淺溝渠絕緣(STI)溝渠于半導(dǎo)體基底10中。淺溝渠絕緣溝渠再填入一絕緣物，該絕緣物例如為以高密度電漿化學(xué)氣相沉積形成的氧化物，再進行表面平坦化直到露出氮化硅硬罩幕。接著，再藉由習(xí)知制程剝除硬罩幕，以留下閘極介電層14A與多晶硅層14B。
半導(dǎo)體基底其較佳的為是由硅、絕緣層上覆硅(silicon on insulator；SOI)、堆疊絕緣層上覆硅、堆疊絕緣層上覆硅鍺(S-SiGeOI)、絕緣層上覆硅鍺(SiGeOI)、絕緣層上覆鍺(GeOI)或其組合物所構(gòu)成，但并不僅限于此。閘極介電層14A較佳的包括摻雜或未摻雜二氧化硅(例如摻雜氮的二氧化硅)，且利用習(xí)知的熱化學(xué)法、化學(xué)氣相沉積法或是電漿增進沉積法加以形成，但并不僅限于此。
請參閱圖1B所示，是顯示以淺溝渠絕緣溝渠(圖中未視)做邊界的一主動區(qū)域11部分，以及利用習(xí)知化學(xué)氣相沉積法而形成一介電罩幕層16于多晶硅層14B的表面之上，該介電罩幕層16的材質(zhì)是為氮化物，例如為氮化硅或氮氧化硅，且厚度例如為3500～4500。接著，藉由習(xí)知的微影制程進行圖案化，以形成一蝕刻罩幕，然后，再進行蝕刻，以形成一圖案化開口區(qū)域16A曝露出多晶硅層14B的上表面。
請參閱圖1C所示，利用電漿加強化學(xué)氣相沉積法形成一介電絕緣材料，例如為電漿加強進氧化硅(plasma enhanced silicon oxide；PEoxide)，以填入開口區(qū)域16A ，接著，利用在蝕刻制程，蝕刻電漿加強氧化物，以形成一第二開口18，并且定義出一第一間隙壁18A與一第二間隙壁18B于第二開口18的兩側(cè)，以使第二開口18的內(nèi)部具有傾斜的側(cè)壁。
請參閱圖1D所示，實施一多晶硅干蝕刻制程，以蝕刻穿透多晶硅層14B而使開口18的深度延伸至閘極氧化層14A。接著，沉積一介電絕緣層(例如使用化學(xué)氣相沉積法或是電漿增進化學(xué)氣相沉積法)以覆蓋住多晶硅層14B暴露出的側(cè)壁部分，并且實施一干蝕刻制程，再將開口18的中央?yún)^(qū)域打通至閘極介電層14A，使得一第二組介電絕緣間隙壁18C、18D得以形成，該第二組介電絕緣間隙壁18C、18D作為源極電位(VSS)間隙壁，是內(nèi)襯于開口18的側(cè)壁底部，且暴露出閘極氧化層14A。其中，介電絕緣層的材質(zhì)例如為氧化硅。在執(zhí)行一離子植入制程以形成一共同源極(未繪示)于開口18底部下方的基底10之中之后，移除開口18底部的閘極氧化層14A。
接下來，再請參閱圖1E所示，例如藉由習(xí)知爐管、化學(xué)氣相沉積或是電漿加強化學(xué)氣相沉積方式，形成一多晶硅層(薄膜)，填入開口18，然后再藉由干蝕刻以回蝕刻多晶硅層，直到達(dá)成所需高度(例如為2000～2500)，較佳的是低于調(diào)整絕緣間隙壁18A、18B，以形成一中央多晶硅電極20，做為源極電壓(VSS)電極。接著，藉由習(xí)知的熱成長法，形成一熱氧化層(二氧化硅)20B(厚度例如為125～175)于源極電壓(VSS)電極20上表面。請繼續(xù)參閱圖1E所示，利用習(xí)知制程，例如以熱磷酸處理，剝除氮化物罩幕層16，以露出多晶硅層14B。
請參閱圖1F所示，本發(fā)明的主要特征之一，是蝕刻多晶硅層14B以露出閘極介電層14并且形成多晶硅浮動閘極電極部分24A、24B，其中該多晶硅浮動閘極電極部分24A、24B的外部邊緣部分22A、22B便形成具有多個尖銳尖端的具有缺口邊緣。
舉例來說，請參閱圖2A所示，是顯示一浮動閘極電極部分(例如24A)的一例的立體放大圖(僅以簡圖表示)，其中浮動閘極電極部分包括復(fù)數(shù)缺口邊緣部分22A。例如，較佳的，形成復(fù)數(shù)尖銳尖端部分26A、26B、26C以構(gòu)成浮動閘極電極的缺口邊緣部分22A、22B。該尖端部分例如較佳的具有一位于多晶硅層上半部分的平面的尖端(面向上的角度部分)所定義的角度β，角度β較佳為40～150度，以及位于厚度方向的平面上的尖端(面向側(cè)邊的角度部分)所定義的角度α，角度α較佳為30～75度。較佳的實施例為，邊緣部分內(nèi)部的尖端(例如26B)的角度β較外部尖端(例如26A、26C)角度β大(大約為兩倍大)。在較佳實施例中，該尖銳尖端部分較佳的是為復(fù)數(shù)，最好至少3個尖銳尖端部分。
舉例來說，請參閱圖2B所示，是顯示一浮動閘極電極(例如24A)的另一實施例的立體示意圖(僅以簡圖繪示)。浮動閘極電極具有復(fù)數(shù)尖端部分28，以形成一外部缺口邊緣部分22A。
在較佳實施例中，當(dāng)利用例如蝕刻制程，以形成缺口邊緣部分22A、22B時，最好是使用富含多聚合物的干蝕刻成分。在(同位)蝕刻制程的過程中，會形成多聚合物殘留物，以至于會優(yōu)先蝕刻浮動閘極的部分邊緣部分22A、22B，因此，便形成缺口邊緣。在較佳實施例的蝕刻制程中，蝕刻化學(xué)成分包括HBr，O2，Cl2的電漿源氣體，或選擇性地包括富含碳的碳氟化物(例如C/F比例大于約2.5)。較佳的，采用習(xí)知雙電漿源(dual plasmasource；DPS)的電漿反應(yīng)器，以分別獨立調(diào)整RF電源與偏壓電源。電漿蝕刻條件較佳的是以采用含氮氣體源的RF電源約150～250瓦特，且偏壓電源約為30～50瓦，氯氣流量約150～250sccm，氧氣流量約2～5sccm。較佳的，小心控制蝕刻化學(xué)成分以及功率與偏壓電源，以使缺口邊緣形成所需架構(gòu)。并且，蝕刻制程可以在一較低的溫度下施行，例如30℃或更低，藉以增加在多晶硅蝕刻制程中同位聚合鈍化層的形成。
在較佳實施例中，更可選擇性增加下列步驟。首先，在實施干蝕刻之前，先形成一有機(聚合物)層于多晶硅層14B表面(例如以同位電漿形成法)。接著，在干蝕刻制程之后，較佳的可實施一多晶硅等向性濕蝕刻，以進一步調(diào)整具有復(fù)數(shù)尖端的具缺口邊緣的架構(gòu)。
根據(jù)本發(fā)明，具有復(fù)數(shù)尖銳尖端的缺口邊緣的浮動式閘極電極，有利于降低抹除操作時的電壓。例如，請參閱圖3所示，是繪示依照本發(fā)明一較佳實施例的一種電流可抹除可程式只讀記憶體元件的抹除電壓圖示的示意圖，其是為數(shù)值的范例，其水平軸(X軸)是顯示抹除電壓，其垂直軸(Y軸)是顯示累積測試結(jié)果(％累積分布)。曲線A是顯示不具有尖端的習(xí)知浮動閘極電極(例如大體上平坦的邊緣部分)的抹除電壓。另外，曲線B是顯示根據(jù)本發(fā)明較佳實施例的形成具有復(fù)數(shù)尖銳尖端以構(gòu)成一缺口邊緣的浮動閘極電極的抹除電壓。大體上來說，具有復(fù)數(shù)尖銳尖端的缺口邊緣的浮動閘極電極相較于習(xí)知的平坦邊緣輪廓的浮動閘極電極，抹除電壓減少了15％。
請再參閱圖1G所示，接下來制程是用以完成分裂閘極結(jié)構(gòu)的電流可抹除可程式只讀記憶體元件。在形成多晶硅層之后，例如形成一穿隧介電層30(例如氧化硅)，以將元件封蓋住，包括覆蓋住浮動閘極電極的缺口外部邊緣部分。再實施一自我對準(zhǔn)多晶硅字元線(self aligned polysiliconwordlines)32A、32B。
請參閱圖4所示，是顯示根據(jù)本發(fā)明的各個較佳實施例的流程圖。在步驟401中，形成具有電性隔離區(qū)域的一半導(dǎo)體基底，電性隔離區(qū)域包括一閘極介電層于半導(dǎo)體基底表面以及一多晶硅層于閘極介電層表面。在步驟403中，形成一氮化罩幕于多晶硅層表面，其中氮化罩幕層具有一開口，以露出多晶硅層表面。在步驟405中，成長一二氧化硅層于多晶硅層暴露出來的部分表面。在步驟407中，沉積一第一絕緣介電層以填入開口，并且蝕刻第一絕緣介電層以形成一第二開口，使第二開口的深度延伸至多晶硅層，用以后續(xù)提供一組絕緣介電間隙壁的形成。在步驟409中，沉積一第二絕緣介電層以覆蓋多晶硅層暴露出來的側(cè)壁部分，使得一第二組絕緣介電間隙壁得以形成。步驟410，在執(zhí)行一離子植入制程以形成一共同源極于開口底部下方的基底之中之后，移除開口底部的閘極氧化層。
步驟411，特別以多晶硅填入第二開口以形成一中央電極。在步驟413中，剝除氮化罩幕層以暴露出多晶硅層。步驟415，根據(jù)本發(fā)明的一較佳實施例，蝕刻多晶硅層至一深度，以形成一浮動閘極電極于第一組絕緣介電間隙壁表面，且浮動閘極電極具有一外部缺口部分，外部缺口部分包含復(fù)數(shù)個尖銳尖端。步驟417，形成一穿隧介電層，以封蓋住包含浮動閘極電極的整個結(jié)構(gòu)。步驟419，形成字元線電極于浮動閘極電極的鄰近處。
以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利用上述揭示的技術(shù)內(nèi)容作出些許更動或修飾為等同變化的等效實施例，但凡是未脫離本發(fā)明技術(shù)方案內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
權(quán)利要求
1.一種電流可抹除可程式只讀記憶體元件，其特征在于其至少包含一浮動閘極電極，包含一外部邊緣部分，其中該外部邊緣部分包含復(fù)數(shù)電荷轉(zhuǎn)換點的尖銳尖端。
2.根據(jù)權(quán)利要求1所述的電流可抹除可程式只讀記憶體元件，其特征在于其中所述的該些電荷轉(zhuǎn)換點的尖銳尖端包含至少三個尖銳尖端。
3.根據(jù)權(quán)利要求1所述的電流可抹除可程式只讀記憶體元件，其特征在于其中所述的該些電荷轉(zhuǎn)換點的尖銳尖端包含相鄰的復(fù)數(shù)尖起區(qū)域與復(fù)數(shù)山谷區(qū)域，以形成該外部邊緣部分的一缺口邊緣。
4.根據(jù)權(quán)利要求1所述的電流可抹除可程式只讀記憶體元件，其特征在于其中所述的各一該些電荷轉(zhuǎn)換點的尖銳尖端是在該浮動閘極電極的一面向上平面中，沿著該缺口外部邊緣具有一β角度，該β角度大體是為40～150度。
5.根據(jù)權(quán)利要求1所述的電流可抹除可程式只讀記憶體元件，其特征在于其中所述的各一該些電荷轉(zhuǎn)換點的尖銳尖端是在該浮動閘極電極的一厚度方向平面中，沿著該缺口外部邊緣具有一α角度，該α角度大體為30～75度。
6.根據(jù)權(quán)利要求1所述的電流可抹除可程式只讀記憶體元件，其特征在于其中所述的外部邊緣部分的厚度大于該浮動閘極電極的內(nèi)部部分。
7.根據(jù)權(quán)利要求1所述的電流可抹除可程式只讀記憶體元件，其特征在于其中所述的浮動閘極電極包含一對浮動閘極電極，沉積于一中央電極的兩側(cè)，且以一絕緣間隙壁分隔開來。
8.根據(jù)權(quán)利要求1所述的電流可抹除可程式只讀記憶體元件，其特征在于其中更包括一字元線電極，鄰近設(shè)置于該浮動閘極電極，且以一穿隧介電層使得該字元線電極與該浮動閘極電極分隔開來。
9.根據(jù)權(quán)利要求1所述的電流可抹除可程式只讀記憶體元件，其特征在于其中所述的浮動閘極電極相較于一不具有電荷轉(zhuǎn)換尖銳尖端的外部邊緣的浮動閘極電極，具有較小的一抹除電壓。
10.一種電流可抹除可程式只讀記憶體的元件的形成方法，其特征在于其至少包括下列步驟形成一浮動閘極電極，其中該浮動閘極電極包含一外部邊緣部分，該外部邊緣部分包含復(fù)數(shù)電荷轉(zhuǎn)換點的尖銳尖端。
11.根據(jù)權(quán)利要求10所述的電流可抹除可程式只讀記憶體的元件的形成方法，其特征在于其中所述的形成該浮動閘極的步驟中包括干蝕刻一浮動閘極介電層，其中在干蝕刻之前，同位產(chǎn)生一聚合物于該浮動閘極電極表面，而干蝕刻的化學(xué)成分在干蝕刻制程中同位產(chǎn)生一聚合物，以優(yōu)先蝕刻該外部邊緣部分。
12.根據(jù)權(quán)利要求10所述的電流可抹除可程式只讀記憶體的元件的形成方法，其特征在于其中所述的形成該浮動閘極電極的步驟包括形成復(fù)數(shù)第一介電絕緣間隙壁于一介電罩幕層之間，該些第一介電絕緣間隙壁位于浮動閘極多晶硅層之上定義出一中央電極開口，該中央電極開口是延伸穿透該浮動閘極多晶硅層；形成一第二組絕緣介電間隙壁于該中央電極開口中，以覆蓋該浮動閘極多晶硅層的側(cè)壁部分；以及填入多晶硅于該中央電極開口中，以形成該中央電極。
全文摘要
本發(fā)明是有關(guān)于一種電流可抹除可程式只讀記憶體元件及其制造方法。該電流可抹除可程式只讀記憶體的元件，至少包含一浮動閘極電極，該浮動閘極包含一外部邊緣部分。其中，該外部邊緣部分包含復(fù)數(shù)電荷轉(zhuǎn)換點的尖銳尖端。該電流可抹除可程式只讀記憶體的元件的形成方法，至少包括下列步驟形成一浮動閘極電極，其中該浮動閘極電極包含一外部邊緣部分，該外部邊緣部分包含復(fù)數(shù)電荷轉(zhuǎn)換點的尖銳尖端。本發(fā)明可以改善元件的功能、可靠度以及配合記憶體尺寸的縮小所需的制程空間，非常適于實用。
文檔編號H01L21/28GK1905196SQ20061000767
公開日2007年1月31日 申請日期2006年2月17日 優(yōu)先權(quán)日2005年7月27日
發(fā)明者劉源鴻, 傅士奇, 羅際興, 蔡嘉雄 申請人:臺灣積體電路制造股份有限公司