專利名稱：絕緣柵極場效應(yīng)晶體管及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種在兩個(gè)源極/漏極區(qū)中的每一個(gè)中具有延伸部分的絕緣柵極場效應(yīng)晶體管及其制造方法，通過所述延伸部分，電流被供應(yīng)到通過柵極絕緣膜面對(duì)柵電極并且其中形成有溝道的半導(dǎo)體襯底區(qū)域。
背景技術(shù)：
在半導(dǎo)體國際技術(shù)發(fā)展藍(lán)圖(ITRS)中，對(duì)于絕緣柵極場效應(yīng)晶體管(下文中稱為“MIS晶體管”)的按比例縮小(scaling)而言，技術(shù)節(jié)點(diǎn)(technology node)hp32的晶體管柵極長度Lg預(yù)計(jì)將變成等于或小于20nm。
為了實(shí)現(xiàn)這樣細(xì)微的MIS晶體管，需要進(jìn)行成為柵極絕緣膜的氧化物膜的有效氧化物厚度(EOT)和源極/漏極區(qū)的結(jié)深度Xj的按比例縮小同時(shí)進(jìn)行柵極長度Lg的按比例縮小。需要所述氧化物膜的EOT的按比例縮小，以確保用于確定晶體管驅(qū)動(dòng)能力的漏極電流Ids。此外，需要源極/漏極區(qū)的結(jié)深度Xj的按比例縮小，從而抑制短溝道效應(yīng)(SCE)。為了抑制短溝道效應(yīng)，特別地，需要減弱漏極端的電場。為了實(shí)現(xiàn)這些，提供了被稱為所謂的輕摻雜漏極(LDD)或延伸體的淺結(jié)區(qū)域，所述延伸體從重?fù)诫s源極/漏極區(qū)延伸到溝道側(cè)。
通常，通過將離子注入到其中將形成溝道的半導(dǎo)體襯底(或阱)中來形成MIS晶體管的延伸部分。
然而，用于形成適用于上述細(xì)微MIS晶體管的超淺結(jié)的離子注入技術(shù)和激活退火技術(shù)尚未確立。此外，即使能夠利用離子注入方法來形成超淺結(jié)，由于很薄，超淺結(jié)的電阻值變大并且源極和漏極的串聯(lián)電阻值增大，從而降低了MIS晶體管的驅(qū)動(dòng)能力。此外，與柵電極彼此交疊的連接到溝道的延伸部分的一部分由于載流子累積在其中而具有小的電阻值。然而，除了該部分之外的延伸部分的區(qū)域由于耗盡層中載流子的耗盡而容易具有大的電阻值。為了避免這種情況，必須增大延伸部分的濃度，或者必須深深地形成所述延伸部分。然而，這與抑制短溝道效應(yīng)相矛盾。
已經(jīng)提出了槽型柵晶體管(Groove Gate transistor)，作為具有適于解決這種矛盾的結(jié)構(gòu)的晶體管(參照非專利文件1Nishimatsu等人的GrooveGate MOSFET，8thConf.On Solid State Device，pp.179-183，1976)。
該晶體管結(jié)構(gòu)的基本構(gòu)思在于使源極/漏極區(qū)的形成表面相對(duì)于其中形成有溝道的襯底表面在位置上向上從而減小相對(duì)于源極/漏極區(qū)的溝道的有效結(jié)深度，并且深深地形成源極/漏極區(qū)以減小其電阻值從而彼此相容。
已知應(yīng)用了該基本構(gòu)思的一種MIS晶體管，在該MIS晶體管中，在柵極兩側(cè)的襯底區(qū)域中生長外延生長層而不是在其上將形成柵極的襯底部分中形成凹槽，并且在所述外延生長層上形成源極/漏極區(qū)域(參照例如專利文件1日本專利公開No.2000-82813(第一實(shí)施方式和圖9))。這種源極/漏極結(jié)構(gòu)被稱為加高(或升高)的源極/漏極(S/D)。
根據(jù)專利文件1的描述，在外延生長層的傾斜端部中形成第一源極/漏極區(qū)域，并且在距柵極一定距離的部分外延生長層中形成比第一源極/漏極區(qū)更深的第二源極/漏極區(qū)。所述第一源極/漏極區(qū)被認(rèn)為是對(duì)應(yīng)于所謂的延伸部分。
另一方面，還已知一種MIS晶體管，在該MIS晶體管中，從生長在襯底表面上的外延生長層形成延伸部分，并且將離子從該延伸部分上方的位置注入到距柵極端一定距離的一部分延伸部分以及在該部分之下的襯底表面部分中，由此形成源極/漏極區(qū)(參照例如非專利文件2Uchino等人的A Raised Source/Drain Technology Using In-situ P-doped SiGe and B-doped Sifor 0.1μm CMOS ULSIs，IEDM 1997，pp.479-482(1977))。
在專利文件1中描述的技術(shù)中，在形成外延生長層之后，在包括外延生長層的傾斜端部的整個(gè)表面上形成絕緣膜。之后，通過利用離子注入方法同時(shí)形成第一源極/漏極區(qū)和第二源極/漏極區(qū)。盡管在專利文件1中沒有特別描述，但在這種情況下，由于形成在傾斜端部上以及柵極側(cè)壁上的絕緣膜部分進(jìn)一步接近柵極，所以離子注入易于被阻礙。由此可以推定，當(dāng)形成第二源極/漏極區(qū)時(shí)，形成了比第二源極/漏極區(qū)相對(duì)淺的第一源極/漏極區(qū)(對(duì)應(yīng)于延伸部分)，從而與第二源極/漏極區(qū)共存。
然而，在利用注入的離子能夠穿透的絕緣膜的厚度來形成延伸部分的情況下，當(dāng)接觸絕緣膜的外延生長層的傾斜端面的傾斜度等改變時(shí)，延伸部分的構(gòu)造也必定改變。這是不穩(wěn)定的。此外，由于沒有離子注入到絕緣膜之下的柵極側(cè)壁的部分中，所以沒有雜質(zhì)被引入到其中。因此，遇到了一個(gè)問題，即在延伸部分(第一源極/漏極區(qū))與溝道層之間界定了空間，在某些情況下，該空間部分具有大的電阻值。為了避免這一問題，需要充分進(jìn)行退火從而使注入的雜質(zhì)熱擴(kuò)散，或者在所述外延生長層的傾斜端部上部分地堆疊柵電極。因此，專利文件1公開了在傾斜端部上精確地堆疊柵電極的技術(shù)。
然而，在專利文件1中所公開的技術(shù)的情況下，盡管所述傾斜端部與柵電極之間的堆疊寬度變成幾乎是常數(shù)，但存在延伸部分在位置上相對(duì)于傾斜端部分散的可能性。這導(dǎo)致了延伸部分與柵電極之間的堆疊寬度易于分散。此外，由于利用了離子注入方法，還存在注入的雜質(zhì)通過激活退火被過度熱擴(kuò)散并且堆疊寬度變得大于所需寬度的可能性。由于這一原因，在專利文件1中所公開的技術(shù)的情況下，短溝道效應(yīng)增大，由此無法有效避免晶體管特性的變差。
此外，在專利文件1的情況下，由于通過向外延生長層中注入離子來形成所述延伸部分，所以不能獲得陡峭的PN結(jié)(steep PN junction)并且耗盡層容易擴(kuò)展。換言之，利用離子注入方法得到的雜質(zhì)濃度分布在表面附近或者在距表面?zhèn)容^深的部分中具有濃度尖峰。然而，由于雜質(zhì)分布的尾部位于PN結(jié)附近，所以耗盡層易于擴(kuò)展，并且濃度在所述尾部中減小。由于這個(gè)原因，在利用離子注入方法形成的延伸部分的連接于溝道的部分中，由于耗盡層而引起載流子的耗盡。因此，該部分容易具有高的電阻值。
另一方面，在非專利文件2中所公開的技術(shù)的情況下，通過利用外延生長方法來形成延伸部分。由于外延生長層通常較薄，為了防止由于硅化物層的形成所致的結(jié)泄漏電流，需要在形成源極/漏極區(qū)時(shí)，增大離子注入能量并且使雜質(zhì)被深深地引入到襯底中。由于這個(gè)原因，為了充分地增大雜質(zhì)的激活率，需要在高溫下執(zhí)行激活退火方法。因而，遇到一個(gè)問題，即此時(shí)雜質(zhì)從延伸部分熱擴(kuò)散到襯底中，并且相對(duì)于其中形成有溝道的襯底表面的延伸部分的有效結(jié)深度Xj在該部分中變得比所需的要深。

發(fā)明內(nèi)容
根據(jù)以上所述，需要提供一種絕緣柵極場效應(yīng)晶體管及其制造方法，其中在具有延伸部分的源極/漏極區(qū)之下形成具有穩(wěn)定構(gòu)造的陡峭PN結(jié)，并且相對(duì)于其中形成有溝道的襯底表面能夠?qū)⒂行ЫY(jié)深度精確制造得足夠小。
為了實(shí)現(xiàn)以上所希望的，根據(jù)本發(fā)明的一實(shí)施例，提供了一種絕緣柵極場效應(yīng)晶體管，所述晶體管具有其中形成有溝道且使溝道通過柵極絕緣膜面對(duì)柵電極的半導(dǎo)體襯底區(qū)域，與所述區(qū)域接觸并且形成為彼此相距一定距離的兩個(gè)延伸部分，以及在彼此分開的方向上距所述兩個(gè)延伸部分的相對(duì)端一定距離而進(jìn)一步形成的兩個(gè)源極/漏極區(qū)，其中所述兩個(gè)延伸部分中的每一個(gè)從所述半導(dǎo)體襯底上的第一外延生長層形成，并且所述兩個(gè)源極/漏極區(qū)中的每一個(gè)包括在所述第一外延生長層上的第二外延生長層。
根據(jù)本發(fā)明的另一實(shí)施例，提供了一種絕緣柵極場效應(yīng)晶體管的制造方法，該絕緣柵極場效應(yīng)晶體管具有其中形成有溝道且使溝道通過柵極絕緣膜面對(duì)柵電極的半導(dǎo)體襯底區(qū)域，與所述區(qū)域接觸并且形成為彼此相距一定距離的兩個(gè)延伸部分，以及在彼此分開的方向上距所述兩個(gè)延伸部分的相對(duì)端一定距離而進(jìn)一步形成的兩個(gè)源極/漏極區(qū)。所述方法包括以下步驟在所述半導(dǎo)體襯底上形成具有預(yù)定寬度的第一間隔體；通過外延生長在所述半導(dǎo)體襯底上形成所述兩個(gè)延伸部分，其中將所述第一間隔體用作分隔層；分別在與所述兩個(gè)延伸部分上的所述第一間隔體的兩個(gè)側(cè)面接觸的兩個(gè)部分中形成每一個(gè)均具有預(yù)定寬度的第二間隔體；以及，通過外延生長在所述兩個(gè)延伸部分上形成所述兩個(gè)源極/漏極區(qū)，其中將分別形成在所述兩個(gè)部分中的所述兩個(gè)第二間隔體用作分隔層。
根據(jù)本發(fā)明，提供了以下優(yōu)點(diǎn)具有穩(wěn)定構(gòu)造的陡峭PN結(jié)形成在具有延伸部分的源極/漏極區(qū)之下并且相對(duì)于其中形成有溝道的襯底表面而能夠使有效結(jié)深度被精確制造得足夠小，以及其制造方法。


圖1是根據(jù)本發(fā)明一實(shí)施例的溝道方向上的CMOS器件的剖面圖；圖2A和2B分別是通過應(yīng)用根據(jù)本發(fā)明一實(shí)施例的方法制造的CMOS器件的溝道方向上的剖面圖，示出了在形成阱時(shí)的離子注入中所使用的形成SiO2膜的工藝；圖3A和3B分別是在圖2B所示工藝之后的剖面圖，示出了形成N型阱時(shí)的離子注入工藝；
圖4A和4B分別是在圖3B所示工藝之后的剖面圖，示出了形成多晶硅膜的工藝，從該多晶硅膜形成偽柵極(dummy gate)；圖5A和5B分別是在圖4B所示工藝之后的剖面圖，示出了形成其上將轉(zhuǎn)印偽柵極圖案的光致抗蝕劑膜以及抗反射膜的工藝；圖6A和6B分別是在圖5B所示工藝之后的剖面圖，示出了通過構(gòu)圖形成偽柵極的工藝；圖7A和7B分別是在圖6B所示工藝之后的剖面圖，示出了形成用于保護(hù)PMOS晶體管側(cè)的光致抗蝕劑膜的工藝；圖8A和8B分別是在圖7B所示工藝之后的剖面圖，示出了去除光致抗蝕劑膜的工藝；圖9A和9B分別是在圖8B所示工藝之后的剖面圖，示出了形成SiO2膜的工藝；圖10A和10B分別是在圖9B所示工藝之后的剖面圖，示出了形成用于保護(hù)NMOS晶體管側(cè)的光致抗蝕劑膜的工藝；圖11A和11B分別是在圖10B所示工藝之后的剖面圖，示出了去除光致抗蝕劑膜的工藝；圖12A和12B分別是在圖11B所示工藝之后的剖面圖，示出了去除SiO2膜的工藝；圖13A和13B分別是在圖12B所示工藝之后的剖面圖，示出了形成作為側(cè)壁絕緣膜的SiO2膜的工藝；圖14A和14B分別是在圖13B所示工藝之后的剖面圖，示出了形成作為側(cè)壁絕緣膜的SiN膜的工藝；圖15A和15B分別是在圖14B所示工藝之后的剖面圖，示出了形成第二外延生長層的工藝；圖16A和16B分別是在圖15B所示工藝之后的剖面圖，示出了在所述第二外延生長層上形成硅化物層的工藝；圖17A和17B分別是在圖16B所示工藝之后的剖面圖，示出了蝕刻層間絕緣膜的上部的工藝；圖18A和18B分別是在圖17B所示工藝之后的剖面圖，示出了去除偽柵極的工藝；圖19A和19B分別是在圖18B所示工藝之后的剖面圖，示出了形成柵極金屬層的工藝；以及圖20A和20B分別是在圖19B所示工藝之后的剖面圖，示出了在柵電極上形成硅化物層的工藝。
具體實(shí)施例方式
以下參照附圖，通過給出其中在相同的襯底上形成NMOS晶體管和PMOS晶體管的CMOS器件作為實(shí)例來描述本發(fā)明的優(yōu)選實(shí)施例。
圖1是溝道方向上的CMOS器件的剖面圖。
在圖中所示的CMOS器件中，在由例如硅晶片形成的襯底1的表面部分中形成隔離絕緣層，比如淺溝槽隔離(STI)2。除了Si之外，可以將鍺(Ge)、Ge和硅(Si)的化合物或者應(yīng)變硅用作襯底1的材料。
在其中沒有形成STI 2的區(qū)域(有源區(qū))中形成P型區(qū)(例如P型阱3n)和N型區(qū)(例如N型阱3p)，在所述P型區(qū)和N型區(qū)中分別形成有溝道的反型層。P型阱3n是其中形成NMOS晶體管的襯底區(qū)域，而N型阱3p是其中形成PMOS晶體管的襯底區(qū)域。
在P型阱3n上形成兩個(gè)延伸部分12n，兩個(gè)延伸部分12n分別由在位置上彼此相距預(yù)定距離的兩個(gè)第一外延生長層制成。同樣，在N型阱3p上形成兩個(gè)延伸部分12p，兩個(gè)延伸部分12p分別由在位置上彼此相距預(yù)定距離的兩個(gè)外延生長層制成。每個(gè)延伸部分12n用作NMOS晶體管的源極或漏極的一部分，并且包含引入到其中的N型雜質(zhì)。每個(gè)延伸部分12p用作PMOS晶體管的源極或漏極的一部分，并且包含引入到其中的P型雜質(zhì)。
兩個(gè)延伸部分12n的相對(duì)側(cè)具有傾斜的端面，其間的距離隨著高度的向上而增大。在部分這些傾斜端面中以及在這些傾斜端面之間的P型阱3n上形成柵極絕緣膜4n，并且在柵極絕緣膜4n上形成柵電極5n。
同樣，兩個(gè)延伸部分12p的相對(duì)側(cè)分別具有傾斜的端面。在部分這些傾斜端面中以及在這些傾斜端面之間的N型阱3p上形成柵極絕緣膜4p。在柵極絕緣膜4p上形成柵電極5p。
NMOS晶體管側(cè)的柵電極5n以及PMOS晶體管側(cè)的柵電極5p的側(cè)面分別被延伸部分12n和12p上的側(cè)壁間隔體13所覆蓋。
通過側(cè)壁間隔體13決定第二外延生長層的形成位置，從而使選擇性地形成第二外延生長層。在沒有被側(cè)壁間隔體13覆蓋的延伸部分12n和12p的部分上，由第二外延生長層分別形成源極/漏極區(qū)10n和10p。源極/漏極區(qū)10n用作NMOS晶體管的源極或漏極的一部分，并且包含引入到其中的N型雜質(zhì)。源極/漏極區(qū)10p用作PMOS晶體管的源極或漏極的一部分，并且包含引入到其中的P型雜質(zhì)。
此外，通過自對(duì)準(zhǔn)硅化物(自對(duì)準(zhǔn)多晶硅化物)工藝，分別在柵電極5n和5p以及源極/漏極區(qū)10n和10p上形成作為合金層的硅化物層14n、14p以及15n、15p，其中側(cè)壁間隔體13和STI 2用作分隔層。
用層間絕緣膜20覆蓋晶體管的整個(gè)表面。盡管沒有特別示出，但在層間絕緣膜20中埋入了連接到源極/漏極區(qū)10n或10p的連接層，并且在層間絕緣膜20上形成了線路。
在該實(shí)施例中，通過延伸部分12n和12p的濃度和厚度以及側(cè)壁間隔體13的寬度優(yōu)化了柵電極5n(或5p)與源極/漏極區(qū)10n(或10p)之間的距離。此外，這種優(yōu)化實(shí)現(xiàn)了源極電阻和漏極電阻的減小，抑制了流過源極/漏極區(qū)的泄漏電流，并且減小了寄生電容。為了減小寄生電容，延伸部分12n和12p的柵極側(cè)端部設(shè)置有傾斜端面。所述傾斜端面分別由側(cè)壁間隔體13所覆蓋，由此減小了柵極和源極區(qū)或者柵極和漏極區(qū)中的寄生電容。
延伸部分12n和12p是用于分別向阱3n和3p在柵極正下方的部分(有效溝道區(qū))提供電流的層。如果沒有延伸部分12n和12p，必須將源極/漏極區(qū)10n和10p制成靠近各自的有效溝道區(qū)。特別是在這種情況下，電場集中在漏極區(qū)側(cè)，從而使短溝道效應(yīng)變得顯著，并且泄漏電流增大。此外，耗盡層大量延伸到溝道電流通路中，從而使載流子耗盡并且在載流子耗盡的部分中增大了溝道電阻。此外，當(dāng)溝道移動(dòng)載流子(channel travelingcarriers)的速度在該部分中達(dá)到飽和速度時(shí)，限制了開啟電流值。
在該實(shí)施例中，延伸部分12n和12p的存在能夠?qū)⒃礃O/漏極區(qū)10n和10p與各自的有效溝道區(qū)分開。每個(gè)延伸部分12n和12p由包含引入到其中的N型或P型雜質(zhì)的外延層形成，并具有所謂的加高的延伸結(jié)構(gòu)。在本實(shí)施例中，每個(gè)延伸部分12n和12p具有比源極/漏極區(qū)10n或10p的雜質(zhì)濃度更低的雜質(zhì)濃度。然而，從減小電阻值的角度看，每個(gè)延伸部分12n和12p可以具有等于或高于源極/漏極區(qū)10n或10p的雜質(zhì)濃度的雜質(zhì)濃度。
順便提及，當(dāng)利用離子注入方法來形成所述延伸部分時(shí)，雜質(zhì)濃度分布在深度方向上具有斜率，由此在延伸部分與襯底之間的邊界中幾乎不形成陡峭的PN結(jié)。
另一方面，在本實(shí)施例的情況下，正如以下將描述的，通過例如在外延生長的中間進(jìn)行雜質(zhì)摻雜(原位摻雜)而在延伸部分12n或12p與襯底(P型阱3n或N型阱3p)之間的界面中形成陡峭的PN結(jié)。結(jié)果，抑制了耗盡層從延伸部分12n或12p延伸。
此外，延伸部分12n和12p相對(duì)于襯底表面而向上升高，由此能夠使自阱表面的PN結(jié)的深度變淺而在施加工作偏壓期間不增大延伸部分12n和12p的串聯(lián)電阻。結(jié)果，能夠抑制從延伸部分12n和12p延伸的耗盡層施加在有效溝道區(qū)上的影響以及電場的強(qiáng)度。
并且，在本實(shí)施例中，還由外延生長層形成每個(gè)源極/漏極區(qū)10n和10p。因此，在需要陡峭PN結(jié)的延伸部分12n和12p的形成之后，無需在離子注入期間在例如高達(dá)1000℃的溫度下執(zhí)行用于激活引入雜質(zhì)的退火。因此，能夠保持陡峭的PN結(jié)。應(yīng)注意的是，盡管在第二次外延生長期間加熱襯底，但由于該加熱溫度例如等于或低于700至800℃并且不像在激活退火中那么高，所以基本保持PN結(jié)的陡峭度。
將第二外延生長層(源極/漏極區(qū)10n和10p)的厚度設(shè)定到一數(shù)值，該數(shù)值需要滿足即使該數(shù)值在最小值時(shí)也能夠使硅化物層15n或15p的下表面位于相對(duì)于第一外延生長層(延伸部分12n或12p)與襯底之間的界面的上部。將所述厚度設(shè)定為這樣的值是為了防止結(jié)泄漏電流增大的目的。
作為以上的結(jié)果，在本實(shí)施例中，抑制了短溝道效應(yīng)，并且防止了泄漏電流的增大以及溝道電阻的局部增大。
接下來，將參照附圖詳細(xì)描述根據(jù)本發(fā)明一實(shí)施例的CMOS器件的制造方法。
圖2A至20B分別是通過應(yīng)用本實(shí)施例的方法制造的CMOS器件的溝道方向上的剖面圖。
如圖2A所示，利用已知的方法在襯底1中形成用于隔離的STI 2。
如圖2B所示，利用熱氧化法等在硅襯底1上形成作為保護(hù)膜的二氧化硅(SiO2)膜31，該膜用于防止在將雜質(zhì)離子注入到硅襯底1中時(shí)的溝道效應(yīng)(channeling)。
如圖3A所示，形成用于保護(hù)PMOS晶體管側(cè)的光致抗蝕劑膜R1。然后，執(zhí)行用于在襯底1中形成P型阱3n(參照?qǐng)D1)的離子注入(阱II)，如果需要，執(zhí)行用于調(diào)整閾值電壓的離子注入(溝道II)。
在去除光致抗蝕劑膜R1之后，如圖3B所示，形成用于保護(hù)NMOS晶體管側(cè)的光致抗蝕劑膜R2，并且類似地，執(zhí)行離子注入(阱II，溝道II)。
當(dāng)在去除光致抗蝕劑膜R2之后執(zhí)行激活退火時(shí)，如圖4A所示，分別在NMOS晶體管側(cè)和PMOS晶體管側(cè)形成了P型阱3n和N型阱3p。在例如快速熱退火(RTA)方法的情況下，在1010℃下執(zhí)行激活退火10秒。
然后，在去除離子注入期間作為保護(hù)膜的SiO2膜31以暴露阱表面之后，利用熱氧化法形成SiO2膜32a，該膜具有約0.1nm至約5nm的厚度并且成為金屬鑲嵌(damascene)柵極的偽柵極氧化物膜。
如圖4B所示，利用CVD方法在SiO2膜32a上形成多晶硅(Poly-Si)膜33a，該膜成為金屬鑲嵌柵極的偽柵極。多晶硅膜33a的厚度在約100nm至約200nm的范圍內(nèi)。也可以形成非晶Si膜或摻雜有雜質(zhì)的摻雜非晶Si膜來代替形成多晶硅膜33a。
利用CVD方法在多晶硅膜33a上形成氮化硅(SiN)膜34a(參照?qǐng)D5A)，該膜在后續(xù)通過蝕刻工藝來處理偽柵極時(shí)成為硬掩模。在30至100nm的范圍內(nèi)選取SiN膜34a的厚度。
在于SiN膜34a上形成抗反射膜和光致抗蝕劑膜之后，通過光刻工藝(利用比如KrF、ArF和F2的各種類型的準(zhǔn)分子激光中適用的一種)或電子束(EB)光刻工藝來構(gòu)圖光致抗蝕劑膜。由此，利用這樣構(gòu)圖的光致抗蝕劑膜作為掩模來執(zhí)行干法蝕刻。結(jié)果，如圖5B所示，將對(duì)應(yīng)于NMOS和PMOS晶體管的柵電極的光致抗蝕劑膜R3的圖案轉(zhuǎn)印(transferred)到抗反射膜35上。
然后，利用光致抗蝕劑膜R3和抗反射膜35兩者作為掩模，干法蝕刻SiN膜34a。
結(jié)果，如圖6A所示，在多晶硅膜33a上形成了具有對(duì)應(yīng)于NMOS和PMOS晶體管的柵電極的圖案的硬掩模34。此時(shí)通過調(diào)整過蝕刻量，硬掩模34可以變細(xì)或被修整從而比光致抗蝕劑膜R3的初始圖案的線寬(圖5B所示的光致抗蝕劑膜R3的線寬)要細(xì)。執(zhí)行這一工藝是為了使晶體管的柵極長度細(xì)于掩模圖案所決定的柵極線寬。
在去除光致抗蝕劑膜R3之后，利用硬掩模34作為掩模來干法蝕刻多晶硅膜33a。圖6B示出了在完成干法蝕刻之后所形成的偽柵極33和硬掩模34。此時(shí)偽柵極33的線寬最小在幾納米至超過10納米的范圍內(nèi)。
圖7A至13A所示的工藝涉及通過選擇性外延來形成延伸部分12n和12p。
通常，通過選擇性外延生長Si不發(fā)生在絕緣膜的表面上，但是發(fā)生在Si的暴露表面上。由于這個(gè)原因，本實(shí)施例提出了一種方法，其中在用絕緣膜保護(hù)PMOS晶體管側(cè)和NMOS晶體管側(cè)中一側(cè)的狀態(tài)下執(zhí)行選擇性外延，然后在用絕緣膜保護(hù)另一側(cè)的狀態(tài)下執(zhí)行選擇性外延。
首先，去除圍繞偽柵極33的SiO2膜32a。結(jié)果，如圖7A所示，形成了偽疊層6，該疊層包括偽柵極氧化物膜32、偽柵極33和硬掩模34。
之后，利用CVD方法形成絕緣膜(本實(shí)施例中的SiN膜7a)，用于保護(hù)不希望其經(jīng)受選擇性外延的位置。SiN膜7a的厚度在1至10nm的范圍內(nèi)。用SiN膜7a完全涂敷偽疊層6。需要將其濕法蝕刻速率比例如通過自然氧化襯底表面形成的SiO2膜(在Ge襯底的情況下是Ge氧化物膜)的膜層的濕法蝕刻速率更低的膜用作該保護(hù)膜的材料。
如圖7B所示，在SiN膜7a上形成用于保護(hù)PMOS晶體管側(cè)的光致抗蝕劑膜R4。
當(dāng)利用該光致抗蝕劑膜R4作為掩模來進(jìn)行各向異性蝕刻時(shí)，如圖8A所示，在偽疊層6的側(cè)面上留下SiN膜7a，由此形成隔離絕緣膜7，并去除壁上的SiN膜7a。然而，用光致抗蝕劑膜R4保護(hù)的PMOS晶體管側(cè)覆蓋有SiN膜7a。
此時(shí)，如圖8A中的局部放大圖的形態(tài)所示，在某些情況下通過各向異性蝕刻工藝在P型阱3n的表面上形成挖掘部分(dug portion)。優(yōu)選將該挖掘部分的深度設(shè)計(jì)成等于或小于3nm。如果挖掘部分的深度大于該值，則在下一工藝中與下一工藝之后通過外延得到的雜質(zhì)分布區(qū)域與P型阱之間所形成的PN結(jié)的深度相對(duì)于溝道形成表面(柵極正下方的阱表面)變大。這成為短溝道效應(yīng)增大的一個(gè)原因。由于這一事實(shí)和通過外延的生長與挖掘部分的深度并非無關(guān)，所以優(yōu)選控制挖掘量，尤其是在同樣對(duì)于傾斜端面的控制方面。
如圖8B所示，去除光致抗蝕劑膜R4。在去除光致抗蝕劑膜R4之后，需要將P型阱3n的表面的挖掘量抑制到3nm或更小。此時(shí)，如圖8B中的部分放大圖的形態(tài)所示，在STI 2上的SiN膜7a的邊緣之外，形成了STI 2表面的臺(tái)階部分2A，以作為適當(dāng)利用使用保護(hù)膜(SiN膜7a)的選擇性外延工藝時(shí)的特征構(gòu)造。
如圖9A所示，通過選擇性外延工藝在去除了SiN膜7a而暴露的NMOS晶體管側(cè)的P型阱3n的表面上，形成混合有比如砷As或磷P的N型雜質(zhì)的硅層(第一外延生長層)。第一外延生長層的材料是Si單晶、或者硅Si和鍺Ge、碳C或者其混合晶體。此時(shí)的雜質(zhì)濃度在1E18至1E20/cm3的范圍內(nèi)。含有該雜質(zhì)的硅層是NMOS晶體管的N型外延部分12n并且是對(duì)晶體管特性施加重要影響的部分。由于通過800℃或更低的低溫工藝來進(jìn)行外延，所以在硅層生長期間被引入到硅層中的雜質(zhì)幾乎不擴(kuò)散到硅襯底(P型阱3n)中。結(jié)果，能夠形成具有濃度差異的結(jié)表面，該濃度差異在外延部分12n與P型阱3n之間具有陡峭的梯度。并且，由于雜質(zhì)被激活，在后續(xù)工藝中無需進(jìn)行用于激活的熱處理，由此能夠抑制雜質(zhì)擴(kuò)散到襯底中。
結(jié)果，能夠抑制晶體管的短溝道效應(yīng)，同時(shí)形成每一個(gè)均具有低電阻值的延伸部分。
由于通過選擇性外延工藝來形成延伸部分12n，所以其構(gòu)造上具有特征。
即，如圖9A中的局部放大圖的形態(tài)所示，由于在偽柵極33的側(cè)端部、與其中輕微造成挖掘的暴露的襯底表面中的分隔壁絕緣膜7相接觸的側(cè)面上沒有形成外延生長層，所以取決于外延生長層的生長條件(但是，挖掘量也對(duì)其施加輕微影響)，在延伸端部12中形成了傾斜端面12A。傾斜端面12A與襯底表面之間的角度(FASET)在20至70°的范圍內(nèi)取一定值。當(dāng)該角度過小時(shí)，延伸部分12n的寄生電阻增大。另一方面，當(dāng)該角度過大時(shí)，形成在柵極與延伸部分之間的寄生電容增大，或者如以下將描述的，柵電極疊置在該傾斜端面上時(shí)的裕量變小。由于這一原因，優(yōu)選控制該角度使其落在所述范圍內(nèi)。
接下來，為了在PMOS晶體管側(cè)形成延伸部分，如圖9B所示，形成用于保護(hù)PMOS晶體管側(cè)的膜，例如SiO2膜8a。該膜層壓在PMOS晶體管側(cè)的SiN膜7a上。需要將具有不同于該膜之下的SiN膜7a的濕法蝕刻速率的濕法蝕刻速率的膜、例如SiO2膜8a用作該膜。
在圖10A至12A的工藝中，在用光致抗蝕劑膜保護(hù)的一側(cè)與其上執(zhí)行選擇性外延的一側(cè)之間的關(guān)系與上述情況相反的狀態(tài)下，以幾乎相同的方式重復(fù)圖7B至9B的工藝。
也就是說，首先，形成用于保護(hù)NMOS晶體管側(cè)的光致抗蝕劑膜R5(參照?qǐng)D10A)，去除PMOS晶體管側(cè)的SiO2膜8a(參照?qǐng)D10B)，利用各向異性干法蝕刻方法蝕刻SiN膜7a從而在PMOS晶體管上的偽疊層6的兩個(gè)側(cè)面上形成分隔壁絕緣膜7(參照?qǐng)D11A)，并且去除光致抗蝕劑膜R5(參照?qǐng)D11B)。此時(shí)，類似于NMOS晶體管側(cè)的情況，優(yōu)選將硅襯底的挖掘量抑制到3nm或更小。接著，通過選擇性外延工藝在PMOS晶體管側(cè)的硅襯底的暴露表面上生長第一外延生長層，該第一外延生長層中包含有P型雜質(zhì)，比如B(或者在Ge襯底的情況下為銦In)，由此形成PMOS晶體管的延伸部分12p(參照?qǐng)D12A)。此時(shí)，由于NMOS晶體管側(cè)被SiO2膜8a所覆蓋，所以在NMOS晶體管側(cè)沒有形成第一外延生長層。類似于NMOS晶體管側(cè)的情況，在P型第一外延生長層(延伸部分12p)中形成每個(gè)均具有20至70°的傾角(FASET)的傾斜端面12A。
此處，本實(shí)施例的制造方法中的另一特征是在NMOS晶體管側(cè)的延伸部分12n形成之后形成PMOS晶體管側(cè)的延伸部分12p。即使在應(yīng)用低溫外延工藝的情況下，也是將約700℃至約800℃的溫度施加到襯底上。因此，如果將外延工藝先應(yīng)用于PMOS晶體管側(cè)，則存在這樣的可能性，即，在之后將外延工藝應(yīng)用于NMOS晶體管側(cè)時(shí)，比如硼B(yǎng)的輕原子從先前形成的PMOS晶體管側(cè)的第一外延生長層(延伸部分12p)擴(kuò)散到硅襯底(N型阱3p)中。在相反的情況下，盡管不是不存在n型雜質(zhì)擴(kuò)散到P型阱3n中的可能性，但由于比如硼B(yǎng)的P型雜質(zhì)具有比比如砷As或磷P的N型雜質(zhì)更大的擴(kuò)散系數(shù)，所以，特別是硼B(yǎng)的擴(kuò)散必須被有效地抑制。由于這個(gè)原因，優(yōu)選在形成NMOS晶體管側(cè)的延伸部分12n之后形成PMOS晶體管側(cè)的延伸部分12p。
之后，如圖12B所示，通過蝕刻去除SiO2膜8a。此時(shí)，PMOS晶體管側(cè)上的STI 2的暴露表面也被輕微地蝕刻。
因此，當(dāng)采用這樣的工序時(shí)，即，當(dāng)分別各向異性蝕刻PMOS晶體管側(cè)的SiN膜7a和NMOS晶體管側(cè)的SiN膜7a，并且用與STI 2的材料相同的材料制成的絕緣膜來保護(hù)先形成的晶體管側(cè)(在本實(shí)施例中為NMOS晶體管側(cè))時(shí)，在STI 2的上表面上遺留了突出部分2B，該突出部分2B具有對(duì)應(yīng)于光致抗蝕劑膜R4與R5之間邊緣位置的差異的寬度(在沒有對(duì)準(zhǔn)偏移時(shí)，對(duì)應(yīng)于彼此相反的方向上兩個(gè)光致抗蝕劑膜R4和R5的內(nèi)縮(retrocession)的總量)。并且，在突出部分2B兩側(cè)的臺(tái)階部分中出現(xiàn)了對(duì)應(yīng)于SiO2膜8a的膜厚度及其過蝕刻量的差異(在本實(shí)施例中，所述差異在PMOS晶體管側(cè)變得更深)。突出部分2B的形成是利用這一方法形成NMOS和PMOS晶體管時(shí)的構(gòu)造特征之一。
如圖13A所示，利用一種方法來去除曾分別保護(hù)著NMOS和PMOS晶體管側(cè)中每一側(cè)的偽疊層6的兩個(gè)側(cè)面的分隔壁絕緣膜7，在所述方法中，將襯底1浸入比如熱磷酸的溶液中，該溶液提供了對(duì)于SiO2膜的高蝕刻選擇性。
在圖13B至15A所示的后續(xù)工藝中，分別在偽疊層的兩個(gè)側(cè)面上形成側(cè)壁絕緣膜，所述側(cè)壁絕緣膜的每一個(gè)都具有至少兩層(在本實(shí)施例中為三層)，從而達(dá)到將之后將要形成的金屬鑲嵌柵極堆疊在各個(gè)延伸部分的傾斜端面上的目的，以及在堆疊之前形成源極/漏極區(qū)域時(shí)，使所述側(cè)壁絕緣膜成為用于第二外延生長層的分隔層的目的。
首先，如圖13B所示，形成由對(duì)硬掩模34具有大得多的蝕刻選擇性的材料制成的膜、例如SiO2膜41，從而用該SiO2膜41完全覆蓋偽掩模6。該SiO2膜41必須制造得比在圖13A所示的工藝中去除的分隔壁絕緣膜7更厚，因?yàn)镾iO2膜41的厚度控制著柵電極5n和5p(參照?qǐng)D1)分別堆疊在延伸部分12n和12p的傾斜表面12A上的寬度。在實(shí)現(xiàn)這一目的條件下，SiO2膜41的厚度預(yù)先設(shè)定在例如2至15nm的范圍內(nèi)。
應(yīng)注意的是，在工藝需要被改變時(shí)，也可以在分隔壁絕緣膜7上附加地形成SiO2膜41，而在圖13A所示的工藝中不去除分隔壁絕緣膜7。在這種情況下，無需將SiO2膜41制造得厚于分隔壁絕緣膜7。
利用各向異性干法蝕刻方法，對(duì)SiO2膜41執(zhí)行全表面蝕刻(回蝕刻)。結(jié)果，如圖14A所示，分別在偽疊層6的兩個(gè)側(cè)面上留下了SiO2膜41。如圖14A中的局部放大圖的形態(tài)所示，通過回蝕刻期間的過蝕刻(這也應(yīng)用于NMOS晶體管側(cè))，在PMOS晶體管側(cè)的延伸部分12p的傾斜端面12A中造成了挖掘。由于這減小了延伸部分的厚度從而增大了延伸部分的電阻值，所以優(yōu)選使挖掘量(臺(tái)階部分深度)等于或小于3nm。所述挖掘是利用這種方法來形成NMOS晶體管和PMOS晶體管時(shí)的構(gòu)造特征之一。
接著，如圖14B所示，形成其蝕刻選擇性比分別形成在偽疊層6兩側(cè)的SiO2膜41的蝕刻選擇性高得多的膜，例如SiN膜13A。然后，形成像在SiN膜13A中那樣具有非常高的蝕刻選擇性的膜，例如SiO2膜13B。此處，考慮到膜13A用作用于控制延伸部分上柵電極堆疊寬度的SiO2膜41的蝕刻停止物并且膜13A抵抗在形成第二外延生長層期間的預(yù)處理中所使用的氫氟酸從而保護(hù)第二外延生長層的表面使其不內(nèi)縮，將氮化硅(SiN)用作SiN膜13A的材料。然而，只要滿足所述條件，在側(cè)壁絕緣膜7之下的層也可以由任何其他適合的材料制成。
而且，可以省略作為上覆層的SiO2膜13B。然而，在該實(shí)施例中，由于因上述原因?qū)iN膜13A用作下層，因此形成SiO2膜13B。也就是說，當(dāng)在源極/漏極區(qū)形成期間用作分隔層的側(cè)壁間隔體13(參照?qǐng)D1)由SiN制成時(shí)，因?yàn)镾iN的介電常數(shù)較大，會(huì)增大柵極與源極或漏極區(qū)之間所形成的寄生電容(邊緣電容)。為了防止這一現(xiàn)象，在本實(shí)施例中，以最小的所需厚度形成相對(duì)薄的SiN膜，并且為了即使在柵電極與源極/漏極區(qū)之間的差異減小時(shí)也能防止所述電容增大的目的，在SiN膜13A上設(shè)置具有相對(duì)低的介電常數(shù)的SiO2膜13B。
當(dāng)利用各向異性蝕刻方法相繼回蝕刻作為上覆層的SiO2膜13B和作為下層的SiN膜13A時(shí)，如圖15A所示，形成了三層的側(cè)壁間隔體13a，所述三層包括先前形成的內(nèi)側(cè)SiO2膜41。應(yīng)注意的是，如圖1所示，由于去除了內(nèi)側(cè)SiO2膜41，所以最終的側(cè)壁間隔體13具有兩層。
當(dāng)使回蝕刻期間的各向異性較高時(shí)，側(cè)壁間隔體13a的寬度被基本確定為初始沉積膜的厚度，由此變?yōu)槌?shù)。結(jié)果，提高了其可控性。
接著，執(zhí)行用于形成第二外延生長層的選擇性外延，所述第二外延生長層成為源極/漏極區(qū)10(參照?qǐng)D1)。第二外延生長層的材料是Si單晶、或者硅Si和鍺Ge、碳C或者其混合晶體。圖15B示出了在完成選擇性外延之后的截面圖。
在通過離子注入賦予這樣形成的第二外延生長層10a導(dǎo)電特性的情況下，將所形成的第二外延生長層10a的厚度預(yù)先設(shè)定到這樣的數(shù)值，該值即使在雜質(zhì)濃度分布相對(duì)于硅襯底表面位于上方或者相對(duì)于硅襯底表面位于下方時(shí)也能夠防止短溝道效應(yīng)由于自硅襯底表面的結(jié)深度Xj而變得顯著。此時(shí)，當(dāng)離子注入分布的深度過淺時(shí)，源極和漏極區(qū)的串聯(lián)電阻值增大。因此，考慮到離子注入分布的深度來確定第二外延生長層10a厚度的最佳值。
此外，通過以下將形成的硅化物層15n和15p形成的程度來限制第二外延生長層10a的厚度。也就是說，當(dāng)離子注入分布的下表面沒有到達(dá)硅襯底時(shí)，有必要使硅化物層15n和15p的下表面相對(duì)于硅襯底表面位于上方，以防止結(jié)泄漏電流增大。此外，即使當(dāng)離子注入分布的下表面形成在硅襯底之內(nèi)時(shí)，也有必要使所述硅化物層的下表面相對(duì)于離子注入分布的下表面位于上方。從這一角度來確定第二外延層10a的厚度的下限。
順便提及，利用光致抗蝕劑膜作為掩模通過執(zhí)行兩次離子注入來選擇性地注入P型和N型雜質(zhì)、從而賦予第二外延生長層10a導(dǎo)電特性的方法是不優(yōu)選的，因?yàn)檫@需要在高達(dá)1000℃的溫度下的激活退火。
盡管工藝數(shù)目增大到某種程度，但通過在各個(gè)選擇性外延中的原位摻雜可以實(shí)現(xiàn)更為優(yōu)選的方法，該方法類似于分別形成NMOS晶體管側(cè)的延伸部分以及PMOS晶體管側(cè)的延伸部分的方法(參照?qǐng)D7A至12B)。這種方法的優(yōu)點(diǎn)在于得到極佳的晶體管特性，因?yàn)榕c利用上述離子注入的方法相比，幾乎不發(fā)生從預(yù)先形成的延伸部分12n和12p的熱擴(kuò)散。
圖16A示出了通過賦予第二外延層10a導(dǎo)電特性而得到的N型源極/漏極區(qū)10n和P型源極/漏極區(qū)10p。
在圖16B所示的工藝中，在源極/漏極區(qū)10n上形成硅化物層15n，同時(shí)在源極/漏極區(qū)10p上形成硅化物層15p。硅化物層15n和15p中的每一個(gè)例如由CoSi2或NiSi2制成。形成這些硅化物層15n和15p，使得在形成由鈷Co或鎳Ni制成的金屬膜之后，進(jìn)行熱處理從而使接觸半導(dǎo)體材料的一部分金屬膜合金化，并且通過執(zhí)行化學(xué)流體處理來去除未合金化的部分(接觸絕緣材料的部分)。
沉積層間絕緣膜20(參照?qǐng)D1)的部分20a(圖17A)，并且回蝕刻其表面部分直至暴露硬掩模34。層間絕緣膜20a是利用等離子體CVD方法形成的SiO2膜。圖17B示出了在完成有關(guān)的回蝕刻之后的器件剖面圖。此時(shí)，形成在側(cè)壁間隔體13a內(nèi)側(cè)和外側(cè)的兩層SiO2膜的上部被輕微地蝕刻掉。
此時(shí)，幾乎不被蝕刻掉的SiN膜(硬掩模34和SiN膜13a)的上部從層間絕緣膜20a的表面突出。通過CMP工藝平坦化SiN膜從而去除其突出的上部。圖18A示出了在完成平坦化工藝之后的器件剖面圖。
通過執(zhí)行蝕刻來去除暴露于表面的偽柵極33。更具體而言，通過使用利用了比如氫氧化四甲銨(TMAH)水溶液的堿性溶液的濕法蝕刻方法或者利用了CF4氣體和氧氣O2的混合氣體的化學(xué)干法蝕刻方法，來去除偽柵極33。圖18B示出了通過進(jìn)行這樣的蝕刻形成的柵極開口部分21。
接著，通過執(zhí)行使用了包含氫氟酸的溶液的蝕刻，來去除柵極開口部分21之內(nèi)的SiO2膜41和柵極氧化物膜32。結(jié)果，如圖19A所示，阱(P型阱3n或N型阱3p)的表面暴露于柵極開口部分21的底表面。延伸部分12n或12p的傾斜端面12A通過這種蝕刻工藝暴露于柵極開口部分21的底表面。此時(shí)，SiN膜13A用作蝕刻停止物，由此將每個(gè)傾斜端面的暴露寬度控制在恒定值。
如圖19B所示，在阱以及柵極開口部分21之內(nèi)所暴露的延伸部分的傾斜端面12A上分別同時(shí)形成柵極絕緣膜4n和4p。每個(gè)柵極絕緣膜4n和4p是通過熱氧化形成的SiO2膜、或者通過使SiO2膜經(jīng)受等離子體氮化所形成的SiON膜、或者通過利用原子層沉積(ALD)方法形成的HfO2膜等等。
當(dāng)通過氧化來形成每個(gè)柵極絕緣膜4n和4p時(shí)，氧化速度在其中包含有大量雜質(zhì)的硅層中增大。通常，每個(gè)延伸部分12n和12p的雜質(zhì)濃度高于每個(gè)P型阱3n和N型阱3p的雜質(zhì)濃度。因此，分別在延伸部分中形成了更厚的柵極氧化物膜。在這種情況下，柵極與延伸部分之間的耦合電容變小。而且，當(dāng)需要通過增大耦合電容來加速積累層的形成時(shí)，需要選擇任何其他適合的膜沉積方法。
然后，如圖19B所示，形成厚的柵極金屬層5A使其填充在柵極開口部分21中?？梢詢H利用PVD方法，或者利用用于Cu種子層(seed layer)的PVD方法和后續(xù)的Cu無電鍍敷來形成柵極金屬層5A。
利用CMP方法來去除柵極金屬層5A的過剩部分，從而僅在柵極開口部分21內(nèi)留下柵極金屬層5A。結(jié)果，如圖20A所示，形成了層間絕緣膜20a以及分別被側(cè)壁間隔體13所包圍的柵電極5n和5p。
利用與圖16B所示工藝中所使用的方法相同的方法，分別在柵電極5n和5p上同時(shí)形成硅化物層14n和14p(圖20B)。然后，沉積附加的層間絕緣膜20a，由此形成圖1中所示的層間絕緣膜20。結(jié)果，完成了CMOS器件的基本結(jié)構(gòu)。
之后，盡管沒有特別示出，但形成連接層，該層與每個(gè)硅化物層15n和15p接觸并且填充在層間膜20內(nèi)，在必要時(shí)，形成作為上覆層的線路(未示出)等，由此完成相關(guān)的CMOS器件。
根據(jù)本實(shí)施例，獲得了以下益處。
在其中實(shí)現(xiàn)了20nm或更小的柵極長度的超微細(xì)晶體管中，從經(jīng)由仿真的評(píng)估發(fā)現(xiàn)，相對(duì)于自其中形成溝道的延伸部分的襯底表面的結(jié)深度，對(duì)于耗盡層的上表面(即，源極或漏極區(qū)側(cè)的空間電荷中性區(qū)與在襯底中沒有引起挖掘并且在柵極角部中沒有引起載流子密度降低的理想情況下的耗盡層之間的邊界面)需要約4nm至約5nm的范圍。然而，在實(shí)際情況中，引起了襯底的挖掘以及柵極角部中載流子密度的降低，并且存在延伸部分的各種構(gòu)造以及延伸部分的各種濃度。由于這些，發(fā)現(xiàn)即使在其中引入了這些誤差因素的情況下，最大值約10nm的結(jié)深度也是足夠的。
然而，在常規(guī)方法的情況下，雜質(zhì)從延伸部分熱擴(kuò)散從而超過了必要的結(jié)深度。其原因在于源極/漏極區(qū)是利用離子注入和激活退火來形成的。
在常規(guī)情況下，從實(shí)現(xiàn)足夠低的內(nèi)部電阻和接觸電阻以及防止硅化物層所致的結(jié)泄漏電流增大等的角度來看，需要將具有高濃度的源極/漏極區(qū)形成至襯底的較深水平面。為了使通過這樣的深離子注入(高能注入)的雜質(zhì)的激活率足夠，更加需要高溫下的充分退火。結(jié)果，無法抑制延伸部分中的熱擴(kuò)散。
根據(jù)本實(shí)施例，由于由外延生長層來形成源極/漏極區(qū)，即使在利用離子注入方法來賦予源極/漏極區(qū)導(dǎo)電特性時(shí)，也能夠減小注入能量，并且無需使退火條件苛刻。此外，當(dāng)使用作為賦予源極/漏極區(qū)導(dǎo)電特性的優(yōu)選方法的原位摻雜時(shí)，激活退火變得不必要，由此進(jìn)一步提高了抑制熱擴(kuò)散的效果。并且，通過控制外延生長層的厚度，能夠自由改變防止結(jié)泄漏電流所需的硅化物層的形成表面的高度。
由以上所述，在本實(shí)施例中，能夠?qū)崿F(xiàn)超微細(xì)MIS晶體管，其中以必要且最小量的擴(kuò)散雜質(zhì)充分抑制了短溝道效應(yīng)。
此外，在本實(shí)施例中，能夠?qū)烹姌O精確堆疊在延伸部分的傾斜端面上。也就是說，分別在偽疊層6的兩個(gè)側(cè)面精確地形成通過其厚度來控制堆疊量的絕緣膜(在本實(shí)施例中為SiO2膜41)。然后，將所述絕緣膜蝕刻掉以便通過金屬鑲嵌工藝形成柵極開口部分，由此使所述開口延伸。結(jié)果，其中將填充柵電極的空間也相對(duì)于延伸部分的傾斜端面而向上形成。這導(dǎo)致能夠精確地控制柵電極與延伸部分之間的堆疊量。
而且，將在利用氫氟酸等的濕法蝕刻或者比如氫氟酸烘烤的干法蝕刻中具有相對(duì)低的蝕刻速率的材料(在本實(shí)施例中為SiN膜13A)用于側(cè)壁絕緣膜中從而使其在此時(shí)用作蝕刻停止物。此外，在所述側(cè)壁絕緣膜外部形成的側(cè)壁絕緣膜(在本實(shí)施例中為SiO2膜13B)由具有低介電常數(shù)的材料制成，由此實(shí)現(xiàn)寄生電容的降低。
這些側(cè)壁絕緣膜還用作成為源極/漏極區(qū)的第二外延生長層的分隔層。
這些側(cè)壁絕緣膜是所謂的側(cè)壁間隔體并且其厚度的可控性較高。這對(duì)于抑制寄生電容的電阻值的離散以及延伸部分的電阻值的離散是有用的。
此外，根據(jù)本實(shí)施例中所示的制造方法，可以分別在PMOS晶體管側(cè)和NMOS晶體管側(cè)選擇性地執(zhí)行外延生長。此時(shí)，盡管需要僅保護(hù)各自一側(cè)的兩種類型的保護(hù)膜，但這些膜由相對(duì)彼此具有高蝕刻選擇性的材料(本實(shí)施例中為SiN膜7a和SiO2膜8a)制成。結(jié)果，實(shí)現(xiàn)了其中在去除這些膜時(shí)過蝕刻量較小的方法。這導(dǎo)致了襯底的挖掘量被抑制，并且盡可能抑制了延伸部分的結(jié)深度Xj的增大。
本發(fā)明通?？蓱?yīng)用于具有MIS型場效應(yīng)晶體管的半導(dǎo)體產(chǎn)品及其制造方法。
盡管已經(jīng)利用特定的術(shù)語描述了本發(fā)明的優(yōu)選實(shí)施例，但這種描述僅用于說明的目的，應(yīng)理解的是，在不偏離權(quán)利要求的主旨和范圍的前提下可以進(jìn)行修改和變化。
本發(fā)明包含與2005年1月6日在日本專利局提交的日本專利申請(qǐng)P2005-001608相關(guān)的主題內(nèi)容，其全部內(nèi)容在此引入作為參考。
權(quán)利要求
1.一種絕緣柵極場效應(yīng)晶體管，所述晶體管具有其中形成有溝道且使該溝道通過柵極絕緣膜面對(duì)柵電極的半導(dǎo)體襯底區(qū)域；與所述區(qū)域接觸并且形成為彼此相距一定距離的兩個(gè)延伸部分；以及，在彼此分開的方向上距所述兩個(gè)延伸部分的相對(duì)端一定距離而進(jìn)一步形成的兩個(gè)源極/漏極區(qū)，其中所述兩個(gè)延伸部分中的每一個(gè)由所述半導(dǎo)體襯底上的第一外延生長層形成，并且所述兩個(gè)源極/漏極區(qū)中的每一個(gè)包括在所述第一外延生長層上的第二外延生長層。
2.根據(jù)權(quán)利要求1所述的絕緣柵極場效應(yīng)晶體管，其中在所述第二外延生長層上形成有由半導(dǎo)體和金屬的合金制成的合金層，并且確定所述第二外延生長層的厚度使得所述合金層的底表面位于相對(duì)于所述第一外延生長層的底表面的上方。
3.根據(jù)權(quán)利要求1所述的絕緣柵極場效應(yīng)晶體管，其中通過形成在所述第一外延生長層上并與柵極的側(cè)面接觸的側(cè)壁間隔體的寬度來確定所述第一外延生長層的柵極側(cè)端與所述第二外延生長層的柵極側(cè)端之間的距離。
4.根據(jù)權(quán)利要求1所述的絕緣柵極場效應(yīng)晶體管，其中所述第一外延生長層的柵極側(cè)端部設(shè)置有傾斜端面，所述傾斜端面距所述柵電極的距離隨著高度向上增大而變長，并且所述柵電極通過所述柵極絕緣膜而部分地堆疊在所述傾斜端面上。
5.一種絕緣柵極場效應(yīng)晶體管的制造方法，該絕緣柵極場效應(yīng)晶體管具有其中形成有溝道且使該溝道通過柵極絕緣膜面對(duì)柵電極的半導(dǎo)體襯底區(qū)域；與所述區(qū)域接觸并且形成為彼此相距一定距離的兩個(gè)延伸部分；以及，在彼此分開的方向上距所述兩個(gè)延伸部分的相對(duì)端一定距離而進(jìn)一步形成的兩個(gè)源極/漏極區(qū)，所述方法包括以下步驟在所述半導(dǎo)體襯底上形成具有預(yù)定寬度的第一間隔體；通過其中將所述第一間隔體用作分隔層的外延生長在所述半導(dǎo)體襯底上形成所述兩個(gè)延伸部分；分別在與所述兩個(gè)延伸部分上的所述第一間隔體的兩個(gè)側(cè)面接觸的兩個(gè)部分中形成每一個(gè)均具有預(yù)定寬度的第二間隔體；以及通過其中將分別形成在所述兩個(gè)部分中的所述兩個(gè)第二間隔體用作分隔層的外延生長在所述兩個(gè)延伸部分上形成所述兩個(gè)源極/漏極區(qū)。
6.根據(jù)權(quán)利要求5所述的絕緣柵極場效應(yīng)晶體管的制造方法，其中在進(jìn)行兩次外延生長從而形成所述兩個(gè)延伸部分和所述兩個(gè)源極/漏極區(qū)時(shí)，向正在生長的層中引入雜質(zhì)，該雜質(zhì)的導(dǎo)電類型與其中將形成所述溝道的所述半導(dǎo)體襯底的所述區(qū)域的導(dǎo)電類型相反。
7.根據(jù)權(quán)利要求5所述的絕緣柵極場效應(yīng)晶體管的制造方法，其中所述兩個(gè)第二間隔體中的每一個(gè)包括側(cè)面絕緣膜，所述側(cè)面絕緣膜由蝕刻速率與其他部分的材料不同的材料制成并且與所述第一間隔體的兩個(gè)側(cè)面接觸，且在所述層壓體形成步驟中，去除所述第一間隔體，去除所述兩個(gè)第二間隔體的所述側(cè)面絕緣膜，在凹陷部分內(nèi)所暴露的區(qū)域上以及所述兩個(gè)延伸部分的所述傾斜端面上形成所述柵極絕緣膜，所述凹陷部分由于去除所述側(cè)面絕緣膜而形成并且其中將形成所述溝道，并且形成所述柵電極從而使其填充在所述凹陷部分中。
8.根據(jù)權(quán)利要求5所述的絕緣柵極場效應(yīng)晶體管的制造方法，其中所述絕緣柵極場效應(yīng)晶體管包括P溝道MIS晶體管和N溝道MIS晶體管，并且所述形成所述兩個(gè)延伸部分的步驟包括第一步驟形成用于保護(hù)所述P溝道MIS晶體管形成區(qū)域和所述N溝道MIS晶體管形成區(qū)域中的一個(gè)形成區(qū)域的第一保護(hù)膜，以及，利用所述第一間隔體作為分隔層在所述另一形成區(qū)域側(cè)執(zhí)行外延生長；第二步驟形成用于保護(hù)所述另一形成區(qū)域的第二保護(hù)膜，以及，暴露所述一個(gè)形成區(qū)域上的所述第一間隔體兩側(cè)的半導(dǎo)體襯底，從而利用所述第一間隔體作為分隔層來執(zhí)行外延生長。
9.根據(jù)權(quán)利要求8所述的絕緣柵極場效應(yīng)晶體管的制造方法，其中在形成所述第一保護(hù)膜并且所述一個(gè)形成區(qū)域中的所述第一保護(hù)膜被保護(hù)的狀態(tài)下，在所述另一形成區(qū)域中，對(duì)所述第一保護(hù)膜執(zhí)行各向異性蝕刻從而形成由絕緣材料制成的側(cè)壁絕緣膜，所述絕緣材料以比制成所述第二間隔體的絕緣材料的蝕刻速率高得多的蝕刻速率被蝕刻，并且利用所述側(cè)壁絕緣膜和所述第一間隔體作為分隔層執(zhí)行所述第一步驟中的外延生長，以及在形成了由在所述第一保護(hù)膜幾乎不被蝕刻的條件下可去除的絕緣材料制成的所述保護(hù)膜并且所述另一形成區(qū)域中的所述第二保護(hù)膜被保護(hù)的狀態(tài)下，在所述一個(gè)形成區(qū)域中，去除所述第二保護(hù)膜，對(duì)所述暴露的第一保護(hù)膜執(zhí)行各向異性干法蝕刻從而在所述第一間隔體的側(cè)面上形成所述側(cè)壁絕緣膜，并且利用所述側(cè)壁絕緣膜和所述第一間隔體作為分隔層執(zhí)行所述第二步驟中的外延生長。
全文摘要
本發(fā)明的目的在于使相對(duì)于襯底表面的有效結(jié)深度足夠小，該襯底表面具有構(gòu)造穩(wěn)定的陡峭PN結(jié)并具有形成在其中的與延伸部分有關(guān)的溝道。通過各個(gè)柵極絕緣膜在P型阱和N型阱上形成柵電極。由兩個(gè)第一外延生長層形成兩個(gè)延伸部分，兩個(gè)第一外延生長層分別與將形成溝道的P型阱和N型阱的區(qū)域接觸并且彼此相距一定距離。在彼此分開的方向上、在所述第一外延生長層之上與兩個(gè)延伸部分的相對(duì)端進(jìn)一步相距一定距離的位置上形成兩個(gè)第二外延生長層。由此，在PMOS側(cè)和NMOS側(cè)中每一側(cè)都形成了兩個(gè)源極/漏極區(qū)。在這種結(jié)構(gòu)的情況下，沒有采用將雜質(zhì)引入到較深部分中的離子注入。因此延伸部分中的雜質(zhì)不會(huì)通過激活退火熱擴(kuò)散到襯底一側(cè)中。
文檔編號(hào)H01L21/336GK1819202SQ200610005740
公開日2006年8月16日 申請(qǐng)日期2006年1月6日 優(yōu)先權(quán)日2005年1月6日
發(fā)明者館下八州志 申請(qǐng)人:索尼株式會(huì)社