專利名稱：半導體元件及其形成方法
技術領域：
本發(fā)明有關于一種半導體制程技術，特別有關于一種具有側壁間隙壁的半導體元件及其形成方法。
背景技術：
金屬硅化物已普遍用來降低柵極電阻以及柵極間源極及漏極的電阻。然而，隨著半導體元件尺寸逐漸縮小，兩柵極間的距離也隨之縮小，由于柵極間隙壁具有一定的寬度，因此形成金屬硅化物的可用空間比柵極間距縮小的更快，因此在柵極間形成金屬硅化物也日趨困難，造成在這些區(qū)域中電阻變的過大且分布不均。此外，以干蝕刻形成間隙壁時，由于厚度越來越薄蝕刻條件控制不良時很容易造成柵極間的間隙壁寬度不一致，進而降低電阻的均勻性。
圖1顯示半導體元件的截面圖，在半導體基底10上形成兩晶體管柵極圖案12，包括柵極電極14形成在柵極介電層16上。氧化襯層18及氮化硅層20依序形成在柵極圖案12及半導體基底10上，其中，氮化硅層20厚度大于氧化襯層18，例如依80nm制程的設計規(guī)則氮化硅層18及氧化襯層20的厚度分別約650埃和130埃。
如圖2和圖3所示，以傳統(tǒng)的間隙壁蝕刻制程以形成L形的氧化物間隙壁18a及較厚的氮化物間隙壁20a。在形成源極或漏極區(qū)域22后，將金屬硅化物24形成在露出的柵極電極14及源極或漏極區(qū)域表面上。由于金屬硅化物的間距d取決于間隙壁的寬度，因此間隙壁的寬度變化會降低電阻的均勻度。如圖2所示的傳統(tǒng)間隙壁由于常造成間隙壁的寬度不一致，需要復雜的制程參數(shù)微調(diào)來降低寬度的差異。因此業(yè)界亟需要一種寬度較易控制的間隙壁設計，也需要縮小間隙壁寬度來增加金屬硅化物形成的空間。
傳統(tǒng)間隙壁也會產(chǎn)生頂部損失的問題，回到圖2，干蝕刻后只有一小部分柵極電極側壁露出。由于露出的區(qū)域有限，較難形成金屬硅化物以致于無法得到高效能的晶體管，因此需較大的區(qū)域來形成金屬硅化物。
圖4顯示另一傳統(tǒng)間隙壁所產(chǎn)生的另一問題。蝕刻穿過層間介電層28以及接觸蝕刻停止層26形成接觸窗30，并露出源極或漏極區(qū)域22。由于蝕刻停止層26一般為氮化硅，因此在蝕刻移除蝕刻停止層時氮化物間隙壁20a側壁會受到蝕刻，會產(chǎn)生底切部分(undercut)30a。側壁蝕刻造成可靠度的問題，特別是在接觸窗未對準時。
發(fā)明內(nèi)容
為解決上述問題，本發(fā)明提供一種半導體元件，包括一導體圖案；一L形間隙壁，包括一垂直部分及一水平部分，該垂直部分置于該導體圖案的較低側壁上，露出該導體圖案的上層側壁；以及一頂部間隙壁，置于該L形間隙壁上，其中該L形間隙壁的該垂直部分對于該頂部間隙壁的寬度至少約2∶1。
本發(fā)明所述的半導體元件，該L形間隙壁的該垂直部分對于該頂部間隙壁的寬度比約2～4∶1。
本發(fā)明所述的半導體元件，該垂直部分的寬度對于該導體圖案所露出的上層側壁的高度比約1～2∶1。
本發(fā)明所述的半導體元件，該水平部分包括該頂部間隙壁下的底切部分，其中該底切部分的寬度對于該水平部分的高度比低于約0.3。
本發(fā)明所述的半導體元件，該L形間隙壁及該頂部間隙壁彼此間具有蝕刻選擇性。
本發(fā)明所述的半導體元件，該導體圖案經(jīng)金屬硅化。
本發(fā)明所述的半導體元件，該垂直部分的寬度約350～450埃，而該頂部間隙壁的寬度約100～200埃。
本發(fā)明所述的半導體元件，該L形間隙壁的該垂直部分約露出200～400埃的該導體圖案。
本發(fā)明更提供一種形成半導體元件的方法，包括在一半導體基底上形成一導體圖案；在該導體圖案及該半導體基底上順應性的形成厚度比至少約2∶1的一第一絕緣層及一第二絕緣層；非等向性蝕刻該第二絕緣層，形成一頂部間隙壁；以及非等項性蝕刻該第一絕緣層，形成一L形間隙壁，其中該L形間隙壁的頂部表面低于該導體圖案。
本發(fā)明所述的形成半導體元件的方法，L形間隙壁包括一垂直部分及一水平部分。
本發(fā)明所述的形成半導體元件的方法，該L形間隙壁的該垂直部分對于該頂部間隙壁的寬度比約2～4∶1。
本發(fā)明所述的形成半導體元件的方法，該垂直部分的寬度對于該導體圖案所露出的上層側壁的高度比約1～2∶1。
本發(fā)明所述的形成半導體元件的方法，該水平部分為該頂部間隙壁下的底切部分，其中該底切部分的寬度對于該水平部分的高度比低于約0.3。
本發(fā)明所述的形成半導體元件的方法，該L形間隙壁及該頂部間隙壁彼此間具有蝕刻選擇性。
本發(fā)明所述的形成半導體元件的方法，該導體圖案經(jīng)金屬硅化。
由上述可得知，本發(fā)明提供一簡單且易控制間隙壁來增加金屬硅化物形成的面積。由于間隙壁厚度的縮小，也使本發(fā)明的間隙壁結構可應用在下一代。此外，本發(fā)明所形成的間隙壁可降低因側壁蝕刻所產(chǎn)生的底切。再者，本發(fā)明不會增加間隙壁制程的復雜度，簡單來說，只需改變絕緣層的厚度比即可達成本發(fā)明。
圖1至圖4顯示傳統(tǒng)半導體元件的剖面圖，并描繪出傳統(tǒng)間隙壁所產(chǎn)生的問題。
圖5至圖9顯示以本發(fā)明實施例形成凹陷L形間隙壁的方法。
具體實施例方式
為了讓本發(fā)明的上述和其他目的、特征、和優(yōu)點能更明顯易懂，下文特舉一較佳實施例，并配合附圖作詳細說明如下接下來以本發(fā)明的較佳實施例來描述在場效應晶體管的柵極圖案上側壁間隙壁的形成。然而，本發(fā)明也可應用至集成電路中各種導體圖案，例如，局部內(nèi)連接線或其他用以連接各半導體元件的多晶硅。本文中所述的“在基板上”、“在一層狀結構上”或“在一薄膜上”均是描述與底層表面的相對位置，而不管兩者之間是否還存在其他結構，由此可知，這種表達方式可解讀為上下兩結構直接接觸，也可解讀為兩結構間尚具有其他組成而沒有直接接觸。
如圖5所示，半導體基底100上具有晶體管柵極圖案102。雖然基底上一般具有相鄰的柵極，但為了簡化圖示，圖中只顯示一柵極圖案。半導體基底100一般為硅、受應變硅、硅鍺、絕緣層上硅(SOI)或其他適合的材料。柵極圖案102包括，柵極電極106，置于柵極介電層104之上。柵極介電層104包括氧化硅，而柵極電極106包括摻雜多晶硅，一般簡稱為多晶硅。
可在形成本發(fā)明側壁間隙壁之前，先在半導體基底100中布植雜質(zhì)離子，以形成LDD(Lightly doped source and drain)(未顯示)。布植制程時可如先前技術利用柵極圖案作為掩膜。
圖5顯示本發(fā)明重要的發(fā)明特征，在半導體基底100上及柵極圖案102上順應性沉積第一絕緣層108及第二絕緣層110，其中第一絕緣層108厚度大于第二絕緣層110。第一絕緣層108及第二絕緣層110的厚度比至少約2∶1，較佳約2～4∶1。例如80nm制程的設計規(guī)則，第一絕緣層108及第二絕緣層110的厚度分別約350～450埃以及100～200埃。在本發(fā)明一較佳實施例中，第一絕緣層108是以TEOS為反應性氣體，利用低壓化學氣相沉積(LPCVD)形成的氧化硅，而第二絕緣層110是利用低壓化學氣相沉積法形成的氮化硅或氮氧化硅。然而，在其他實施例中第一及第二絕緣層還可為任何兩種具有高蝕刻選擇性的材料。
圖6顯示本發(fā)明另一重要的特征，將第一絕緣層108及第二絕緣層110分別蝕刻成L形間隙壁108a及一頂部間隙壁110a。首先，非等向性蝕刻第二絕緣層110，在第一絕緣層108的側壁上形成頂部間隙壁110a，接著以頂部間隙壁110a作為蝕刻掩膜，非等向性蝕刻第一絕緣層108，以在柵極圖案102及間隙壁110a間形成L形間隙壁108a。特別的是，非等向性蝕刻降低柵極圖案102及間隙壁110a間第一絕緣層108的垂直厚度，因此露出部分上層側壁102a約200～400埃。L形間隙壁108a包括一垂直部分V，介于柵極圖案102及頂部間隙壁110a之間，以及一水平部分H，在頂部間隙壁110a下延伸。L形間隙壁108a的蝕刻較佳利用相對于第一絕緣層具有高蝕刻選擇性的蝕刻制程。
相較于圖1及圖2所示的傳統(tǒng)間隙壁的制程，本發(fā)明具有多種優(yōu)點，第一，較厚的第一絕緣層108可使L形間隙壁108a的頂部較易移除。因此可露出柵極圖案102的側壁部分102a，在后續(xù)制程中提供較大的金屬硅化反應區(qū)域。本發(fā)明中，L形間隙壁垂直部分V的寬度X與露出的側壁部分102a的高度Y之比較佳約1～2∶1。
第二，如圖5及圖6所示，間隙壁的輪廓取決于薄的第二絕緣層110。相較于圖1中較厚的氮化層20，本發(fā)明在晶圓上形成的厚度較均勻，可縮短蝕刻時間或降低蝕刻功率，因此降低間隙壁寬度的變化。由此可知，本發(fā)明間隙壁的寬度較易控制，并改善相鄰柵極間的電阻均勻性。
第三，由于間隙壁寬度較易控制，間隙壁蝕刻的限制較低，因此，可降低間隙壁的總厚度，例如第一絕緣層108及第二間隙壁110的總厚度，以在相鄰兩柵極間獲得更多空間進行金屬硅化，特別是在柵極間距隨設計規(guī)則縮小時，例如，以氧化硅作為第一絕緣層108，以氮化硅作為第二絕緣層110，如圖1的傳統(tǒng)方法需要氧化硅及氮化硅層的總厚度約780埃(氧化層約130埃、氮化硅層約650埃)以獲得柵極間距約1630埃，而本發(fā)明依相同的設計規(guī)則只需總厚度約530埃的氧化硅(400埃)及氮化硅(130埃)，厚度可減少約30％。
圖6顯示本發(fā)明實施例的半導體元件，包括柵極圖案102于半導體基底100之上。一L形間隙壁108a相鄰于柵極圖案102，包括一垂直部分V及一水平部分H，其中垂直部分V位于柵極圖案102較低的側壁上，并露出上層側壁102a。頂部間隙壁110a緊靠并突出L形間隙壁108a，因此在頂部間隙壁110a及柵極圖案102上層側壁間形成一缺口。L形間隙壁108a垂直部分V與頂部間隙壁110a的寬度比至少約2∶1(X/W)，較佳約2～4∶1。而垂直部分V的寬度與上層側壁露出部分高度Y之比約1～2∶1(X/Y)。
如圖7所示，形成間隙壁108a及110a后，接著在半導體基底100中相鄰于柵極圖案102兩側布植形成源極或漏極區(qū)域112。之后以傳統(tǒng)已知的方法，在源極或漏極區(qū)域112與柵極圖案102上形成柵極硅化物層116以及接面金屬硅化物層114，其中金屬硅化物層114及116包括CoSi2、TiSi2、WSi2、NiSi2、MoSi2、TaSi2或PtSi。如以上所述，由于L形間隙壁108a的頂部表面露出柵極圖案102的上層側壁102a，以及兩相鄰柵極間有更寬廣的空間，具有足夠的硅化面積。因此金屬硅化物層114及116可穩(wěn)定的形成，且柵極硅化物層116的厚度大于如圖1所示未凹陷的間隙壁厚度。
圖8至圖9顯示本發(fā)明較佳實施例的另一優(yōu)點。如第8圖所示，在形成金屬硅化物層114及116后，接著在整個基底上沉積接觸蝕刻停止層118及層間介電層120。蝕刻停止層118一般為氮化硅，而層間介電層120一般為氧化物或低介電常數(shù)材料。如圖9所示，以傳統(tǒng)非等向性蝕刻蝕刻至源極或漏極區(qū)域112，形成接觸窗開口122。自源極或漏極區(qū)域蝕刻移除氮化物蝕刻停止層118時，L形間隙壁108a的水平部分H若為氧化物可當作蝕刻停止層并抑制側壁蝕刻。由上述可知，只會產(chǎn)生有限的底切(undercut)，且只出現(xiàn)在頂部間隙壁110a之下。在一較佳實施例中，底切的寬度U與水平部分H的高度Z的比值小于約0.3(U/Z)。
由上述可得知，本發(fā)明提供一簡單且易控制間隙壁來增加金屬硅化物形成的面積。由于間隙壁厚度的縮小，也使本發(fā)明的間隙壁結構可應用在下一代。此外，本發(fā)明所形成的間隙壁可降低因側壁蝕刻所產(chǎn)生的底切。再者，本發(fā)明不會增加間隙壁制程的復雜度，簡單來說，只需改變絕緣層的厚度比即可達成本發(fā)明。
雖然本發(fā)明已通過較佳實施例說明如上，但該較佳實施例并非用以限定本發(fā)明。本領域的技術人員，在不脫離本發(fā)明的精神和范圍內(nèi)，應有能力對該較佳實施例做出各種更改和補充，因此本發(fā)明的保護范圍以權利要求書的范圍為準。
附圖中符號的簡單說明如下半導體基底～10柵極電極～14氧化襯層～18
L形間隙壁～18a氮化硅層～20氮化物間隙壁～20a源極或漏極區(qū)域～22金屬硅化物～24蝕刻停止層～26層間介電層～28接觸窗～30半導體基底～100柵極圖案～102上層側壁～102a柵極介電層～104柵極電極～106第一絕緣層～108L形間隙壁～108a第二絕緣層～110頂部間隙壁～110a源極或漏極區(qū)域～112接面金屬硅化物層～114柵極硅化物層～116接觸蝕刻停止層～118層間介電層～120接觸窗開口～12權利要求
1.一種半導體元件，其特征在于，該半導體元件包括一導體圖案；一L形間隙壁，包括一垂直部分及一水平部分，該垂直部分置于該導體圖案的較低側壁上，露出該導體圖案的上層側壁；以及一頂部間隙壁，置于該L形間隙壁上，其中該L形間隙壁的該垂直部分對于該頂部間隙壁的寬度比至少為2∶1。
2.根據(jù)權利要求1所述的半導體元件，其特征在于，該L形間隙壁的該垂直部分對于該頂部間隙壁的寬度比為2～4∶1。
3.根據(jù)權利要求1所述的半導體元件，其特征在于，該垂直部分的寬度對于該導體圖案所露出的上層側壁的高度之比為1～2∶1。
4.根據(jù)權利要求1所述的半導體元件，其特征在于，該水平部分包括該頂部間隙壁下的底切部分，其中該底切部分的寬度對于該水平部分的高度之比低于0.3。
5.根據(jù)權利要求1所述的半導體元件，其特征在于，該L形間隙壁及該頂部間隙壁彼此間具有蝕刻選擇性。
6.根據(jù)權利要求1所述的半導體元件，其特征在于，該導體圖案經(jīng)金屬硅化。
7.根據(jù)權利要求1所述的半導體元件，其特征在于，該垂直部分的寬度為350～450埃，而該頂部間隙壁的寬度為100～200埃。
8.根據(jù)權利要求1所述的半導體元件，其特征在于，該L形間隙壁的該垂直部分露出200～400埃的該導體圖案。
9.一種形成半導體元件的方法，其特征在于，該形成半導體元件的方法包括在一半導體基底上形成一導體圖案；在該導體圖案及該半導體基底上順應性的形成厚度比至少為2∶1的一第一絕緣層及一第二絕緣層；非等向性蝕刻該第二絕緣層，形成一頂部間隙壁；以及非等向性蝕刻該第一絕緣層，形成一L形間隙壁，其中該L形間隙壁的頂部表面低于該導體圖案。
10.根據(jù)權利要求9所述的形成半導體元件的方法，其特征在于，L形間隙壁包括一垂直部分及一水平部分。
11.根據(jù)權利要求10所述的形成半導體元件的方法，其特征在于，該L形間隙壁的該垂直部分對于該頂部間隙壁的寬度比為2～4∶1。
12.根據(jù)權利要求10所述的形成半導體元件的方法，其特征在于，該垂直部分的寬度對于該導體圖案所露出的上層側壁的高度之比為1～2∶1。
13.根據(jù)權利要求10所述的形成半導體元件的方法，其特征在于，該水平部分為該頂部間隙壁下的底切部分，其中該底切部分的寬度對于該水平部分的高度之比低于0.3。
14.根據(jù)權利要求9所述的形成半導體元件的方法，其特征在于，該L形間隙壁及該頂部間隙壁彼此間具有蝕刻選擇性。
15.根據(jù)權利要求9所述的形成半導體元件的方法，其特征在于，該導體圖案經(jīng)金屬硅化。
全文摘要
一種半導體元件及其形成方法，該半導體元件包括一導體圖案；一L形間隙壁，包括一垂直部分及一水平部分，該垂直部分置于該導體圖案的較低側壁上，露出該導體圖案的上層側壁；以及一頂部間隙壁，置于該L形間隙壁上，其中該L形間隙壁的該垂直部分對于該頂部間隙壁的寬度比至少約2∶1。本發(fā)明提供一種簡單且易控制間隙壁來增加金屬硅化物形成的面積，所形成的間隙壁可降低因側壁蝕刻所產(chǎn)生的底切，不會增加間隙壁制程的復雜度，只需改變絕緣層的厚度比即可達成本發(fā)明。
文檔編號H01L21/28GK1925167SQ200610003590
公開日2007年3月7日 申請日期2006年2月15日 優(yōu)先權日2005年8月30日
發(fā)明者鄭光茗, 鄭鈞隆, 莊學理 申請人:臺灣積體電路制造股份有限公司