專利名稱：：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種半導(dǎo)體器件及其制造方法。技術(shù)背景作為即使切斷電源也可以存儲信息的非易失性存儲器，閃存或鐵電存儲器己被公知。其中，閃存具有填埋在絕緣柵極型的場效應(yīng)晶體管(IGFET)的柵極絕緣膜中的浮柵，而且通過將表示存儲信息的電荷存儲到該浮柵中來存儲信息。但是，在這種閃存中存在如下缺點(diǎn)，即，在信息的寫入或刪除時(shí)，需要向柵極絕緣膜通隧道電流，需要較高的電壓。相對于此，鐵電存儲器也被稱之為FeRAM(FerroelectricRandomAccessMemory:鐵電隨機(jī)存儲器)，其利用鐵電電容器具有的鐵電膜的磁滯特性來存儲信息。該鐵電膜，根據(jù)施加在電容器的上部電極和下部電極之間的電壓產(chǎn)生極化，即使去掉該電壓也殘留自發(fā)極化。當(dāng)使施加的電壓的極性反相時(shí)，該自發(fā)極化也顛倒，通過使該自發(fā)極化的方向與"1"和"0"相對應(yīng)，而向鐵電膜寫入信息。FeRAM具有以下優(yōu)點(diǎn)該寫入所需的電壓比閃存的電壓還低，另外，能夠比閃存還要高速地寫入。在上述的FeRAM中，在層間絕緣膜上形成用于向電容器的上部電極或下部電極施加電壓的金屬布線，該金屬布線的結(jié)構(gòu)例子在下述的專利文獻(xiàn)19中己被公開。其中，在專利文獻(xiàn)17中，通過在布線的旁邊形成側(cè)壁，增大接觸孔和布線的對位的余量。另外，在專利文獻(xiàn)8、9中，通過在布線的旁邊形成絕緣性的側(cè)壁，即使布線上的導(dǎo)電插塞位置偏移，也防止該導(dǎo)電插塞的接觸阻抗上升。專利文獻(xiàn)l:JP特開平8—330417號公報(bào)專利文獻(xiàn)2:JP特開平11一274297號公報(bào)專利文獻(xiàn)3:JP特開2002—343857號公報(bào)專利文獻(xiàn)4:JP特開平11—8299號公報(bào)專利文獻(xiàn)5:JP特開平10—209277號公報(bào)專利文獻(xiàn)6:JP特開平8—293549號公報(bào)專利文獻(xiàn)7:JP特開平8—250589號公報(bào)專利文獻(xiàn)8:JP特開平11一186382號公報(bào)專利文獻(xiàn)9:JP特開平8—330422號公報(bào)
發(fā)明內(nèi)容本發(fā)明的目的在于提供一種能夠?qū)⒔饘俨季€和其上的導(dǎo)電插塞良好地進(jìn)行電連接的半導(dǎo)體器件及其制造方法。根據(jù)本發(fā)明的一種觀點(diǎn)，提供一種半導(dǎo)體器件的制造方法，其包括在半導(dǎo)體襯底上形成第一絕緣膜的工序；在上述第一絕緣膜上形成電容器的工序，其中，該電容器具有下部電極、電容器電介質(zhì)膜以及上部電極，該電容器電介質(zhì)膜由鐵電材料構(gòu)成；形成覆蓋上述電容器的第二絕緣膜的工序；在上述第二絕緣膜上形成金屬布線的工序；形成第一電容器保護(hù)絕緣膜的工序，該第一電容器保護(hù)絕緣膜覆蓋上述金屬布線和上述第二絕緣膜；在上述金屬布線旁邊的上述第一電容器保護(hù)絕緣膜上形成絕緣側(cè)壁的工序；在上述絕緣側(cè)壁上形成第三絕緣膜，并利用該第三絕緣膜覆蓋上述金屬布線的工序；以上述絕緣側(cè)壁的蝕刻速度比上述第三絕緣膜的蝕刻速度慢的蝕刻條件，選擇性蝕刻上述第一電容器保護(hù)絕緣膜和上述第三絕緣膜，以此在上述金屬布線上形成孔的工序；在上述孔內(nèi)形成連接在上述金屬布線上的導(dǎo)電插塞的工序。根據(jù)本發(fā)明，利用第一電容器保護(hù)絕緣膜覆蓋金屬布線之后，形成絕緣側(cè)壁和第三絕緣膜，因此，金屬布線不被暴露在包含于形成這些膜時(shí)的成膜環(huán)境中的等離子體中。由此，等離子體損傷不通過金屬布線傳到電容器電介質(zhì)膜中，從而能夠防止因等離子體損傷而引起的電容器電介質(zhì)膜的劣化。而且，以絕緣側(cè)壁的蝕刻速度比第三絕緣膜的蝕刻速度還慢的蝕刻條件，蝕刻第三絕緣膜以形成孔，因此，即使孔位置偏移而其一部分從金屬布線處偏移，也不會(huì)在偏移部分的孔的底部形成槽。因此，在蝕刻孔時(shí)，從第一電容器保護(hù)絕緣膜中生成的蝕刻生成物不留在上述槽中，從而蝕刻生成物難以殘留在孔內(nèi)。因此，在孔內(nèi)形成導(dǎo)電插塞時(shí)，即使加熱半導(dǎo)體襯底，也幾乎沒有因被加熱的蝕刻生成物而引起的脫氣，所以能夠防止由于脫氣而導(dǎo)致不形成導(dǎo)電插塞，從而能夠?qū)?dǎo)電插塞和金屬布線良好地電連接。此外，上述的絕緣側(cè)壁是可以對側(cè)壁用絕緣膜進(jìn)行回蝕而形成的，但通過濺射法形成該側(cè)壁用絕緣膜，以此與通過等離子體CVD法等形成絕緣膜的情況相比，能夠減小電容器電介質(zhì)膜所受的等離子體損傷。另外，因?yàn)椴幌裆鲜瞿菢釉诳椎牡撞啃纬刹?，所以即使清洗孔?nèi)，清^先水也難以殘留在孔內(nèi)，從而能夠避免因殘留的清洗水而導(dǎo)致不形成導(dǎo)電插塞的問題。此外，優(yōu)選形成包含鋁膜的金屬疊層膜而作為上述的金屬布線。此時(shí)，因?yàn)榻饘俨季€被第一電容器保護(hù)絕緣膜所覆蓋，所以在絕緣側(cè)壁或第三絕緣膜的成膜環(huán)境中所包含的水分不直接接觸到鋁膜。由此，防止因鋁的還原作用而使上述的水分被還原成氫氣，從而能夠防止電容器電介質(zhì)膜被上述氫氣劣化。另外，根據(jù)本發(fā)明的另一種觀點(diǎn)，提供一種半導(dǎo)體器件，其具有半導(dǎo)體襯底；第一絕緣膜，其形成在上述半導(dǎo)體襯底上；電容器，其形成在上述第一絕緣膜上，并具有下部電極、電容器電介質(zhì)膜及上部電極，該電容器電介質(zhì)膜由鐵電材料構(gòu)成；第二絕緣膜，其形成在上述電容器上；金屬布線，其形成在上述第二絕緣膜上；第一電容器保護(hù)絕緣膜，其至少形成在上述金屬布線的側(cè)面；絕緣側(cè)壁，其形成在上述金屬布線旁邊的第一電容器保護(hù)絕緣膜上；第三絕緣膜，其形成在上述金屬布線和上述絕緣側(cè)壁中的每一個(gè)上，并在上述金屬布線上具有孔；導(dǎo)電插塞，其形成在上述孔內(nèi)，并與上述金屬布線相連接。圖l(a)、(b)是虛擬半導(dǎo)體器件的制造過程中的剖視圖(其l)。圖2(a)、(b)是虛擬半導(dǎo)體器件的制造過程中的剖視圖(其2)。圖3(a)、(b)是虛擬半導(dǎo)體器件的制造過程中的剖視圖(其3)。圖4(a)、(b)是在虛擬的半導(dǎo)體器件中，第五孔從第一層金屬布線上脫離時(shí)的放大剖視圖。圖5(a)、(b)是本發(fā)明的第一實(shí)施方式的半導(dǎo)體器件的制造過程中的剖視圖(其l)。圖6(a)、(b)是本發(fā)明的第一實(shí)施方式的半導(dǎo)體器件的制造過程中的剖視圖(其2)。圖7(a)、(b)是本發(fā)明的第一實(shí)施方式的半導(dǎo)體器件的制造過程中的剖視圖(其3)。圖8(a)、(b)是本發(fā)明的第一實(shí)施方式的半導(dǎo)體器件的制造過程中的剖視圖(其4)。圖9(a)、(b)是本發(fā)明的第一實(shí)施方式的半導(dǎo)體器件的制造過程中的剖視圖(其5)。圖10(a)、(b)是本發(fā)明的第一實(shí)施方式的半導(dǎo)體器件的制造過程中的剖視圖(其6)。圖11(a)、(b)是本發(fā)明的第一實(shí)施方式的半導(dǎo)體器件的制造過程中的剖視圖(其7)。圖12是本發(fā)明的第一實(shí)施方式的半導(dǎo)體器件的制造過程中的剖視圖(其8)。圖13是本發(fā)明的第一實(shí)施方式的半導(dǎo)體器件的制造過程中的剖視圖(其9)。圖14是本發(fā)明的第一實(shí)施方式的半導(dǎo)體器件的制造過程中的剖視圖(其10)。圖15是本發(fā)明的第一實(shí)施方式的半導(dǎo)體器件的制造過程中的剖視圖(其11)。圖16是本發(fā)明的第一實(shí)施方式的半導(dǎo)體器件的制造過程中的剖視圖(其12)。圖17是本發(fā)明的第一實(shí)施方式的半導(dǎo)體器件的制造過程中的剖視圖(其13)。圖18是本發(fā)明的第一實(shí)施方式的半導(dǎo)體器件的制造過程中的剖視圖(其14)。圖19是本發(fā)明的第一實(shí)施方式的半導(dǎo)體器件的制造過程中的剖視圖(其15)。圖20是本發(fā)明的第一實(shí)施方式的半導(dǎo)體器件的制造過程中的剖視圖(其16)。圖21是本發(fā)明的第一實(shí)施方式的半導(dǎo)體器件的制造過程中的剖視圖(其17)。圖22是本發(fā)明的第一實(shí)施方式的半導(dǎo)體器件的制造過程中的剖視圖(其18)。圖23是在本發(fā)明的第一實(shí)施方式中，第三孔74a的一部分從第一層金屬布線65上偏移時(shí)的放大剖視圖。圖24是在本發(fā)明的第一實(shí)施方式中，從第一層的金屬布線65的上表面除去了第一電容器保護(hù)絕緣膜66時(shí)的放大剖視圖。圖25(a)(c)是本發(fā)明的第二實(shí)施方式的半導(dǎo)體器件的制造過程中的剖視圖(其1)。圖26(a)(c)是本發(fā)明的第二實(shí)施方式的半導(dǎo)體器件的制造過程中的剖視圖(其2)。圖27(a)(c)的剖視圖(其3)。圖28(a)、(b)的剖視圖(其4)。圖29(a)、(b)的剖視圖(其5)。圖30(a)、(b)的剖視圖(其6)。圖31(a)、(b)的剖視圖(其7)。圖28(a)、(b)的剖視圖(其8)。是本發(fā)明的第二實(shí)施方式的半導(dǎo)體器件的制造過程中是本發(fā)明的第二實(shí)施方式的半導(dǎo)體器件的制造過程中是本發(fā)明的第二實(shí)施方式的半導(dǎo)體器件的制造過程中是本發(fā)明的第二實(shí)施方式的半導(dǎo)體器件的制造過程中是本發(fā)明的第二實(shí)施方式的半導(dǎo)體器件的制造過程中是本發(fā)明的第二實(shí)施方式的半導(dǎo)體器件的制造過程中具體實(shí)施方式以下，對本發(fā)明的實(shí)施方式，參照附圖進(jìn)行詳細(xì)說明。(1)預(yù)備事項(xiàng)的說明說明本發(fā)明的實(shí)施方式之前，對成為本發(fā)明的基礎(chǔ)的預(yù)備事項(xiàng)進(jìn)行說明。在FeRAM所具有的鐵電電容器中，使用PZT(Pb(Zrx，11,.》03)膜等氧化金屬膜來作為其電容器電介質(zhì)膜。若氧化金屬膜被暴露在氫氣或水分等的還原性物質(zhì)中，則膜中的氧被還原而成為缺乏氧的狀態(tài)，從而導(dǎo)致殘留極化電荷量等鐵電特性劣化。因此，在FeRAM中，為了自上述還原性物質(zhì)中保護(hù)鐵電膜，而形成氧化鋁等電容器保護(hù)絕緣膜。該電容器保護(hù)絕緣膜具有阻止還原性物質(zhì)到達(dá)到鐵電膜的功能，而且例如形成在上下布線之間。下面，對具有由這種氧化鋁構(gòu)成的電容器保護(hù)絕緣膜的虛擬半導(dǎo)體器件，按照其制造工序進(jìn)行說明。圖1圖3是虛擬半導(dǎo)體器件的制造過程中的剖視圖。首先，對得到如圖l(a)所示的截面結(jié)構(gòu)為止的工序進(jìn)行說明。最幵始，在硅襯底1上形成由柵電極4等構(gòu)成的MOS晶體管TR。然后，用氮化硅膜等覆蓋絕緣膜6覆蓋該MOS晶體管TR之后，在覆蓋絕緣膜6上形成氧化硅膜，將該氧化硅膜作為第一絕緣膜7。下面，用CMP(ChemicalMechanicalPolishing:化學(xué)機(jī)械研磨)法研磨第一絕緣膜7的上表面使其平坦化。之后，在平坦化過的第一絕緣膜7的上表面形成將下部電極8、電容器電介質(zhì)膜9及上部電極10依次層疊而成的電容器Q。接著，如圖l(b)所示，在硅基板1的上側(cè)的整個(gè)面上，形成氧化硅膜來作為第二絕緣膜ll。通過用CMP法進(jìn)行的研磨，對反映電容器Q的形狀而形成在第二絕緣膜11上表面上的凹凸進(jìn)行平坦化處理。還有，通過光刻法從第二絕緣膜11到覆蓋絕緣膜6為止進(jìn)行圖案成形，以此在上述各絕緣膜中形成如下深度的第1、第2孔lla、llb，g卩，到達(dá)上述MOS晶體管TR的源極/漏極區(qū)域的深度。之后，分別在這些孔lla、llb中，形成第一導(dǎo)電插塞lla、llb。之后，為了防止第一導(dǎo)電插塞lla、lib的氧化，在這些導(dǎo)電插塞和第二絕緣膜11各自的上表面上形成SiON膜作為防氧化絕緣膜(未圖示)。然后，再次對第二絕緣膜ll進(jìn)行圖案成形，分別在上部電極10和下部電極8上形成第3、第4孔llc、lld之后，除去上述的防氧化絕緣膜，并在這些孔llc、lld的內(nèi)面和第二絕緣膜11的上表面形成第一層金屬布線13。接著，如圖2(a)所示，為了從氫氣或水分等還原性物質(zhì)中保護(hù)電容器電介質(zhì)膜9，用濺射法在第一層金屬布線13之上形成氧化鋁膜，并將該氧化鋁膜作為第一電容器保護(hù)絕緣膜14。還有，通過等離子體CVD法在第一電容器保護(hù)絕緣膜14上形成氧化硅膜來作為第三絕緣膜15之后，通過用CMP法進(jìn)行的研磨使該第三絕緣S莫15的上表面平坦化。在此，為了更加有效地防止電容器電介質(zhì)膜9的劣化，用濺射法在第三絕緣膜15上形成氧化鋁膜來作為第二電容器保護(hù)絕緣膜16。之后，在該第二電容器保護(hù)絕緣膜16之上形成氧化硅膜，并將該氧化硅膜作為蓋絕緣膜17。接著，如圖2(b)所示，通過對上述的各絕緣膜1417進(jìn)行圖案成形，以此在第一層金屬布線13上形成第五孔15a。下面，對得到如圖3(a)所示的截面結(jié)構(gòu)為止的工序進(jìn)行說明。首先，通過濺射法在第五孔15a的內(nèi)面和蓋絕緣膜17的上表面上，形成氮化鈦膜作為膠膜19。然后，在該膠膜19之上形成填埋第五孔15a的厚度的鎢膜之后，通過CMP法研磨并除去蓋絕緣膜17之上的多余的鎢膜，以此只在第五孔15a內(nèi)留下鎢膜來作為第三導(dǎo)電插塞20。接著，如圖3(b)所示，用濺射法在膠膜19之上形成包含鋁膜的金屬疊層膜，并對該金屬疊層膜和膠膜19進(jìn)行圖案成形，從而形成第二層金屬布線21。由此，完成了該FeRAM的基本結(jié)構(gòu)。根據(jù)上述半導(dǎo)體器件的制造方法，如圖2(b)中所說明的，在第一層金屬布線13之上形成第五孔15a。該第五孔15a如圖所示只要是按設(shè)計(jì)與第一層金屬布線13對位，就不存在特別的問題。但是，在用于形成第五孔15a的光刻法中，當(dāng)例如成為蝕刻掩模(mask)的抗蝕圖案(未圖示)和硅襯底1位置偏移時(shí)，第五孔15a有可能從第一層金屬布線13上脫離。圖4(a)、(b)是用于說明發(fā)生這種第五孔15a從第一層金屬布線13上脫離時(shí)的問題的放大剖視圖。如圖4(a)所示，第一層金屬布線13是從下起將氮化鈦膜13a、鋁膜13b、鈦膜13c及氮化鈦膜13d依次層疊而成的。而且，若第五孔15a從該第一層金屬布線13上脫離，則在第一層金屬布線13旁邊的第三絕緣膜15上形成槽15b，鋁膜13b的表面在該槽15b的側(cè)面上露出。當(dāng)這樣形成槽15b時(shí)，在形成孔15a時(shí)因?qū)τ裳趸X構(gòu)成的第一、第二電容器保護(hù)絕緣膜14、16進(jìn)行蝕刻而產(chǎn)生的蝕刻生成物留在槽15b里。因?yàn)榛瘜W(xué)上氧化鋁不容易被蝕刻，所以難以除去因氧化鋁而引起的蝕刻生成物。另外，形成了孔15a之后，用于清洗其內(nèi)面的清洗水也被留在槽15b里。在蝕刻生成物或清洗水等異物存在于槽15b內(nèi)的狀態(tài)下，即使想形成由鎢構(gòu)成的第三導(dǎo)電插塞20(參照圖3(a))，也由于進(jìn)行鎢膜的成膜時(shí)的熱而從上述異物中發(fā)生脫氣，因此，無法用鎢膜填埋孔15a。其結(jié)果，如圖4(b)所示，無法在第五孔15a內(nèi)形成第三導(dǎo)電插塞20，從而變得難以將第一層金屬布線13和第二層金屬布線21良好地電連接。為了避免這種問題，可以考慮如下方法，即，例如，省略第一電容器保護(hù)絕緣膜14，用等離子體CVD法在第一層金屬布線13上直接形成第三絕緣膜15，并只用第二電容器保護(hù)絕緣膜16阻止還原性物質(zhì)。但是，要是這樣做，則在第一層金屬布線13的側(cè)面露出的鋁膜13b與第三絕緣膜15的成膜環(huán)境相接觸，因此，包含在該成膜環(huán)境中的水分通過鋁的還原作用而成為氫氣，因該氫氣而導(dǎo)致電容器電介質(zhì)膜9(參照圖3(b))的鐵電特性大幅度劣化。因此，在第一層金屬布線13包含鋁膜的情況下，省略第一電容器保護(hù)絕緣膜14是不妥當(dāng)?shù)?。還有，如上所述，雖然在第一層金屬布線13的最上層形成了氮化鈦膜13d，但該氮化鈦膜13d和由氧化硅構(gòu)成的第三絕緣膜15之間的蝕刻速度比比較小。因此，可以認(rèn)為，通過蝕刻形成第五孔15a時(shí)，氮化鈦膜13d也被某種程度地蝕刻，因該氮化鈦膜13d而產(chǎn)生蝕刻生成物，由此也促進(jìn)了上述的脫氣。鑒于上述問題，本申請的發(fā)明者提出如下所說明的本發(fā)明的實(shí)施方式。(2)第一實(shí)施方式圖5圖22是本發(fā)明的第一實(shí)施方式的半導(dǎo)體器件的制造過程中的剖視圖。該半導(dǎo)體器件是在電容器的下部電極上設(shè)置了接觸區(qū)域，從該接觸區(qū)域上方的金屬布線向下部電極施加電壓的平面型FeRAM，通過如下方式做成。最初，對得到如圖5(a)所示的截面結(jié)構(gòu)為止的工序進(jìn)行說明。首先，通過對n型或p型的硅(半導(dǎo)體)襯底30的表面進(jìn)行熱氧化處理而形成元件隔離絕緣膜31，以該元件隔離絕緣膜31劃定晶體管的有源區(qū)域。這種元件隔離結(jié)構(gòu)被稱為LOCOS(LocalOxidationOfSilicon:硅的局部氧化)，但也可以采用STI(ShallowTrenchIsolation:淺溝槽隔離)來代替此。接著，在硅襯底30的有源區(qū)域中導(dǎo)入p型雜質(zhì)、例如硼來形成第一、第二p阱32、33之后，通過熱氧化該有源區(qū)域的表面，以約67nm的厚度形成成為柵極絕緣膜34的熱氧化膜。接著，在硅襯底30的上側(cè)的整個(gè)面上，依次形成厚度約50nm的非晶態(tài)硅膜和厚度約150nm的鎢硅化物膜。此外，也可以形成多晶硅膜來替代非晶態(tài)硅膜。之后，通過光刻法對這些膜進(jìn)行圖案成形，在硅襯底30上形成柵電極35的同時(shí)，在元件隔離絕緣膜31上形成布線36。還有，通過以柵電極35作為掩模的離子注入，向柵電極35旁邊的硅襯底30中導(dǎo)入磷而作為n型雜質(zhì)，從而形成第一第三源極/漏極延伸區(qū)37a37c。之后，在硅襯底30的上側(cè)整個(gè)面上形成絕緣膜，回蝕該絕緣膜從而留在柵電極35和布線36的旁邊作為絕緣隔離物38。例如通過CVD法形成氧化硅膜來作為該絕緣膜。接著，以該絕緣隔離物38和柵電極35作為掩模，將砒等n型雜質(zhì)再次離子注入到硅襯底30中，以此在柵電極35側(cè)方的硅襯底30上形成第一第三源極/漏極區(qū)域39a39c。還有，在硅襯底30的上側(cè)整個(gè)面上，通過濺射法形成鈷膜等高熔點(diǎn)金屬膜。然后，通過加熱該高熔點(diǎn)金屬膜并使之與硅進(jìn)行反應(yīng)，在第一第三源極/漏極區(qū)域39a39c的硅襯底30上形成鈷硅化物層等高熔點(diǎn)硅化物層40，從而降低各源極/漏極區(qū)域39a39c的阻抗。此外，這種高熔點(diǎn)金屬硅化物層也形成在柵電極35或布線36的表層上。之后，濕蝕刻在元件隔離絕緣膜31上等成為未反應(yīng)的高熔點(diǎn)金屬層，以將其除去。通過到此為止的工序，在硅襯底30的有源區(qū)域中形成了第一第三MOS晶體管TR,TR3，所述第一第三MOS晶體管TR廣TR3由柵極絕緣膜34、柵電極35及第一第三源極/漏極區(qū)域39a39c等構(gòu)成。這些晶體管中，第一、第二MOS晶體管T&、TR2形成在單元區(qū)域中，這些柵電極35以相互平行的方式形成并構(gòu)成字線(wordline)的一部分。另一方面，第三晶體管TR3形成在周邊電路區(qū)域中。接著，如圖5(b)所示，在硅襯底30的上側(cè)整面?zhèn)€上，用等離子體CVD法形成厚度約200nm的氮氧化硅(SiON)膜，并將其作為覆蓋絕緣膜44。還有，通過使用TEOS氣體的等離子體CVD法，在該覆蓋絕緣膜44之上形成厚度約600nm的氧化硅(SiO)而作為第一絕緣膜45之后，用CMP(ChemicalMechanicalPolishing:化學(xué)機(jī)械研磨)法研磨第一絕緣膜45約200nm左右，從而使第一絕緣膜45的上表面平坦化。接著，通過使用TEOS氣體的等離子體CVD法，在該第一絕緣膜45之上再次形成厚度約lOOrnn的氧化硅膜，并將該氧化硅膜作為第一蓋絕緣膜46。之后，在氮?dú)猸h(huán)境中進(jìn)行約30分鐘的使襯底溫度約為65(TC的退火來作為這些絕緣膜45、46的脫水處理。接著，對得到如圖6(a)所示的截面結(jié)構(gòu)為止的工序進(jìn)行說朋。首先，通過濺射法在第一蓋絕緣膜46上形成厚度約20nm的第一氧化鋁膜40。然后，通過濺射法在第一氧化鋁膜40上形成鉑膜，作為第一導(dǎo)電膜47。在以后的處理中對該第一導(dǎo)電膜47進(jìn)行圖案成形，從而使其成為電容器下部電極，其膜厚約為155nm。還有，在第一絕緣膜47之上，通過濺射法以150200nm的厚度形成PZT膜，并將該P(yáng)ZT膜作為鐵電膜48。另夕卜，作為鐵電膜48的成膜方法，除了濺射法之外，還有MOCVD(MetalOrganicCVD:金屬有機(jī)化學(xué)氣相沉積)法和溶膠凝膠法。還有，鐵電膜48的材料不局限于上述的PZT，也可以由SrBi2Ta209、SrBi2(TaxNb^)209、Bi4Ti2012等Bi層狀結(jié)構(gòu)化合物、在PZT里摻雜鑭的PLZT(Pb,.xLaxZiVyTiy03)、或其它金屬氧化物鐵電體來構(gòu)成鐵電膜48。在這里，用濺射法形成的PZT在剛成膜之后大部分沒有結(jié)晶化，從而缺乏鐵電特性。因此，在含有氧氣的環(huán)境中進(jìn)行約90秒鐘的使襯底溫度約為585。C的RTA(RapidThermalAnneal:快速熱退火)處理，作為用于使構(gòu)成鐵電膜48的PZT結(jié)晶化的結(jié)晶化退火。此外，在用MOCVD法形成鐵電膜48時(shí)，不需要該結(jié)晶化退火。接著，用濺射法在上述鐵電膜48之上形成厚度約50nm的第一氧化銥(Ir02)膜，并對該第一氧化銥?zāi)?shí)施RTA處理。該RTA處理的條件雖然未特別地限定，但在本實(shí)施方式中為如下，即，在含有氧氣的環(huán)境中使襯底溫度為725°C，并使處理時(shí)間為20秒鐘。之后，通過濺射法在第一氧化銥?zāi)ぶ弦约s200nm的厚度形成第二氧化銥?zāi)?，將由這些第一、第二氧化銥?zāi)?gòu)成疊層膜作為第二導(dǎo)電膜49。下面，對得到如圖6(b)所示的截面結(jié)構(gòu)為止的工序進(jìn)行說明。首先，通過光刻法對第二導(dǎo)電膜49進(jìn)行圖案成形，從而形成上部電極49a。然后，為了恢復(fù)因該圖案成形鐵電膜48所受的損傷，在立式爐內(nèi)對鐵電膜48進(jìn)行第一次還原退火。該還原退火是在含有氧氣的環(huán)境中進(jìn)行，其條件是，例如，襯底溫度為65(TC、處理時(shí)間為60分鐘。接著，通過用光刻法對鐵電膜48進(jìn)行圖案成形，以此形成由PZT等鐵電材料構(gòu)成的電容器電介質(zhì)膜48a。因該圖案成形電容器電介質(zhì)膜48a所受的損傷是通過第二次還原退火來恢復(fù)的。該第二次還原退火與第一次同樣使用縱向型爐，并在含有氧氣的環(huán)境中進(jìn)行，而且，采用襯底溫度為35(TC、處理時(shí)間為60分鐘來作為其條件。接著，如圖7(a)所示，用濺射法在硅襯底30的上側(cè)整個(gè)面形成厚度約50nm的第二氧化鋁膜51，該第二氧化鋁膜51用于從氫氣和水分等的還原性物質(zhì)中保護(hù)電容器電介質(zhì)膜48a。然后，為了恢復(fù)因?yàn)R射法電容器電介質(zhì)膜48a所受的損傷，在含有氧氣的環(huán)境中進(jìn)行約60分鐘的使襯底溫度為550。C的第三次還原退火。該還原退火與第一次即第二次同樣，使用立式爐。下面，如圖7(b)所示，通過用光刻法對第一導(dǎo)電膜47和第二氧化鋁膜51進(jìn)行圖案成形，將電容器電介質(zhì)膜48a之下的第一導(dǎo)電膜47作為下部電極47a的同時(shí)，以覆蓋該下部電極47a的方式留下第二氧化鋁膜51。之后，為了恢復(fù)在工藝中電容器電介質(zhì)48a所受的損傷，以襯底溫度550°C、處理時(shí)間60分鐘的條件，在含有氧氣的環(huán)境中對電容器電介質(zhì)膜48a實(shí)施第四次還原退火。該還原退火，例如使用立式爐來進(jìn)行。通過到此為止的工序，在硅襯底30的單元(cell)區(qū)域形成有將下部電極47a、電容器電介質(zhì)膜48a及上部電極49a依次層疊而成的電容器Q。接著，如圖8(a)所示，用濺射法在硅襯底30的上側(cè)整個(gè)面上形成用于保護(hù)電容器電介質(zhì)膜48a且厚度約20nm的第三氧化鋁膜53。該第三氧化鋁膜53與其下的第二氧化鋁膜51共同防止氫氣或水分等還原性物質(zhì)到達(dá)到電容器電介質(zhì)膜48a，從而起到抑制因電容器電介質(zhì)48a被還原而導(dǎo)致其鐵電特性劣化的作用。然后，在襯底溫度55(TC、處理時(shí)間60分鐘的條件下，在成為含有氧氣的環(huán)境的立式爐內(nèi)，對電容器電介質(zhì)膜48a實(shí)施第五次還原退火。接著，通過使用TEOS氣體的等離子體CVD法，在上述第三氧化鋁膜53上形成厚度約1500nm的氧化硅膜，并將該氧化硅膜作為第二絕緣膜55。之后，用CMP法研磨第二絕緣膜55的上表面，以此進(jìn)行平坦化處理。下面，對得到如圖8(b)所示的截面結(jié)構(gòu)為止的工序進(jìn)行說明。首先，在第二絕緣膜55上涂敷光致抗蝕劑，并對其進(jìn)行曝光、顯影，從而形成第一抗蝕圖案57。如圖所示，該第一抗蝕圖案57在第一第三源極/漏極區(qū)域39a30c上具有孔狀的第一第三窗57a57c的同時(shí)，在布線36上具有第四窗57d。接著，通過將第一抗蝕圖案57用作掩模，從第二絕緣膜55干蝕刻到覆蓋絕緣膜44為止，在第一第四窗57a57d之下的這些絕緣膜中形成第一第四接觸孔58a58d。該干蝕刻是在平行平板型等離子體蝕刻裝置(未圖示)中以三個(gè)步驟的蝕刻進(jìn)行的。在其第一步驟的蝕刻中將C4F8、02以及Ar的混合氣體用作蝕刻氣體，將覆蓋絕緣膜44作為蝕刻阻止膜，并從第二絕緣膜55蝕刻到第一絕緣膜45為止。在接著的第二步驟中，使用02和Ar的混合氣體作為蝕刻氣體，并通過這些氣體的濺射作用，除去因第一步驟而生成在孔內(nèi)的蝕刻生成物。然后，在第三步驟的蝕刻中，將C4Fs、CF4、02以及Ar的混合氣體作為蝕刻氣體來蝕刻覆蓋絕緣膜44。"結(jié)束上述的蝕刻之后，第一抗蝕圖案57被除去。下面，對得到如圖9(a)所示的截面結(jié)構(gòu)為止的工序進(jìn)行說明。首先，通過濺射法在第一^^第四接觸孔58a58d的內(nèi)面和第二絕緣膜55的上表面上分別形成厚度為20nm、50nm的鈦(Ti)膜和氮化鈦(TiN)膜，并將這些膜作為膠膜。然后，通過使用六氟化鵒氣體的CVD法在該膠膜上形成鎢膜，用該鎢膜完全填埋第一第四接觸孔58a58d。之后，用CMP法研磨并除去第二絕緣膜55上的多余的膠膜和鎢膜，并將這些膜分別留在第一第四接觸孔58a58d內(nèi)作為第一第四導(dǎo)電插塞60a60d。在這些導(dǎo)電插塞之中，第一第三導(dǎo)電插塞58a58c分別與第一第三源極/漏極39a39c電連接。而且，第四導(dǎo)電插塞39d與其下方的配線36電連接。另外，第一第三導(dǎo)電插塞58a58c主要由非常容易氧化的鴨構(gòu)成，因此，存在在含有氧氣的環(huán)境中容易被氧化而引起接觸不良的可能性。因此，為了防止這些第一第四導(dǎo)電插塞60a60d被氧化，通過CVD法在這些插塞和第二絕緣膜55的每一個(gè)的上表面上形成厚度約100nm的氮氧化硅膜來作為防氧化絕緣膜61。下面，對得到如圖9(b)所示的截面結(jié)構(gòu)為止的工序進(jìn)行說明。首先，在防氧化絕緣膜61上涂敷光致抗蝕劑，并對其進(jìn)行曝光、顯影，從而形成第二抗蝕圖案63。如圖所示，在上部電極49a和下部電極47a的每一個(gè)上的第二抗蝕圖案63中，形成孔狀的第五、第六窗63a、63b。接著，通過將第二抗蝕圖案63作為掩模，對防氧化絕緣膜61、第二絕緣膜55、以及第二、第三氧化鋁膜5K53進(jìn)行蝕刻，在上部電極49a和下部電極47a的每一個(gè)上形成第一、第二孔55a、55b。之后，為了恢復(fù)因到此為止的工序電容器電介質(zhì)膜48a所受的損傷，將硅襯底30放入到成為含有氧氣的環(huán)境的立式爐內(nèi)，在襯底溫度500。C、處理時(shí)間60分鐘的條件下，對電容器電介質(zhì)膜48a實(shí)施第六次還原退火。然后，除去第二抗蝕圖案63之后，回蝕防氧化絕緣膜61并進(jìn)行除去。下面，對得到如圖IO(a)所示的截面結(jié)構(gòu)為止的工序進(jìn)行說明。首先，通過濺射法在第二絕緣膜55和第一第四導(dǎo)電插塞60a60d的每一個(gè)的上表面及第一、第二孔55a、55b的內(nèi)面上形成金屬疊層膜。在本實(shí)施方式中，依次形成厚度約為150nm的氮化鈦膜65a、厚度約為550nm的含銅鋁膜65b、厚度約為5nm的鈦膜65c以及厚度約為150nm的氮化鈦膜65d，作為該金屬疊層膜。然后，通過光刻法對該金屬疊層膜進(jìn)行圖案成形，以此在第二絕緣膜55上形成第一層金屬布線65。在該第一層金屬布線65之中，形成在電容器Q之上的金屬布線經(jīng)由上述的第一、第二孔55a、55b分別與上部電極49a、下部電極47a電連接。之后，在氮?dú)猸h(huán)境中以襯底溫度35(TC、處理時(shí)間60分鐘的條件，對第二絕緣膜55進(jìn)行退火來脫水。接著，如圖10(b)所示，通過濺射法形成氧化鋁膜而作為覆蓋第一層金屬布線65和第二絕緣膜55的第一電容器保護(hù)絕緣膜66。該第一電容器保護(hù)絕緣膜66除了具有阻擋氫氣或水分等還原性物質(zhì)來保護(hù)電容器電介質(zhì)膜48a的功能之外，還具有減小后面通過等離子體CVD法在第一電容器保護(hù)絕緣膜66上形成絕緣膜時(shí)電容器電介質(zhì)膜48a所受的等離子體損傷的功能。這些功能中，還原性物質(zhì)的阻擋功能即使在第一電容器保護(hù)絕緣膜66的厚度為100nm以下也能夠充分得到。另外，為了減小等離子體損傷，第一電容器保護(hù)絕緣膜66的厚度最低也需要20nm。根據(jù)上述的理由，第一電容器保護(hù)絕緣膜66的厚度優(yōu)選是20nm以上100nm以下，在本實(shí)施方式中約為20nm。此外，根據(jù)本申請的發(fā)明者的調(diào)查，用HDPCVD(HighDensityPlasmaCVD:高密度等離子體CVD法)法在第一層金屬布線65上直接形成氧化硅膜時(shí)，若將襯底偏壓變?yōu)榱?，則電容器Q幾乎未被劣化。由此，能夠推測出上述的等離子體損傷是在等離子體CVD法中施加襯底偏壓的情況下變得明顯。另外，第一電容器保護(hù)絕緣膜66具有在之后的成膜工序中，抑制鋁膜65b的表面上的水分分解為氫氣的功能，即，作為表面反應(yīng)防止膜的功能。本實(shí)施方式的第一電容器保護(hù)絕緣膜66只要是具有上述的各功能，則不局限于氧化鋁膜。此外，作為與氧化鋁膜具有相同功能的膜，有通過RF濺射法形成的氧化硅膜，也可以將該氧化硅膜形成為第一電容器保護(hù)絕緣膜66。此時(shí)，將頻率為13.56MHz的高頻電力(RF電力)的功率設(shè)為2KW的同時(shí)，使作為濺射氣體的Ar氣體和02氣體的流量分別為18sccm、2sccm，使濺射腔室內(nèi)的壓力為lpa，以此形成上述的氧化硅膜。如上所述通過濺射法形成的氧化硅膜，因?yàn)槟っ芏鹊退晕鼭裥愿?，與用CVD法形成氧化硅膜相比對水分或氫氣等還原性物質(zhì)的阻擋性優(yōu)異。還有，氧化硅膜與氧化鋁膜相比具有加工性良好的優(yōu)點(diǎn)。接著，如圖11(a)所示，通過使用硅烷(SiH4)氣體和N20氣體作為反應(yīng)氣體的等離子體CVD法，在第一電容器保護(hù)絕緣膜66上形成厚度約150nm的氮氧化硅膜，并將該氮氧化硅膜作為第一側(cè)壁用絕緣膜67。此外，也可以形成氮化硅(SiN)膜作為第一側(cè)壁用絕緣膜67，來代替氮氧化硅膜。這樣，即使用等離子體CVD法形成第一側(cè)壁用絕緣膜67，也如上所述，其下方的第一電容器保護(hù)絕緣膜66起到吸收等離子體損傷的作用，因此，能夠抑制電容器電介質(zhì)膜48a經(jīng)由第一層金屬布線66受到等離子體損傷(plasmadamage)。而且，因?yàn)榈谝粚咏饘俨季€65的側(cè)面被第一電容器保護(hù)絕緣膜66所覆蓋，所以包含在第一側(cè)壁用絕緣膜67的成膜環(huán)境中的水分不會(huì)接觸到鋁膜65b。由此，能夠防止因鋁的還原作用而由水分中產(chǎn)生氫氣，從而能夠抑制電容器電介質(zhì)膜48被該氫氣還原。另外，也可以用濺射法代替等離子體CVD法，形成第一側(cè)壁用絕緣膜67。在等離子體CVD法中，加熱硅襯底30，并使用包含氫氣的SiH4等氣體作為反應(yīng)氣體，而且向硅襯底30容易施加偏置電壓，因此，硅襯底30容易受等離子體損傷。但是，在濺射法中，不需要加熱襯底的同時(shí)，耙或?yàn)R射環(huán)境中未包含氫氣，濺射裝置具有對硅襯底30難以施加偏置電壓的結(jié)構(gòu)，因此，與等離子體CVD法相比硅襯底30不容易受等離子體損傷。由此，通過用濺射法形成第一側(cè)壁用絕緣膜67，能夠防止通過與電容器Q電連接的第一層金屬布線66等離子體損傷進(jìn)入到電容器電介質(zhì)膜48a中，從而能夠抑制在工序中電容器電介質(zhì)48a劣化。下面，如圖ll(b)所示，對第一側(cè)壁用絕緣膜67進(jìn)行回蝕，在第一層金屬布線65旁邊的第一電容器保護(hù)絕緣膜上形成第一絕緣側(cè)壁67a。該回蝕的條件雖未被特別限定，但在本實(shí)施方式中，使用平行平板型等離子體蝕刻腔室(未圖示)，對與硅襯底30對置的噴頭施加頻率為13.56MHz、功率為400W的高頻電力。然后，將CHF3、CF4、以及Ar作為蝕刻氣體分別以40sccm、80sccm、1000sccm的流量供給到腔室的同時(shí)，用未圖示的泵將腔室內(nèi)減壓到約1700mTorr左右，以此進(jìn)行上述的回蝕。此外，在該回蝕中，用光學(xué)終點(diǎn)監(jiān)測儀器(EPD:EndPointDetector)監(jiān)視蝕刻的終點(diǎn)，并進(jìn)行以膜厚換算為約1020%左右的過度蝕刻。例如，在側(cè)壁用絕緣膜67的厚度為100nm的情況下，恰好蝕刻完該厚度所需的蝕刻時(shí)間約為30秒鐘，因此，超過的蝕刻時(shí)間約為5秒。下面，對得到如圖12所示的截面結(jié)構(gòu)為止的工序進(jìn)行說明。首先，通過使用TEOS氣體的等離子體CVD法，在第一電容器保護(hù)絕緣膜66和第一絕緣側(cè)壁67a的每一個(gè)上形成氧化硅膜，并將該氧化硅膜作為第三絕緣膜68。此外，雖然對該第三絕緣膜68的膜厚未做特別的限定，但在本實(shí)施方式中將在第一層金屬布線65上的第三絕緣膜68的膜厚設(shè)為約2600nm。之后，通過CMP法研磨第三絕緣膜68的上表面以此進(jìn)行平坦化處理。通過該CMP法，第三絕緣膜68在第一層金屬布線65上的厚度約為1000nm。接著，以襯底溫度約35(TC、處理時(shí)間約4分鐘的條件，將第三絕緣膜68暴露在N20等離子體中，以此對第三絕緣膜68的表面進(jìn)行氮化處理。然后，再次利用使用TEOS氣體的等離子體CVD法，在第三絕緣膜68上形成厚度約100nm的氧化硅膜而作為第二蓋絕緣膜69。之后，再次進(jìn)行N20等離子體處理，對第二蓋絕緣膜69的表面進(jìn)行氮化處理。作為該N20等離子體處理，例如采用襯底溫度350°C、處理時(shí)間2分鐘。接著，為了防止包含在外部環(huán)境中的氫氣或水分等的還原性物質(zhì)到達(dá)電容器電介質(zhì)膜48a，用濺射法在第二蓋絕緣膜69上形成厚度約50nm且對這些物質(zhì)具有優(yōu)異的阻擋性的氧化鋁膜，并將該氧化鋁膜作為第二電容器保護(hù)絕緣膜70。接著，通過使用TEOS氣體的等離子體CVD法，在第二電容器保護(hù)絕緣膜70上形成氧化硅膜，并將該氧化硅膜作為第三蓋絕緣膜71。該第三蓋絕緣膜71的厚度，例如約為100nm。之后，以襯底溫度約35(TC、處理時(shí)間約2分鐘的條件，對第三蓋絕緣膜71進(jìn)行N20等離子體處理，從而對該第三蓋絕緣膜71的表面進(jìn)行氮化處理。下面，對得到如圖13所示的截面結(jié)構(gòu)為止的工序進(jìn)行說明。首先，通過在第三蓋絕緣膜71上涂敷光致抗蝕劑，并對其進(jìn)行曝光、顯影，在第一層金屬布線65上形成具有孔狀的第七窗73a的第三抗蝕圖案73。接著，將硅襯底30放入到將下部電極和上部電極以對置的方式設(shè)置的平行平板型等離子體蝕刻腔室(未圖示)內(nèi)，將該硅襯底30承載在上述的下部電極上。而且，將C4Fs、Ar、02分別以20sccm、500sccm、12sccm的流量供給給腔室而作為蝕刻氣體，而且用未圖示的泵將腔室內(nèi)的氣體排出，從而將上述蝕刻氣體的壓力設(shè)為50mTorr。在該狀態(tài)下，將頻率為27.12MHz、功率為2000W的高頻電力(源功率)施加到腔室的上部電極上的同時(shí)，將頻率為800MHz、功率為900W的高頻電力(偏置功率)施加到腔室的下部電極上，從而對蝕刻氣體進(jìn)行等離子體化處理，以此將腔室內(nèi)變?yōu)槲g刻環(huán)境。在這種蝕刻環(huán)境中，由氮氧化硅構(gòu)成的第一絕緣側(cè)壁67a的蝕刻速度比由氧化硅構(gòu)成的第三絕緣膜68的蝕刻速度慢。然后，通過將這種狀態(tài)保持185秒鐘，第七窗73a下的各絕緣膜66、6871被上述的蝕刻環(huán)境蝕刻，在第一層金屬布線65上形成第三孔74a。在結(jié)束該蝕刻之后，除去第三蝕刻圖案73a，并以清洗水清洗第三孔74a的內(nèi)面。雖然在圖13中顯示了第三孔74a和第一層金屬布線65實(shí)現(xiàn)了所期望的對位的狀態(tài)，但是，例如存在因?yàn)榈谝豢刮g圖案73的位置偏移，而使第三孔74a的一部分從第一層金屬布線65偏移的情況。圖23是如上所述的第三孔74a的一部分從第一層金屬布線65上偏移的情況下的放大剖視圖。如上所述，在本實(shí)施方式中，在第一層金屬布線65的旁邊形成第一絕緣側(cè)壁67a，并且以第一絕緣側(cè)壁67a的蝕刻速度比第二絕緣膜68的蝕刻速度慢的蝕刻條件形成上述的第三孔74a。因此，即使如圖所示第三孔74a的一部分從第一層金屬布線65上偏移而與第一絕緣側(cè)壁67a重疊，也因?yàn)樵诘谝唤^緣側(cè)壁67a中蝕刻被吸收，所以在第三孔74a上不會(huì)形成在準(zhǔn)備事項(xiàng)中所說明的槽。因此，即使結(jié)束了上述的蝕刻，從由氧化鋁構(gòu)成的第一、第二電容器保護(hù)絕緣膜66、70發(fā)生的反應(yīng)性差且除去困難的蝕刻生成物難以留在第三孔74a內(nèi)。還有，即使在蝕刻之后用清洗水清洗第三孔74a的內(nèi)面，水也不容易留在第三孔74a內(nèi)。此外，在該蝕刻中，由氧化鋁構(gòu)成的第一電容器保護(hù)絕緣膜66或第二蓋絕緣膜69的膜厚越厚則第一層金屬布線65的最上層的氮化鈦膜65d和第一電容器保護(hù)絕緣膜66的蝕刻選擇比例越降低，從而在蝕刻生成物之中包含很多由氮化鈦膜65d產(chǎn)生的物質(zhì)。包含氮化鈦的蝕刻生成物殘留在第三孔74a之中，從而存在引起接觸不良的可能性，因此最好盡量減少該蝕刻生成物。為此，在第一電容器保護(hù)絕緣膜66或第二蓋絕緣膜69的厚度變得比本實(shí)施方式(第一電容器保護(hù)絕緣膜約為20nm、第二蓋絕緣膜69約為50nm)的還厚的情況下，最好使該蝕刻時(shí)間短于上述的185秒鐘，以便盡量不產(chǎn)生蝕刻生成物。另外，通過濺射法將加工性上比氧化鋁膜優(yōu)異的氧化硅膜形成為第一電容器保護(hù)絕緣膜66的情況下，能夠得到形成第三孔74a時(shí)通過蝕刻對第一電容器保護(hù)絕緣膜66進(jìn)行開口處理變得容易，第三孔74a的加工精度提高的優(yōu)點(diǎn)。下面，對得到如圖14所示的截面結(jié)構(gòu)為止的工序進(jìn)行說明。首先，為了防止脫氣從第三絕緣膜68漏到第三孔74a中，將第三孔74a的內(nèi)面進(jìn)行氮化處理。該氮化處理，例如以襯底溫度35(TC、氮?dú)饬髁繛?01/分鐘、以及處理時(shí)間為120分鐘的條件，在氮?dú)猸h(huán)境中進(jìn)行。接著，將第三孔74a之下的第一層金屬布線65暴露在進(jìn)行過等離子體化的氬環(huán)境中從而輕微地進(jìn)行蝕刻，將第一層金屬布線65的表面進(jìn)行清潔化處理。此時(shí)的蝕刻量為例如50nm。然后，通過濺射法在第三孔74a的內(nèi)面和第三蓋絕緣膜71的上表面上形成厚度約150nm的氮化鈦膜，并將其作為第一膠膜76。接著，通過使用六氟化鎢氣體的等離子體CVD法，在該第一膠膜76之上形成完全填埋第三孔74a的厚度，例如厚度為650nm的鎢膜。之后，回蝕該鎢膜并從第三蓋絕緣膜71的上表面上除去，只在第三孔74a內(nèi)留下該鎢膜。由此，變成在第三孔74a內(nèi)形成了第五導(dǎo)電插塞77，該第五導(dǎo)電插塞77與第一層金屬布線65電連接并由鎢構(gòu)成。此外，在本例中回蝕了鎢膜，但也可以采用CMP法代替回蝕。在此，如圖23所說明的，在第三孔74a內(nèi)未留下蝕刻生成物或清洗水等異物。由此，在第三孔74a內(nèi)形成上述的鎢膜時(shí)，即使硅襯底30被加熱，也不產(chǎn)生因異物而引起的脫氣，能夠用鎢膜良好地填埋第三孔74a。其結(jié)果，不會(huì)發(fā)生如預(yù)備事項(xiàng)中所說明的不能形成第五導(dǎo)電插塞77這樣的問題，同時(shí)第五導(dǎo)電插塞77的接觸阻抗不會(huì)降低，從而能夠?qū)⒌谖鍖?dǎo)電插塞77和第一層金屬布線65可靠地電連接。下面，對得到如圖15所示的截面結(jié)構(gòu)為止的工序進(jìn)行說明。首先，用濺射法在上述的第五導(dǎo)電插塞77和第一膠膜76中的每一個(gè)的上表面上，形成金屬疊層膜。該金屬疊層膜為例如，從下開始厚度約550mn的含銅鋁膜、厚度約為5nm的鈦膜，然后是厚度約為150nm的氮化鈦膜。之后，通過光刻法，對該金屬疊層膜和第一膠膜76進(jìn)行圖案成形，在第三蓋絕緣膜71上形成由這些膜構(gòu)成的第二層金屬布線78。此外，在第一層金屬布線65上，如上所述形成第一電容器保護(hù)絕緣膜66，以此防止等離子體損傷經(jīng)由第一層金屬布線65傳到電容器Q上。與此相對，因?yàn)榈诙咏饘俨季€78離電容器Q遠(yuǎn)，所以即使在其上不形成由氧化鋁構(gòu)成的電容器保護(hù)絕緣膜，也幾乎不存在因上述的等離子體損傷電容器Q劣化的情況。另外，通過等離子體CVD法在第二層金屬布線65上進(jìn)行成膜，即使在成膜時(shí)所生成的水分在鋁膜的側(cè)面分解而生成氫氣，也因?yàn)榈诙咏饘俨季€45離電容器Q遠(yuǎn)，并且氫氣被第一、第二電容器保護(hù)絕緣膜66、77阻擋，所以該氫氣幾乎不會(huì)到達(dá)到電容器Q。接著，如圖16所示，用等離子體CVD法在第二層金屬布線78和第三蓋絕緣膜71中的每一個(gè)上，形成厚度約150nm的氮氧化硅膜作為第二側(cè)壁用絕緣膜79。此外，第二側(cè)壁用絕緣膜79不僅限于氮氧化硅膜，也可以是氮化硅膜。另外，與第一側(cè)壁用絕緣膜67(圖11(a))同樣，通過濺射法形成第二側(cè)壁用絕緣膜79，從而通過與電容器Q電連接的第二層金屬布線78，能夠減小電容器電介質(zhì)膜48a所受的等離子體損傷。接著，如圖17所示，對第二側(cè)壁用絕緣膜79進(jìn)行回蝕，在第二層金屬布線78的旁邊留作第二絕緣側(cè)壁79a。此外，作為該回蝕的條件，采用與在圖ll(b)中所說明的第一側(cè)壁用絕緣膜67的回蝕相同的條件。接著，如圖18所示，用使用TEOS氣體的等離子體CVD法在硅襯底30的上側(cè)整個(gè)面上形成厚度約2200nm的氧化硅膜，并將該氧化硅膜作為第四絕緣膜82。然后，用CMP法對第四絕緣膜82的上表面進(jìn)行平坦化處理之后，在其上還形成厚度約為100nm的氧化硅膜作為第三蓋絕緣膜83。然后，用濺射法在第三蓋絕緣膜83之上形成厚度約50nm的氧化鋁膜，作為用于從還原性物質(zhì)中保護(hù)電容器電介質(zhì)膜48a的第三電容器保護(hù)絕緣膜84。之后，通過使用TEOS氣體的等離子體CVD法，在第三電容器保護(hù)絕緣膜84之上形成厚度約100nm的氧化硅膜，并將該氧化硅膜作為第四蓋絕緣膜85。下面，對得到如圖19所示的截面結(jié)構(gòu)為止的工序進(jìn)行說明。首先，在第四蓋絕緣膜85之上涂敷光致抗蝕劑，并對其進(jìn)行曝光、顯影，以此在第二層金屬布線78上形成具有孔狀的第八窗88a的第四抗蝕圖案88。然后，在平行平板型等離子體蝕刻腔室內(nèi)，通過以第四抗蝕圖案88為掩模來對各絕緣膜8285進(jìn)行蝕刻，從而在第二層金屬布線78上的這些絕緣膜中形成第四孔87a。雖然此時(shí)的蝕刻條件未被特別限定，但在本實(shí)施方式中，將頻率為27.12MHz、功率為2000W的高頻電力(源功率)施加到腔室的上部電極的同時(shí)，將頻率為800MHz、功率為900W的高頻電力(偏置功率)施加到腔室的下部電極。然后，將流量分別為20sccm、500sccm、12sccm的C4F8、Ar、02作為蝕刻氣體供給到腔室內(nèi)，從而使腔室內(nèi)的壓力穩(wěn)定在約50mTorr。而且，蝕刻時(shí)間被設(shè)定為約190秒鐘。根據(jù)這種蝕刻條件，氮氧化硅膜的蝕刻速度變得比氧化硅膜的蝕刻速度慢。因此，第四孔87a發(fā)生位置偏移，即使其一部分重疊在第二絕緣膜側(cè)壁79a上，也因?yàn)樵谟傻趸铇?gòu)成的第二絕緣側(cè)壁79a中蝕刻被吸收，所以如預(yù)備事項(xiàng)中所說明的槽不會(huì)形成在第四孔87a的底部上。因此，能夠使得蝕刻由氧化鋁構(gòu)成的第三電容器保護(hù)絕緣膜84時(shí)所生成的除去困難的蝕刻生成物、或清洗第四孔87a的內(nèi)面時(shí)的清洗水難以留在第四孔87a里。結(jié)束該蝕刻后，第四抗蝕圖案88被除去。接著，如圖20所示，通過濺射法在第四孔87a的內(nèi)面和第四蓋絕緣膜85的上表面上形成厚度約150nm的氮化鈦膜作為第二膠膜卯。然后，用CVD法在第二膠膜90之上形成鎢膜，并用該鎢膜完全填埋第四孔87a。之后，用CMP法研磨并除去第四蓋絕緣膜85上的多余的鎢膜，只在第四孔87a內(nèi)留下該鎢膜作為第六導(dǎo)電插塞91。如上所述，因?yàn)樵诘谒目?7a之中不存在包含氧化鋁的蝕刻生成物或清洗水等異物，所以即使在形成上述的鎢膜時(shí)加熱硅襯底30，在第四孔87a內(nèi)也不會(huì)發(fā)生因異物而引起的脫氣。為此，能夠在第四孔87a內(nèi)良好地形成鎢膜，從而能夠防止未形成第六導(dǎo)電插塞91等的問題。下面，對得到如圖21所示的截面結(jié)構(gòu)為止的工序進(jìn)行說明。首先，用濺射法在第二膠膜90和第六導(dǎo)電插塞91中的每一個(gè)的上表面上，從下起依次形成厚度約550nm的含銅鋁膜、厚度約5nm的鈦膜、以及厚度約150nm的氮化鈦膜。然后，通過光刻法對該金屬疊層膜和其下的第二膠膜90進(jìn)行圖案成形，從而在第四蓋絕緣膜85上形成第三層金屬布線92和焊盤93。接著，如圖22所示，在第三層金屬布線92和焊盤93中的每一個(gè)上，用CAD法形成厚度約100nm的氧化硅膜而作為第一覆蓋膜95。而且，用CVD法在該第一覆蓋膜95上形成厚度約350nm的氮化硅膜而作為第二覆蓋膜96。接著，通過光刻法對上述的第一、第二覆蓋膜95、96進(jìn)行圖案成形。由此，在各絕緣膜95、96中形成露出焊盤93的開口95a。之后，通過旋涂法在硅襯底30的上側(cè)整個(gè)面上涂敷聚酰亞胺，轉(zhuǎn)移到形成由聚酰亞胺構(gòu)成的保護(hù)層的工序，但省略其詳細(xì)說明。由此，完成了本實(shí)施方式的半導(dǎo)體器件的基本結(jié)構(gòu)。根據(jù)本實(shí)施方式，如圖23所示，用第一電容器保護(hù)絕緣膜66覆蓋第一層金屬布線65，之后形成第一絕緣側(cè)壁67a和第三絕緣膜68。由此，因?yàn)榈谝粚咏饘俨季€65不會(huì)直接暴露在第一絕緣側(cè)壁67a或第三絕緣膜68的成膜環(huán)境中所包含的等離子體中，所以能夠減小電容器電介質(zhì)膜48a(參照圖12)經(jīng)由第一層金屬布線65而受到的等離子體損傷，從而能夠形成具有電容器電介質(zhì)膜48a的電容器Q，該電容器電介質(zhì)膜48a具有優(yōu)異的鐵電特性。與此相對，在已述的專利文獻(xiàn)16、8、9中，不形成相當(dāng)于上述的第一電容器保護(hù)絕緣膜66的膜，而在布線的側(cè)面直接形成絕緣側(cè)壁，因此，不能減小如上所述的等離子體損傷，從而導(dǎo)致電容器電介質(zhì)48a劣化。另外，在專利文獻(xiàn)7中，因?yàn)橛蓪?dǎo)電膜構(gòu)成側(cè)壁，所以相鄰的布線之間的間隔變短與側(cè)壁對應(yīng)的距離，從而布線之間的寄生電容增加以使不利于器件的高速化。而且，在本實(shí)施方式中，由容易回蝕的氮氧化硅膜或氮化硅膜構(gòu)成第一側(cè)壁用絕緣膜67，因此，與由難以蝕刻的氧化鋁構(gòu)成側(cè)壁的專利文獻(xiàn)2相比，能夠容易地形成第一絕緣側(cè)壁67a。還有，在本實(shí)施方式中，如圖23所說明，以第一絕緣側(cè)壁67a的蝕刻速度比第三絕緣膜68的蝕刻速度慢的蝕刻條件，蝕刻第一層金屬布線65上的第三絕緣膜68，從而形成第三孔74a。由此，例如即使第三孔74a位置偏移，其一部分重疊在第一絕緣膜側(cè)壁67a上，也因?yàn)樾纬傻谌?4a時(shí)的蝕刻在第一絕緣側(cè)壁67a中被吸收，所以在第三孔74a的底部不會(huì)形成槽。為此，因?yàn)榘瘜W(xué)上除去困難的氧化鋁的蝕刻生成物，或清洗水等異物不進(jìn)入到該槽中，所以能夠回避由于這些異物的原因而使第五導(dǎo)電插塞77成為未形成，或者第五導(dǎo)電插塞77的接觸阻抗上升的問題。下面的表1是表示為了確認(rèn)第一絕緣側(cè)壁67a的效果本發(fā)明者進(jìn)行的調(diào)查結(jié)果的表。表1<table>tableseeoriginaldocumentpage27</column></row><table>在該調(diào)査中所使用的樣本中，不形成第一絕緣側(cè)壁67a。而代替此，通過將第一電容器保護(hù)絕緣膜66的厚度加厚，使第一層金屬布線65側(cè)面的第一電容器保護(hù)絕緣膜66具有作為蝕刻阻止膜的功能。另外，在該調(diào)査中，在六英寸的硅襯底30上以平均位置偏移量為130nm的方式有意識地產(chǎn)生第三孔74a的位置偏移，通過使用光學(xué)缺陷檢測裝置，調(diào)查成為未形成的第五導(dǎo)電插塞77在襯底30的面內(nèi)存在多少。如表1所示，第一電容器保護(hù)絕緣膜60的厚度為20nm的情況下(條件1)，在硅襯底30的面內(nèi)產(chǎn)生了67個(gè)缺陷。但是，將第一電容器保護(hù)絕緣膜60的厚度增加變?yōu)?0nm時(shí)(條件4)，缺陷的個(gè)數(shù)減少到l個(gè)。還有，使上述的厚度為60nm(條件5)時(shí)，缺陷變成了2個(gè)。通過這些結(jié)果，能夠知道將第一電容器保護(hù)絕緣膜66越加厚缺陷數(shù)越減少。可以認(rèn)為這是因?yàn)槿缦略?，即，若將第一電容器保護(hù)絕緣膜66加厚，則在第一層金屬布線65的側(cè)面上的第一電容器保護(hù)絕緣膜66就變成具有與第一絕緣側(cè)壁67a相同的作為抗蝕阻止膜的功能，從而不在第三孔74a的從第一層金屬布線65上脫離的部分中形成槽。由此，可以推測為即使是如本實(shí)施方式形成第一絕緣側(cè)壁67a的情況下，也降低第五導(dǎo)電插塞77成為未形成狀態(tài)的可能性。此外，在上述圖23中，在第一層金屬布線65的上表面形成有第一電容器保護(hù)絕緣膜66，但本發(fā)明不局限于此。例如，可以如圖24所示，將形成第一絕緣側(cè)壁67a時(shí)的回蝕時(shí)間變長，或?qū)⒃谠摶匚g中的第一電容器保護(hù)絕緣膜66和第二絕緣膜55的蝕刻選擇比變小，以此蝕刻并除去第一層金屬布線65的上表面的第一電容器保護(hù)絕緣膜66。即使采用如圖24這樣的結(jié)構(gòu)，也如上所述，第三孔74a和第一層金屬布線65位置偏移時(shí)，能夠防止在第三孔74a中形成槽。另夕卜，如圖24所示，即使從第二絕緣膜55和第一層金屬布線65中的每一個(gè)的上表面上除去了第一電容器保護(hù)絕緣膜66，也因?yàn)樵诘谝粚咏饘俨季€65的側(cè)面中殘留了第一電容器保護(hù)絕緣膜66，所以第三絕緣膜68成膜時(shí)第一層金屬布線65的側(cè)面不暴露在等離子體中，能夠某種程度地降低通過該第一層金屬布線65等離子體損傷傳到電容器電介質(zhì)膜48a上。(3)第二實(shí)施方式在上述的第一實(shí)施方式中，對將本發(fā)明應(yīng)用于平面型FeRAM中的情況進(jìn)行了說明。與此相對，在本實(shí)施方式中，將本發(fā)明應(yīng)用于電容器的下部電極與其下的導(dǎo)電插塞直接連接的堆疊型FeRAM中。圖25圖32是本發(fā)明的第二實(shí)施方式的半導(dǎo)體器件的制造過程中的剖視圖。最初，對得到如圖25(a)所示的截面結(jié)構(gòu)為止的工序進(jìn)行說明。首先，在硅襯底100上形成STI用的槽，在該槽里填埋氧化硅膜來作為元件隔離絕緣膜101，并用該元件隔離絕緣膜101來劃定硅襯底100的有源區(qū)域。接著，在硅襯底100的有源區(qū)域里離子注入硼而作為p型雜質(zhì)，從而形成p阱102。接著，通過對硅襯底100的表面進(jìn)行熱氧化處理，形成成為柵極絕緣膜103的熱氧化膜，還在其上依次形成非晶態(tài)硅膜和鎢硅化物膜。之后，通過光刻法對這些非晶態(tài)硅膜和鴇硅化物膜進(jìn)行圖案成形，從而形成構(gòu)成字線的一部分的兩個(gè)柵電極104。然后，以這些柵電極104為掩模并向硅襯底100離子注入n型雜質(zhì)，在各柵電極104旁邊的硅襯底上形成第一、第二源極/漏極延伸區(qū)105a、105b。在本實(shí)施方式中采用磷，作為該n型雜質(zhì)。還有，在硅襯底的上側(cè)整個(gè)面上形成氧化硅膜等絕緣膜，回蝕該絕緣膜并在柵電極104的旁邊留作絕緣隔離物106。接著，通過將該絕緣隔離物105和柵電極104為掩模的離子注入，向硅襯底100中導(dǎo)入砷等n型雜質(zhì)，在柵電極104側(cè)方的硅襯底100上形成第一、第二源極/漏極區(qū)域107a、107b。還有，通過濺射法，在硅襯底100的上側(cè)整個(gè)面上，形成鈷膜作為高熔點(diǎn)金屬膜。然后，通過加熱該高熔點(diǎn)金屬膜使其與硅產(chǎn)生反應(yīng)，從而第一、第二源極/漏極區(qū)域107a、107b中的硅襯底100上形成鈷硅化物層等高熔點(diǎn)硅化物層108，從而降低各源極/漏極區(qū)域107a、107b的阻抗。之后，濕蝕刻并除去在元件隔離絕緣膜101上等成為未反應(yīng)的高熔點(diǎn)金屬層。通過到此為止的工序，在硅襯底100的有源區(qū)域里形成了由柵極絕緣膜103、柵電極104、以及第一、第二源極/漏極區(qū)域107a、107b等構(gòu)成的第一、第二MOS晶體管TR,、TR2。下面，對得到如圖25(b)所示的截面結(jié)構(gòu)為止的工序進(jìn)行說明。首先，通過等離子體CVD法，在硅襯底100的上側(cè)整個(gè)面上，依次形成由氮氧化硅膜構(gòu)成的覆蓋絕緣膜111和由氧化硅膜構(gòu)成的第一絕緣膜112。之后，為了消除反映柵電極104的形狀而形成在第一絕緣膜112的上表面上的凹凸，通過CMP法研磨第一絕緣膜112的上表面來進(jìn)行平坦化處理。接著，通過光刻法對這些覆蓋絕緣膜111和第一絕緣膜112進(jìn)行圖案成形，在第一源極/漏極區(qū)域107a上形成第一接觸孔112a。之后，將主要由鉤構(gòu)成的第一導(dǎo)電插塞114a形成在該第一接觸孔112a內(nèi)。接著，為了防止在工序中該第一導(dǎo)電插塞114a氧化，通過等離子體CVD法在第一導(dǎo)電插塞114a和第一絕緣膜112中的每一個(gè)的上表面上，形成厚度為100500nm的氮氧化硅膜或氮化硅膜來作為第一防氧化絕緣膜113。還有，對從該第一防氧化絕緣膜113到覆蓋絕緣膜111為止進(jìn)行圖案成形，以此在第二源極/漏極區(qū)域107b上的這些絕緣膜中形成第二ft觸孔112b。下面，對得到如圖25(c)所示的截面結(jié)構(gòu)為止的工序進(jìn)行說明。首先，在第二接觸孔112b的內(nèi)面和第一防氧化絕緣膜113的上表面上，通過濺射法依次形成厚度約30nm的鈦膜和厚度約50rim的氮化鈦膜，并將這些作為膠膜。然后，通過CVD法，在該膠膜上形成鎢膜，并用該鎢膜完全填埋第二接觸孔112b。之后，通過CMP法研磨并除去第一防氧化絕緣膜113上的多余的膠膜和鎢膜，只在第二接觸孔112b內(nèi)留下這些絕緣膜作為第二導(dǎo)電插塞114b。下面，對得到如圖26(a)所示的截面結(jié)構(gòu)為止的工序進(jìn)行說明。首先，通過DC濺射法在第二導(dǎo)電插塞114b和第一防氧化絕緣膜113中的每一個(gè)的上表面上形成銥?zāi)ぃ⒃撱災(zāi)ぷ鳛榈谝粚?dǎo)電膜117。該銥?zāi)さ某赡l件雖未被特別限定，但在本實(shí)施方式中，使施加到濺射耙的DC電力的功率為0.5KW，使作為濺射氣體的氬氣的壓力為O.llPa，使襯底溫度為500°C，而且使成膜時(shí)間為335秒鐘。還有，通過MOCVD法在該第一導(dǎo)電膜117之上形成PZT膜作為鐵電膜118。使用在該MOCVD法中的有機(jī)材料和其流量并未特別限定。在本實(shí)施方式中，THF(Tetra-Hydro-Furan:四氫呋喃)的流量為0.474ml/分鐘，使將作為Pb原料的Pb(DPM)2以0.3mol/l的濃度溶解到THF中的溶液的流量為0.326ml/分鐘，使將作為Zr原料的Zr(dmhd)4以0.3mol/l的濃度溶解到THF中的溶液的流量為0.2ml/分鐘，使將作為Ti原料的Ti(0-iPr)2(DPM)2以0.3mol/l的濃度溶解到THF中的溶液的流量為0.2ml/分鐘。然后，被氣化器氣化了的這些溶液供給給反應(yīng)器內(nèi)，以成膜壓力為約5Torr，襯底溫度為50(TC的條件形成上述的鐵電膜118。接著，通過濺射法在鐵電膜118上形成厚度約200nm的氧化銥?zāi)?，將其作為第二?dǎo)電膜119。接著，為了恢復(fù)在形成該第二導(dǎo)電膜119時(shí)鐵電膜118所受到的損傷，使用內(nèi)部含有氧氣的環(huán)境的立式爐，以襯底溫度為50(TC、處理時(shí)間為60分鐘的條件，對鐵電膜118實(shí)施還原退火。之后，在第二導(dǎo)電膜119上依次形成氮化鈦膜和氧化硅膜之后，對這些膜進(jìn)行圖案成形，形成電容器平面形狀的硬掩模120。接著，如圖26(b)所示，以將硬掩模120作為蝕刻掩模的方式將第一導(dǎo)電膜117、鐵電膜]18、以及第二導(dǎo)電膜119一并進(jìn)行干蝕刻，從而形成將下部電極117a、電容器電介質(zhì)膜118a、以及上部電極119a依次層疊而成的電容器Q。之后，硬掩模120被除去。接著，如圖26(c)所示，例如通過將TMA(trimethylalminium:三甲基鋁)和03作為原料來使用的ALD(AtomicLayerDeposition:原子層沉積)法，在第一防氧化絕緣膜113的上表面和電容器Q的表面上形成厚度約20nm的第一氧化鋁膜121。該第一氧化鋁膜121起到從氫氣或水分等還原性物質(zhì)中保護(hù)電容器電介質(zhì)膜118a的作用。另外，作為電容器電介質(zhì)膜118a的成膜方法，采用了能夠形成具有優(yōu)異的階梯覆蓋(stepcoverage)特性的膜的ALD法，因此，即使隨著微細(xì)化相鄰的電容器Q彼此的間隔變窄，也能夠在電容器Q的側(cè)面能夠以充分的厚度形成第一氧化鋁膜121。之后，為了恢復(fù)電容器電介質(zhì)膜118a所受到的損傷，在含有氧氣的環(huán)境中進(jìn)行使襯底溫度為65(TC的還原退火。該還原退火，例如使用立式爐來進(jìn)行。接著，如圖27(a)所示，通過使用TEOS氣體的等離子體CVD法，在第一氧化鋁膜121上形成氧化硅膜而作為第二絕緣膜122，用該第二絕緣膜122填埋相鄰接的電容器Q之間的空隙。之后，通過CMP法研磨第二絕緣膜122的上表面使其平坦化的同時(shí)，使得第二絕緣膜122在上部電極119a上的厚度約為300nm。之后，對第二絕緣膜122進(jìn)行退火，從而使第二絕緣膜122脫水。接著，如圖27(b)所示，為了自還原性環(huán)境中保護(hù)電容器電介質(zhì)膜U8a,用濺射法在平坦化過的第二絕緣膜122上形成厚度約50nm的第二氧化鋁膜123。還有，如圖27(c)所示，通過使用TEOS氣體的等離子體CVD法，在該第二氧化鋁膜123上形成厚度約為lOOnm的氧化硅膜，并將其作為第一蓋絕緣膜124。下面，對得到如圖28(a)所示的截面結(jié)構(gòu)為止的工序進(jìn)行說明。首先，通過光刻法對各絕緣膜113、121124進(jìn)行圖案成形，在第一導(dǎo)電插塞114a上的這些絕緣膜中形成第一孔122a。然后，通過濺射法在該第一孔122a的內(nèi)面和第一蓋絕緣膜124上表面上，以約50nm的厚度依次形成鈦膜和氮化鈦膜而作為膠膜。還有，用CVD法在該膠膜上形成鎢膜，并用該鎢膜完全填埋第一孔122a。之后，用CMP法研磨并除去第一蓋絕緣膜124上的多余的膠膜和鎢膜，只在第一孔122a內(nèi)留下這些膜作為第三導(dǎo)電插塞125。接著，如圖28(b)所示，在第一蓋絕緣膜124和第三導(dǎo)電插塞125中的每一個(gè)的上表面上，用CVD法形成厚度約100nm的氮氧化硅膜，并將其作為防氧化絕緣膜130。然后，通過光刻法，對從防氧化絕緣膜130到第一氧化鋁膜121為止進(jìn)行圖案成形，在上部電極119a上的第二絕緣膜22中形成第二孔131。由于形成第二孔131而受到損傷的電容器Q通過退火來進(jìn)行恢復(fù)。例如在含有氧氣的環(huán)境中使襯底溫度為55(TC來進(jìn)行約60分鐘該退火。另外，通過在該退火之前如上所述預(yù)先形成防氧化絕緣膜130，以此能夠防止在退火中第三導(dǎo)電插塞125被氧化而引起接觸不良。然后，結(jié)束該退火后，通過回蝕除去防氧化絕緣膜130。下面，對得到如圖29(a)所示的截面結(jié)構(gòu)為止的工序進(jìn)行說明。首先，通過濺射法在第二孔131的內(nèi)面和第一蓋絕緣膜124的上表面上形成多層金屬膜。例如，依次形成厚度約為60nm的鈦膜、厚度約為30nm的氮化鈦膜、厚度約為400nm的含銅鋁膜、厚度約為5nm的鈦膜以及厚度約為70nm的氮化鈦膜，作為該金屬膜。之后，通過光刻法對多層金屬膜進(jìn)行圖案成形，形成通過第二孔131與上部電極119a電連接的第一層金屬布線133。接著，如圖29(b)所示，在第一蓋絕緣膜124和第一層金屬布線133中的每一個(gè)的上表面上，通過濺射法形成厚度約20nm的氧化鋁膜，并將該氧化鋁膜作為第一電容器保護(hù)絕緣膜134。該第一電容器保護(hù)絕緣膜134對還原性物質(zhì)、例如氫氣或水分具有優(yōu)異的阻擋性，從而起到防止因這些物質(zhì)從外部侵入而導(dǎo)致電容器電介質(zhì)膜U8a劣化的作用。接著，如圖30(a)所示，通過等離子體CVD法在第一電容器保護(hù)絕緣膜134上形成厚度約150nm的氮氧化硅膜來作為側(cè)壁用絕緣膜136。此外，側(cè)壁用絕緣膜136不局限于氮氧化硅膜，也可以將通過等離子體CVD法形成的氮化硅膜用作側(cè)壁用絕緣膜136。還有，通過用濺射法來代替等離子體CVD法形成側(cè)壁用絕緣膜136，如第一實(shí)施方式所說明，能夠減小電容器電介質(zhì)118a經(jīng)由第一層金屬布線133受到的等離子體損傷。接著，如圖30(b)所示，通過等離子體蝕刻回蝕上述的側(cè)壁用絕緣膜136，將該側(cè)壁用絕緣膜136留在第一層金屬布線133的旁邊而作為絕緣側(cè)壁136a。該回蝕是，例如在平行平板型等離子體蝕刻腔室內(nèi)進(jìn)行。而且，在本實(shí)施方式中，對以與硅襯底100相對置的方式設(shè)置在該腔室內(nèi)的噴頭，施加頻率為13.56MHz、功率為400W的高頻電力。還有，將CHF3、CF4、以及Ar作為蝕刻氣體分別以40sccm、80sccm、1000sccm的流量供給到腔室的同時(shí)，用未圖示的泵將腔室內(nèi)壓力減到約1700mT()iT左右，以此進(jìn)行上述的回蝕。另外，在該例子中，在回蝕之后在第一層金屬布線133的上表面還留下了第一電容器保護(hù)絕緣膜134，但也可以通過將上述回蝕變?yōu)檫^度蝕刻的樣子，在形成絕緣側(cè)壁136a時(shí)將第一電容器保護(hù)絕緣膜134從第一層金屬布線133的上表面除去。接著，如圖31(a)所示，通過使用TEOS氣體的等離子體CVD法，在第一電容器保護(hù)絕緣膜134和絕緣側(cè)壁136a中的每一個(gè)上形成氧化硅膜，并將該氧化硅膜作為第三絕緣膜141。之后，通過用CMP法對第三絕緣膜141的上表面進(jìn)行研磨，從而對反映第一層金屬布線133的形狀而形成在第三絕緣膜141的上表面上的凹凸進(jìn)行平坦化處理。接著，作為從還原性物質(zhì)中保護(hù)電容器電介質(zhì)膜118a的第二電容器保護(hù)絕緣膜142，用濺射法在第三絕緣膜141上形成厚度約50mn的氧化鋁膜。還有，通過使用TEOS氣體的等離子體CVD法，在第二電容器保護(hù)絕緣膜142上形成氧化硅膜，并將該氧化硅膜作為第二蓋絕緣膜143。該第二蓋絕緣膜143的厚度例如約為100nm。下面，對得到如圖31(b)所示的截面結(jié)構(gòu)為止的工序進(jìn)行說明。首先，通過在第二蓋絕緣膜143上涂敷光致抗蝕劑，并對其進(jìn)行曝光、顯影，從而在第一層金屬布線133上形成具有孔狀的窗145a的抗蝕圖案145。然后，通過上述的窗145a干蝕刻各絕緣膜134、141143，從而在第一層金屬布線133之上的這些絕緣膜中形成第二孔141a。該蝕刻的條件雖未被特別限定，但在本實(shí)施方式中，使用平行平板型等離子體蝕刻腔室(未圖示)，向該腔室中將C4Fs、Ar、02作為蝕刻氣體分別以20sccm、500sccm、12sccm的流量供給。然后，用未圖示的泵將腔室內(nèi)的氣體排出使得蝕刻氣體的壓力減到50mTorr左右之后，將頻率為27.12MHz、功率為2000W的高頻電力(源功率)施加到腔室的上部電極上的同時(shí)，將頻率為800MHz、功率為900W的高頻電力(偏置功率)施加到腔室的下部電極上，從而使蝕刻氣體等離子體化。根據(jù)這種蝕刻條件，由氮氧化硅構(gòu)成的絕緣側(cè)壁136a的蝕刻速度比由氧化硅構(gòu)成的第三絕緣膜141的蝕刻速度慢。因此，例如即使第二孔141a位置偏移而其一部分從第一層金屬布線133上偏移，也因?yàn)榻^緣側(cè)壁136a成為蝕刻阻止膜，所以不會(huì)在第二孔141a的底部形成槽。因此，形成第二孔141a時(shí)，從由氧化鋁構(gòu)成的第一、第二電容器保護(hù)絕緣膜134、142產(chǎn)生的反應(yīng)性差的蝕刻生成物難以留在第二孔141a中。同樣，即使在該蝕刻之后用清洗水清洗第二孔141a內(nèi)，水也難以殘留在第二孔141a中。之后，抗蝕圖案145被除去。下面，對得到如圖32(a)所示的截面結(jié)構(gòu)為止的工序進(jìn)行說明。首先，用濺射法在第二孔141a的內(nèi)面和第二蓋絕緣膜143的上表面上，形成氮化鈦膜而作為膠膜。然后，用CVD法在該膠膜上形成鎢膜，用該鎢膜完全填埋第二孔141a。還有，用CMP法研磨并除去第二蓋絕緣膜143上的多余的膠膜和鎢膜，只在第二孔141a內(nèi)留下這些膜而作為第二導(dǎo)電插塞150。該第二導(dǎo)電插塞150，與第二源極/漏極區(qū)域107b之上的第一層金屬布線133電連接，從而構(gòu)成位線的一部分。如上所述，即使第二孔141a和第一層金屬布線133位置偏移，在第二孔141a從第一層金屬布線133上偏移的部分中不會(huì)形成包含氧化鋁的蝕刻生成物等異物容易殘留的槽。因此，形成上述鎢膜時(shí)，因?yàn)閺谋患訜岬漠愇锇l(fā)生的脫氣減少，所以能夠避免因該脫氣而引起的第二導(dǎo)電插塞150成為未形成的問題。接著，如圖32(b)所示，在第二蓋絕緣膜143和第二導(dǎo)電插塞150中的每一個(gè)上形成多層金屬膜之后，對該多層金屬膜進(jìn)行圖案成形，并將其作為第二層金屬布線151。由此，完成了本實(shí)施方式的半導(dǎo)體器件的基本結(jié)構(gòu)。根據(jù)上述的本實(shí)施方式，如參照圖31(b)所說明的，在第一層金屬布線133的旁邊形成絕緣側(cè)壁136a，以該絕緣側(cè)壁136a的蝕刻速度比第三絕緣膜141的蝕刻速度慢的蝕刻條件形成第二孔141a。根據(jù)上述，與第一實(shí)施方式相同，即使第二孔141a位置偏移而其一部分與絕緣側(cè)壁136a重疊在，也不會(huì)在第二孔141a的位置偏移的部分之下形成細(xì)槽。因此，除去困難的包含氧化鋁膜的蝕刻生成物或清洗水等異物進(jìn)不到該槽中。其結(jié)果，在第二孔141a內(nèi)形成第二導(dǎo)電插塞150(參照圖32(a))時(shí)，幾乎不產(chǎn)生因被加熱的異物而引起的脫氣，因此，不會(huì)導(dǎo)致因脫氣而使第二導(dǎo)電插塞150成為未形成，或者第二導(dǎo)電插塞150和第一層金屬布線133的接觸阻抗下降的問題，從而能夠提供一種具有高可靠性的FeRAM。權(quán)利要求1.一種半導(dǎo)體器件的制造方法，其特征在于，包括在半導(dǎo)體襯底上形成第一絕緣膜的工序；在上述第一絕緣膜上形成電容器的工序，其中，該電容器具有下部電極、電容器電介質(zhì)膜以及上部電極，該電容器電介質(zhì)膜由鐵電材料構(gòu)成；形成覆蓋上述電容器的第二絕緣膜的工序；在上述第二絕緣膜上形成金屬布線的工序；形成第一電容器保護(hù)絕緣膜的工序，該第一電容器保護(hù)絕緣膜覆蓋上述金屬布線和上述第二絕緣膜；在上述金屬布線旁邊的上述第一電容器保護(hù)絕緣膜上形成絕緣側(cè)壁的工序；在上述絕緣側(cè)壁上形成第三絕緣膜，并利用該第三絕緣膜覆蓋上述金屬布線的工序；以上述絕緣側(cè)壁的蝕刻速度比上述第三絕緣膜的蝕刻速度慢的蝕刻條件，選擇性地蝕刻上述第三絕緣膜，以此在上述金屬布線上的上述第三絕緣膜形成孔的工序；在上述孔內(nèi)，形成與上述金屬布線相連接的導(dǎo)電插塞的工序。2.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，形成由氮化硅或氮氧化硅構(gòu)成的側(cè)壁而作為上述絕緣側(cè)壁。3.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，形成上述絕緣側(cè)壁的工序包括在上述第一電容器保護(hù)絕緣膜上形成側(cè)壁用絕緣膜的工序；對上述側(cè)壁用絕緣膜進(jìn)行回蝕，以此在上述金屬布線的旁邊留下上述側(cè)壁用絕緣膜而作為上述絕緣側(cè)壁的工序。4.如權(quán)利要求3所述的半導(dǎo)體器件的制造方法，其特征在于，在形成上述側(cè)壁用絕緣膜的工序中，通過濺射法形成該側(cè)壁用絕緣膜。5.如權(quán)利要求3所述的半導(dǎo)體器件的制造方法，其特征在于，在對上述側(cè)壁用絕緣膜進(jìn)行回蝕的工序中，蝕刻除去上述金屬布線上表面的上述第一電容器保護(hù)絕緣膜，從而使上述金屬布線的上述上表面露出。6.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，在形成上述第一電容器保護(hù)絕緣膜的工序中，形成氧化鋁膜而作為該第一電容器保護(hù)絕緣膜。7.如權(quán)利要求6所述的半導(dǎo)體器件的制造方法，其特征在于，上述氧化鋁膜的厚度為20nm以上、100nm以下。8.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，在形成上述第一電容器保護(hù)絕緣膜的工序中，通過濺射法形成氧化硅膜而作為該第一電容器保護(hù)絕緣膜。9.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，在形成上述孔的工序之后，包括清洗該孔的內(nèi)面的工序。10.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，在形成上述導(dǎo)電插塞的工序中，形成包含鎢的插塞。11.如權(quán)利要求10所述的半導(dǎo)體器件的制造方法，其特征在于，形成上述導(dǎo)電插塞的工序包括-在上述孔的內(nèi)面形成膠膜的工序；在上述膠膜上，形成能夠填埋上述孔的厚度的鎢膜的工序。12.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，形成包含鋁膜的金屬疊層膜而作為上述金屬布線。13.如權(quán)利要求12所述的半導(dǎo)體器件的制造方法，其特征在于，形成氮化鈦膜而作為上述金屬疊層膜的最上層的膜。14.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，包括在上述第三絕緣膜上形成第二電容器保護(hù)絕緣膜的工序，在形成上述孔的工序中，貫穿上述第二電容器保護(hù)絕緣膜而形成該孔。15.如權(quán)利要求14所述的半導(dǎo)體器件的制造方法，其特征在于，在形成上述第二電容器保護(hù)絕緣膜的工序中，形成氧化鋁膜而作為該第二電容器保護(hù)絕緣膜。16.—種半導(dǎo)體器件，其特征在于，具有半導(dǎo)體襯底；第一絕緣膜，其形成在上述半導(dǎo)體襯底上；電容器，其形成在上述第一絕緣膜上，并具有下部電極、電容器電介質(zhì)膜以及上部電極，該電容器電介質(zhì)膜由鐵電材料構(gòu)成；第二絕緣膜，其形成在上述電容器上；金屬布線，其形成在上述第二絕緣膜上；第一電容器保護(hù)絕緣膜，其至少形成在上述金屬布線的側(cè)面；絕緣側(cè)壁，其形成在上述金屬布線旁邊的上述第一電容器保護(hù)絕緣膜上;第三絕緣膜，其形成在上述金屬布線和上述絕緣側(cè)壁的每一個(gè)上，并在上述金屬布線上具有孔；導(dǎo)電插塞，其形成在上述孔內(nèi)，并與上述金屬布線相連接。17.如權(quán)利要求16所述的半導(dǎo)體器件，其特征在于，上述絕緣側(cè)壁由氮化硅或氮氧化硅構(gòu)成，上述第三絕緣膜由氧化硅構(gòu)成。18.如權(quán)利要求16所述的半導(dǎo)體器件，其特征在于，上述第一電容器保護(hù)絕緣膜還形成在上述第二絕緣膜和上述金屬布線的每一個(gè)的上表面。19.如權(quán)利要求16所述的半導(dǎo)體器件，其特征在于，上述第一電容器保護(hù)絕緣膜由氧化鋁膜構(gòu)成。20.如權(quán)利要求16所述的半導(dǎo)體器件，其特征在于，在上述第三絕緣膜上形成有第二電容器保護(hù)絕緣膜。全文摘要本發(fā)明提供一種能夠?qū)⒔饘俨季€和導(dǎo)電插塞良好地進(jìn)行電連接的半導(dǎo)體器件及其制造方法。半導(dǎo)體器件的制造方法包括在硅襯底30上形成第一絕緣膜45的工序；在第一絕緣膜45上形成電容器Q的工序；形成覆蓋電容器Q的第二絕緣膜55的工序；在第二絕緣膜55上形成金屬布線65的工序；形成第一電容器保護(hù)絕緣膜66的工序，該第一電容器保護(hù)絕緣膜覆蓋金屬布線65和第二絕緣膜55；在金屬布線65的旁邊形成絕緣側(cè)壁67a的工序；在絕緣側(cè)壁67a上形成第三絕緣膜68的工序；以絕緣側(cè)壁67a的蝕刻速度比第三絕緣膜68的蝕刻速度慢的條件蝕刻第三絕緣膜68，以此形成孔74a的工序；在孔74a內(nèi)形成導(dǎo)電插塞77的工序。文檔編號H01L27/105GK101278390SQ200580051740公開日2008年10月1日申請日期2005年9月30日優(yōu)先權(quán)日2005年9月30日發(fā)明者永井孝一,菊池秀明申請人:富士通株式會(huì)社