專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有在一對(duì)電極之間夾持鐵電膜或者高介電常數(shù)電介體膜 而構(gòu)成的鐵電電容器或者高介電常數(shù)電介體電容器的半導(dǎo)體器件及其制造 方法，特別涉及具有由鐵電電容器或者高介電常數(shù)電介體電容器和晶體管構(gòu) 成的存儲(chǔ)單元的半導(dǎo)體器件及其制造方法。
背景技術(shù)：
近年來，隨著數(shù)字技術(shù)的發(fā)展，對(duì)大容量數(shù)據(jù)高速地進(jìn)行處理的必要性 不斷提高，而對(duì)電子設(shè)備所使用的半導(dǎo)體器件要求更進(jìn)一步的高集成化和高性能化。因此，為了實(shí)現(xiàn)半導(dǎo)體記憶裝置(DRAM: Dynamic Random—Access Memory:動(dòng)態(tài)隨機(jī)存儲(chǔ)器)的高集成化，作為構(gòu)成DRAM的電容器的絕 緣膜材料，廣泛地研究采用鐵電體材料或者高介電常數(shù)電介體材料來代替一 直以來使用的硅氧化物或者硅氮化物的技術(shù)。FeRAM (Ferroelectric Random Access Memory:鐵電存儲(chǔ)器)是對(duì)電容 器絕緣膜(電容絕緣膜)使用了鐵電體的非易失性半導(dǎo)體記憶裝置，其利用 鐵電體的磁滯特性記憶數(shù)據(jù)。鐵電體具有若施加電壓則產(chǎn)生極化，之后即使 停止施加電壓也維持自發(fā)極化的特性。另外，若將施加電壓的極性改變，則 自發(fā)極性也改變。從而，能夠使一側(cè)極性對(duì)應(yīng)于"1"、另一側(cè)極性對(duì)應(yīng)于 "0"而記錄數(shù)據(jù)，并能夠通過檢測(cè)自發(fā)極化的極性讀出所記憶的數(shù)據(jù)。構(gòu)成FeRAM電容器的鐵電膜由鋯鈦酸鉛(PZT)、摻雜了 La的PZT (PLZT)、摻雜了微量的Ca、 Sr或Si的PZT類材料、或者SrBi2Ta209(SBT、 Yl)或SrBi2(Ta、 Nb)209(SBTN、 YZ)等鉍層狀結(jié)構(gòu)的化合物形成，并通過溶 膠-凝膠法、濺射法或者M(jìn)OCVD (Metal Organic Chemical Vapor Deposition: 金屬有機(jī)化學(xué)氣相沉積)法等形成膜。通常通過這些成膜法，在下部電極上形成非結(jié)晶或者微結(jié)晶狀態(tài)的鐵電 膜，之后通過熱處理，使其結(jié)晶結(jié)構(gòu)變?yōu)殁}鈦礦結(jié)構(gòu)或者鉍層狀結(jié)構(gòu)。作為 電容器的電極材料，需要難以氧化的材料，或者是即使被氧化也能夠維持導(dǎo)電性的材料，因此一般廣泛使用Pt (鉑)、Ir (銥)以及IrOx (氧化銥)等鉑類金屬或其的氧化物。此外，作為配線材料，與通常的半導(dǎo)體器件相同一般使用Al (鋁)。由于FeRAM也與其他半導(dǎo)體器件同樣需要更高的高集成化和高性能 化，所以今后要減少單元面積。為了減少單元面積，公知釆用堆疊結(jié)構(gòu)來代 替現(xiàn)有的平面結(jié)構(gòu)的方法有效。在此，所謂堆疊結(jié)構(gòu)是指在構(gòu)成存儲(chǔ)單元的 晶體管的漏極上形成的插塞(接觸塞)正上方形成電容器的結(jié)構(gòu)。在現(xiàn)有的 堆疊結(jié)構(gòu)的FeRAM中，電容器是在W (鎢)插塞的正上方依次層疊阻擋金 屬、下部電極、鐵電膜以及上部電極而構(gòu)成的。阻擋金屬具有防止W插塞 氧化的作用。多選擇兼有阻擋金屬的和下部電極效果的材料。因此，雖然難 以明確地區(qū)分阻擋金屬與下部電極材料，但阻擋金屬與下部電極通常由從 TiN膜、TiAlN膜、Ir膜、IrOj莫、Pt膜以及SRO (SrRu03)膜中選擇的兩 種以上膜的組合而形成。在JP特開2000—31421號(hào)公報(bào)中，記載了這樣的技術(shù)為了防止存儲(chǔ) 節(jié)點(diǎn)過度頸縮的現(xiàn)象，在形成凹槽的W插塞以填充接觸孔的一部分之后， 通過在整個(gè)面上依次形成導(dǎo)電體膜(例如，Cu膜)以及絕緣膜(例如，SiON 膜)，之后，對(duì)導(dǎo)電體膜以及絕緣膜進(jìn)行CMP(Chemical Mechanical Polishing: 化學(xué)機(jī)械研磨)，由此形成在中心部埋設(shè)絕緣物體的結(jié)構(gòu)的接觸塞。此外，在JP特開平10—242423號(hào)公報(bào)中，公開了這樣的半導(dǎo)體器件 通過在第一層間絕緣膜的接觸孔中填充多晶硅而形成的第一插塞上，層疊在 第二層間絕緣膜的接觸孔填充W而形成的第二插塞，并在該第二插塞上形 成電容器。進(jìn)而，在JP特開2003—68993號(hào)公報(bào)中，提出了這樣的方案為了避免在高濃度氫氣環(huán)境中進(jìn)行處理時(shí)出現(xiàn)的電容絕緣膜的特性劣化現(xiàn)象，在接 觸孔內(nèi)面上形成由TiAlN、 TiN或者TaN等構(gòu)成的防氫氣透過膜之后，形成 W插塞。但是，本申請(qǐng)的發(fā)明人等認(rèn)為在上述現(xiàn)有技術(shù)中存在如以下所述的問題 點(diǎn)。圖1是示出現(xiàn)有技術(shù)中問題點(diǎn)的示意圖，其是以通過SEM (Scanning Electron Microscope:掃描電子顯微鏡)拍攝的照片為基礎(chǔ)繪出來的圖。在該 圖1中，10表示半導(dǎo)體襯底、ll表示層間絕緣膜、12表示W(wǎng)(鎢)插塞、13表示阻擋金屬、14表示電容器的下部電極、15表示鐵電膜、以及16表示 電容器的上部電極。在上述的現(xiàn)有技術(shù)中，都是將W埋入形成在半導(dǎo)體襯底10上的層間絕緣膜11中的接觸孔中之后，對(duì)層間絕緣膜11上多余的W進(jìn)行CMP研磨， 使W只留在接觸孔內(nèi)，由此形成插塞12。但是，如圖1所示，在CMP研磨 過程中，在插塞12的表面上出現(xiàn)凹槽(凹陷或者侵蝕)。如果發(fā)生這種情 況，則在插塞12上方的部分和平坦面上方的部分，阻擋金屬13和下部電極 14的結(jié)晶度不同，而在下部電極14上形成的鐵電膜15的結(jié)晶度變低。由此， 電容器的交換電量降低，因此發(fā)生可靠性降低同時(shí)低電壓動(dòng)作變困難的問 題。圖2是示出在半導(dǎo)體襯底上形成層間絕緣膜11和W插塞12，進(jìn)而在其 上形成阻擋金屬13、下部電極14以及鐵電膜15的狀態(tài)的電子顯微鏡的圖像。 另外，圖3 (a) (e)是在圖2中a e所示的部分中的控制視野電子束衍 射圖像。從圖3 (c)所示的電子束衍射圖像，可知在平坦部中的阻擋金屬 13和下部電極14之間的界面部分(圖2中用c表示的部分)，結(jié)晶(111) 取向的情況。另外，從圖3 (d)所示的電子束衍射圖像，可知在平坦部上方 的部分(圖2中用d表示的部分)，鐵電膜15 (PZT) (111)取向的事實(shí)。 但是，從圖3 (a) 、 (b)所示的電子束衍射圖像，可知在出現(xiàn)凹槽的W插 塞12上方的阻擋金屬13和下部電極14的界面部分(圖2中用a及b表示 的部分)，結(jié)晶(111)取向的事實(shí)。另外，從圖3 (e)所示的電子束衍射 圖像，可知在其上方部分(圖2中用e表示的部分)，鐵電膜15 (PZT)沒 有(111)取向的事實(shí)。艮P，由于W插塞的凹槽的影響，鐵電膜出現(xiàn)結(jié)晶無序的現(xiàn)象，結(jié)果， FeRAM的特性明顯下降。專利文獻(xiàn)l: JP特開2000-31421號(hào)公報(bào)專利文獻(xiàn)2: JP特開平10-242423號(hào)公報(bào)專利文獻(xiàn)3: JP特開2003-68993號(hào)公報(bào)發(fā)明內(nèi)容本發(fā)明的目的在于，提供一種構(gòu)成電容器的電介質(zhì)膜的鐵電體或者高介電常數(shù)電介體的結(jié)晶度良好，而且電容器的交換電量高、可低電壓動(dòng)作的高 可靠性的半導(dǎo)體器件以及其制造方法。本發(fā)明的半導(dǎo)體器件，具有半導(dǎo)體襯底；雜質(zhì)區(qū)域，其向所述半導(dǎo)體襯底導(dǎo)入雜質(zhì)而形成；層間絕緣膜，其形成在所述半導(dǎo)體襯底上；導(dǎo)電插塞， 其貫通所述層間絕緣膜而形成；電容器，其配置于所述導(dǎo)電插塞的上方，所 述半導(dǎo)體器件的特征在于，所述電容器由下部電極、電介質(zhì)膜以及上部電極構(gòu)成，其中，所述下部電極經(jīng)由所述導(dǎo)電插塞電連接至所述雜質(zhì)區(qū)域，所述 電介質(zhì)膜由該下部電極上的鐵電體或者高介電常數(shù)電介體形成，所述上部電 極位于該電介質(zhì)膜上，而且至少在所述導(dǎo)電插塞的上部、或者所述導(dǎo)電插塞 和所述電容器的所述下部電極之間，配置有上表面平坦的銅膜。在本發(fā)明中，至少在導(dǎo)電插塞的上部、或者導(dǎo)電插塞和電容器的下部電 極之間，配置有上表面平坦的銅(Cu或Cu合金)膜。通過本申請(qǐng)的發(fā)明人 等的試驗(yàn)和研究，證明了這樣事實(shí)若對(duì)銅膜進(jìn)行低壓CMP (Chemical Mechanical Polishing )石if磨或者ECMP ( Electro Chemical Mechanical Polishing:電化學(xué)機(jī)械研磨)，則能獲得極其平坦的面。而且，若在該平坦的銅膜上形成以鐵電體或者高介電常數(shù)電介體為電介質(zhì)膜的電容器，則能避 免電介質(zhì)膜出現(xiàn)結(jié)晶無序的現(xiàn)象。由此，獲得具有交換電量高、且可低電壓 動(dòng)作的高可靠性的電容器的半導(dǎo)體器件。本發(fā)明的半導(dǎo)體器件的制造方法，其特征在于，包括向半導(dǎo)體襯底導(dǎo) 入雜質(zhì)，從而形成雜質(zhì)區(qū)域的工序；在所述半導(dǎo)體襯底上形成層間絕緣膜的 工序；在所述層間絕緣膜形成貫通所述雜質(zhì)區(qū)域的接觸孔的工序；形成覆蓋 所述接觸孔的壁面的導(dǎo)電緊貼層的工序；在所述層間絕緣膜上形成銅膜的同 時(shí)，向所述接觸孔內(nèi)填充銅的工序；對(duì)所述銅膜進(jìn)行低壓CMP (Chemical Mechanical Polishing:化學(xué)機(jī)械研磨)研磨或者ECMP (Electro Chemical Mechanical Polishing:電化學(xué)機(jī)械研磨)研磨，以使銅膜僅留在所述接觸孔 內(nèi)，由此形成導(dǎo)電插塞的工序；在所述導(dǎo)電插塞的上方形成電容器的工序， 所述電容器由與所述導(dǎo)電插塞電連接的下部電極、該下部電極上的鐵電體或 者高介電常數(shù)電介體形成的電介質(zhì)膜、以及位于該電介質(zhì)膜上的上部電極構(gòu) 成。在本發(fā)明中，在層間絕緣膜中形成接觸孔之后，在層間絕緣膜上形成銅膜的同時(shí)，向接觸孔內(nèi)填充銅。然后，通過低壓CMP研磨或者ECMP研磨 去除層間絕緣膜上的銅膜，使銅膜僅留在接觸孔內(nèi)，由此形成導(dǎo)電插塞。如 此形成的導(dǎo)電插塞的上表面極其平坦。這樣一來，避免形成在導(dǎo)電插塞上的 下部電極以及電介質(zhì)膜出現(xiàn)結(jié)晶無序的現(xiàn)象，因此可制造具備交換電量高、 且可低電壓動(dòng)作的高可靠性的電容器的半導(dǎo)體器件。此外，銅膜至少形成在接觸孔的上部即可，而接觸孔的下部由除了銅膜 之外的導(dǎo)電體膜，例如鎢或者多晶硅形成也可。本發(fā)明的其他半導(dǎo)體器件的制造方法，其特征在于，包括向半導(dǎo)體襯 底導(dǎo)入雜質(zhì)，從而形成雜質(zhì)區(qū)域的工序；在所述半導(dǎo)體襯底上形成層間絕緣 膜的工序；在所述層間絕緣膜形成貫通所述雜質(zhì)區(qū)域的接觸孔的工序；形成 覆蓋所述接觸孔的壁面的第一導(dǎo)電緊貼層的工序；將導(dǎo)電體埋入所述接觸孔 內(nèi)，從而形成導(dǎo)電插塞的工序；在所述導(dǎo)電插塞以及所述層間絕緣膜的上方 形成銅膜的工序；對(duì)所述銅膜進(jìn)行低壓CMP(Chemical Mechanical Polishing: 化學(xué)機(jī)械研磨)研磨或者ECMP (Electro Chemical Mechanical Polishing:電 化學(xué)機(jī)械研磨)研磨，由此進(jìn)行平坦化處理的工序；在所述銅膜上，從下依 次形成下部電極材料膜、由鐵電體或者高介電常數(shù)電介體形成的電介質(zhì)膜、 以及上部電極材料膜的工序；對(duì)所述上部電極材料膜、所述電介質(zhì)膜以及所 述下部電極材料膜進(jìn)行圖案成形，從而形成電容器的工序；留下所述電容器 下方的所述銅膜，而去除其他區(qū)域的所述銅膜的工序。在本發(fā)明中，在形成導(dǎo)電插塞之后，在層間絕緣膜以及導(dǎo)電插塞的上方 形成銅膜，并對(duì)該銅膜低壓CMP研磨或者ECMP研磨進(jìn)行平坦化處理。通 過該低壓CMP研磨或者ECMP研磨，銅膜的表面變得極其平坦。從而，避 免形成在銅膜上的下部電極材料膜以及電介質(zhì)膜出現(xiàn)結(jié)晶無序的現(xiàn)象，因此 可制造具備交換電量高、且可低電壓動(dòng)作的高可靠性的電容器的半導(dǎo)體器 件。另外，在本發(fā)明中，由于在導(dǎo)電插塞上形成銅膜，所以在導(dǎo)電插塞上出 現(xiàn)凹槽也可。從而，能夠由鎢或者多晶硅形成導(dǎo)電插塞。


圖1是示出現(xiàn)有技術(shù)中的問題點(diǎn)的示意圖。圖2是示出在半導(dǎo)體襯底上形成層間絕緣膜和W插塞，進(jìn)而在其上形 成阻擋金屬、下部電極以及鐵電膜的狀態(tài)的電子顯微鏡的圖像。圖3 (a) (e)是圖2中的a e所示部分的控制視野電子束衍射圖像。 圖4是示出本發(fā)明的第一實(shí)施方式的半導(dǎo)體器件(FeRAM)的剖面圖。 圖5是示出第一實(shí)施方式的半導(dǎo)體器件的制造方法的剖面圖(其一)。 圖6是示出第一實(shí)施方式的半導(dǎo)體器件的制造方法的剖面圖(其二)。 圖7是示出第一實(shí)施方式的半導(dǎo)體器件的制造方法的剖面圖(其三)。 圖8是示出第一實(shí)施方式的半導(dǎo)體器件的制造方法的剖面圖(其四)。 圖9 (a)是示出本發(fā)明的第二實(shí)施方式的半導(dǎo)體器件(FeRAM)的剖 面圖，圖9 (b)是圖9 (a)中插塞的放大圖。圖10 (a) 、 (b)是示出第二實(shí)施方式的半導(dǎo)體器件的制造方法的剖面圖。圖11是示出本發(fā)明的第三實(shí)施方式的半導(dǎo)體器件(FeRAM)的剖面圖。 圖12是示出第三實(shí)施方式的半導(dǎo)體器件的制造方法的剖面圖(其一)。 圖13是示出第三實(shí)施方式的半導(dǎo)體器件的制造方法的剖面圖(其二)。
具體實(shí)施方式
以下，參照

本發(fā)明的實(shí)施方式。 (第一實(shí)施方式)圖4是示出本發(fā)明的第一實(shí)施方式的半導(dǎo)體器件(FeRAM)的剖面圖。 本實(shí)施方式中，針對(duì)構(gòu)成存儲(chǔ)單元的晶體管為n型的情況進(jìn)行了說明。在半導(dǎo)體襯底110的上部設(shè)置有分離各元件區(qū)域的元件分離層111。另 外，在由元件分離層lll而分離的各元件區(qū)域設(shè)置有p阱112或者n阱(未 圖示)。如圖4所示，在存儲(chǔ)單元區(qū)域中，對(duì)應(yīng)于一個(gè)p阱112，形成有兩 個(gè)晶體管Tl、 T2。 S卩，在存儲(chǔ)區(qū)域的p阱112上形成有相互平行地配置的 兩個(gè)柵電極114。在這些柵電極114兩側(cè)的p阱112的表面附近，形成有成 為晶體管Tl、 T2的源極/漏極的低濃度n型雜質(zhì)區(qū)域116以及高濃度n型雜 質(zhì)區(qū)域118。在半導(dǎo)體襯底UO上形成有阻止層120以覆蓋柵電極114，而在阻止層 120上形成有第一層間絕緣膜121。在該第一層間絕緣膜121形成有Cu (銅)插塞124a、 124b，所述Cu (銅)插塞貫通阻止層120并與n型雜質(zhì)區(qū)域118 電連接。Cu插塞124a與設(shè)置在兩個(gè)柵電極114之間的n型雜質(zhì)區(qū)域118相 連接，而Cu插塞124b與設(shè)置在柵電極114和元件分離層111之間的n型雜 質(zhì)區(qū)域118相連接。層間絕緣膜121以及Cu插塞124a、 124b的上表面通過 低壓CMP研磨或者ECMP研磨實(shí)現(xiàn)了平坦化。在Cu插塞124b以及其附近的層間絕緣膜121上形成有鐵電電容器130。 該鐵電電容器130是從下側(cè)開始依次層疊形成阻擋金屬125、下部電極126a、 鐵電膜127以及上部電極128a。另外，鐵電電容器130的下部電極126a經(jīng) 由阻擋金屬125電連接于Cu插塞124b。在第一層間絕緣膜121和鐵電電容器130上形成有保護(hù)膜131，而在該 保護(hù)膜131上形成有第二層間絕緣膜132。在第二層間絕緣膜132中形成有 與Cu插塞124a相連接的插塞135a和與電容器130的上部電極128a相連接 的插塞135b。另外，在第二層間絕緣膜132上形成有與插塞135a相連接的 配線136a和與插塞135b相連接的配線136b。在這種結(jié)構(gòu)的本實(shí)施方式的半導(dǎo)體器件(FeRAM)中，存儲(chǔ)單元區(qū)域的 晶體管T1、 T2的柵電極114構(gòu)成字線的一部分，而配線136a構(gòu)成位線的一 部分，該配線136a與這些晶體管Tl、 T2所共有的高濃度n型雜質(zhì)區(qū)域118 電連接。在本實(shí)施方式中，在Cu插塞124b上層疊有鐵電電容器130，所以與平 面結(jié)構(gòu)的FeRAM相比，能實(shí)現(xiàn)更高的高集成化。另外，在本實(shí)施方式中， 插塞124b由Cu形成，而且通過低壓CMP研磨或者ECMP研磨對(duì)其表面進(jìn) 行平坦化處理。由此，插塞124b上所形成的阻擋金屬125、下部電極126a 以及鐵電膜127的結(jié)晶度良好，因此鐵電電容器130的交換電量大，從而能 夠進(jìn)行低電壓動(dòng)作。圖5 圖8是示出本實(shí)施方式的半導(dǎo)體器件的制造方法的剖面圖。通常， 在半導(dǎo)體襯底上形成存儲(chǔ)單元的同時(shí)，形成構(gòu)成驅(qū)動(dòng)電路(寫入電路及讀出 電路等)的n型晶體管以及p型晶體管，在此省略了這些的圖示。首先，說明了形成直到如圖5 (a)所示結(jié)構(gòu)為止的工序。如圖5 (a)所 示，在半導(dǎo)體襯底(硅襯底)110的規(guī)定區(qū)域形成元件分離層111。具體來 講，通過光刻法在半導(dǎo)體襯底110的規(guī)定區(qū)域形成溝槽，并將SK)2等絕緣物埋入該溝槽內(nèi)作為元件分離層ui。如此，通過埋入絕緣物的溝槽來形成元 件分離層111的方法稱之為STI (Shallow Trench Isolation:淺槽隔離)法。 代替通過STI法形成的元件分離層11，也可以通過公知的LOCOS (Local Oxidation of Silicon:硅局部氧化)法形成元件分離層。另外，半導(dǎo)體襯底 110可以是p型，也可以是n型。接著，通過對(duì)半導(dǎo)體襯底110的n型晶體管形成區(qū)域(存儲(chǔ)單元區(qū)域以 及驅(qū)動(dòng)電路的n型晶體管形成區(qū)域，以下相同)導(dǎo)入p型雜質(zhì)(例如硼(B) 等)形成p阱112。另外，通過對(duì)半導(dǎo)體襯底110的p型晶體管形成區(qū)域(驅(qū) 動(dòng)電路的p型晶體管形成區(qū)域，以下相同)導(dǎo)入n型雜質(zhì)(例如磷(P)等) 形成n阱(未圖示)。接著，對(duì)p阱112和n阱(未圖示)的表面進(jìn)行熱氧化，形成柵極絕緣 膜113。之后，通過CVD法在半導(dǎo)體襯底110上側(cè)的整個(gè)面上形成多晶硅膜， 并通過光刻法對(duì)該多晶硅膜進(jìn)行圖案成形來形成柵電極114。此外，優(yōu)選地，在p阱112的上方形成導(dǎo)入了n型雜質(zhì)的柵電極，而在 n阱(未圖示)的上方形成導(dǎo)入p型雜質(zhì)的柵電極。另夕卜，如圖5 (a)所示， 在存儲(chǔ)單元區(qū)域，在一個(gè)p阱112上配置相互平行的兩個(gè)柵電極114。接著，以柵電極114為掩模，對(duì)n型晶體管形成區(qū)域的p阱112離子注 入磷(P)等n型雜質(zhì)，形成低濃度n型雜質(zhì)區(qū)域116。與此相同，以柵電極 114為掩模，對(duì)p型晶體管形成區(qū)域的n阱(未圖示)離子注入硼(B)等p 型雜質(zhì)，形成低濃度p型雜質(zhì)區(qū)域(未圖示)。接著，在柵電極114的兩側(cè)形成側(cè)壁117。該側(cè)壁是，通過CVD法在硅 襯底110上側(cè)的整個(gè)面上形成由Si02或者SiN等構(gòu)成的絕緣膜之后，對(duì)該絕 緣膜進(jìn)行蝕刻使其只殘留在柵電極114的兩側(cè)來形成的。之后，以柵電極114以及側(cè)壁117為掩模，對(duì)n型晶體管形成區(qū)域的p 阱112離子注入n型雜質(zhì)，從而形成高濃度n型雜質(zhì)區(qū)域118。與此相同， 以p型晶體管形成區(qū)域的柵電極以及側(cè)壁為掩模，對(duì)n阱(未圖示)離子注 入p型雜質(zhì)，從而形成高濃度p型雜質(zhì)區(qū)域(未圖示)。如此，在各晶體管 形成區(qū)域形成具有LDD (Lightly Doped Drain:輕摻雜漏)結(jié)構(gòu)的源極/漏極 的晶體管。到此為止的工序基本上與通常的CMOS制造工序相同。此外，優(yōu)選地，在柵電極114以及n型雜質(zhì)擴(kuò)散區(qū)域118的表面上形成鈷硅化物或者鈦硅化物等金屬硅化物(Silicide)層來作為接觸層。接著，通過CVD法在硅襯底110上側(cè)的整個(gè)面上形成例如200nm厚度 的SiON膜來作為阻止層120，進(jìn)而，在阻止層120上形成例如lOOOnm厚度 的Si02膜來作為層間絕緣膜121。之后，通過通常的CMP研磨對(duì)層間絕緣 膜121的表面進(jìn)行平坦化處理。以下，說明了形成直到圖5 (b)所示結(jié)構(gòu)為止的工序。在上述工序中， 對(duì)層間絕緣膜121表面進(jìn)行平坦化處理之后，通過光刻法形成接觸孔121a， 所述接觸孔121a從層間絕緣膜121的表面到達(dá)n型晶體管形成區(qū)域的高濃 度n型雜質(zhì)層118以及p型晶體管形成區(qū)域的高濃度p型雜質(zhì)層(未圖示)。 之后，在N2環(huán)境中，在65(TC的溫度下進(jìn)行30分鐘的退火來作為脫氣處理。接著，通過濺射法在半導(dǎo)體襯底110上側(cè)的整個(gè)面上形成緊貼層122。 對(duì)該緊貼層122而言，不僅需要提高層間絕緣膜121和Cu插塞124a、 124b 之間的緊貼性的功能，還需要防止層間絕緣膜121中所含有的氫氣以及水分 擴(kuò)散到鐵電膜127的功能、和防止Cu原子從Cu插塞124a、 124b擴(kuò)散到層 間絕緣膜121的功能。不存在緊貼層122時(shí)，層間絕緣膜121中所含有的氫 氣以及水分?jǐn)U散到插塞124b內(nèi)，進(jìn)而經(jīng)由阻擋金屬125以及下部電極126a 的貴金屬進(jìn)入鐵電膜127，因此導(dǎo)致鐵電膜127的性能惡化。另外，Cu原子 從Qi插塞124a、 124b擴(kuò)散到層間絕緣膜121中，因此導(dǎo)致晶體管T1、T2 的性能惡化。在本實(shí)施方式中，緊貼層122是由從下面開始依次層疊厚度約 為20nm的Ti膜、厚度約為50nm的TaN膜以及厚度約為20nm的Ta膜而 形成的層疊膜構(gòu)成的。優(yōu)選地緊貼層122是將由TiAlN、 Ir、 IrOx、 Pt、 Ru、 Ti、 Ta、 TaN或TiN等構(gòu)成的導(dǎo)電體膜，或者從這些導(dǎo)電體膜中選擇出的兩 種以上的膜層疊而形成的。另外，緊貼層122的厚度優(yōu)選為100nm以下。接著，在緊貼層122上形成厚度約為500nm的Cu膜123，并將Cu埋入 接觸孔121a內(nèi)。該Cu膜123能夠通過電鍍法、化學(xué)鍍膜法、PVD (Physical Vapor Deposition:物理氣相沈積)法、MOCVD (Metal Organic Chemical Vapor Deposition:金屬有機(jī)化學(xué)氣相沉積)法、CSD (Chemical Solution Deposition: 化學(xué)溶液沉積)法、CVD法、LSCVD (Liquid Source Chemical Vapor Deposition:液態(tài)源化學(xué)氣相淀積)法以及它們的組合來形成。若通過電鍍法形成Cu膜123，通常使用以硫酸銅以及硫酸為主成分，另外含有有機(jī)類添加劑以及鹵素離子等的電鍍液。電鍍液中的Cu濃度為14 60g/l左右，硫酸的濃度為l 240g/l左右。對(duì)有機(jī)類添加劑而言，其濃 度以及組成對(duì)Cu膜123的均勻性、硬度、可塑性以及伸縮強(qiáng)度產(chǎn)生影響。 有機(jī)類添加劑一般包括有反應(yīng)抑制劑(聚乙二醇等聚合物)、反應(yīng)催化劑(硫 化化合物)以及穩(wěn)定劑(二次抑制劑)。各添加劑的添加量根據(jù)電鍍條件(電 鍍槽的狀態(tài)、電流密度、流量以及晶片的處理個(gè)數(shù)等)適當(dāng)?shù)卦O(shè)定。化學(xué)鍍膜法是通過電鍍液中所含有的還原劑(福爾馬林或者磷酸等)在 被處理物表面析出金屬并形成金屬膜的方法。在化學(xué)鍍膜法中，能夠使用例 如對(duì)還原劑采用甲醛的上村工業(yè)株式會(huì)社制造的化學(xué)鍍銅液。以下，說明了形成直到圖6 (a)所示結(jié)構(gòu)為止的工序。在上述工序中， 形成Cu膜123之后，通過低壓CMP研磨或者ECMP研磨去除層間絕緣膜 121上的Cu膜123以及緊貼層122，從而對(duì)表面進(jìn)行平坦化處理。由此，Cu 膜123只留在各接觸孔121a內(nèi)，而形成Cu插塞124a、 124b。在普通的CMP研磨中，對(duì)被處理物(晶片)施加1 5psi(6.89 xi03Pa 3.45Xl03Pa)的壓力的同時(shí)進(jìn)行研磨。與此相對(duì)，在低壓CMP研磨(包括 超低壓CMP研磨)中，對(duì)被處理物施加的壓力為大于等于0.05psi (3.45X 102Pa)且小于lpsi (6.89X103Pa)。另外，ECMP研磨是將低壓CMP研磨 和電解研磨相結(jié)合的技術(shù)，其對(duì)被處理物施加例如0.5psi (3.45X103Pa)的 壓力并進(jìn)行CMP研磨的同時(shí)對(duì)被處理物的表面進(jìn)行電解研磨。通過該低壓 CMP研磨或者ECMP研磨，Cu插塞124a、 124b以及層間絕緣膜121的表 面平坦性變得極其良好，并防止出現(xiàn)凹槽(凹陷或者侵蝕)。另外，在低壓 CMP研磨中，由于能夠進(jìn)行極高精度的細(xì)致的研磨，優(yōu)選地使用低壓的、且 采用了可高速旋轉(zhuǎn)的小直徑研磨片(polishingpad)的正面(faceup)研磨方 式的研磨裝置。作為這種研磨裝置，例如存在株式會(huì)社尼康的"NPS"系列 的CMP研磨裝置(NP2301以及NPS3301等)。另夕卜，在低壓CMP研磨中， 能夠使用現(xiàn)有普通的研磨液(slurry)。例如，能夠使用日立化成株式會(huì)社的 HS —C430 (Cu用)、HS—C800 (Cu用)、H—T605 (TaN用)以及H— T705 (TaN用)等。以下，說明了形成直到圖6 (b)所示結(jié)構(gòu)為止的工序。在上述工序中， 形成Cu插塞124a、 124b之后，通過濺射法在半導(dǎo)體襯底110上側(cè)的整個(gè)面上形成例如厚度為100 200nm的阻擋金屬(氧阻擋層)125。該阻擋金屬 125由Ir以及Ru等貴金屬、或者TiAlN等形成。阻擋金屬125是為了在后述的鐵電膜127的成膜工序或結(jié)晶化工序中防 止氧擴(kuò)散到插塞124a、 124b內(nèi)而形成的。為了提高阻擋金屬125和層間絕 緣膜121之間的緊貼性，以及阻擋金屬125的結(jié)晶度，在層間絕緣膜121和 阻擋金屬125之間設(shè)置由Ti (鈦)、TiN、 TiAlN、 Ir (銥)、Pt (鉑)、Ru (釕)或者Ta (鉭)等形成的導(dǎo)電緊貼層(未圖示)也可。該導(dǎo)電緊貼膜的 厚度優(yōu)選為30nm以下。接著，在阻擋金屬125上形成成為鐵電電容器130的下部電極126a的 導(dǎo)電體膜126。該導(dǎo)電體膜126由從具有Pt、 Ir、 Ru、 Rh、 Re、 Os及Pd等 金屬、這些金屬的氧化物、以及SrRu03的組中選擇出的至少一種導(dǎo)電體材 料形成。接著，通過MOCVD法在導(dǎo)電體膜126上形成由PZT形成的例如厚度 為120nm的鐵電膜127。PZT的成膜溫度為580°C，作為Pb原料使用Pb(DPM) 2、作為Zr原料使用Zr (dmhd) 4、作為Ti原料使用Ti (O—iPr) 2 (DPM) 2。另夕卜，Pb (DPM) 2的流量為0.32ml/min、 Zr (dmhd) 4的流量為0.2ml/min 、 Ti(0—iPr)2(DPM)2的流量為0. 2ml/min，而氧氣分壓為5Torr(6.65X102Pa)。 上述原料以3X摩爾比的濃度溶解于THF (tetrahydrofuran:四氫呋喃)，并 以液體狀態(tài)輸送至氣化器。然后，通過使氣化器的溫度變成例如260。C而使 THF及原料氣化，并在與氧氣混合之后，通過花灑頭噴向半導(dǎo)體襯底110上。 成膜時(shí)間例如為420秒。檢查在上述條件下形成的PZT膜的組成時(shí)，為Pb/ (Zr+Ti) =1,15、 Zr/ (Zr+Ti) =0.45。鐵電膜127由可表示為一般式AB03的膜PZT、摻雜有微量的La、 Ca、 Sr或Si等的PZT、 PLZT、 BLT、或者SBT或SBTN等Bi類層狀化合物形 成。另外，鐵電膜127的結(jié)晶結(jié)構(gòu)采用鈣鈦礦結(jié)構(gòu)或者鉍層狀結(jié)構(gòu)即可。此 外，雖然在本實(shí)施方式中通過MOCVD法形成鐵電膜127，但通過濺射法、 溶膠-凝膠法或者CVD法形成也可。如此形成鐵電膜127之后，在含有氧氣的環(huán)境中通過RTA(Rapid Thermal Annealing:快速熱處理)處理對(duì)鐵電膜127進(jìn)行結(jié)晶化。在本實(shí)施方式中， 在Ar (氬)和02的混合氣體中，在襯底溫度為600。C、處理時(shí)間為90秒的條件下進(jìn)行第一RTA處理之后，在氧氣環(huán)境中，在襯底溫度為750。C、處理 時(shí)間為60秒的條件下進(jìn)行第二 RTA處理。即使在這樣的條件下進(jìn)行RTA 處理，由于導(dǎo)電體膜126是貴金屬，所以不容易氧化，因此不會(huì)發(fā)生膜剝落。 另外，由于Cu插塞124a、 124b被阻擋金屬125覆蓋，所以Cu插塞124a、 124b不會(huì)被氧化。接著，在鐵電膜127上形成成為鐵電電容器130的上部電極128a例如 厚度為200nm的導(dǎo)電體膜128。在本實(shí)施方式中，由Ir02形成導(dǎo)電體膜128。 該導(dǎo)電體膜128層疊形成從由Pt (鉑)、Ir (銥)、Ru (釕)、Rh (銠)、 Re (錸)、Os (鋨)、Pd (鈀)以及SrRu03組成的組中選擇出的至少一種 金屬膜、這些金屬的氧化膜，或者這些膜的兩個(gè)以上的膜。以下，說明了形成直到圖7 (a)所示結(jié)構(gòu)為止的工序。在上述工序中形 成阻擋金屬125、導(dǎo)電體膜126、鐵電膜127以及導(dǎo)電體膜128之后，在導(dǎo) 電體膜128的規(guī)定區(qū)域(鐵電電容器的形成區(qū)域)上形成例如具有TiN膜及 Si02膜的層疊結(jié)構(gòu)的硬掩模(未圖示)，并對(duì)導(dǎo)電體膜128、鐵電膜127、 導(dǎo)電體膜126及阻擋金屬125—并進(jìn)行蝕刻。由此，如圖7 (a)所示，形成 由下部電極126a、上部電極128a以及它們之間的鐵電膜127構(gòu)成的鐵電電 容器130。然后，去除硬掩模。以下，說明了形成直到圖7 (b)所示結(jié)構(gòu)為止的工序。在上述工序中， 通過對(duì)導(dǎo)電體膜128、鐵電膜127、導(dǎo)電體膜126以及阻擋金屬125進(jìn)行蝕 刻，形成鐵電電容器130之后，在含有氧氣的環(huán)境中以350。C的溫度進(jìn)行一 小時(shí)的退火。該退火是為了確保在下面的工序中形成的保護(hù)膜131的緊貼性 而進(jìn)行的。接著，在層間絕緣膜121上形成覆蓋鐵電電容器130的例如厚度為20 100nm的保護(hù)膜131。該保護(hù)膜131例如由A1203 (氧化鋁)構(gòu)成，并通過 MOCVD法或者濺射法形成。接著，為了還原在蝕刻工序以及上部電極形成工序中的鐵電膜127的損 傷，進(jìn)行還原退火。該還原退火以如下方式進(jìn)行在火爐內(nèi)，在含有氧氣的 環(huán)境中例如以550 650。C溫度進(jìn)行60分鐘的加熱。以下，說明了形成直到圖8所示結(jié)構(gòu)為止'的工序。在上述工序中進(jìn)行還 原退火之后，通過等離子CVD法在半導(dǎo)體襯底110上側(cè)的整個(gè)面上形成例如由Si02形成的層間絕緣膜132。然后，通過光刻法，形成從層間絕緣膜132的表面到達(dá)規(guī)定插塞124b的接觸孔132a、和到達(dá)鐵電電容器130的上部電 極128a的接觸孔132b。接著，在襯底110上側(cè)的整個(gè)面上形成例如厚度為50nm的由TiN形成 的緊貼層，并用該緊貼層覆蓋接觸孔132a、 132b的內(nèi)面。之后，通過CVD 法在緊貼層上形成W(鎢)膜，并將W填充到接觸孔132a、 132b中。然后， 通過通常的CMP研磨，去除層間絕緣膜132上的W和緊貼層，并通過將W 只留在接觸孔132a、 132b內(nèi)，形成插塞135a、 135b。接著，在層間絕緣膜132上形成Ti(60nm)、TiN(30nm)、 Al膜(400nm)、 Ti (5nm)以及TiN (70nm)的層疊膜，并通過光刻法對(duì)該層疊膜進(jìn)行圖案 成形，由此形成配線136a、 136b。之后，根據(jù)需要還形成層間絕緣膜以及上 層配線。這樣完成在Cu插塞124b上層疊有鐵電電容器130的堆疊結(jié)構(gòu)的半 導(dǎo)體器件(FeRAM)。根據(jù)本實(shí)施方式中，由Cu形成插塞124b，并通過低壓CMP研磨或者 ECMP研磨對(duì)其表面進(jìn)行平坦化。因此，在插塞124b表面上不產(chǎn)生凹槽(凹 陷或者侵蝕)，并鐵電電容器130的鐵電膜127結(jié)晶度變成良好的狀態(tài)，鐵 電電容器130的交換電量變大。另外，在前述的JP特開平10—242423號(hào)公 報(bào)中，記載了可以采用Cu插塞來代替W插塞的事實(shí)。但是，在該公報(bào)中僅 對(duì)通常的CMP研磨進(jìn)行了記載。即使通過的CMP法對(duì)Cu插塞的表面進(jìn)行 研磨，也不能獲得足夠的平坦性，而在插塞上形成的下部電極以及鐵電膜的 出現(xiàn)結(jié)晶無序的現(xiàn)象。從而，為了形成不出現(xiàn)結(jié)晶無序的現(xiàn)象的具有良好特 性的鐵電膜，如本實(shí)施方式這樣，需要通過低壓CMP研磨方法或者ECMP 研磨方法對(duì)Qi插塞的上表面進(jìn)行平坦化處理。另外，本實(shí)施方式中的半導(dǎo)體器件采用了堆疊結(jié)構(gòu)的電容器，所以與具 有平面結(jié)構(gòu)的電容器的半導(dǎo)體器件相比，在相同交換電量的情況下，能夠?qū)?現(xiàn)更進(jìn)一步的高密度化。進(jìn)而，在本實(shí)施方式中，由于采用Cu形成了插塞124a、 124b，所以具 有如下優(yōu)點(diǎn)。即，若利用W (鎢)形成插塞124a、 124b,則在如圖7 (a) 所示的工序中露出插塞124a，因此W被氧化導(dǎo)致導(dǎo)電性消失。從而，需要 先形成插塞124a，并在其上面形成阻擋層(氧阻擋層)，之后形成插塞124b。但是，在本實(shí)施方式中，由于采用作為與W相比不易氧化的材料的Ql形成了插塞124a、 124b，所以能夠同時(shí)形成插塞124a、 124b，而且與采用W形 成插塞124a、 124b的情況相比，能減少工序數(shù)量。另外，在本實(shí)施方式中，在對(duì)Cu膜123進(jìn)行研磨時(shí)(低壓CMP研磨或 者ECMP研磨)去除層間絕緣膜121上的緊貼層122，但通過對(duì)導(dǎo)電體膜128、 鐵電膜127、導(dǎo)電體膜126以及阻擋金屬125進(jìn)行蝕刻形成鐵電電容器130 之后，通過蝕刻去除層間絕緣膜121上的緊貼層122也可。此時(shí)，雖然在下 部電極136a的下方殘留緊貼層122，但對(duì)半導(dǎo)體器件的動(dòng)作不產(chǎn)生影響。(第二實(shí)施方式)圖9 (a)是示出本發(fā)明的第二實(shí)施方式的半導(dǎo)體器件(FeRAM)的剖 面圖。圖9 (b)是圖9 (a)中插塞224a、 224b的放大圖。另外，對(duì)于圖9 (a)中與圖4中的相同的部分賦予相同的附圖標(biāo)記，并省略其詳細(xì)說明。在本實(shí)施方式中，如圖9 (b)所示，對(duì)應(yīng)于第一實(shí)施方式的插塞124a、 124b的插塞224a、 224b是層疊W膜221和Cu膜222而形成的。從而，插 塞224a、 224b內(nèi)的Cu量僅減少了對(duì)應(yīng)于W膜221的量，所以即使例如緊 貼層122的厚度變薄并降低對(duì)于Cu的防止污染性能，擴(kuò)散到層間絕緣膜121 的Cu原子量少，所以也能抑制由Cu污染引起的晶體管Tl、 T2的特性惡化。圖10 (a) 、 (b)是示出本實(shí)施方式的半導(dǎo)體器件的制造方法的剖面圖。 首先，如圖10 (a)所示，與第一實(shí)施方式相同，在半導(dǎo)體襯底110形成元 件分離層lll、 p阱112、晶體管T1、 T2、阻止層120以及第一層間絕緣膜 121。之后，通過通常的CMP研磨對(duì)第二層間絕緣膜121的表面進(jìn)行平坦化 處理之后，形成從層間絕緣膜121的表面到達(dá)高濃度n型雜質(zhì)區(qū)域118的接 觸孔121a。接著，通過濺射法在半導(dǎo)體襯底110上側(cè)的整個(gè)面上形成例如由TiN或 TiAlN形成的緊貼層122，并用該緊貼層122覆蓋接觸孔121a的壁面。之后， 通過CVD法等在整個(gè)面上形成W膜221，并將W埋入接觸孔121a內(nèi)。然 后，通過對(duì)該W膜221進(jìn)行蝕刻，使W膜221縮回至接觸孔121a內(nèi)。此時(shí)， 進(jìn)行蝕刻的條件例如如下。使用平行平板型干蝕刻裝置，將SF6以400ml/min的流量供給，將02以18200 ml/min的流量供給，并在壓力為60Pa、 RF功率為300W 、晶片臺(tái)的溫 度為30。C的條件下對(duì)W膜進(jìn)行蝕刻。此時(shí)，與W膜221相比，由TiN或者 TiAlN形成的緊貼層122的蝕刻率低，因此能夠殘留緊貼層122的同時(shí)，使 W膜221縮回至接觸孔121a的中途。另外，接觸孔121a內(nèi)的W膜221的 上表面不平坦也可。接著，如圖10 (b)所示，通過電鍍法在整個(gè)面上形成Cu膜222，并將 Cu填充到接觸孔121a內(nèi)。之后，通過低壓CMP研磨或者ECMP研磨，去 除層間絕緣膜121上的Cu膜222以及緊貼層122，并使Cu膜222僅留在接 觸孔121a內(nèi)。通過該低壓CMP研磨或者ECMP研磨形成在上表面沒有凹槽 的插塞224a、 224b。在低壓CMP研磨中，例如，如株式會(huì)社尼康的"NPS" 系列的CMP研磨裝置(NP2301以及NPS3301等)，優(yōu)選地使用低壓的、 且采用了可高速旋轉(zhuǎn)的小直徑研磨片的正面研磨方式的研磨裝置。另外，例 如使用日立化成株式會(huì)社的HS —C430 (Cu用)、HS — C800 (Cu用)、H 一T605 (TaN用)以及H—T705 (TaN用)等作為研磨液。在低壓CMP研 磨時(shí)的研磨壓力為大于等于0.05Pa且小于1Pa。接著，與第一實(shí)施方式相同，在插塞224b上形成阻擋金屬125，進(jìn)而在 其上形成由下部電極126a、鐵電膜127以及上部電極128a形成的鐵電電容 器130 (參照?qǐng)D9)。然后形成覆蓋該鐵電電容器130的保護(hù)膜131，進(jìn)而在 保護(hù)膜131上形成第二層間絕緣膜132。之后，形成與插塞224a相連接的插 塞135a和與鐵電電容器130的上部電極128a相連接的插塞135b，并在第二 層間絕緣膜132上形成與這些插塞135a、 135b相連接的配線136a、 136b。 如此完成第二實(shí)施方式的半導(dǎo)體器件。在本實(shí)施方式中，采用低壓CMP研磨或者ECMP研磨，所以插塞224b 的上表面變平坦，可避免形成在插塞224b上的電容器30的鐵電膜127出現(xiàn) 結(jié)晶無序的現(xiàn)象。因此，與第一實(shí)施方式相同，能夠制造交換電量高、且可 低電壓動(dòng)作的高可靠性的半導(dǎo)體器件。此外，在上述實(shí)施方式中，雖然在接觸孔121a內(nèi)層疊W膜221和Cu 膜222來形成插塞224a、 224b，但替代W膜221，形成多晶硅或者其他導(dǎo) 電體形成的膜也可。另外，在上述實(shí)施方式中，通過對(duì)W膜221進(jìn)行蝕刻在接觸孔121a的上部形成間隙，并將Cu埋入該間隙中，由此形成層疊W膜221和Cu膜222 結(jié)構(gòu)的插塞224a、 224b，但也能夠通過其他方法形成插塞224a、 224b。例 如，只形成一部分的第一層間絕緣膜121之后，形成貫通高濃度n型雜質(zhì)區(qū) 域118的接觸孔和覆蓋該接觸孔的壁面的導(dǎo)電緊貼層。之后，將W膜埋入 接觸孔內(nèi)，并CMP研磨去除第一層間絕緣膜121上的W膜以及緊貼層。接 著，在形成第一層間絕緣膜121的剩余部分之后，形成貫通W膜的接觸孔 和覆蓋該接觸孔的壁面的導(dǎo)電緊貼層。之后，將Cu膜埋入接觸孔內(nèi)，并通 過低壓CMP研磨或者ECMP研磨去除第一層間絕緣膜121上的Cu膜以及 緊貼層，由此對(duì)表面進(jìn)行平坦化處理。如此，能夠形成層疊W膜221和Cu 膜222的結(jié)構(gòu)的插塞224a、 224b。(第三實(shí)施方式)圖11是示出本發(fā)明的第三實(shí)施方式的半導(dǎo)體器件(FeRAM)的剖面圖。 此外，圖11中對(duì)于與圖4中的相同的部分賦予相同的附圖標(biāo)記，并省略其 詳細(xì)說明。在本實(shí)施方式中，對(duì)應(yīng)于第一實(shí)施方式的插塞124a、 124b的插塞234a、 234b由W (或者多晶硅)形成，而在表面上出現(xiàn)了凹槽(凹陷或者侵蝕)。 而且，在插塞233b和鐵電電容器130之間形成有導(dǎo)電緊貼層235、Cu膜236、 阻擋金屬237。 Cu膜236是為了補(bǔ)償插塞234b表面的凹槽而設(shè)置的，該Cii 膜236的鐵電電容器側(cè)的面通過低壓CMP研磨或者ECMP研磨實(shí)現(xiàn)了平坦 化。圖12、圖13是示出本實(shí)施方式的半導(dǎo)體器件的制造方法的剖面圖。首 先，如圖12 (a)所示，與第一實(shí)施方式相同，在半導(dǎo)體襯底110形成元件 分離層111、 p阱112、晶體管Tl、 T2、阻止層120以及第一層間絕緣膜121。 之后，通過通常的CMP研磨對(duì)第一層間絕緣膜121的表面進(jìn)行平坦化處理 之后，形成從層間絕緣膜121的表面到達(dá)高濃度n型雜質(zhì)區(qū)域118的接觸孔 121a。接著，通過濺射法在半導(dǎo)體襯底110上側(cè)的整個(gè)面形成例如由TiN或 TiAlN形成的緊貼層122，并用第一導(dǎo)電緊貼層122覆蓋接觸孔121a的壁面。 之后，通過CVD法在整個(gè)面上形成例如厚度為500nm的W膜，并將W埋入接觸孔121a內(nèi)。然后，通過通常的CMP研磨去除層間絕緣膜121上的W 膜241以及緊貼層122，并使W膜僅留在接觸孔121a內(nèi)，由此形成插塞234a、 234b。在該CMP研磨中，在插塞234a、 234b的表面出現(xiàn)凹槽(凹陷或者侵 蝕)。另外，雖然在此采用W形成了插塞234a、 234b，但采用多晶硅形成 也可。接著，如圖12 (b)所示，在插塞234a、 234b以及層間絕緣膜121上， 形成厚度為20nm以下的第二導(dǎo)電緊貼層235。該緊貼層235例如由選自包 括Ti、 TiN、 TiAlN、 Ir、 IrOx、 Pt、 Ru以及Ta的組中的導(dǎo)電體形成。接著，在緊貼層235上形成厚度大約為100nm的Cu膜236。然后，通 過對(duì)該Cu膜236進(jìn)行低壓CMP或者ECMP研磨，對(duì)表面進(jìn)行平坦化處理。 在低壓CMP研磨中，優(yōu)選地使用例如，如株式會(huì)社尼康的"NPS"系列的 CMP研磨裝置(NP2301以及NPS3301等)這樣，低壓的、且采用了可高速旋轉(zhuǎn)的小直徑研磨片的正面研磨方式的研磨裝置。另外，例如使用日立化成 株式會(huì)社的HS — C430 (Cu用)、HS—C800 (Cu用)、H—T605 (TaN用) 以及H—T705 (TaN用)等作為研磨液。之后，在Cu膜236上，形成例如厚度為100 200nm的TiAlN膜作為 阻擋金屬237，進(jìn)而在其上形成成為鐵電電容器的下部電極的導(dǎo)電體膜(例 如Ir膜)238以及鐵電膜(例如PZT膜)239。接著，進(jìn)行RTA處理使鐵電 膜239結(jié)晶化之后，在鐵電膜239上形成成為鐵電電容器的上部電極的導(dǎo)電 體膜(例如IrOx膜)240。接著，在鐵電膜230的規(guī)定區(qū)域上形成具有TiN膜及Si02膜的層疊結(jié)構(gòu) 的硬掩模(未圖示)，并對(duì)導(dǎo)電體膜240、鐵電膜239以及導(dǎo)電體膜238進(jìn) 行蝕刻，從而如圖13 (a)所示，形成由下部電極238a、鐵電膜239以及上 部電極240a構(gòu)成的電容器130。此后，去除硬掩模之后，在整個(gè)面上形成由 入1203形成的厚度為20 100nm的保護(hù)膜241，并為了還原在蝕刻過程中發(fā) 生的鐵電膜239的損傷，在氧氣環(huán)境中進(jìn)行還原退火。接著，采用抗蝕劑(未圖示)覆蓋導(dǎo)電體電容器130，并如圖13 (b) 所示，對(duì)保護(hù)膜24K阻擋金屬237、 Cu膜236以及緊貼層235進(jìn)行蝕刻。 此后，在整個(gè)面上形成由Al2O3構(gòu)成的厚度為20 100nm的保護(hù)膜242。然 后，如圖11所示，與第一實(shí)施方式相同，形成第二層間絕緣膜132，并形成與插塞234a相連接的插塞135a、和鐵電電容器130的上部電極240a相連接 的插塞135b，進(jìn)而，在第二層間絕緣膜132上形成與插塞135a相連接的配 線136a、和與插塞135b相連接的配線136b。如此，完成本實(shí)施方式的半導(dǎo) 體器件。在本實(shí)施方式中，在W插塞234b上形成Cu膜236,并通過低壓CMP 研磨或者ECMP研磨對(duì)該Cu膜236進(jìn)行平坦化處理之后，在其上形成阻擋 金屬237、下部電極238以及鐵電膜239，因此可避免由基底的凹凸引起的 鐵電膜239出現(xiàn)結(jié)晶無序的現(xiàn)象。與第一實(shí)施方式相同，能夠制造交換電量 高、且可低電壓動(dòng)作的高可靠性的半導(dǎo)體器件。此外，在上述的第一 第三實(shí)施方式中，都說明了將本發(fā)明適用于 FeRAM時(shí)的例子，但本發(fā)明也能夠適用于將電容絕緣膜由(BaSr) Ti03、 SrTi03以及BaTi03等高介電常數(shù)電介體形成的DRAM。以下，備注本發(fā)明的特征。(備注1)一種半導(dǎo)體器件，具有半導(dǎo)體襯底；雜質(zhì)區(qū)域，其向所述半導(dǎo)體襯底 導(dǎo)入雜質(zhì)而形成；層間絕緣膜，其形成在所述半導(dǎo)體襯底上；導(dǎo)電插塞，其 貫通所述層間絕緣膜而形成；電容器，其配置于所述導(dǎo)電插塞的上方，所述 半導(dǎo)體器件的特征在于，所述電容器由下部電極、電介質(zhì)膜以及上部電極構(gòu)成，其中，所述下部 電極經(jīng)由所述導(dǎo)電插塞電連接至所述雜質(zhì)區(qū)域，所述電介質(zhì)膜由該下部電極 上的鐵電體或者高介電常數(shù)電介體形成、所述上部電極位于該電介質(zhì)膜上， 而且至少在所述導(dǎo)電插塞的上部、或者所述導(dǎo)電插塞和所述電容器的所述下 部電極之間，配置有上表面平坦的銅膜。 (備注2)如備注1所述的半導(dǎo)體器件，其特征在于，在所述接觸孔的下部配置 有由鎢或者多晶硅形成的導(dǎo)電體膜而作為所述導(dǎo)電插塞的一部分。 (備注3)如備注1所述的半導(dǎo)體器件，其特征在于，在所述電容器的所述下部電 極下形成有阻止氧透過的阻擋金屬。 (備注4)如備注3所述的半導(dǎo)體器件，其特征在于，所述阻擋金屬是利用從由TiAlN、 Ir以及Ru組成的組中的導(dǎo)電體形成的。 (備注5)如備注1所述的半導(dǎo)體器件，其特征在于，在所述接觸孔的壁面上形成 有由導(dǎo)電體形成的緊貼層，其中，所述導(dǎo)電體是從由Ti、 TiN、 TiAlN、 Ta、 TaN、 Ir、 IrOx、 Pt、以及Ru組成的組中選擇的。 (備注6)一種半導(dǎo)體器件的制造方法，其特征在于，包括向半導(dǎo)體襯底導(dǎo)入雜質(zhì)，從而形成雜質(zhì)區(qū)域的工序；在所述半導(dǎo)體襯底上形成層間絕緣膜的工序；在所述層間絕緣膜形成貫通所述雜質(zhì)區(qū)域的接觸孔的工序；形成覆蓋所述接觸孔的壁面的導(dǎo)電緊貼層的工序；在所述層間絕緣膜上形成銅膜的同時(shí)，向所述接觸孔內(nèi)填充銅的工序；對(duì)所述銅膜進(jìn)行低壓CMP (Chemical Mechanical Polishing:化學(xué)機(jī)械研 磨)研磨或者ECMP (Electro Chemical Mechanical Polishing:電化學(xué)機(jī)械研 磨)研磨，以使銅膜僅殘留在所述接觸孔內(nèi)，由此形成導(dǎo)電插塞的工序；在所述導(dǎo)電插塞的上方形成電容器的工序，所述電容器由下部電極、電 介質(zhì)膜以及上部電極構(gòu)成，其中，所述下部電極與所述導(dǎo)電插塞電連接，所 述電介質(zhì)膜由該下部電極上的鐵電體或者高介電常數(shù)電介體形成，所述上部 電極位于該電介質(zhì)膜上。 (備注7)如備注6所述的半導(dǎo)體器件的制造方法，其特征在于，在進(jìn)行所述低壓 CMP研磨或者所述ECMP研磨時(shí)的壓力大于等于0.05psi (3.45Xl02Pa)且 小于lpsi (6.89X103Pa)。 (備注8)如備注6所述的半導(dǎo)體器件的制造方法，其特征在于，在形成導(dǎo)電緊貼 層的工序之后，包括在所述接觸孔的下部填充鎢或者多晶硅膜的工序，在形 成所述銅膜時(shí)，在所述接觸孔的剩余部分填充銅。 (備注9)如備注6所述的半導(dǎo)體器件的制造方法，其特征在于，通過電鍍法、CSD(Chemical Solution Deposition:化學(xué)溶液沉積)法、CVD (Chemical Vapor Deposition:化學(xué)氣相沉積)法、MOCVD (Metal Organic Chemical Vapor Deposition:金屬有機(jī)化學(xué)氣相沉積)法、LSCVD (Liquid Source Chemical Vapor Deposition:液源化學(xué)氣相沉積)法以及PVD (Physical Vapor Deposition:物理氣相沈積)法中的任一方法形成所述銅膜。 (備注10)如備注6所述的半導(dǎo)體器件的制造方法，其特征在于，在所述導(dǎo)電插塞 上，利用從由TiAlN、 Ir以及Ru組成的組中選擇的導(dǎo)電體形成阻擋金屬， 并在所述阻擋金屬上形成所述電容器的所述下部電極。 (備注11)如備注6所述的半導(dǎo)體器件的制造方法，其特征在于，所述電介質(zhì)膜是 利用從由PZT、 PLZT、 BLT以及SBT組成的組中選擇的電介體形成的。 (備注12)一種半導(dǎo)體器件的制造方法，其特征在于，包括 向半導(dǎo)體襯底導(dǎo)入雜質(zhì)，從而形成雜質(zhì)區(qū)域的工序； 在所述半導(dǎo)體襯底上形成層間絕緣膜的工序； 在所述層間絕緣膜形成貫通所述雜質(zhì)區(qū)域的接觸孔的工序； 形成覆蓋所述接觸孔的壁面的第一導(dǎo)電緊貼層的工序； 將導(dǎo)電體埋入所述接觸孔內(nèi)，從而形成導(dǎo)電插塞的工序； 在所述導(dǎo)電插塞以及所述層間絕緣膜的上方形成銅膜的工序； 對(duì)所述銅膜進(jìn)行低壓CMP (Chemical Mechanical Polishing:化學(xué)機(jī)械研磨)研磨或者ECMP (Electro Chemical Mechanical Polishing:電化學(xué)機(jī)械研磨)研磨，由此進(jìn)行平坦化處理的工序；在所述銅膜上，從下依次形成下部電極材料膜、由鐵電體或者高介電常數(shù)電介體形成的電介質(zhì)膜、以及上部電極材料膜的工序；對(duì)所述上部電極材料膜、所述電介質(zhì)膜以及所述下部電極材料膜進(jìn)行圖案成形，從而形成電容器的工序；留下所述電容器下方的所述銅膜，而去除其他區(qū)域的所述銅膜的工序。 (備注13)如備注12所述的半導(dǎo)體器件的制造方法，其特征在于，在進(jìn)行所述低壓CMP研磨或者所述ECMP研磨時(shí)的壓力大于等于0.05psi (3.45Xl02Pa) 且小于lpsi (6.89Xl03Pa)。 (備注14)如備注12所述的半導(dǎo)體器件的制造方法，其特征在于，埋入所述接觸 孔內(nèi)的導(dǎo)電體為鎢或者多晶硅。 (備注15)如備注12所述的半導(dǎo)體器件，其特征在于，所述第一導(dǎo)電緊貼層是利 用從由Ti、 TiN、 TiAlN、 Ir、 IrOx、 Pt、 Ru以及Ta組成的組中選擇的導(dǎo)電 體形成的。(備注16)如備注12所述的半導(dǎo)體器件，其特征在于，在形成所述導(dǎo)電插塞的工 序和形成所述銅膜的工序之間，包括在所述層間絕緣膜以及所述導(dǎo)電插塞上 面形成第二導(dǎo)電緊貼層的工序，在該第二導(dǎo)電緊貼層上面形成所述銅膜。 (備注17)如備注16所述的半導(dǎo)體器件，其特征在于，所述第二導(dǎo)電緊貼層是利 用從由Ti、 TiN、 TiAlN、 Ir、 IrOx、 Pt、 Ru以及Ta組成的組中選擇的導(dǎo)電 體形成的。(備注18)如備注12所述的半導(dǎo)體器件，其特征在于，通過電鍍法、CSD (Chemical Solution Deposition:化學(xué)溶液沉積)法、CVD (Chemical Vapor Deposition: 化學(xué)氣相沉積)法、MOCVD (Metal Organic Chemical Vapor Deposition:金 屬有機(jī)化學(xué)氣相沉積)法、LSCVD (Liquid Source Chemical Vapor Deposition: 液源化學(xué)氣相沉積)法以及PVD (Physical Vapor Deposition:物理氣相沈積) 法中的任一方法形成所述銅膜。 (備注19)如備注12所述的半導(dǎo)體器件，其特征在于，在所述銅膜上，利用從由 TiAlN、 Ir以及Ru組成的組中選擇的導(dǎo)電體形成阻擋金屬，并在該阻擋金屬 上形成所述電容器的所述下部電極。 (備注20)如備注12所述的半導(dǎo)體器件的制造方法，其特征在于，所述電介質(zhì)膜 是利用從由PZT、 PLZT、 BLT以及SBT組成的組中選擇的電介體形成。
權(quán)利要求
1.一種半導(dǎo)體器件，具有半導(dǎo)體襯底；雜質(zhì)區(qū)域，其向所述半導(dǎo)體襯底導(dǎo)入雜質(zhì)而形成；層間絕緣膜，其形成在所述半導(dǎo)體襯底上；導(dǎo)電插塞，其貫通所述層間絕緣膜而形成；電容器，其配置于所述導(dǎo)電插塞的上方，所述半導(dǎo)體器件的特征在于，所述電容器由下部電極、電介質(zhì)膜以及上部電極構(gòu)成構(gòu)成，其中，所述下部電極經(jīng)由所述導(dǎo)電插塞電連接至所述雜質(zhì)區(qū)域，所述電介質(zhì)膜由該下部電極上的鐵電體或者高介電常數(shù)電介體形成，所述上部電極位于該電介質(zhì)膜上，而且至少在所述導(dǎo)電插塞的上部、或者所述導(dǎo)電插塞和所述電容器的所述下部電極之間，配置有上表面平坦的銅膜。
2. 如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，在所述接觸孔的下 部配置有由鎢或者多晶硅形成的導(dǎo)電體膜而作為所述導(dǎo)電插塞的一部分。
3. 如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，在所述電容器的所 述下部電極下形成有阻止氧透過的阻擋金屬。
4.如權(quán)利要求3所述的半導(dǎo)體器件，其特征在于，所述阻擋金屬是利 用從由TiAlN、 Ir以及Ru組成的組中選擇的導(dǎo)電體形成的。
5. 如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，在所述接觸孔的壁 面上形成有由導(dǎo)電體形成的緊貼層，其中，所述導(dǎo)電體是從由Ti、 TiN、TiAlN、 Ta、 TaN、 Ir、 IrOx、 Pt以及Ru組成的組中選擇的。
6. —種半導(dǎo)體器件的制造方法，其特征在于，包括 向半導(dǎo)體襯底導(dǎo)入雜質(zhì)，從而形成雜質(zhì)區(qū)域的工序； 在所述半導(dǎo)體襯底上形成層間絕緣膜的工序； 在所述層間絕緣膜形成貫通所述雜質(zhì)區(qū)域的接觸孔的工序； 形成覆蓋所述接觸孔的壁面的導(dǎo)電緊貼層的工序； 在所述層間絕緣膜上形成銅膜的同時(shí)，向所述接觸孔內(nèi)填充銅的工序； 對(duì)所述銅膜進(jìn)行低壓化學(xué)機(jī)械研磨或者電化學(xué)機(jī)械研磨，以使銅膜僅留在所述接觸孔內(nèi)，由此形成導(dǎo)電插塞的工序；在所述導(dǎo)電插塞的上方形成電容器的工序，所述電容器由下部電極、電介質(zhì)膜以及上部電極構(gòu)成，其中，所述下部電極與所述導(dǎo)電插塞電連接，所 述電介質(zhì)膜由該下部電極上的鐵電體或者高介電常數(shù)電介體形成，所述上部 電極位于該電介質(zhì)膜上。
7. 如權(quán)利要求6所述的半導(dǎo)體器件的制造方法，其特征在于，在進(jìn)行所述低壓化學(xué)機(jī)械研磨或者所述電化學(xué)機(jī)械研磨時(shí)的壓力大于等于0.05psi (3.45Xl02Pa)且小于lpsi (6.89X103Pa)。
8. 如權(quán)利要求6所述的半導(dǎo)體器件的制造方法，其特征在于， 在形成導(dǎo)電緊貼層的工序之后，包括在所述接觸孔的下部填充鎢或者多晶硅膜的工序，在形成所述銅膜時(shí)，向所述接觸孔內(nèi)的剩余部分填充銅。
9. 如權(quán)利要求6所述的半導(dǎo)體器件的制造方法，其特征在于，通過電 鍍法、化學(xué)溶液沉積法、化學(xué)氣相沉積法、金屬有機(jī)化學(xué)氣相沉積法、液源 化學(xué)氣相沉積法以及物理氣相沈積法中的任一方法形成所述銅膜。
10. 如權(quán)利要求6所述的半導(dǎo)體器件的制造方法，其特征在于，在所述 導(dǎo)電插塞上，利用從由TiAlN、 Ir以及Ru組成的組中選擇的導(dǎo)電體形成阻 擋金屬，并在所述阻擋金屬上形成所述電容器的所述下部電極。
11. 如權(quán)利要求6所述的半導(dǎo)體器件的制造方法，其特征在于，所述電 介質(zhì)膜是利用從由PZT、 PLZT、 BLT以及SBT組成的組中選擇的電介體形 成的。
12. —種半導(dǎo)體器件的制造方法，其特征在于，包括 向半導(dǎo)體襯底導(dǎo)入雜質(zhì)，從而形成雜質(zhì)區(qū)域的工序； 在所述半導(dǎo)體襯底上形成層間絕緣膜的工序； 在所述層間絕緣膜形成貫通所述雜質(zhì)區(qū)域的接觸孔的工序； 形成覆蓋所述接觸孔的壁面的第一導(dǎo)電緊貼層的工序； 將導(dǎo)電體埋入所述接觸孔內(nèi)，從而形成導(dǎo)電插塞的工序； 在所述導(dǎo)電插塞以及所述層間絕緣膜的上方形成銅膜的工序； 對(duì)所述銅膜進(jìn)行低壓化學(xué)機(jī)械研磨或者電化學(xué)機(jī)械研磨，由此進(jìn)行平坦化處理的工序；在所述銅膜上，從下依次形成下部電極材料膜、由鐵電體或者高介電常 數(shù)電介體形成的電介質(zhì)膜、以及上部電極材料膜的工序；對(duì)所述上部電極材料膜、所述電介質(zhì)膜以及所述下部電極材料膜進(jìn)行圖 案成形，從而形成電容器的工序；留下所述電容器下方的所述銅膜，而去除其他區(qū)域的所述銅膜的工序。
13. 如權(quán)利要求12所述的半導(dǎo)體器件的制造方法，其特征在于，在進(jìn) 行所述低壓化學(xué)機(jī)械研磨或者所述電化學(xué)機(jī)械研磨時(shí)的壓力大于等于0.05psi (3.45X102Pa)且小于lpsi (6.89Xl03Pa)。
14. 如權(quán)利要求12所述的半導(dǎo)體器件的制造方法，其特征在于，埋入 到所述接觸孔內(nèi)的導(dǎo)電體為鴇或者多晶硅。
15. 如權(quán)利要求12所述的半導(dǎo)體器件的制造方法，其特征在于，所述 第一導(dǎo)電緊貼層是利用從由Ti、 TiN、 TiAlN、 Ir、 IrOx、 Pt、 Ru以及Ta組 成的組中選擇的導(dǎo)電體形成的。
16. 如權(quán)利要求12所述的半導(dǎo)體器件的制造方法，其特征在于，在形 成所述導(dǎo)電插塞的工序和形成所述銅膜的工序之間，包括在所述層間絕緣膜 以及所述導(dǎo)電插塞上形成第二導(dǎo)電緊貼層的工序，在該第二導(dǎo)電緊貼層上形 成所述銅膜。
17. 如權(quán)利要求16所述的半導(dǎo)體器件的制造方法，其特征在于，所述 第二導(dǎo)電緊貼層是利用從由Ti、 TiN、 TiAlN、 Ir、 IrOx、 Pt、 Ru以及Ta組 成的組中選擇的導(dǎo)電體形成的。
18. 如權(quán)利要求12所述的半導(dǎo)體器件的制造方法，其特征在于，通過 電鍍法、化學(xué)溶液沉積法、化學(xué)氣相沉積法、金屬有機(jī)化學(xué)氣相沉積法、液 源化學(xué)氣相沉積法以及物理氣相沉積法中的任一方法形成所述銅膜。
19. 如權(quán)利要求12所述的半導(dǎo)體器件的制造方法，其特征在于，在所 述銅膜上，利用從由TiAlN、 Ir以及Ru組成的組中選擇的導(dǎo)電體形成阻擋 金屬，并在該阻擋金屬上形成所述電容器的所述下部電極。
20. 如權(quán)利要求12所述的半導(dǎo)體器件的制造方法，其特征在于，所述 電介質(zhì)膜是利用從由PZT、 PLZT、 BLT以及SBT組成的組中選擇的電介體 形成的。
全文摘要
本發(fā)明的目的在于，提供一種構(gòu)成電容器的電介質(zhì)膜的鐵電體或者高介電常數(shù)電介體的結(jié)晶度良好，而且電容器的交換電量高、可低電壓動(dòng)作的高可靠性的半導(dǎo)體器件以及其制造方法。在半導(dǎo)體襯底110上形成晶體管T1、T2之后，形成阻止層120以及層間絕緣膜121。然后，在層間絕緣膜121形成接觸孔，而且在層間絕緣膜121上形成銅膜，并在接觸孔內(nèi)埋入銅。之后，通過低壓CMP研磨或者ECMP研磨去除層間絕緣膜121上的銅膜使表面平坦，從而形成插塞124a、124b。接著，形成阻擋金屬125、下部電極126a、鐵電膜127以及上部電極128a。由此形成具有鐵電電容器130的半導(dǎo)體器件(FeRAM)。
文檔編號(hào)H01L21/8246GK101253620SQ200580051439
公開日2008年8月27日 申請(qǐng)日期2005年8月31日 優(yōu)先權(quán)日2005年8月31日
發(fā)明者王文生 申請(qǐng)人:富士通株式會(huì)社