專利名稱：電子器件陣列的制作方法
技術領域：
本發(fā)明涉及制造電子器件陣列的技術，特別涉及但不僅僅涉及電 子器件陣列的生產(chǎn)中的半導體層的構圖方法，所迷電子器件例如半導
體聚合物薄膜晶體管(TFT)。
背景技術：
半導體共軛聚合物薄膜晶體管(TFT )近來引起了集成于塑料襯 底的廉價邏輯電路(C. Dmry等，APL 73， 108 (1998))和光電子集 成器件以及高分辨率有源矩陣顯示中的晶體管開關(H. Sirringhaus 等，Science 280， 1741 (1998)， A. Dodabalapur等，Appl. Phys. Lett. 73， 142 (1998))等應用的關注。在具有聚合物半導體、無機金屬電極 和柵電介質層的測試器件構造中高性能TFT已經(jīng)給出了示例。電荷 栽流子遷移率已經(jīng)達到0.1cm2/Vs，開關(ON-OFF)電流比達到106 ~ 108，已經(jīng)可與無定形硅TFT具有可比性(H. Sirringhaus等，Advances In Solid State Physics 39， 101 (1999))。
共軛聚合體半導體的滿足器件質量要求的薄膜可以通過在襯底 上涂布在有機溶劑中的聚合物溶液形成。該技術因此理想地適合廉價 的、與柔性的塑料襯底兼容的大面積溶液處理。
有機TFT應用容易在器件中的元件諸如充電了的像素和邏輯門 元件之間發(fā)生漏電流。因此對于很多TFT應用而言，有源半導體層 需要在器件之間進行隔離。為了減小電氣串擾以及消除相鄰器件之間 的寄生漏電流，該措施是必需的。即使半導體材料未摻雜，貫通半導 體層的漏電流也是顯著的，尤其是具有高晶體管排列密度的電路例如 高分辨率有源矩陣顯示裝置。
在有源矩陣顯示裝置中，淀積用于像素尋址的金屬互連以使其以
貫穿顯示裝置的方式放置。如果半導體材料出現(xiàn)在這樣的互連線下
方，會在位于互連線下方的層中形成寄生TFT的溝道，從而會在像 素之間產(chǎn)生不可忽視的漏電流。這種漏電流會導致器件性能的下降。 因此，如果在整個面板上涂布未構圖的半導體層，需要對該層進行構 圖。
半導體可以以旋轉涂布可溶液加工的半導體、例如F8T2的方式 淀積；或者以蒸發(fā)淀積其他半導體、例如并五苯(pentacene)的方式。 但是即使上述兩種情況中的未摻雜半導體層，在器件中的元件與柵極 互連下方的區(qū)域之間的半導體材料在柵極被激活時會電活躍。
理想地，半導體的構圖方法為數(shù)字的以允許在大面積面板上進行 扭曲校正，例如，在制造大型的柔性顯示裝置中。其結果，用于如并 五苯(Pentacene )的半導體的應用的蔭軍式工藝不適合大面積半導體 的構圖，這是由于對于給定的掩模不能進行扭曲校正。
可溶液加工的半導體的一種構圖方法是只在需要處、例如直接在 晶體管溝道區(qū)域上方用噴墨法印制半導體。這是一個數(shù)字加工的例子 并具有有效利用半導體材料的額外的優(yōu)點。利用這種工藝可獲得的最 高分辨率受限于在襯底薄膜上淀積的半導體液滴的擴散。該工藝的另 一問題是液滴的擴散取決于所要在其上進行印刷的表面，因此不考慮 對半導體構圖工序的影響就不能輕易改變襯底材料。這減少了可選擇 的襯底。其他用于從溶液構圖半導體層的直寫(direct-write )印刷工 藝，例如膠版印刷或者網(wǎng)屏印刷也有同樣的問題。
也可以使用光刻進行有源半導體層的構圖(Gerwin. H. Gelinck 等，Nature Materials 3， 106-110 (2004))。但光刻需要多道工序，會 因半導體和抗蝕劑的化學藥劑/溶劑的化學反應導致有機半導體材料
的惡化，難以在尺寸不穩(wěn)定的柔性襯底上工作，特別是當在大的村底 區(qū)域上需要具有與先前淀積圖案的高配準精度時。例如US6803267說 明了 一種用于對有機半導體材料構圖的包括多個工藝步驟的制造有 機存儲器件的方法。該多步驟工藝包括在有機半導體上淀積硅基抗蝕 劑，照射硅基抗蝕劑的一部分，對硅基抗蝕劑構圖以去除硅基抗蝕劑
的被照射部分，對曝光了的有機半導體構圖，并剝離未照射的硅基抗 蝕劑。

發(fā)明內容
本發(fā)明的目的在于提供一種用于在制造電子器件陣列中對溝道 材料構圖的方法，其至少部分解決了上述問題。
根據(jù)本發(fā)明的第一方面，提供了一種制造電子器件陣列的方法，
包括以下步驟在襯底上形成第一電子器件的一個或多個第一導電元 件以及在上述襯底上形成第二電子器件的一個或多個第二導電元件；
在襯底和第一及第二導電元件上形成溝道材料層以提供第一溝道，用 于上述第一電子器件的導電元件之間的電荷栽流子運動，以及提供第
二溝道用于上述第二電子器件的導電元件之間的電荷栽流子運動；其 中該方法還包括利用照射技術以在單個步驟中減少在第一和第二導 電元件之間的一個或多個區(qū)域中的溝道材料層的一個或多個選定部 分的導電性的步驟(a)。
在一實施方式中，步驟(a)包括使用照射技術以在單個步驟中 去除溝道材料層的上述一個或多個選定部分，從而在不照射位于第一 和第二導電元件之下的溝道材料層的任何部分的情況下減少上述一 個或多個選定部分的導電性。
在一實施方式中，溝道材料為半導體材料。
在一實施方式中，步驟(a)包括使用上述照射技術以在位于第 一和第二導電元件之間的溝道材料層一個或多個選定部分、和/或位于 溝道材料層的上述一個或多個選定部分之下的襯底的各個部分局部 地產(chǎn)生熱，其中上述熱引起溝道材料的光致發(fā)熱和/或光化學變性處 理，用于降低溝道材料層的上述一個或多個選定部分的導電性。
在一實施方式中，上述步驟(a)包括利用紫外激光輻射燒蝕溝 道材料的上述部分。
在一實施方式中，上述步驟(a)中的一個或多個選定部分包括 大致在垂直于上述第一和第二導電元件之間的方向上延伸的一條或
多條線。
在一實施方式中，本方法包括在襯底上形成一對第一導電元件和
一對第二導電元件；其中溝道材料層在上述一對第 一導電元件之間提 供上述第一溝道和在上迷一對第二導電元件之間提供上述第二溝道。
在一實施方式中，上述溝道材料層的上述選定部分與上述第一和 第二溝道的間距大于IO微米，更具體地大于50微米。
在一實施方式中，上述溝道材料層的上述選定部分與上述第一和 第二導電元件的間距大于IO微米，更具體地大于50微米。
在一實施方式中，上述一對第一導電元件形成第一場效應晶體管 器件的源電極和漏電極；上述一對第二導電源極形成第二場效應晶體 管器件的源電極和漏電極。
在一實施方式中，上述步驟(a)中的一個或多個選定部分包括 一系列在柵線下連續(xù)延伸的至少兩條線。
在一實施方式中，本方法還包括在襯底、第一和第二導電元件和 溝道材料層上形成電介質層的步驟(b)以及形成在第一和第二溝道 每個的上方延伸的柵極線的步驟(c)。
在一實施方式中，場效應晶體管為常關(normally-off)的場效 應晶體管器件，步驟(a)的上述一個或多個選定部分包括位于柵極 線下方的部分。
在一實施方式中，步驟(a)的上述一個或多個選定部分包括一 系列在柵線下連續(xù)延伸的至少兩條線。
在一實施方式中，上述柵極線具有寬度，步驟(a)的一個或多 個選定部分包括至少以上述柵極線寬度延伸的 一條或多條線。
在一實施方式中，第一和第二電子器件為常開(normally-on) 的場效應晶體管器件，且步驟(a)的上述一個或多個選定部分包括 位于上述柵極線下方的部分(i )和不位于上述柵極線下方的部分(ii)。
在一實施方式中，一個或多個第一導電元件包括具有多個邊的像 素電極，其中步驟(a)的一個或多個選定部分包括沿像素電極的每 一邊延伸的 一條或多條線。
在一實施方式中，步驟(a)包括將一束或多束激光聚焦于位于 溝道材料層的上述一個或多個選定部分的一個或多個點、或者位于上 述一個或多個選定部分下方的襯底的各個部分的一個或多個點上。
在一實施方式中，上述溝道材料層的選定部分不形成圍繞第一和 /或第二電子器件的閉合路徑。
在一實施方式中，上述燒蝕溝道材料的步驟還燒蝕襯底材料的一部分。
根據(jù)本發(fā)明的另 一方面，提供了 一種在襯底上包含至少一個第一 電子器件和一個第二電子器件的電子器件陣列，第一和笫二電子器件 的每個包括溝道材料的構圖層，其中上述溝道材料的構圖層還定義了 在使用中位于第一和第二電子器件之間的一個或多個導電通路，但其 中上述溝道材料層的圖案被配置為使得上述第一和第二電子器件之 間的最短導電通路比上述第一和第二電子器件之間的最短物理距離 長至少50%。
根據(jù)本發(fā)明的另一方面，提供了一種電子器件陣列，至少包括襯 底上的一個第一電子器件和一個第二電子器件，上述第一和第二電子 器件的每一個包括溝道材料的構圖層；笫一電子器件包括覆蓋在上述 溝道材料的構圖層的至少一部分上方并在第二電子器件的一部分上 方延伸的柵電極；其中上述溝道材料的構圖層定義了在使用中位于第 一和第二電子器件之間的一個或多個導電通路，但其中上述一個或多 個導電通路中的每一個的至少一部分經(jīng)過上述溝道材料的構圖層的 區(qū)域，在該區(qū)域上沒有上述柵電極。
在一實施方式中，上述溝道材料的圖案通過溝道材料的激光燒蝕 限定，其中上述激光燒蝕步驟在不燒蝕在襯底上預定的位于上述第一 和第二電子器件的導電元件上方的溝道材料層的任何部分的條件下 進行。
根據(jù)本發(fā)明的另 一方面，提供了 一種包括上述電子器件的陣列的 顯示或存儲器件。電子器件陣列可包括少至兩個器件，但另一方面可 包括數(shù)百或數(shù)千器件的有序陣列。
在一實施方式中，激光燒蝕用于在半導體層內甚至在其上形成有 半導體層的襯底表面內形成溝槽。
在許多情況下，已經(jīng)淀積了半導體層的襯底包含了金屬電極的圖 案，例如電極或者互連線的陣列。對與導電材料層直接接觸的半導體 材料的激光構圖工藝頗具挑戰(zhàn)，原因在于加工窗口是由導電材料和半
導體材料的燒蝕閾值之差確定的。在給定的激光波長(uv)下，導
電材料的燒蝕閾值與半導體材料的燒蝕閾值相似。因此會出現(xiàn)加工窗 口非常小或者不存在的情況。這對于柔性襯底而言是一個非常重要的 問題，因為襯底也可能被燒蝕，將導電材料附著于襯底也可能不牢固。 在此情況下，在燒蝕步驟中導電層與半導體層一起被從襯底去除從而 導致導電線斷開。在本發(fā)明的一實施方式中，半導體僅在與絕緣襯底 材料直接接觸的位置被燒蝕，這與半導體與導電層直接接觸的區(qū)域正 好相反。在位于下方的導電層的特征附近留下了未構圖半導體的臨界 間隙。在電氣上而言，部分隔離的處理方法并不必然引起任何隔離問 題，因為這些半導體與導電層直接接觸的區(qū)域沿導電材料線而被電短 路。
本發(fā)明的實施方式涉及一種技術和方案，據(jù)此，盡管僅對島狀半 導體有源層進行了部分隔離卻可以非常有效地抑制漏電流，而且流經(jīng) 導電電極附近的半導體未構圖區(qū)域的漏電流也會降至最小。
通過本發(fā)明的實施方式，可以避免由激光引起的、利用燒蝕后留 在襯底上的半導體材料作為有源層的器件的電氣特性的惡化。
本發(fā)明的實施方式可以對器件內的元件之間的漏電流進行很好 的抑制，產(chǎn)生高分辨率、高生產(chǎn)能力的數(shù)字工藝。此外，還可以利用 扭曲校正技術，從而允許加工大面積區(qū)域。這使得半導體層不需額外
加工步驟而直寫(direct-write)構圖。
本發(fā)明的實施方式包括通過為了隔離器件、去除相鄰器件間的電 串擾和寄生漏電流的激光燒蝕工藝對半導體器件進行構圖。
本發(fā)明的一實施方式包括為了隔離相鄰器件而利用激光燒蝕半 導體層的材料。
本發(fā)明的一實施方式包括視需要燒蝕半導體材料以及襯底材料， 但對任何位于下方的導電層保持最小距離。
本發(fā)明的另一實施方式包括視需要燒蝕半導體材料以及襯底材 料，但對任何有源器件區(qū)域保持最小距離。
本發(fā)明的又一實施方式包括僅在位于隨后淀積的電極下方的襯 底區(qū)域燒蝕半導體材料。
本發(fā)明的 一 實施方式包括對有機半導體材料進行構圖。半導體材 料層可以通過選擇吸收期望的激光波長以燒蝕半導體材料的襯底來 進行構圖。通過暴露在激光束下，暴露區(qū)域的襯底材料被燒蝕。這導 致位于上層的正上方區(qū)域的被照射的襯底材料和半導體材料被去除。 在此情況下，對可選擇的半導體材料類型沒有限制。


為幫助理解本發(fā)明，其具體實施方式
將通過舉例并參考附圖的方
式進行說明，其中
圖l說明了通過利用根據(jù)本發(fā)明的實施方式的激光燒蝕方法對 半導體材料構圖從而隔離器件的方法。
圖2給出了在常關器件中，當柵極被激活時，柵極區(qū)域存在的不 想要的漏電通路的位置。
圖3給出了根據(jù)本發(fā)明的當半導體器件為正閾值P型(或者負 閾值n型)時圍繞像素結構對半導體材料構圖的方法的概要圖。
圖4為根據(jù)本發(fā)明的另一實施方式進行半導體燒蝕加工后隨即 用原子力顯微鏡進行測量的器件表面輪廓的光學顯微圖。
圖5為沿穿過圖4所示的器件的被燒蝕溝槽區(qū)域拍攝的輕敲模 式(tapping mode )的AFM (原子力顯微鏡)高度的圖像。
圖6給出了根據(jù)本發(fā)明的一實施方式在對下方的半導體層進行 燒蝕構圖后淀積柵電極線之隨后的器件的光學顯微圖。
圖7給出了根據(jù)本發(fā)明的實施方式構圖的半導體器件的典型 TFT特性與未構圖半導體器件的特性比較。
圖8為給出了根據(jù)本發(fā)明的其它實施方式的對半導體層進行構
圖的例子；半導體溝槽和圖8b所示的源電極或漏電極之間的最小橫
向間隔小于圖8a所示的橫向間隔的一半。
圖9給出了根據(jù)本發(fā)明利用兩種不同方案(圖9a和9b)構圖的 器件與無半導體構圖樣品(圖9c)比較的3條轉移曲線。
具體實施例方式
參照附圖，結合用于如有源矩陣顯示裝置的應用中的頂柵TFT 陣列，在圖1中給出了本發(fā)明的第一實施方式。為了利用用于TFT 的有機半導體材料制造具有最優(yōu)的屏前顯示性能的電子器件，必須對 半導體層材料進行構圖并隔離相鄰的器件。這通過激光構圖工藝獲 得。該工藝用于僅在沒有下方的導電源/漏層的位置燒蝕半導體材料， 以及視需要燒蝕襯底材料。這樣寄生TFT可在器件隔離時被去除。
襯底1上覆蓋有薄導電層2。襯底可以是如玻璃的剛性襯底或如 塑料膜的柔性襯底，包括但不限于聚對苯二甲酸乙二醇酯(PET)。 第一導電層2優(yōu)選為無機金屬層，例如淀積的金或銀。或者使用有機 導電聚合物例如摻雜了聚對苯乙烯磺酸的聚二氧乙基噢吩 (PEDOT/PSS)。導電層利用溶液加工技術例如旋轉涂布、浸漬涂布、 刮刀涂布、刮棒涂布、槽模涂布、或者噴射涂布、以及噴墨印刷、凹 版印刷、膠版或者網(wǎng)屏印刷、或者真空淀積例如蒸鍍或者優(yōu)選是濺射 技術進行淀積。通過例如光刻或者激光燒蝕工藝，但不限于此，對優(yōu) 選的導電層進行構圖以形成源和漏電極2。導電層還可以通過直寫印 制技術例如噴墨印刷進行構圖。對于顯示裝置應用，金屬層被構圖以 形成周期性的TFT源/漏電極陣列，以及在兩個方向上具有由顯示分 辨率確定的間距的數(shù)據(jù)互連。
一旦金屬層被構圖而形成源和漏電極，即可在襯底上淀積半導體 材料層3。半導體材料可以是多芳胺、聚芴或者聚瘞吩衍生物，例如 聚二辛基芴-co-二噻吩(F8T2 )或者(聚(9-9，-二辛基芴-co-雙-N，N，-(4-丁基苯基)二苯基胺)(TFB))?？梢允褂梅秶鷱V泛的淀積技
術淀積半導體材料，包括但不限于噴墨印刷、軟平版印刷(J， A. Rogers 等，Appl .Phys. Lett. 75, 1010 (1999); S. Brittain等，Physics World May 1998， P.31 )、網(wǎng)屏印刷(Z. Bao，等，Chem. Mat. 9， 12999 (1997))、 膠版印刷、刮刀涂布、或者浸漬涂布、簾涂布、彎月面涂布、噴射涂 布或者擠出涂布。優(yōu)選將半導體旋轉涂布在襯底上，在溶液蒸發(fā)后提 供厚度約50nm的涂層。此外，還可以使用蒸發(fā)工藝。本發(fā)明的另一 優(yōu)選技術為噴墨印刷。如果該層為噴墨印刷，即可以使用最小量的半 導體材料，環(huán)保性和經(jīng)濟性均好。
接下來對有源半導體層進行構圖以使器件相互隔離開。這是為了 減小電串擾和消除相鄰器件間的寄生漏電流所必需的。利用脈沖激光 束4，其具有被半導體材料層吸收且如果需要進一步燒蝕還可由襯底 吸收的波長，對半導體層進行構圖。半導體層僅在沒有金屬層的區(qū)域 暴露在激光束下。這是由于任何包含下層金屬材料的區(qū)域暴露在激光 束下會導致金屬材料的燒蝕。
將248nm KrF受激準分子激光(Lumonics PM800 )通過提供所 需半導體圖案的掩模圖案以步進-重復的工藝聚焦于襯底上。用故意
過摻雜的方法，采用兩次曝光工藝，每次曝光通量為650mJ/cm2。此 外，還可以視半導體材料層的吸收特性采用308nm激光束或者其他適 合波長的激光。對半導體材料3的燒蝕通過來自局部化了的光通量的 應力和熱約束效應而發(fā)生。如果需要，襯底l的區(qū)域也可以此工藝進 行燒蝕。源和漏電極此時與相鄰的源和漏電極被電氣隔離。隨該工藝 的繼續(xù)而產(chǎn)生有限量的碎屑。
半導體并不需要圍繞像素的整個周邊進行構圖，因為兩個不同的原因。
圍繞整個周邊對半導體材料進行構圖需要在將像素連接至其 下的交叉梳狀的TFT區(qū)域的細金線上方對半導體構圖。但是，由于 在金材料上部的所有半導體材料會被金短路，這是不必要的。此外， 試圖在下方的金材料上方對半導體構圖會去掉金，破壞連接性。
構圖最小化會使碎屑最小化，這在交叉梳狀的TFT區(qū)域附近
非常關鍵。
隨后，淀積柵電介質層5以及柵電極和互連6。將單層或多層的 電介質材料5淀積在構圖了的半導體層上方的襯底上。可以采用如聚 異丁烯或者聚乙烯基苯酴等材料作為電介質層，但優(yōu)選使用聚甲基異 丁烯酸酯(PMMA)和聚苯乙烯。電介質材料可以以連續(xù)層的形式淀積， 例如采用但不限于噴射或者刮刀涂布技術。但是優(yōu)選采用噴射涂布技 術。
在淀積電介質材料后接著淀積柵電極6和互連線。柵電極可以為 銀或金的可印刷無機納米顆?；蛘邔щ娋酆衔锶鏟EDO/PSS。柵電極 可采用例如濺射或者蒸鍍技術、或者溶液加工技術如旋轉涂布、浸漬 涂布、刮刀涂布、刮棒涂布、槽模涂布、凹版印刷、膠版印刷或者網(wǎng) 屏印刷。優(yōu)選采用噴墨印刷法淀積柵電極。
如果半導體器件未摻雜，或者常關(P型TFT的情況下為負開 啟電壓)，即在結構的任何無柵極控制的區(qū)域中不導電，主要需要在 柵極和柵極互連下方去除半導體。這是因為當柵極被激活時，所有在 柵極互連區(qū)域下方的半導體導通并會在被充電像素和與其他像素相 連的其他源或漏區(qū)域之間產(chǎn)生不要的寄生漏電通路。
圖2給出了當柵極激活時在柵極區(qū)域下方會存在不想要的漏電 通路的位置。 一個TFT的漏電極8和相鄰像素的像素電極9之間的 主要的漏電會出現(xiàn)在柵極互連10下方。對這些位置的半導體，溝槽 構圖(11)對防止像素間漏電最為有效。對半導體材料的其余部分的 構圖對于常關半導體的好處有限，原因在于它從不會被激活。
對于常開(P型TFT情況下正開啟電壓)半導體器件，對周邊 構圖越多越好，并不破壞像素和TFT之間的互連。小心不破壞像素 和TFT間的互連會導致存在出現(xiàn)在從像素電極到其他相鄰TFT的漏 電通路，但漏電通路長度會大規(guī)模增加，從而降低通路的電導，從而 降低像素串擾。
圖3給出了半導體器件為常開時圍繞像素結構的可能的構圖方 法示意圖，如此漏電流出現(xiàn)在像素的無柵極控制的區(qū)域。金屬源/漏/
像素電極12連同其他已去除半導體覆蓋層的區(qū)域13見圖所示。如果 沒有進行半導體構圖，顯然將出現(xiàn)大量像素間漏電。但是，通過如圖 所示地構圖半導體材料，僅剩下一條漏電通路14，該通路允許電荷從 一個像素23向另一像素電極或者源極線22轉移。但是，漏電通路的 縱橫比使得通路的電導比未構圖半導體材料的情形低1 ~2個數(shù)量級。 一些電流仍會從像素電極向源極線流失(盡管比以前的小)，但這不 會導致像素串擾。
半導體材料限定電荷從像素23泄漏至相鄰像素電極或者相鄰源 極線22的導電通路。通過以圖3所示方式構圖半導體材料，特定晶 體管的溝道中的有源半導體材料并未與周圍器件(如可以通過從圍繞 任何器件的閉合區(qū)域去除半導體材料而得到)完全隔離，即在相鄰器 件之間還存在導電通路。這是因為，為了在激光燒蝕步驟中避免下層 金屬圖案惡化而需要維持從激光燒蝕區(qū)域至任何下方電極結構的最 小距離。對于光刻構圖半導體有源層的完全隔離是可能的，但是對激 光燒蝕而言，會導致對金屬層和下方層中預定的互連的損壞。但是， 任何兩個晶體管之間的這種導電通路的長度比晶體管之間的直接距 離長得多。優(yōu)選地，半導體構圖步驟使導電通路加長至少50%。
優(yōu)選地，半導體層的構圖步驟使得任何這樣的通路通過襯底中無 柵電極或者柵極水平的互連的區(qū)域，即沒有在導電通路的這些區(qū)域形 成蓄積層導致該導電/漏電通路電阻的大幅度增加。
在第一實施方式中，選擇半導體層和激光波長，以使半導體材料 強烈吸收激光輻射。優(yōu)選地，激光為被有機半導體材料的單個功能組
吸收的紫外激光，例如受激準分子激光。或者利用被7T-7T能隙越遷
或者有機半導體的特定振動模式吸收的可見光或紅外激光。
或者，在第二實施方式中，半導體材料可以通過選擇吸收用于燒 蝕半導體的激光波長的襯底進行構圖。通過暴露在激光束下，襯底材
料在暴露的區(qū)域被燒蝕，這些區(qū)域上方的半導體層中的材料也被去 除。這種情況下，對可選擇的半導體材料類型沒有限制。
根據(jù)該第二實施方式，襯底1上涂布有薄導電層2。選擇襯底以
使得用來燒蝕半導體材料層的激光束被襯底吸收。特別是，可以使用 吸收燒蝕所用波長的塑料襯底。襯底還可涂布絕緣的電介質覆蓋層， 該覆蓋層被淀積以吸收激光輻射。這樣的覆蓋層可以包括選擇用來提
供對激光波長進行強烈吸收的染料。淀積第一導電層2，優(yōu)選是無機 金屬層，例如金或銀?；蛘呖梢杂糜袡C導電聚合物例如摻雜了聚苯乙 烯磺酸的聚二氧乙基噻吩(PEDOT/PSS)。采用溶液加工技術例如旋 轉涂布、浸漬涂布、刮刀涂布、刮棒涂布、槽模涂布或者濺射涂布、 以及噴墨印刷、凹版印刷、膠版或者網(wǎng)屏印刷、或者真空淀積例如蒸 鍍或者優(yōu)選是濺射技術來淀積導電層，例如通過但不限于光刻或者激 光燒蝕工藝，對優(yōu)選的導電層構圖以形成源電極和漏電極2。導電層 還可以通過直寫印制技術例如噴墨印刷構圖。對于顯示裝置應用而 言，對金屬層構圖以形成周期性的TFT源/漏電極陣列以及在兩個方 向上具有由顯示分辨率決定的間隔的數(shù)據(jù)互連。
一旦金屬層被構圖而形成源和漏電極，半導體材料層3就像上述 詳細說明那樣淀積在襯底上。但是，由于燒蝕方法取決于所使用的襯 底而不是半導體材料，對于可淀積的半導體類型沒有限制。如上所述， 可以釆用廣泛的印制技術淀積所選的半導體材料，例如但不限于噴墨 印刷、軟平版印刷(J. A. Rogers等，Appl. Phys. Lett. 75,1010 (1999); S. Brittain等，Physics World May 1998, P.31 )、網(wǎng)屏印刷(Z. Bao， 等，Chem. Mat. 9， 12999 (1997))、膠版印刷、刮刀涂布或者浸漬涂 布、簾涂布、彎月面涂布、噴射涂布或者擠出涂布。優(yōu)選在襯底上旋 轉涂布以在溶液蒸鍍后提供厚度約50nm的涂層。此外還可以使用蒸 鍍工藝。本發(fā)明的另一優(yōu)選技術為噴墨印刷技術。如果該層被噴墨印 刷，可以使用最少量的半導體材料，環(huán)保性和經(jīng)濟性都好。
然后利用脈沖激光束4，在被半導體材料層吸收的波長下，對半 導體層構圖。襯底材料僅在沒有出現(xiàn)第一導電材料層的區(qū)域暴露在激 光束下。這是由于任何包含下層導電材料的區(qū)域對激光束的啄光會導 致金屬層的燒蝕。
以步進-重復的工藝將248nm KrF受激準分子激光(Lumonics
PM800 )或者308nm XeCl受激準分子激光通過提供所需半導體圖案 的掩模圖案聚焦于襯底上。由于與半導體材料相比更廣波長范圍可以 用于燒蝕襯底材料，可以使用的激光器的范圍更廣泛。用特意過摻雜 的方法，采用兩次曝光工藝，每次膝光通量為650mJ/cm2。激光束可 以聚焦于襯底表面上。這種方法在同 一步驟中燒蝕了襯底材料以及上 層半導體材料。源和漏區(qū)域此時與相鄰的源和漏電極隔離。該工藝的
好處在于可輕易更換半導體材料，而不用調整燒蝕的工藝參數(shù)。
隨后，淀積柵電介質層5以及柵電極和互連6。將單層或多層的 電介質材料5淀積在構圖了的半導體層上方的襯底上?？梢圆捎萌缇?異丁烯或者聚乙烯基苯酚等材料作為電介質層，但優(yōu)選使用聚曱基異 丁烯酸酯(PMMA)和聚苯乙烯。電介質材料可以以連續(xù)層的形式淀積， 采用例如但不限于噴射或者刮刀涂布技術。但是優(yōu)選采用噴射涂布技 術。
在淀積電介質材料后淀積柵電極6和互連線。柵電極可以為銀或 金的可印刷無機納米顆?；蛘邔щ娋酆衔锶鏟EDO/PSS。柵電極可釆 用例如濺射或者蒸鍍技術、或者溶液加工技術如旋轉涂布、浸漬涂布、 刮刀涂布、刮棒涂布、槽模涂布、凹版印刷、膠版印刷或者網(wǎng)屏印刷。 優(yōu)選采用噴墨印刷法淀積柵電極。
圖4給出了進行了半導體燒蝕加工后隨即用原子力顯微鏡進行
測量的器件表面輪廓的光學顯微圖。光學顯微圖顯示出激光切出的圍 繞器件像素制造的溝槽15。對柵極線經(jīng)過的區(qū)域的半導體進行燒蝕尤 其有效。而對柵極線不經(jīng)過的襯底區(qū)域進行燒蝕的效果有限，因此不 這樣做可以減少碎屑的形成。
圖5給出了輕敲模式AFM高度圖。這是在圖4所示被燒蝕溝槽 區(qū)域15上取得的。圖像表明該實驗中20nm側溝槽具有約300nm的 深度。該值大于半導體層的厚度，該半導體層的厚度在此情況下約為 50nm。這種過摻雜方式保證了半導體的隔離。然而，可以使用具有相 當?shù)偷耐康墓に?，以獲得較淺的溝槽、較少的碎屑和較高加工生產(chǎn) 量。這是因為激光束的面積可以得到相當擴展。試驗表明，100mJ/cm2
的通量足以單獨地燒蝕半導體層。
圖6給出了淀積柵電極后隨即用原子力顯微鏡進行測量的又一 光學顯微圖。光學顯微圖給出了激光切出的圍繞器件像素制造的溝道 16，其中產(chǎn)生了略有不同的半導體圖案。光學顯微圖顯示了柵電極17 和通過構圖半導體的去除的兩個寄生TFT 18的位置。
測量了 TFT特性并表明未受到半導體構圖工序的損壞。但是， 即使在這些試驗中使用高通量，"碎屑影響區(qū)"(DAZ)和熱影響區(qū) (HAZ)的面積小于50nm，使得形成有限的碎屑。期待上述區(qū)域相 當小，對于最優(yōu)的工藝來說，如果使用較低通量大約在lOjim區(qū)域內。
圖7給出了圖4所示的半導體構圖工序的TFT特性。與未構圖 半導體器件相比，沒有發(fā)現(xiàn)TFT性能的惡化。
圖8給出了如何將半導體構圖的兩個不同的例子。在圖8a中， 半導體以非常接近TFT的方式構圖。分離半導體溝槽和本圖中的TFT 源或漏的最小橫向間距為20nm (如圖點劃線圓圏所示)。半導體構 圖的總面積約為37000 (jmi) 2。在構圖方案的第二例中(圖8b)， 分離半導體溝槽和源漏的最小橫向間距為60nm，被去除的材料的總 面積為17000 (nm) 2，這小于圖8a的一半。兩種方案均4皮制造，半 導體以如同從前的同樣的過摻雜方式構圖(650mJ/cm2)。圖8a所示 方案的半導體開啟電流與圖8b的方案相比其以系數(shù)10惡化。圖8b 的方案與未構圖半導體樣品相比沒有惡化。
圖9給出了利用兩種不同方案(圖9a和9b)構圖的器件與無半 導體構圖樣品(圖9c)比較的3條轉移曲線。具有最接近構圖的TFT 的開啟電流以系數(shù)10降低，跨導也相應降低。
這表明，對于特定(高的)通量，圍繞構圖了的半導體存在半徑 大于20jim而小于60nm的惡化區(qū)域。惡化區(qū)域被認為是因圍繞燒蝕 特征出現(xiàn)的熱損傷和碎屑所致。如果TFT和半導體溝槽之間保持適 當分隔，將沒有器件惡化，即使對于650mJ/cn^的高通量也是如此。 期待惡化區(qū)域尺寸在低通量時更小，而不危害器件隔離的程度。
此處所述工藝和器件不僅限于采用溶液加工的聚合物制造的器極和/或電路或者顯示裝置中的互連(見 以下)可以用無機導體形成，例如，可以通過印刷膠狀懸浮液或者通 過電鍍在預先構圖了的襯底上進行淀積。在并非所有層都從溶液淀積 的器件中，器件的一個或者更多PEDOT/PSS部分可用不可溶導電材 料如真空淀積導體代替。
可用于半導體層的材料的例子，包括任何可溶液加工的共扼聚合 物或低聚物材料，這些材料顯示出超過l(T3cm2/Vs的足夠的場效應遷 移率，且優(yōu)選超過l(T2cin2/Vs?？赡苓m合的材料此前已經(jīng)回顧過，例 如H, E. Katz, J. Mater. Chem. 7， 369 (1997)，或者Z. Bao， Advanced Materials 12， 227 (2000)。其他可能性包括具有增溶側鏈的小共扼分子 (J. G. Laquindanum等，J. Am. Chem. Soc. 120， 664 (1998))、從溶 液自組裝的半導體有機無機混合材料(C. R. Kagan等，Science 286， 946 (1999))、或者溶液淀積的無機半導體例如CdSe納米顆粒(B. A. Ridley等，Science 286， 746 (1999))或者無機半導體納米線。
淀積可通過任何技術構圖，包括但不僅限于光刻、激光燒蝕或者 直寫印刷。適合的技術包括軟平版印刷(J. A.Rogers等，Appl. Phys. Lett. 75， 1010 (1999); S. Brittain等，Physics World May 1998， P.31)、 網(wǎng)屏印刷(Z. Bao等，Chem. Mat. 9， 12999 (1997))、光刻構圖(見 WO 99/10939)、膠版印刷、苯胺印刷或者其他成像印刷技術、或凸 紋或者壓印技術。
盡管優(yōu)選地器件和電路的所有層和部件都通過溶液加工和印刷 技術淀積和構圖，但一個或者更多部件也可以通過真空淀積技術淀積 和/或者光刻工藝而被構圖。
諸如按如上所述制造的TFT的器件，可以是更復雜電路或者器 件的一部分，其中一個或多個這樣的器件可以相互集成和/或與其他器 件集成。應用例包括邏輯電路以及用于顯示裝置或存儲器件的有源矩 陣電路，或者用戶定義的門陣列電路。
構圖工藝，如上所述，也可以用于構圖其他電路部件，例如但不 僅限于互連、電阻和電容。
本發(fā)明不僅限于前述例子。本發(fā)明的方面包括此處所述的內容的 所有新穎的和創(chuàng)造性的方面以及此處所述特征的所有新穎的和創(chuàng)造 性組合。
申請人據(jù)此公開此處所述各個特征以及任何兩個或者更多這些 特征的組合，其程度為這樣的特征和組合可以基于本說明、按照本領 域技術人員的一般知識實現(xiàn)，無論該特征或特征組合是否解決了此處 公開的任何問題，并且對權利要求范圍沒有限制。申請人指出本發(fā)明 的范圍可以由任何單個特征或者特征組合構成。鑒于前述說明，很顯 然，對本領域技術人員而言，在本發(fā)明的范圍內可以進行各種不同的 修正。
權利要求
1.一種制造電子器件陣列的方法，包括以下步驟在襯底上形成第一電子器件的一個或多個第一導電元件以及在所述襯底上形成第二電子器件的一個或多個第二導電元件；在襯底和第一及第二導電元件上形成溝道材料層以提供第一溝道，用于所述第一電子器件的導電元件之間的電荷載流子運動，以及提供第二溝道用于所述第二電子器件的導電元件之間的電荷載流子運動；其中該方法還包括利用照射技術以在單一步驟中減小在第一和第二導電元件之間的一個或多個區(qū)域中的溝道材料層的一個或多個選定部分的導電性的步驟(a)。
2. 權利要求l中記載的方法，其中，所述步驟(a)包括使用照射技術以在單一步驟中去除溝道材料 層的所述一個或多個選定部分，從而減小所述一個或多個選定部分的 導電性。
3. 權利要求2中記載的方法，其中，所述步驟(a)以不照射第一和第二導電元件上方的溝道材料層 的任何部分的方式進行。
4. 權利要求1~3中任一項記載的方法，其中， 溝道材料為半導體材料。
5. 權利要求l中記載的方法，其中，所述步驟(a)包括使用所述照射技術以在位于第一和第二導電 元件之間的溝道材料層的 一個或多個選定部分、和/或位于溝道材料層 的所述一個或多個選定部分之下的襯底的各個部分局部地產(chǎn)生熱，其 中所述熱引起溝道材料的光致發(fā)熱和/或光化學變性處理，用于降低溝 道材料層的所述一個或多個選定部分的導電性。
6. 上述權利要求中任一項記栽的方法，其中， 所述步驟(a)包括燒蝕所述溝道材料的所述部分。
7. 權利要求6中記載的方法，其中，利用紫外激光輻射燒蝕所述溝道材料的所述部分。
8. 權利要求l中記載的方法，其中，所述步驟(a)中的一個或多個選定部分包括在垂直于所述第一 和第二導電元件之間的方向上延伸的一條或多條線。
9. 權利要求l中記載的方法，還包括在襯底上形成一對第一導電元件和一對第二導電元件；其中溝道 材料層在所述一對第一導電元件之間提供所述第一溝道和在所述一 對第二導電元件之間提供所述第二溝道。
10. 權利要求9中記載的方法，其中，所述溝道材料層中的所述選定部分與所述第一和第二溝道的間 距大于10微米。
11. 權利要求9中記栽的方法，其中，所述溝道材料層中的所述選定部分與所述第一和第二溝道的間 距大于50微米。
12. 權利要求9中記栽的方法，其中，所述溝道材料層的所述選定部分與所述第一和第二導電元件的 間距大于IO微米。
13. 權利要求9中記栽的方法，其中，所述溝道材料層的所述選定部分與所述第一和第二導電元件的 間距大于50微米。
14. 權利要求9中記載的方法，其中，所述一對第一導電元件形成第一場效應晶體管器件的源電極和 漏電極；所述一對第二導電元件對形成第二場效應晶體管器件的源電 極和漏電極。
15. 權利要求l中記載的方法，其中，所述步驟(a)中的一個或多個選定部分包括一系列在柵線下連 續(xù)延伸的至少兩條線。
16. 權利要求14中記載的方法，還包括在襯底、第一和第二導電元件和溝道材料層上形成絕緣層的步驟 (b)以及形成在第一和第二溝道的每個上方延伸的柵極線的步驟 (C)。
17. 權利要求16中記栽的方法，其中，第一和第二電子器件為 常關的場效應晶體管器件，且步驟(a)的所述一個或多個選定部分 包括位于所述柵極線下方的部分。
18. 權利要求16中記栽的方法，其中，所述柵極線具有寬度， 所述步驟(a)的一個或多個選定部分包括至少以所述柵極線的寬度 延伸的一條或多條線。
19. 權利要求16中記載的方法，其中，第一和第二電子器件為 常開的場效應晶體管器件，且步驟(a)的所述一個或多個選定部分 包括位于所述柵極線下方的部分(i)和不位于所述柵極線下方的部分(ii)
20. 權利要求19中記載的方法，其中， 一個或多個第一導電元 件包括具有多個邊的像素電極，其中步驟(a)的一個或多個選定部 分包括一條或多條沿像素電極的每一邊延伸的線。
21. 上述權利要求中任一項記載的方法，其中，所述步驟(a) 包括將一束或多束激光聚焦于位于溝道材料層的所述一個或多個選 定部分的一個或多個點、或者位于所述一個或多個選定部分下方的襯 底的各部分的一個或多個點上。
22. 上述權利要求中任一項記栽的方法，其中，其中溝道材料被 照射了的襯底區(qū)域不形成圍繞第一和/或第二電子器件的閉合路徑。
23. 上述權利要求中附屬于權利要求5的任一項記載的方法，其 中，所述燒蝕溝道材料的步驟還燒蝕襯底材料的一部分。
24. —種電子器件陣列，包括在襯底上的至少一個第一電子器件 和一個第二電子器件，第一和笫二電子器件的每個包括溝道材料的構 圖層，其中，所述溝道材料的構圖層還定義了在使用中位于第一和第 二電子器件之間的一個或多個導電通路，但其中所述溝道材料層的圖 案被配置為使得所述第一和第二電子器件之間的最短導電通路比所 述第一和笫二電子器件之間的最短物理距離長至少50%。
25. —種電子器件陣列，至少包括在襯底上的一個第一電子器件和一個第二電子器件，所迷第一和第二電子器件的每一個包括溝道材料的構圖層；第一電子器件包括覆蓋在所述溝道材料的構圖層的至少 一部分上方并在第二電子器件的一部分上方延伸的柵電極；其中，所 述溝道材料的構圖層定義了在使用中位于所述第一和第二電子器件 之間的一個或多個導電通路，但其中所述一個或多個導電通路中的每 一個的至少一部分經(jīng)過所述溝道材料的構圖層的區(qū)域，在該區(qū)域上沒 有所述柵電極。
26. 權利要求24或25中記栽的電子器件陣列，其中，所述溝道 材料圖案由溝道材料的激光燒蝕所限定。
27. 權利要求26中記栽的電子器件陣列，其中，其中所述激光 燒蝕步驟在不燒蝕在襯底上預定的位于所述第一和第二電子器件的 導電元件上方的溝道材料層的任何部分的條件下進行。
28. 利用權利要求1 ~ 23中任一項記載的方法制造的電子器件陣列。
29. —種顯示裝置或存儲器件，其中，包括權利要求28記載的 電子器件陣列。
全文摘要
一種制造電子器件陣列的方法，包括以下步驟在襯底上形成第一電子器件的一個或多個第一導電元件以及在上述襯底上形成第二電子器件的一個或多個第二導電元件；在襯底和第一及第二導電元件上形成溝道材料層以提供第一溝道，用于上述第一電子器件的導電元件之間的電荷載流子運動，以及提供第二溝道用于上述第二電子器件的導電元件之間的電荷載流子運動；其中該方法還包括利用照射技術以在單個步驟中減少在第一和第二導電元件之間的一個或多個區(qū)域中的溝道材料層的一個或多個選定部分的導電性的步驟(a)。
文檔編號H01L51/10GK101111937SQ200580047427
公開日2008年1月23日 申請日期2005年12月16日 優(yōu)先權日2004年12月16日
發(fā)明者保羅·A·凱恩 申請人:造型邏輯有限公司