專利名稱：結(jié)合互補金屬氧化物半導(dǎo)體集成電路的nmos和pmos晶體管使用不同的柵介質(zhì)的制作方法
背景技術(shù)：
本發(fā)明一般涉及半導(dǎo)體技術(shù)、半導(dǎo)體加工和互補金屬氧化物半導(dǎo)體集成電路的形成。
互補金屬氧化物半導(dǎo)體集成電路包括NMOS晶體管和PMOS晶體管。一般來說，這些晶體管可以通過形成柵極絕緣層，然后在該介質(zhì)上方形成NMOS和PMOS柵結(jié)構(gòu)來形成。該柵電極結(jié)構(gòu)可以由多晶硅、硅化物或金屬構(gòu)成。
還可以在柵介質(zhì)上方形成如多晶硅柵電極的偽柵電極(dummygate electrode)。然后可以移除偽柵電極并以金屬柵電極替代它。在此類過程中，可以將不同金屬柵電極用于NMOS和PMOS晶體管，但是利用共同的介質(zhì)。
因此，需要一種互補金屬氧化物半導(dǎo)體制造技術(shù)。


圖1是在制造的較早階段本發(fā)明一個實施例的局部放大截面圖；圖2是根據(jù)本發(fā)明一個實施例在制造的后續(xù)階段圖1所示的實施例的局部放大截面圖；圖3是根據(jù)本發(fā)明一個實施例在制造的后續(xù)階段圖2所示的實施例的局部放大截面圖；圖4是根據(jù)本發(fā)明一個實施例在制造的后續(xù)階段圖3所示的實施例的局部放大截面圖；圖5是根據(jù)本發(fā)明一個實施例在制造的后續(xù)階段圖4所示的實施例的局部放大截面圖；
圖6是根據(jù)本發(fā)明一個實施例在制造的后續(xù)階段圖5所示的實施例的局部放大截面圖；以及圖7是根據(jù)本發(fā)明一個實施例在制造的后續(xù)階段圖6所示的實施例的局部放大截面圖。
具體實施例方式
可以利用具有不同柵介質(zhì)的NMOS和PMOS晶體管來制造互補金屬氧化物半導(dǎo)體(CMOS)集成電路。作為幾個示例，這些介質(zhì)可以在所使用的材料、它們的厚度或形成這些柵介質(zhì)所使用的技術(shù)等方面不同。因此，可以針對特定類型晶體管(無論是NMOS還是PMOS晶體管)專柵設(shè)計柵介質(zhì)，視具體情況而定。
參考圖1，根據(jù)本發(fā)明的一個實施例，初始半導(dǎo)體結(jié)構(gòu)10包括半導(dǎo)體襯底12，半導(dǎo)體襯底12其上形成有絕緣體14和填充以偽柵材料16和18的溝槽。在一個實施例中，偽柵材料16和18可以是例如摻雜多晶硅。
參考圖2，移除了偽柵材料16。移除偽柵材料16可以通過加掩模法、蝕刻或其他方法來實現(xiàn)。在蝕刻過程中，可以相對于材料18選擇性地蝕刻材料16。因此，在一個實施例中，材料16和18可以是不同的材料，以便可以相對于其中一種選擇性地蝕刻另一種。如果利用擇優(yōu)侵蝕材料16的蝕刻劑(例如液體蝕刻劑)，則可以選擇性地蝕刻材料16同時保留材料18。
例如，根據(jù)本發(fā)明的一個實施例，材料16可以是N型摻雜多晶硅而材料18是P型摻雜多晶硅?？梢岳美鐨溲趸拟涗@(TMAH)或NH4OH的蝕刻劑結(jié)合聲波處理，選擇性地蝕刻材料16或18的其中之一，同時不明顯地蝕刻另一種材料。根據(jù)蝕刻材料16或18所用的液體蝕刻劑的選擇，可以蝕刻偽柵材料16和18的其中之一同時基本不蝕刻另一種材料。然后可以移除另一種或余下的柵材料16或18。
參考圖3，根據(jù)本發(fā)明的一個實施例，介質(zhì)22可以形成在襯底12上通過移除柵材料16構(gòu)成的開口20中。在一個實施例中，介質(zhì)22可以選擇為具有優(yōu)化要在區(qū)域20中形成的NMOS或PMOS晶體管的性能的特征。例如，可以針對其特定應(yīng)用設(shè)計柵介質(zhì)22的材料、厚度或形成技術(shù)。
例如，NMOS晶體管可以使用較大導(dǎo)帶偏移的材料、如二氧化硅，而PMOS晶體管可以使用具有較高介電常數(shù)的材料、例如二氧化鉿，它對于空穴也具有良好的帶偏移(band offset)。在一個實施例中，較高的介電常數(shù)可以大于10。作為另一個實例，在一些情況中對于NMOS晶體管采用的材料可以比PMOS晶體管所采用的材料厚。例如，二氧化鉿泄漏電子比空穴多，所以可以在NMOS晶體管上采用較厚的二氧化鉿層，而可以在PMOS晶體管上采用較薄的二氧化鉿層。例如，在一個實施例中，二氧化鉿柵介質(zhì)對于NMOS晶體管可以是30埃，而對于PMOS晶體管的柵介質(zhì)可以是15埃。
作為又一個實例，對于這兩種柵介質(zhì)，淀積技術(shù)也可以是不同的。例如，可以使用擴(kuò)散技術(shù)來淀積用于NMOS晶體管的材料(例如二氧化硅)，而可以采用原子層淀積、濺鍍或有機金屬化學(xué)氣相淀積(MOCVD)來淀積高介電常數(shù)的材料(如二氧化鉿)。
一種柵介質(zhì)可以是高k材料(具有大于10的介電常數(shù))，而另一種柵介質(zhì)可以是低k材料(具有小于10的介電常數(shù))?；蛘?，兩個介質(zhì)可以都是高k的或都是低k的介質(zhì)。
然后可以將適合的柵電極材料24淀積在移除材料16構(gòu)成的開口20中的柵介質(zhì)22上。
參考圖4，可以將柵電極材料24淀積在柵介質(zhì)22上。材料24可以是任何導(dǎo)電材料，包括摻雜多晶硅或金屬?？梢允褂萌魏芜m合的技術(shù)來淀積該材料。
參考圖5，可以選擇性地移除柵材料18。還可以在使用選擇性蝕刻、掩?；蛉魏纹渌椒ㄒ瞥牧?8的同時保留材料24來實現(xiàn)選擇性地移除。
然后如圖6所示，可以在移除材料18構(gòu)成的開口26中形成柵介質(zhì)28。還可以針對其特定應(yīng)用優(yōu)化柵介質(zhì)28的特征，無論是針對PMOS晶體管還是NMOS晶體管。例如，可以選擇它的厚度、形成技術(shù)或所采用的材料以便優(yōu)化最終晶體管的性能。
在本發(fā)明的一些實施例中，可能希望確保材料18相對于材料24是可選擇性蝕刻的。例如，選擇性蝕刻可基于如下事實，材料18和24屬于不同材料類型。
參考圖7，然后可以在柵介質(zhì)28上的開口26中形成適合的柵電極材料30。在一些實施例中，柵材料24和30可以是摻雜多晶硅，可以包括硅化物或可以是金屬。
在一些實施例中，單個柵介質(zhì)材料可能不會為NMOS和PMOS都提供最高的性能。這可能是因為例如不良的導(dǎo)電或價鍵的能帶差、與柵電極材料不相容、與柵電極加工或厚度要求不相容所致。在一些實施例中，可以通過為每種結(jié)構(gòu)選擇較好的候選介質(zhì)膜并以最優(yōu)厚度淀積最佳膜，可以構(gòu)造較高性能的互補金屬氧化物半導(dǎo)體裝置。在一些實施例中，通過為每個電極堆(stack)使用最優(yōu)厚度的較好柵介質(zhì)材料，可以構(gòu)造較高性能的結(jié)構(gòu)，該結(jié)構(gòu)可以呈現(xiàn)較高的移動性、較高的飽和電流或較好的閾值電壓。
雖然本發(fā)明是針對有限數(shù)量的實施例來描述的，但是本領(lǐng)域技術(shù)人員將認(rèn)識到源于此的多種修改和變化。所附權(quán)利要求是要涵蓋落在本發(fā)明的真實精神和范圍內(nèi)的所有此類修改和變化。
權(quán)利要求
1.一種方法，包括利用具有不同柵介質(zhì)的NMOS和PMOS晶體管來形成互補金屬氧化物半導(dǎo)體集成電路。
2.如權(quán)利要求1所述的方法，其特征在于，形成具有不同柵介質(zhì)的晶體管包括形成具有不同柵介質(zhì)厚度的晶體管。
3.如權(quán)利要求1所述的方法，其特征在于，形成具有不同柵介質(zhì)的晶體管包括形成具有不同柵介質(zhì)材料的晶體管。
4.如權(quán)利要求1所述的方法，其特征在于，形成具有不同柵介質(zhì)的晶體管包括形成具有采用不同技術(shù)淀積的柵介質(zhì)的晶體管。
5.如權(quán)利要求1所述的方法，包括通過移除材料形成溝槽，并在所述溝槽中淀積所述柵介質(zhì)。
6.如權(quán)利要求5所述的方法，包括形成填充以不同材料的溝槽，并選擇性地蝕刻一種材料來形成溝槽以容納柵介質(zhì)。
7.如權(quán)利要求5所述的方法，包括形成用于NMOS和PMOS晶體管的其中之一的溝槽，同時掩蔽結(jié)構(gòu)以形成NMOS和PMOS晶體管的其中另一個。
8.如權(quán)利要求1所述的方法，包括利用金屬柵形成NMOS和PMOS晶體管。
9.如權(quán)利要求1所述的方法，包括對于所述NMOS柵介質(zhì)使用具有較大導(dǎo)帶偏移的材料。
10.如權(quán)利要求1所述的方法，包括使用具有較高介電常數(shù)的材料作為PMOS晶體管的柵介質(zhì)。
11.如權(quán)利要求1所述的方法，包括對于所述NMOS晶體管使用比用于所述PMOS晶體管的介質(zhì)厚的介質(zhì)。
12.如權(quán)利要求11所述的方法，包括使用具有介電常數(shù)大于10的材料作為所述NMOS和PMOS晶體管的介質(zhì)。
13.如權(quán)利要求1所述的方法，包括對于所述NMOS晶體管的所述柵介質(zhì)使用二氧化硅，對于所述PMOS晶體管使用具有介電常數(shù)大于二氧化硅的介電常數(shù)的材料。
14.如權(quán)利要求13所述的方法，包括使用擴(kuò)散來淀積用于所述NMOS晶體管的所述介質(zhì)。
15.如權(quán)利要求13所述的方法，包括使用原子層淀積、金屬有機化學(xué)氣相淀積或濺鍍淀積的其中之一形成所述PMOS晶體管的介質(zhì)。
16.一種集成電路，包括襯底；在所述襯底上形成的NMOS和PMOS晶體管，所述晶體管形成互補金屬氧化物半導(dǎo)體結(jié)構(gòu)，所述晶體管具有不同的柵介質(zhì)。
17.如權(quán)利要求16所述的電路，其特征在于，所述介質(zhì)具有不同介質(zhì)厚度。
18.如權(quán)利要求16所述的電路，其特征在于，所述介質(zhì)由不同介質(zhì)材料形成。
19.如權(quán)利要求16所述的電路，其特征在于，所述介質(zhì)通過不同技術(shù)形成。
20.如權(quán)利要求16所述的電路，其特征在于，所述介質(zhì)被金屬柵電極覆蓋。
21.如權(quán)利要求16所述的電路，其特征在于，所述NMOS晶體管具有較大導(dǎo)帶偏移的柵介質(zhì)。
22.如權(quán)利要求16所述的電路，其特征在于，所述PMOS晶體管具有較高介電常數(shù)的柵介質(zhì)。
23.如權(quán)利要求16所述的電路，其特征在于，所述NMOS晶體管具有比所述PMOS晶體管厚的柵介質(zhì)。
24.如權(quán)利要求23所述的電路，其特征在于，所述PMOS和NMOS晶體管具有介電常數(shù)大于10的柵介質(zhì)。
25.如權(quán)利要求16所述的電路，其特征在于，所述NMOS晶體管具有二氧化硅柵介質(zhì)，所述PMOS晶體管具有介電常數(shù)大于硅的介電常數(shù)的柵介質(zhì)。
26.一種方法，包括利用第一柵介質(zhì)形成互補金屬氧化物半導(dǎo)體集成電路的NMOS晶體管；以及利用不同于所述第一柵介質(zhì)的第二柵介質(zhì)形成所述互補金屬氧化物半導(dǎo)體集成電路的PMOS晶體管。
27.如權(quán)利要求26所述的方法，包括形成具有不同介質(zhì)厚度的所述介質(zhì)。
28.如權(quán)利要求26所述的方法，包括形成不同材料的所述介質(zhì)。
29.如權(quán)利要求26所述的方法，包括使用不同淀積技術(shù)淀積所述介質(zhì)。
30.如權(quán)利要求26所述的方法，包括對于所述第一柵介質(zhì)使用具有較大導(dǎo)帶偏移的材料。
31.如權(quán)利要求26所述的方法，包括使用具有較高介電常數(shù)的材料作為所述第二柵介質(zhì)。
32.如權(quán)利要求26所述的方法，包括對于所述第一柵介質(zhì)使用比所述第二柵介質(zhì)厚的介質(zhì)。
33.如權(quán)利要求32所述的方法，包括使用具有介電常數(shù)大于10的材料作為所述第一和第二介質(zhì)。
34.如權(quán)利要求26所述的方法，包括對于所述第一柵介質(zhì)使用二氧化硅，對于所述第二柵介質(zhì)使用具有介電常數(shù)大于二氧化硅的介電常數(shù)的材料。
35.如權(quán)利要求34所述的方法，包括使用擴(kuò)散來淀積所述第一柵介質(zhì)。
36.如權(quán)利要求34所述的方法，包括使用原子層淀積、金屬有機化學(xué)氣相淀積或濺鍍淀積的其中之一形成所述第二柵介質(zhì)。
全文摘要
可以利用具有不同柵介質(zhì)的NMOS和PMOS晶體管來形成互補金屬氧化物半導(dǎo)體集成電路?？梢岳缤ㄟ^置換過程形成不同的柵介質(zhì)。作為多個示例，柵介質(zhì)可以在材料、厚度或形成技術(shù)上不同。
文檔編號H01L21/8238GK1973368SQ200580021138
公開日2007年5月30日 申請日期2005年6月24日 優(yōu)先權(quán)日2004年6月30日
發(fā)明者M·梅茨, S·達(dá)塔, J·卡瓦利羅斯, M·多茨, J·布拉斯克, R·喬 申請人:英特爾公司