專利名稱：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及能夠進(jìn)行無線通信的半導(dǎo)體器件。
背景技術(shù)：
以能夠無線地發(fā)送諸如識別數(shù)據(jù)等數(shù)據(jù)的ID芯片為代表的半導(dǎo)體器件的實際應(yīng)用在各個領(lǐng)域中都有進(jìn)步。此外，作為一種新通信終端的半導(dǎo)體器件的市場預(yù)期將會擴(kuò)大。ID芯片也稱為無線標(biāo)簽、RFID(射頻識別)標(biāo)簽或IC標(biāo)簽。具有天線和使用半導(dǎo)體基片形成的集成電路的ID芯片正被投入實際使用。
與可從其無線地讀取所儲存的數(shù)據(jù)的磁卡和條形碼相比，ID芯片的優(yōu)點在于所儲存的數(shù)據(jù)沒有被物理裝置讀取的危險以及數(shù)據(jù)難以改變。此外，ID芯片的另一優(yōu)點在于ID芯片難以偽造，因為不像磁卡和條形碼，ID芯片要求相對較大規(guī)模的生產(chǎn)設(shè)施。
例如，專利文獻(xiàn)1公開了一種通過將IC芯片安裝在有價證券上來防止對有價證券進(jìn)行非法使用、允許在有價證券丟失或被盜的情況下當(dāng)有價證券被返回給合法管理員時重新使用該有價證券的方法。
日本專利文獻(xiàn)公開號2001-260580發(fā)明公開當(dāng)能夠更安全地防止ID芯片的偽造和ID芯片中儲存的數(shù)據(jù)的非法更改時，例如，可防止提供了ID芯片的物體的偽造，并且例如，可防止對產(chǎn)地、生產(chǎn)商、分銷渠道等的欺詐。然而，隨著ID芯片的偽造和數(shù)據(jù)的非法更改的技術(shù)的進(jìn)步，防止偽造和欺詐以及制止這些行動已變得不那么容易。
當(dāng)ID芯片中的集成電路包括其數(shù)據(jù)不能被更改的非易失性存儲器時，與僅僅使用可重寫存儲器的情況相比，可更安全地防止ID芯片的偽造。在數(shù)據(jù)不能被更改的非易失性存儲器之中，例如，可在沒有復(fù)雜處理的情況下向ID芯片相對容易地應(yīng)用掩模ROM。然而，由于儲存在集成電路中的數(shù)據(jù)包括對ID芯片唯一的識別號等，因此在用于形成掩模ROM的光掩模中設(shè)置了用于確定該唯一數(shù)據(jù)的光掩模，因而不能降低成本。
原則上，由于可使ID芯片比磁卡和條形碼更小，因此期望ID芯片的多樣性進(jìn)一步擴(kuò)大。然而，盡管期望將ID芯片設(shè)置于諸如紙張或塑料等柔性材料作為一種用途，但用作ID芯片的基底的半導(dǎo)體基片在機(jī)械強(qiáng)度上次于柔性材料。因此，當(dāng)在使用柔性材料作為支撐介質(zhì)的包裝材料、標(biāo)簽、債券、銀行票據(jù)、有價證券等上形成ID芯片時，存在ID芯片在使用中可能被破壞的危險，因而ID芯片在這些應(yīng)用中并不實用。
可通過小型化ID芯片而在某種程度上改善ID芯片的機(jī)械強(qiáng)度。然而，小型化ID芯片并不是較佳的，因為難以保護(hù)電路的空間。當(dāng)空間不足時，ID芯片的應(yīng)用受到限制。因此，當(dāng)強(qiáng)調(diào)形成電路所需的空間時，不能小型化ID芯片，且對ID芯片機(jī)械強(qiáng)度的改善具有其局限。
在通過使用半導(dǎo)體基片形成ID芯片的情況下，由于半導(dǎo)體基片用作阻擋電波的導(dǎo)體，因此電波的信號易于取決于方向而衰減。
著眼于以上問題，本發(fā)明的一個目的是提供一種能夠在降低成本的同時防止對數(shù)據(jù)的偽造和非法更改以及改善機(jī)械強(qiáng)度而不會小型化集成電路的電路規(guī)模的半導(dǎo)體器件。
以ID芯片為代表的本發(fā)明的半導(dǎo)體器件使用了一種薄型半導(dǎo)體膜，包括具有高結(jié)晶度的第一區(qū)以及結(jié)晶度次于第一區(qū)的第二區(qū)。具體地，其中需要高速操作的電路的薄膜晶體管(TFT)是通過使用該第一區(qū)來形成的，而用于識別ROM的存儲元件是通過使用該第二區(qū)來形成的。
第一區(qū)和第二區(qū)可使用例如連續(xù)波激光器借助結(jié)晶來形成。與脈沖激光器不同，朝向掃描方向連續(xù)生長的晶體可通過用連續(xù)波激光器照射半導(dǎo)體膜，同時在一個方向上掃描該激光束來形成。由此，可形成具有在掃描方向上延伸的晶粒的積聚的第一區(qū)。當(dāng)其每一個都在掃描方向上延伸的晶粒的積聚用作TFT的活性層時，可形成具有相對均勻的特性并具有極少的跨載流子遷移方向的晶粒界面的TFT。
在使用連續(xù)波激光器的情況下，在與掃描方向垂直的方向上在射束點的相對兩端形成第二區(qū)。該第二區(qū)具有其中晶粒遠(yuǎn)小于射束點中心的晶粒的較差的結(jié)晶度。在本發(fā)明中，通過在由激光結(jié)晶的半導(dǎo)體膜之中在具有較差結(jié)晶度的第二區(qū)中大膽地形成存儲元件就可使存儲元件的特性變化。由于存儲元件之間的特性變化取決于結(jié)晶度的變化，因此即使在應(yīng)用了同一電路結(jié)構(gòu)、同一布局和同一制造工藝的情況下，也可隨機(jī)地產(chǎn)生存儲元件的變化。因此，通過使用存儲元件之間的特性變化作為數(shù)據(jù)，可形成儲存了唯一數(shù)據(jù)的非易失性存儲器。在本說明書中，使用存儲元件的特性變化的ROM在下文中被稱為隨機(jī)ROM。
集成電路可形成于基片上，或可在基片上形成之后被粘到柔性基片上。本發(fā)明的ID芯片除集成電路之外還可具有天線。集成電路可通過利用天線中所生成的交流電壓來工作，并可通過調(diào)制施加于天線的交流電壓來向讀/寫器發(fā)送信號。天線可與集成電路一起形成?；蛘撸炀€可與集成電路分開形成，然后與集成電路電連接。安裝了天線的ID芯片也被稱為RF(射頻)芯片。
有若干種用于粘貼集成電路的方法。一種方法是在具有高耐熱性的基片和集成電路之間形成金屬氧化膜，并且通過經(jīng)由結(jié)晶削弱金屬氧化膜來剝?nèi)ゼ呻娐凡⒄迟N該集成電路。另一種方法是在具有高耐熱性的基片和集成電路之間設(shè)置剝離層，然后通過經(jīng)由蝕刻去除該剝離層將集成電路從基片剝離并粘貼該集成電路。另一種方法是機(jī)械地除去或通過使用溶液或氣體來蝕刻掉其上形成有集成電路的具有高耐熱性的硬基片，以使硬基片被去除且從其上剝離集成電路并粘貼該集成電路。也可應(yīng)用任何其它方法。
存儲器的電路規(guī)模和容量可用通過彼此粘貼而使其每一個都單獨形成的集成電路層疊的方式來提高。由于集成電路比通過使用半導(dǎo)體基片制造的ID芯片要薄得多，因此即使在層疊多個集成電路的情況下也可將ID芯片的機(jī)械強(qiáng)度保持在某一程度?？赏ㄟ^諸如倒裝芯片法、TAB(卷帶自動接合)法、布線接合法等已知方法來連接層疊的集成電路。
由于在本發(fā)明中，各ID芯片之間的電路結(jié)構(gòu)和布局可能相同，因此不必與掩模ROM不同地設(shè)置每一ID芯片的光掩模。因此，可降低ID芯片的制造成本。此外，當(dāng)制造諸如閃存等除掩模ROM之外的非易失性存儲器時，由于需要增加制造步驟數(shù)，因此難以降低成本。然而，在使用TFT作為隨機(jī)ROM的存儲元件的情況下，用作存儲元件的TFT可通過與用于形成該ID芯片的另一集成電路中使用的TFT相同的工藝來制造。因此，可在防止用于制造隨機(jī)ROM的成本增加的同時防止ID芯片的偽造和數(shù)據(jù)的非法更改。
在使用掩模ROM的情況下，存在通過分析電路布局來讀取識別號的風(fēng)險。然而，由于可用同一電路結(jié)構(gòu)、布局和制造工藝來形成隨機(jī)ROM，因此可防止數(shù)據(jù)被除數(shù)據(jù)的電讀取之外的任何其它方法讀取。
由于ID芯片的集成電路是由電絕緣的TFT形成的，因此可使用柔性基片。在這一情況下，可獲得高機(jī)械強(qiáng)度，而不必使ID芯片與通過使用半導(dǎo)體基片所形成的一樣小。因此，可在不小型化電路規(guī)模的情況下增加ID芯片的機(jī)械強(qiáng)度，并進(jìn)一步擴(kuò)大ID芯片的多樣性。
由于本發(fā)明的ID芯片的集成電路是由電絕緣的TFT形成的，因此不像通過使用半導(dǎo)體基片形成的晶體管，很難在集成電路和基片之間形成寄生二極管。因此，不會因給予源極區(qū)或漏極區(qū)的交流信號的電位而使大量電流流入漏極區(qū)，并且很難發(fā)生損耗或擊穿。此外，本發(fā)明的ID芯片的優(yōu)點在于不會如通過使用半導(dǎo)體基片形成的ID芯片的情況下那樣阻擋很多的電波，以及可抑制由于阻擋電波而引起的信號衰減。
附圖簡述

圖1A是激光射束點和結(jié)晶的半導(dǎo)體膜的俯視圖；圖1B和1C是結(jié)晶的半導(dǎo)體膜的俯視圖；圖2A是示出隨機(jī)ROM的構(gòu)造的框圖；圖2B是每一存儲單元的電路圖；圖2C是示出存儲單元的分布的曲線圖；圖3是示出本發(fā)明的ID芯片的功能構(gòu)造的示例的框圖；圖4是示出集成電路的布局和通過激光照射形成的第一區(qū)和第二區(qū)的布局的圖示；圖5A到5E是示出本發(fā)明的ID芯片的制造工藝的圖示；圖6A到6E是示出本發(fā)明的ID芯片的制造工藝的圖示；圖7A到7C是示出本發(fā)明的ID芯片的制造工藝的圖示；圖8A和8B是示出本發(fā)明的ID芯片的制造工藝的圖示；圖9是示出隨機(jī)ROM中的存儲單元陣列和讀電路的結(jié)構(gòu)的圖示；圖10是示出隨機(jī)ROM中的存儲單元陣列和讀電路的結(jié)構(gòu)的圖示；圖11是示出隨機(jī)ROM中的存儲單元陣列和讀電路的結(jié)構(gòu)的圖示；圖12A和12B是本發(fā)明的ID芯片的橫截面圖；圖13A和13B是本發(fā)明的ID芯片的橫截面圖；圖14A到14C是用于本發(fā)明的ID芯片的TFT的橫截面圖；圖15A到15D是示出通過使用大基片來制造多個本發(fā)明的ID芯片的方法的圖示；
圖16A到16D是示出當(dāng)剝離在基片上形成的多個集成電路時形成的凹槽的形狀的圖示；圖17A到17C是示出本發(fā)明的ID芯片的應(yīng)用的圖示；圖18A和18B是示出本發(fā)明的ID芯片的應(yīng)用的圖示；圖19是本發(fā)明的ID芯片的橫截面圖；圖20A和20B是第一區(qū)的SEM圖像；以及圖21是第二區(qū)的SEM圖像。
實現(xiàn)本發(fā)明的最佳方式在下文中參考附圖來描述各實施方式和實施例。然而，由于本發(fā)明可用許多不同的方式來實施，因此要理解，本發(fā)明的方式和細(xì)節(jié)可被改變，只要這些改變不脫離本發(fā)明的范圍和內(nèi)容。因此，本發(fā)明不限于各實施方式和實施例的描述。
首先，參考圖1A描述通過連續(xù)波激光器結(jié)晶的半導(dǎo)體膜的結(jié)構(gòu)。在圖1A中，參考標(biāo)號101表示激光束的射束點。如圖1A中的白色箭頭所示，在與射束點101的主軸方向垂直的方向上掃描射束點101。通過射束點101結(jié)晶的半導(dǎo)體膜根據(jù)結(jié)晶度的不同具有第一區(qū)102和第二區(qū)103。
在由射束點101的中央?yún)^(qū)域形成的第一區(qū)102中，可完全熔化半導(dǎo)體膜，因為激光束的能量密度較高。其中半導(dǎo)體膜完全熔化的這一區(qū)在半導(dǎo)體膜中通過掃描射束點101連續(xù)地在掃描方向移動，并且在該區(qū)中形成在掃描方向上連續(xù)生長的大晶粒。具體地，可形成在掃描方向上寬度為10到30μm，而在與掃描方向垂直的方向上寬度為1到5μm的晶粒。
在通過與射束點101的邊緣相鄰的部分形成的第二區(qū)103中，難以完全熔化半導(dǎo)體膜，因為激光束的能量密度較低。因此，在第二區(qū)103中，不像第一區(qū)102，晶粒的位置和大小是隨機(jī)的，且晶粒大小的范圍約為0.2到幾μm(微晶)。
圖20A和20B是利用連續(xù)波Nd:YVO4激光器的二次諧波通過結(jié)晶獲得的第一區(qū)的SEM(掃描電子顯微鏡)圖像。圖20A是放大10,000倍的SEM圖像，而圖20B是放大30,000倍的SEM圖像。圖21是放大30,000倍的SEM圖像，用于示出利用連續(xù)波Nd:YVO4激光器的二次諧波通過結(jié)晶獲得的第二區(qū)。在全部的圖20A到21中，一個樣本是以75cm/s的掃描速度用激光束照射且用Secco溶液(包括K2Cr2O7作為添加劑的HF∶H2O＝2∶1的溶液)蝕刻的厚度為200nm的非晶半導(dǎo)體，因而晶粒邊界很清楚。
圖20A和20B指示第一區(qū)具有向掃描方向連續(xù)生長的晶粒。第一區(qū)中的晶粒在掃描方向上寬度約為10到30μm，而在與掃描方向垂直的方向上寬度約為1到5μm。圖21指示第二區(qū)中的晶粒直徑約為0.2到幾μm。
在本發(fā)明中，用于集成電路中除隨機(jī)ROM之外的電路的半導(dǎo)體元件是通過使用半導(dǎo)體膜中的第一區(qū)102來形成的。用于隨機(jī)ROM的存儲元件是用半導(dǎo)體膜中的第二區(qū)103來形成的。
圖1B是在第一區(qū)102中形成的TFT的活性層104的布局。理想的是形成活性層104，以使載流子遷移的方向符合激光束的掃描方向。考慮當(dāng)載流子遷移方向與激光束的掃描方向相同時，晶粒界面不會跨載流子遷移方向，并考慮可形成具有相對均勻特性的TFT。
圖1C是用作在第二區(qū)103中形成的存儲元件的TFT的活性層105的布局。較佳的是形成活性層105，以使溝道長度L至少是晶粒直徑X的一半，最多是其直徑的2到3倍。換言之，可滿足不等式X/2≤L≤3X。采用上述結(jié)構(gòu)，在活性層105中形成跨載流子遷移方向的一個或多個晶粒界面。理想的是跨載流子遷移方向的晶粒界面數(shù)在各活性層105之間不同，并達(dá)到數(shù)據(jù)在存儲元件之間不同的程度。
接著，參考圖2A描述隨機(jī)ROM的具體結(jié)構(gòu)。圖2A示出了隨機(jī)ROM的一個示例，包括解碼器201、存儲單元陣列202、以及讀出電路203。多個存儲單元204以矩陣形式排列在存儲單元陣列202中，且每一存儲單元連接到一條字線205和一條位線206。
當(dāng)由解碼器201選中字線205并由讀出電路203選中位線206時，選擇存儲單元204中具有特定地址的一個?？赏ㄟ^放大讀出電路203中所選擇的位線206的電位來從所選擇的存儲單元204中讀出數(shù)據(jù)。
圖2B示出了存儲單元204的一個示例。存儲單元204包括用作存儲元件的TFT 207。TFT 207的源極區(qū)和漏極區(qū)之一連接到位線206，另一個連接到字線205。此外，TFT 207的柵電極連接到字線205。
當(dāng)將高于TFT 207的閾電壓Vth的電壓Vword施加于存儲單元204中的字線205時，可從等式Vbit＝Vword-Vth中得到位線206的電壓Vbit。注意，由于TFT 207的閾電壓Vth因晶粒界面而改變，因此位線206的電壓Vbit也改變。圖2C示出了當(dāng)閾電壓Vth的改變被表示為σVth時，存儲元件204的個數(shù)對位線206的電壓Vbit的分布。如圖2C所示，隨著存儲單元204中TFT 207的閾電壓Vth的改變，位線206的電壓Vbit具有對應(yīng)于每一存儲單元204的唯一值。
接著，參考圖3描述本發(fā)明的ID芯片的功能結(jié)構(gòu)的一個示例。
在圖3中，參考標(biāo)號900表示天線，而參考標(biāo)號901表示集成電路。天線900包括天線線圈902和在天線線圈902中形成的電容元件903。此外，集成電路901包括解調(diào)器電路909、調(diào)制器電路904、整流器電路905、微處理器906、存儲器907。用于向天線900給予負(fù)載調(diào)制的開關(guān)908以及隨機(jī)ROM 910。存儲器907的個數(shù)不限于一個，可以是一個以上。例如，可使用SRAM、閃存、ROM、FRAM(注冊商標(biāo))等。
來自讀/寫器的作為電波的信號通過電磁感應(yīng)被轉(zhuǎn)換成天線線圈902中的交流電信號。解調(diào)器電路909解調(diào)該交流電信號，并將其發(fā)送給下一級中的微處理器906。整流器電路905通過使用該交流電信號生成電源電壓，并將其提供給下一級中的微處理器906。
微處理器906根據(jù)輸入信號執(zhí)行各種算術(shù)處理。存儲器907不僅儲存微處理器906中使用的程序、數(shù)據(jù)等，還用作算術(shù)處理中的工作場所。
ID芯片的唯一數(shù)據(jù)被儲存在隨機(jī)ROM 910中。當(dāng)指定地址的信號從微處理器906發(fā)送到隨機(jī)ROM 910時，隨機(jī)ROM 910可讀出在指定位置處儲存在存儲單元中的數(shù)據(jù)，并將其發(fā)送給微處理器906。
然后，當(dāng)解調(diào)器電路904從微處理器906接收到數(shù)據(jù)時，解調(diào)器電路904可控制開關(guān)908，以基于該數(shù)據(jù)向天線線圈902添加負(fù)載調(diào)制。讀/寫器可通過借助電磁波接收添加到天線線圈902的負(fù)載調(diào)制，從微處理器906讀取數(shù)據(jù)。
本發(fā)明的ID芯片并不總是必須具有天線900。當(dāng)ID芯片沒有天線900時，可提供用于與天線900電連接的連接端子。
圖3所示的ID芯片僅僅是本發(fā)明的一個示例，且本發(fā)明不限于上述結(jié)構(gòu)。本發(fā)明的ID芯片并不總是必須具有微處理器906和存儲器907。此外，信號可以不僅如圖3所示地通過電磁耦合系統(tǒng)來發(fā)射，而且還可通過電磁感應(yīng)系統(tǒng)、微波系統(tǒng)或任何其它發(fā)射系統(tǒng)來發(fā)射。
接著，參考圖4描述集成電路的布局和通過激光照射形成的第一區(qū)和第二區(qū)的布局。
圖4是第一區(qū)401和第二區(qū)402的布局的一個示例。第一區(qū)401具有在激光束的掃描方向上連續(xù)生長的大晶粒，掃描方向由圖中的箭頭指示。第二區(qū)402往往具有微晶體。第一區(qū)401和第二區(qū)402可交替形成，兩者都如圖中的箭頭所示在掃描方向上延伸。
圖4是集成電路的布局。參考標(biāo)號403表示集成電路中除隨機(jī)ROM之外的電路組，參考標(biāo)號404表示隨機(jī)ROM中的讀出電路，參考標(biāo)號405表示隨機(jī)ROM中的解碼器，而參考標(biāo)號406表示隨機(jī)ROM中的存儲單元陣列。
在具有微晶的第二區(qū)402中至少形成存儲單元陣列406。除隨機(jī)ROM之外的電路在具有連續(xù)生長的大晶粒的第一區(qū)401中形成。用于連接除隨機(jī)ROM之外的電路403的布線(例如407)和用于將除隨機(jī)ROM之外的每一電路403與讀出電路404、解碼器405或存儲單元陣列406鏈接的布線(例如408)可跨第二區(qū)402形成。
注意，除隨機(jī)ROM之外的所有電路403都不必在第一區(qū)401中形成。例如，其中要求高速操作的電路和其中需要減少半導(dǎo)體元件的特性變化的電路可被排列在第一區(qū)401中，而其它電路可在第二區(qū)402中形成。
盡管在圖4中，用于隨機(jī)ROM的讀出電路404和解碼器405兩者都被排列在第一區(qū)401中，但本發(fā)明不限于這一構(gòu)造。讀出電路404或解碼器405可被排列在具有存儲單元陣列406的第二區(qū)402中。
接著，詳細(xì)描述用于制造本發(fā)明的ID芯片的方法。盡管本實施方式描述了作為半導(dǎo)體元件的電絕緣TFT的一個示例，但用于集成電路的半導(dǎo)體元件不限于此，并且可使用任何種類的電路元件。例如，通常給出記錄元件、二極管、光電轉(zhuǎn)換元件、電阻元件、線圈、電容元件或電感器。
如圖5A所示，通過濺射在耐熱基片(第一基片)500上形成剝離層501。作為第一基片500，可使用由硼硅酸鋇玻璃或硼硅酸鋁玻璃構(gòu)成的玻璃基片、石英基片、陶瓷基片等。此外，可使用包括SUS基片的金屬基片或其表面上形成絕緣膜的半導(dǎo)體基片。盡管諸如塑料基片等柔性基片在耐熱性上次于上述基片，但是當(dāng)基片在制造過程中能耐熱的情況下可使用柔性基片。
剝離層501可由基于硅的層來形成，諸如非晶硅、多晶硅、單晶硅或微晶硅(包括半非晶硅)。剝離層501可通過濺射、減壓CVD、等離子CVD等來形成。在該實施方式中，剝離層501是通過減壓CVD由厚度約為50nm的非晶硅形成的。剝離層501的材料不限于硅，而是可使用可被選擇性地蝕刻掉的材料。較佳的是非晶硅的剝離層501的厚度為從50到60nm。當(dāng)剝離層501由半非晶硅形成時，它可按從30到50nm的厚度來形成。
接著，在剝離層501上形成基膜502。設(shè)置基膜502以防止第一基片500中諸如Na等堿土金屬或堿金屬擴(kuò)散到半導(dǎo)體膜中。當(dāng)堿土金屬和堿金屬在半導(dǎo)體中時，它們會對諸如TFT等半導(dǎo)體元件的特性產(chǎn)生不利的影響。設(shè)置基膜502的另一目的是在剝離半導(dǎo)體元件的后續(xù)步驟中保護(hù)半導(dǎo)體元件?；?02可以是單個絕緣膜，或者可包括多個絕緣膜。因此，基膜502是由諸如氧化硅、氮化硅或氮氧化硅等能夠抑制堿金屬或堿土金屬擴(kuò)散到半導(dǎo)體膜中的絕緣材料形成的。
在該實施方式中，基膜502是通過依次層疊厚度為100nm的SiON膜、厚度為50nm的SiNO膜、以及厚度為100nm的SiON膜來形成的。然而，層疊膜的材料、厚度和數(shù)量不限于以上描述。例如，可通過旋涂、縫涂法、微滴排放法等形成厚度從0.5到3μm的硅氧烷樹脂來代替最低層的SiON膜?？墒褂玫枘?SiNx、Si3N4等)來代替中間層的SiNO膜?？墒褂肧iO2膜來代替最高層的SiON膜。每一膜的厚度理想地在0.05到3μm的范圍之內(nèi)，且厚度可在該范圍內(nèi)自由選擇。
或者，基膜502中最接近于剝離層501的最低層可以是SiON膜或SiO2膜，中間層可由硅氧烷樹脂形成，而最高層可以是SiO2膜。
氧化硅膜可在使用SiH4/O2、TEOS(四乙氧基硅烷)/O2等的混合氣體的同時通過熱CVD、等離子CVD、常壓CVD、偏置ECRCVD等來形成。氮化硅膜通?？稍谑褂肧iH4/NH3的混合氣體的同時通過等離子CVD來形成。氧氮化硅膜(SiOxNyx＞y)和氮氧化硅膜(SiNxOyx＞y)通?？稍谑褂肧iH4/N2O的混合氣體的同時通過等離子CVD來形成。
接著，在基膜502上形成半導(dǎo)體膜503。理想的是在形成基膜502之后形成半導(dǎo)體膜503而不將其暴露于空氣。半導(dǎo)體膜503的厚度可從20到200nm(理想的是從40到170nm，更理想的是從50到150nm)。半導(dǎo)體膜503可以是非晶半導(dǎo)體、半非晶半導(dǎo)體、或多晶半導(dǎo)體。半導(dǎo)體可以是硅，或者可以是硅鍺。在使用硅鍺的情況下，鍺的密度較佳的是0.01到4.5原子％。
非晶半導(dǎo)體可通過輝光放電以分解硅化物氣體來獲得。作為一種典型的硅化物氣體，給出了SiH4、Si2H6等。該硅化物氣體可用氫氣或用氫氣和氦氣來稀釋。
半非晶半導(dǎo)體具有非晶半導(dǎo)體和結(jié)晶半導(dǎo)體(結(jié)晶半導(dǎo)體包括單晶半導(dǎo)體和多晶半導(dǎo)體)之間的中間特性，并具有自由能穩(wěn)定的第三態(tài)。此外，半非晶半導(dǎo)體包括具有短程有序并具有晶格畸變的結(jié)晶區(qū)。半非晶半導(dǎo)體具有分散在非單晶半導(dǎo)體膜中的寬度從0.5到20nm的晶粒，且喇曼光譜移向比520cm-1更低的波數(shù)側(cè)。根據(jù)X射線衍射，觀察到Si的(111)和(220)衍射峰值。作為懸空鍵的封端劑，添加至少1原子％或更多的氫氣或鹵素。類似這樣的半導(dǎo)體為方便起見此處被稱為半非晶半導(dǎo)體(SAS)。此外，可通過以添加諸如氦、氬、氪或氖等惰性氣體的方式促進(jìn)晶格畸變來獲得具有更高穩(wěn)定性的精細(xì)的半非晶半導(dǎo)體。
SAS可通過輝光放電以分解硅化物氣體來獲得。作為典型的硅化物氣體，給出了SiH4。此外，可使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等。此外，當(dāng)用氫氣或用氫氣和從由氦、氬、氪和氖構(gòu)成的組中選擇的一種或多種惰性氣體元素的混合氣體來稀釋硅化物氣體時，可容易地形成半非晶半導(dǎo)體。稀釋比較佳的是從2到1000倍。此外，諸如CH4或C2H6等碳化物氣體，諸如GeH4或GeF4等鍺氣體、F2可被混合到硅化物氣體中，以使能帶寬度范圍從1.5到2.4eV或從0.9到1.1eV。
例如，當(dāng)TFT是由通過使用用H2稀釋的SiH4氣體或用F2稀釋的SiH4氣體來制造的半非晶半導(dǎo)體形成的時候，TFT可具有0.35V/sec或更少(范圍通常在0.09到0.25V/sec)的亞閾系數(shù)(S值)，并具有10cm2/Vsec的遷移率。當(dāng)由半非晶半導(dǎo)體形成的該TFT用于形成19級環(huán)形振蕩器時，可在3到5V的電源電壓下獲得從1到100MHz或更高的脈沖重復(fù)率。此外，在從3到5V的電壓下，使延遲時間為每一倒相器26ns或更少，較佳的是0.26nm或更少。
然后，如圖5A所示，通過使用激光來使半導(dǎo)體膜503結(jié)晶。此外，使用激光的結(jié)晶法可與使用催化元素的結(jié)晶法組合。
在激光結(jié)晶之前，理想的是在500℃進(jìn)行1小時的熱退火，以增強(qiáng)半導(dǎo)體膜的抗激光性。然后，用具有來自連續(xù)波固態(tài)激光器的基波的二次到四次諧波中的任何一個的激光束來照射半導(dǎo)體膜。由此，可獲得具有大顆粒尺寸的晶體。例如，通常較佳的是使用Nd:YVO4激光器(基波為1064nm)的二次諧波(532nm)或三次諧波(355nm)。具體地，從連續(xù)波YVO4激光器發(fā)射的基波由非線性光學(xué)元件轉(zhuǎn)換成功率為10W的諧波。較佳的是通過光學(xué)系統(tǒng)在照射表面上將激光束成形為矩形或橢圓形。激光束需要具有從大約0.01到100MW/cm2(較佳的是從0.1到10MW/cm2)的能量密度。掃描速度被設(shè)在大約10到2000cm/s的范圍之內(nèi)。
激光器可以是已知的連續(xù)波氣體激光器或固態(tài)激光器。作為氣體激光器，有Ar激光器、Kr激光器等。作為固態(tài)激光器，有諸如GdVO4激光器等使用單晶體的激光器、YAG激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、紅寶石激光器、綠寶石激光器、或Ti藍(lán)寶石激光器。固態(tài)激光器還包括諸如Y2O3激光器等使用多晶體的陶瓷激光器。
此外，可采用脈沖激光器。在這一情況下，脈沖重復(fù)率被設(shè)為10MHz或更高。這一重復(fù)率遠(yuǎn)比通常使用的脈沖激光器的重復(fù)率(從幾十到幾百Hz)高得多。據(jù)說在用脈沖激光束照射半導(dǎo)體膜之后要花費幾十到幾百納秒來使半導(dǎo)體膜完全凝固。當(dāng)脈沖激光束具有10MHz或更高的重復(fù)率時，能夠在用先前的脈沖激光熔化了半導(dǎo)體膜之后但在半導(dǎo)體膜凝固之前照射脈沖激光束。因此，固相和液相之間的分界面可在半導(dǎo)體膜中連續(xù)移動，并且形成具有向掃描方向連續(xù)生長的晶粒的半導(dǎo)體膜。具體地，可形成其每一個在掃描方向上的寬度都是10到30μm，而在與掃描方向垂直的方向上的寬度都是約1到5μm的晶粒的積聚。也可通過形成在掃描方向上延伸的晶粒來形成至少在TFT的溝道長度方向上幾乎沒有晶粒界面的半導(dǎo)體膜，其中晶軸近似被定向在一個方向上。
具有更高結(jié)晶度的半導(dǎo)體膜通過上述激光照射來形成。該半導(dǎo)體膜包括由射束點的中心區(qū)域形成的第一區(qū)504以及由與射束點邊緣相鄰的區(qū)域形成的第二區(qū)505。第一區(qū)504包括在掃描方向上寬度從10到30μm且在與掃描方向垂直的方向上寬度為1到5μm的晶粒。另一方面，第二區(qū)505具有其位置和尺寸隨機(jī)、晶粒尺寸為0.2到幾μm的微晶粒。
接著，如圖5B所示，對結(jié)晶半導(dǎo)體膜中的第一區(qū)504和第二區(qū)505形成圖案，以使第一區(qū)504成為島形半導(dǎo)體膜506和507，而第二區(qū)505稱為島形半導(dǎo)體膜508。然后，形成柵絕緣膜509，以覆蓋島形半導(dǎo)體膜506到508。柵絕緣膜509可以通過等離子CVD或濺射形成的包括氮化硅、氧化硅、氮氧化硅或氧氮化硅的單層或多層。在多層的情況下，例如，柵絕緣層509較佳地通過從基片側(cè)開始依次層疊氧化硅膜、氮化硅膜和氧化硅膜來形成。
在形成柵絕緣膜509之后，可在包括3到100％的氫氣的氣氛中，以300到450℃的溫度進(jìn)行1到12小時的熱處理，以氫化島形半導(dǎo)體膜506到508。在氫化過程中，可通過使用熱激勵等離子體來封端懸空鍵。作為氫化的另一手段，可進(jìn)行等離子體氫化(使用變?yōu)榈入x子體的氫氣)。在下一步驟中將半導(dǎo)體元件粘貼到柔性的第二基片上之后，可由于彎曲第二基片在半導(dǎo)體膜中形成缺陷。然而，在這一情況下，當(dāng)通過氫化而使半導(dǎo)體膜中的氫的密度為1×1019到1×1022原子/cm3(較佳的是1×1019到5×1020原子/cm3)時，由于缺陷而引起的懸空鍵可通過半導(dǎo)體膜中的氫來封端。此外，為了封端由于缺陷引起的懸空鍵，可在半導(dǎo)體膜中添加鹵素。
接著，如圖5C所示，形成柵電極510到512。在該實施方式中，柵電極510到512是通過濺射形成然后通過使用抗蝕劑513作為掩模來蝕刻的Si和W的多層。這些柵電極510到512的材料、結(jié)構(gòu)和制造方法不限于上述這些，而是可被適當(dāng)?shù)剡x擇。例如，柵電極510到512可以是其中添加了給予N型的雜質(zhì)的包括NiSi(硅化鎳)和Si的多層，或者是包括TaN(氮化鉭)和W(鎢)的多層。此外，柵電極510到512可以是由各種導(dǎo)電材料形成的單層。
作為抗蝕劑掩模的替代，可使用由SiOx等形成的掩模。在這一情況下，執(zhí)行附加處理以通過使SiOx、SiON等圖案化來形成掩模(稱為硬掩模)。然而，由于該掩模的材料無法通過蝕刻來減少與抗蝕劑掩模相同的量，因此可形成具有理想寬度的柵電極510到512。此外，柵電極510到512可在不使用掩模的情況下通過微滴排放法選擇性地形成。
導(dǎo)電材料可根據(jù)導(dǎo)電膜的功能從各種材料中選擇。當(dāng)與天線同時形成柵電極使，可考慮其功能來選擇材料。
盡管使用CF4、Cl2和O2的混合氣體或Cl2的氣體作為用于形成柵電極的蝕刻氣體，但是本發(fā)明不限于此。
接著，如圖5D所示，用抗蝕劑515覆蓋要成為p溝道型TFT的島形半導(dǎo)體膜507，然后通過使用柵電極510到512作為掩模，在島形半導(dǎo)體膜506和508中以低密度用給予n型的雜質(zhì)元素(通常是P(磷)或As(砷))來摻雜(第一摻雜過程)。第一摻雜過程是在劑量范圍從1×1013到6×1013/cm2且加速電壓范圍從50到70kV的條件下進(jìn)行的。然而，本發(fā)明不限于這一條件。在第一摻雜過程中，通過柵絕緣膜509進(jìn)行摻雜，并且在島形半導(dǎo)體膜506和508中形成兩對低密度雜質(zhì)區(qū)516和517。注意，第一摻雜過程可以在不用抗蝕劑覆蓋要成為p溝道型TFT的島形半導(dǎo)體膜507的情況下進(jìn)行。
接著，如圖5E所示，在通過灰化等去除了抗蝕劑515之后，可新形成抗蝕劑518以覆蓋要成為n溝道型TFT的島形半導(dǎo)體膜506和508。然后，在島形半導(dǎo)體膜507中通過使用柵電極511作為掩模，以高密度摻雜給予p型的雜質(zhì)元素(通常為B(硼))(第二摻雜過程)。第二摻雜過程在劑量范圍從1×1016到3×1016/cm2且加速電壓范圍從20到40kV的條件下進(jìn)行。在第二摻雜過程中，通過柵絕緣膜509進(jìn)行摻雜，且在島形半導(dǎo)體膜507中形成一對p型高密度雜質(zhì)區(qū)520。
接著，如圖6A所示，在通過灰化等去除了抗蝕劑518之后，形成絕緣膜521以覆蓋柵絕緣膜509和柵電極510到512。在該實施方式中，絕緣膜512是通過等離子CVD由厚度為100nm的SiO2形成的。之后，絕緣膜521和柵絕緣膜509部分地通過深蝕刻處理來蝕刻，以按自對準(zhǔn)的方式形成與柵電極510到512接觸的側(cè)壁522到524。使用CHF3和He的混合氣體作為蝕刻氣體。注意，用于形成側(cè)壁的過程不限于此。
當(dāng)形成絕緣膜521時，該絕緣膜521也可在基片的后表面上形成。在這一情況下，在形成側(cè)壁之后，可在基片前表面各處形成抗蝕劑，然后可通過蝕刻選擇性地去除在基片后表面上形成的絕緣膜。或者，當(dāng)在深蝕刻過程中形成側(cè)壁時，可與在基片的后表面上形成的整個絕緣膜同時部分地去除絕緣膜521和柵絕緣膜509。
注意，當(dāng)在側(cè)壁522和524下方通過以高密度摻雜給予n型的雜質(zhì)來形成低密度雜質(zhì)區(qū)或非摻雜偏置區(qū)時，側(cè)壁522和524用作掩模。因此，為了控制低密度雜質(zhì)區(qū)或偏置區(qū)的寬度，可通過適當(dāng)?shù)馗淖冇糜谛纬蓚?cè)壁的深蝕刻過程的條件來調(diào)整側(cè)壁的尺寸。
接著，如圖6C所示，新形成抗蝕劑526以覆蓋要成為p型TFT的島形半導(dǎo)體膜507。然后，通過使用柵電極510和512以及側(cè)壁522和524作為掩模，以高密度摻雜給予n型的雜質(zhì)(通常為P或As)(第三摻雜過程)。該第三摻雜過程是在劑量范圍從1×1013到5×1015/cm2且加速電壓范圍從60到100kV的條件下進(jìn)行的。在第三摻雜過程中，進(jìn)行摻雜，并且在島形半導(dǎo)體膜506和508中形成兩對n型高密度雜質(zhì)區(qū)527和528。
在通過灰化等去除了抗蝕劑526之后，可進(jìn)行雜質(zhì)區(qū)的熱活化。例如，在形成厚度為50nm的SiON之后，在550℃的氮氣氛中進(jìn)行4個小時的熱處理。當(dāng)形成厚度為100nm的含氫的SiNx膜，然后在410℃的氮氣氛下對其進(jìn)行1個小時的熱處理時，可恢復(fù)多晶半導(dǎo)體膜中的缺陷。該處理例如用于封端多晶半導(dǎo)體膜中的懸空鍵，并且被稱為氫化過程等。
根據(jù)這些過程，形成n溝道型TFT 530、p溝道型TFT 531和n溝道型TFT 532。當(dāng)在這些制造過程中通過適當(dāng)?shù)馗淖兩钗g刻過程的條件來調(diào)整側(cè)壁的尺寸時，可形成溝道長度為0.2到2μm的TFT。盡管本實施方式中TFT 530和532具有上柵極結(jié)構(gòu)，但是它們可具有下柵極結(jié)構(gòu)(逆向交錯結(jié)構(gòu))。
之后，可形成鈍化層以保護(hù)TFT 530到532，盡管在附圖中未示出鈍化層。理想的是該鈍化層由可防止堿金屬或堿土金屬侵入TFT 530到532的氮化硅、氮氧化硅、氮化鋁、氧化鋁、氧化硅等形成。具體地，例如，可使用厚度約為600nm的SiON膜作為鈍化膜。在這一情況下，可在形成SiON膜之后進(jìn)行氫化過程。作為另一示例，鈍化膜可包括SiON膜、SiNx膜和SiON膜這三層，它們從基片側(cè)開始在TFT 530到532上依次形成。然而，這些膜的結(jié)構(gòu)和材料不限于以上描述。采用上述結(jié)構(gòu)，由于TFT 530到532由基膜502和鈍化膜覆蓋，因此可防止諸如Na等堿土金屬或堿金屬擴(kuò)散到用于半導(dǎo)體元件的半導(dǎo)體膜中。當(dāng)堿土金屬和堿金屬在半導(dǎo)體中時，它們對半導(dǎo)體元件的特性會產(chǎn)生不利影響。
接著，如圖6D所示，在TFT 530到532上形成第一層間絕緣膜533。第一層間絕緣膜533可以由諸如聚酰亞胺、丙烯酸或聚酰胺等具有耐熱性的有機(jī)樹脂形成。此外，可使用低介電常數(shù)材料(低k材料)、通過使用硅氧烷材料作為原材料形成的含有Si-O-Si鍵的樹脂(下文中這一樹脂被稱為硅氧烷樹脂)等。硅氧烷樹脂可包括氫、氟、烷基、和芳香族碳?xì)浠镏械闹辽僖粋€作為取代基。除上述材料之外，可使用PSG(磷玻璃)、BPSG(磷硼玻璃)或氧化鋁。第一層間絕緣膜533可通過旋涂、浸漬、噴涂、微滴排放法(噴墨法)、印刷(絲網(wǎng)印刷、膠印等)、刮片、輥涂機(jī)、幕涂機(jī)、刀涂機(jī)等來形成。此外，第一層間絕緣膜533可通過層疊上述絕緣膜來形成。
在該實施方式中，在第一層間絕緣膜533上形成第二層間絕緣膜534。第二層間絕緣膜534可以通過等離子CVD、大氣壓等離子CVD等由含有諸如DLC(金剛石型碳)或CN(氮化碳)等碳、氧化硅、氮化硅、或氧氮化硅的膜來形成。此外，第二層間絕緣膜534可以由硅氧烷樹脂或諸如聚酰亞胺、丙烯酸、聚酰胺、抗蝕劑或苯并環(huán)丁烯等光敏或非光敏有機(jī)材料來形成。
可將填充物混合到第一層間絕緣膜533或第二層間絕緣膜534中，以防止第一層間絕緣膜533和第二層間絕緣膜534由于用于構(gòu)成之后要形成的配線的導(dǎo)電材料和第一層間絕緣膜533或第二層間絕緣膜534之間的熱膨脹系數(shù)的不同所引起的應(yīng)力而發(fā)生剝離和損壞。
接著，如圖6D所示，形成穿過第一層間絕緣膜533、第二層間絕緣膜534和配線535到539與TFT 530到532連接的接觸孔。盡管使用CHF3和He的混合氣體作為用于形成接觸孔的蝕刻氣體，但是本發(fā)明不限于此。在本實施方式中，配線535到539包括通過濺射從基片側(cè)開始依次層疊Ti、TiN、Al-Si、Ti和TiN并對它們形成圖案而形成的五個層。
通過將Si混合到Al中，可防止當(dāng)烘培樹脂以對配線形成圖案時形成小丘?？苫旌洗蠹s0.5％的Cu來代替Si。當(dāng)用Ti或TiN夾住Al-Si層時，可進(jìn)一步防止形成小丘。理想的是在形成圖案時使用由SiON形成的硬掩模。配線的材料和制造工藝不限于以上內(nèi)容，且可使用用作柵電極的上述材料。
注意，配線535和536連接到n溝道型TFT 530的高密度雜質(zhì)區(qū)527，配線536和537連接到p溝道形TFT 531的高密度安置區(qū)520，配線538和539連接到n溝道形TFT 532的高密度雜質(zhì)區(qū)528。配線539也連接到n溝道形TFT 532的柵電極512。n溝道形TFT 532可用作隨機(jī)ROM的存儲元件。
接著，如圖6E所示，在第二層間絕緣膜534上形成第三層間絕緣膜541，以覆蓋配線535到539。第三層間絕緣膜541以使它具有開口使得配線535部分外露的方式來形成。第三層間絕緣膜541可由上文中對第一層間絕緣膜533所述的材料來形成。
接著，在第三層間絕緣膜541上形成天線542。天線542可由具有Ag、Au、Cu、Pd、Cr、Mo、Ti、Ta、W、Al、Fe、Co、Zn、Sn或Ni的一種或多種金屬或其金屬化合物的導(dǎo)電材料來形成。天線542連接到配線535。盡管在圖6E中天線542直接連接到配線535，但是本發(fā)明的ID芯片不限于這一構(gòu)造。例如，天線542可以通過單獨形成的配線與配線535電連接。
天線542可以通過印刷法、光刻法、蒸鍍法、微滴排放法等形成。在該實施方式中，天線542由單個導(dǎo)電膜形成。然而，天線542可通過層疊多個導(dǎo)電膜來形成。例如，天線542可由通過化學(xué)鍍用Cu涂層的Ni配線來形成。
微滴排放法是一種用于通過從小噴嘴排放包括預(yù)定成分的微滴來形成預(yù)定圖案的方法。給出噴墨法作為微滴排放法的一個示例。另一方面，印刷法包括絲網(wǎng)印刷法、膠印法等。當(dāng)采用印刷法或微滴排放法時，可在不對曝光使用掩模的情況下形成天線542。此外，當(dāng)采用印刷法或微滴排放法時，不像光刻法，可節(jié)省要被蝕刻掉的材料。此外，由于用于曝光的昂貴的掩模是不必要的，因此可降低制造ID芯片的成本。
在使用微滴排放法或印刷法的情況下，例如，可使用用Ag涂層的Cu的導(dǎo)電粒子。當(dāng)天線542是通過微滴排放法形成的時候，理想的是對第三層間絕緣膜541的表面進(jìn)行改進(jìn)天線542的粘附性的處理。
有若干種改進(jìn)粘附性的方法。一種方法是將由于催化劑作用而能夠改進(jìn)對導(dǎo)電膜或絕緣膜的粘附性的金屬或金屬化合物附在第三層間絕緣膜541的表面上。另一種方法是將對導(dǎo)電膜或絕緣膜具有高粘附性的有機(jī)絕緣膜、金屬或金屬化合物附在第三層間絕緣膜541的表面上。另一種方法是在大氣壓或減壓的條件下對第三層間絕緣膜541的表面進(jìn)行等離子處理，以使其表面被改性。作為對導(dǎo)電膜或絕緣膜具有高粘附性的材料，給出了鈦；氧化鈦；諸如Sc、V、Cr、Mn、Fe、Co、Ni、Cu或Zn等3d過渡元素；等等。作為上述金屬的金屬化合物，給出了氧化物、氮化物、氧氮化物等。作為有機(jī)絕緣膜，例如給出了聚酰亞胺、硅氧烷樹脂等。
當(dāng)附到第三層間絕緣膜541的金屬或金屬化合物導(dǎo)電時，需要優(yōu)化片電阻以使天線的正常操作不會被中斷。具體地，導(dǎo)電金屬或金屬化合物的平均厚度可以在1到10nm的范圍內(nèi)。此外，金屬或金屬化合物可通過氧化來部分或全部絕緣。此外，附到其中不需要粘附性的區(qū)的金屬或金屬化合物可通過蝕刻來選擇性地去除。金屬或金屬化合物可通過微滴排放法、印刷法或溶膠凝膠法被選擇性地僅附到特定的區(qū)，來代替在整個基片上附上了金屬或金屬化合物之后蝕刻掉金屬或金屬化合物。金屬或金屬化合物無需在第三層間絕緣膜541的表面上是完全連續(xù)的膜，而可以在某一程度上是分散的。
然后，如圖7A所示，在形成天線542時候，在第三層間絕緣膜541上形成保護(hù)層545，以覆蓋天線542。保護(hù)層545是由當(dāng)之后蝕刻掉剝離層501時能保護(hù)天線542的材料形成的。例如，保護(hù)層545可通過在基片各處應(yīng)用能夠在水或酒精中溶解的環(huán)氧樹脂、丙烯酸樹脂或硅樹脂來形成。
在該實施方式中，以以下方式來形成保護(hù)層545通過旋涂以30μm的厚度施加水溶樹脂(由Toagosei有限公司制造的VL-WSHL10)，進(jìn)行2分鐘的曝光以暫時固化樹脂，然后從基片后側(cè)對樹脂照射2.5分鐘的UV光，并從基片頂側(cè)照射10分鐘(即，總共12.5分鐘)來完全固化樹脂。在層疊多個有機(jī)樹脂材料的情況下，當(dāng)施加或烘培時，粘附性可能變得太高，或者有機(jī)樹脂可能被要用的溶劑部分地熔化。因此，當(dāng)?shù)谌龑娱g絕緣膜541和保護(hù)層545由可在同一溶劑中溶解的有機(jī)樹脂形成時，較佳的是在第三層間絕緣膜541上形成無機(jī)絕緣膜(SiNx膜、SiNxOy膜、AlNx膜或AlNxOy膜)，以使在以后的過程中可順利地去除保護(hù)層545。
接著，如圖7B所示，形成凹槽546以劃分ID芯片。凹槽546可具有使剝離膜501能夠被露出的深度。凹槽546可通過對層切割或劃線來形成。注意，當(dāng)不需要劃分第一基片上形成的ID芯片時，不必形成凹槽546。
接著，如圖7C所示，蝕刻掉剝離層501。在該實施方式中，從凹槽546引入鹵素氟化物作為蝕刻氣體。在該實施方式中，在溫度為350℃、流速為300sccm、壓力為6Torr、蝕刻時間為3小時的條件下使用ClF3(三氟化氯)。此外，可將氮混合到ClF3氣體中。剝離膜501可通過使用諸如ClF3等鹵素氟化物來選擇性地蝕刻，以使TFT 530到532可從第一基片500剝離。鹵素氟化物可以是氣體或液體。
接著，如圖8A所示，通過使用粘合劑550將剝離的TFT 530到532和天線542粘貼到第二基片551。粘合劑550由可粘貼第二基片551和基膜502的材料形成。粘合劑550可以是例如反應(yīng)固化型、熱固化型、諸如UV固化型等光固化型、或厭氧型。
第二基片551可由諸如紙張或塑料等柔性有機(jī)材料形成。此外，柔性無機(jī)材料可用作第二基片551。塑料基片可由包含具有極性基的聚降冰片烯的ARTON(由JSR制造)形成。此外，給出了以聚對苯二甲酸乙二醇酯(PET)、聚醚砜(PES)、聚萘二甲酸乙二醇酯(PEN)、聚碳酸酯(PC)、尼龍、聚醚醚酮(PEEK)、聚砜(PSF)、聚醚酰亞胺(PEI)、聚芳酯(poly arylate)(PAR)、聚對苯二甲酸丁二醇酯(PBT)、聚酰亞胺、丙烯晴-丁二烯-苯乙烯樹脂、聚氯乙烯、聚丙烯、聚乙酸乙烯酯、丙烯酸樹脂等為代表的聚酯。理想的是第二基片551具有高達(dá)約2到30W/mK的導(dǎo)電性，以擴(kuò)散集成電路中所產(chǎn)生的熱量。
如圖8B所示，在去除了保護(hù)層545之后，在第三層間絕緣膜541上施加粘合劑552以覆蓋天線542，然后粘貼覆蓋件553。作為覆蓋件553，可與第二基片551一樣使用諸如紙張或塑料等柔性有機(jī)材料。粘合劑552的厚度范圍可從10到200μm。
粘合劑552由能夠?qū)⒏采w件553與第三層間絕緣膜541和天線542粘貼的材料形成。粘合劑552可以是例如反應(yīng)固化型、熱固化型、諸如UV固化型等光固化型、或厭氧型。
根據(jù)上述過程，完成了ID芯片。通過以上制造方法，可在第二基片551和覆蓋件553之間形成總厚度范圍在0.3到3μm(通常為約2μm)的超薄集成電路。集成電路的厚度不僅包括半導(dǎo)體元件的厚度，還包括在粘合劑550和粘合劑552之間形成的絕緣膜和層間絕緣膜的厚度?？墒笽D芯片中的集成電路的長度在一側(cè)上為小于等于5mm(小于等于25mm2的面積)，更佳的是在一側(cè)上的長度范圍為0.3mm(0.09mm2)到4mm(16mm2)。
ID芯片的機(jī)械強(qiáng)度可通過將集成電路設(shè)置成接近于第二基片511和覆蓋件553之間的中心來增強(qiáng)。具體地，理想的是控制粘合劑550和552的厚度，以使第二基片551和集成電路厚度方向上的中心之間的距離x滿足不等式1，其中d是第二基片551和覆蓋件553之間的距離。
不等式112d-30μm<x<12d+30μm]]>更佳的是控制粘合劑550和552的厚度以滿足不等式2。
不等式212d-10μm<x<12d+10μm]]>此外，如圖19所示，基膜502、第一絕緣膜533、第二層間絕緣膜534或第三層間絕緣膜541的厚度可被調(diào)整成使從集成電路中TFT的島形半導(dǎo)體膜的底表面到基層的底表面的距離(tunder)等于或約等于從島形半導(dǎo)體膜的底表面到第三層間絕緣膜的頂表面的距離(tover)。當(dāng)以此方式在集成電路的中心設(shè)置島形半導(dǎo)體膜時，可減輕對半導(dǎo)體層的應(yīng)力，且可抑制斷裂的產(chǎn)生。
盡管在圖8B中使用了覆蓋件553，但本發(fā)明不限于此?？蓤?zhí)行僅到圖8A所示的過程位置的過程。
盡管該實施方式描述了在具有高耐熱性的第一基片500和要通過蝕刻從第一基片剝離的集成電路之間設(shè)置了剝離層的示例，但用于制造本發(fā)明的ID芯片的方法不限于這一構(gòu)造。例如，可在集成電路和具有高耐熱性的基片之間設(shè)置金屬氧化膜，并且可通過結(jié)晶削弱金屬氧化膜，以使集成電路被剝離?；蛘?，可在集成電路和具有高耐熱性的基片之間設(shè)置由含氫的非晶半導(dǎo)體形成的剝離層，并且可通過激光照射來去除該剝離膜?；蛘?，可通過機(jī)械地去除其上形成集成電路的具有高耐熱性的基片或通過在使用溶液或氣體的同時蝕刻掉基片來從基片上剝離集成電路。
當(dāng)與基膜502接觸的粘合劑550由有機(jī)樹脂形成以保證ID芯片的柔性的時候，可通過使用氮化硅膜或氮氧化硅膜作為基膜502來防止諸如Na等堿土金屬或堿金屬從有機(jī)樹脂擴(kuò)散到半導(dǎo)體膜中。
當(dāng)附加了ID芯片的物體具有彎曲的表面，且ID芯片的第二基片551彎曲以具有通過移動錐面、柱面等的母線而繪出的彎曲表面時，理想的是使母線的方向符合TFT 530到532的載流子遷移方向。采用上述結(jié)構(gòu)，可防止第二基片51的彎曲改變TFT 530到532的特性。當(dāng)集成電路中島形半導(dǎo)體膜的面積比例為1到30％時，可進(jìn)一步抑制由于第二基片551的彎曲而引起的TFT 520到532的特性改變。
盡管該實施方式描述了用于在與集成電路相同的基片上形成天線的一個示例，但本發(fā)明不限于這一構(gòu)造。可在稍后將在不同基片上形成的天線和集成電路粘貼在一起以使它們電連接。
通常施加于ID芯片的電波的頻率為13.56MHz或2.45GHz，且重要的是將ID芯片形成為使這些頻率可被檢測到以增強(qiáng)多樣性。
本實施方式的ID芯片的優(yōu)點在于與在半導(dǎo)體基片上形成的ID芯片相比難以阻擋電波，并且可抑制由于電波的阻擋而引起的信號衰減。由于半導(dǎo)體基片在本發(fā)明中是不必要的，因此可顯著降低制造ID芯片的成本。例如，將直徑為12英寸的硅基片與尺寸為730×920mm2的玻璃基片進(jìn)行比較。硅基片的面積約為73000mm2，而玻璃基片的面積約為672000mm2。因此，玻璃基片約是硅基片的9.2倍。從尺寸約為672000mm2的玻璃基片，當(dāng)劃分基片所消耗的面積可忽略不計時，可獲得其每一個都是1mm見方的約672000個ID芯片。ID芯片的數(shù)目約為使用硅基片形成的芯片數(shù)目的9.2倍。此外，可將ID芯片的大規(guī)模生產(chǎn)的商業(yè)投資減少至制造使用硅基片的ID芯片的投資的1/3，因為可減少步驟數(shù)。此外，在從玻璃基片剝離了集成電路之后，可再次使用該玻璃基片。即使在考慮了補(bǔ)償損壞的玻璃基片和洗滌玻璃基片的表面所用的所有成本之后，與使用硅基片的情況相比，也可在很大程度上降低成本。即使在不重復(fù)使用而設(shè)置玻璃基片的情況下，尺寸為730×920mm2的玻璃基片的成本約為直徑為12英寸的硅基片的一半。因此，可以理解，可顯著地降低ID芯片的成本。
結(jié)果，當(dāng)使用尺寸為730×920mm2的玻璃基片時，可使ID芯片的價格約為在直徑為12英寸的硅基片上形成的ID芯片的1/30。由于期望將ID芯片用作可一次性使用的芯片，因此本發(fā)明的廉價ID芯片在該應(yīng)用中是非常有利的。
盡管該實施方式描述了將剝離的集成電路粘貼到柔性基片的示例，但本發(fā)明不限于此。例如，可使用玻璃基片上的集成電路作為ID芯片。
該實施例描述了隨機(jī)ROM中使用的讀出電路的一個示例。圖9示出了包括存儲單元陣列801和讀出電路802的隨機(jī)ROM的一個示例。注意，圖9示出了存儲單元陣列801中的存儲單元803以及讀出電路802中對應(yīng)于存儲單元803的一部分。
讀出電路802具有參考存儲單元804、差分放大器電路805和鎖存電路806。當(dāng)選中字線807時，由存儲單元803通過位線808將電壓Vbit提供給差分放大器電路805。另一方面，參考存儲單元804輸出參考電壓Vref，該電壓然后被提供給差分放大器電路805。電壓Vbit和電壓Vref之差在差分放大器805中被放大，且放大的電壓被儲存在鎖存電路806中。
較佳的是參考電壓Vref接近于由多個存儲單元提供的位線808的電壓Vbit的平均值。當(dāng)它們接近時，存儲單元陣列801中的多個存儲單元可將所儲存的數(shù)據(jù)以大約1/2的概率設(shè)為0或1。例如，當(dāng)使參考存儲單元804中的TFT 801的溝道寬度比存儲單元803中的TFT 811的溝道寬度要寬時，可使參考電壓Vref更接近于電壓Vbit的平均值。
由此，基于參考存儲單元804中的TFT 810的閾電壓與所選中的存儲單元803中的tFT 811的閾電壓之差來確定一位數(shù)據(jù)，并將其儲存在鎖存電路806中。更精確地，數(shù)據(jù)不僅是通過存儲單元803中的TFT 811的閾電壓的變化來確定的，而且還是通過差分放大器805中的TFT的閾電壓的變化來確定的。由此，可通過同一制造工藝形成按每一ID芯片來儲存唯一數(shù)據(jù)的隨機(jī)ROM。
上述隨機(jī)ROM可通過TFT的典型制造技術(shù)并通過與用于制造另一集成電路相同的過程來制造。因此，可降低制造隨機(jī)ROM的成本，并且該成本可低于制造閃存的情況下的成本。
儲存在隨機(jī)ROM中的數(shù)據(jù)匹配的概率不總是為0。然而，當(dāng)考慮到大約128位的容量的時候，例如，可能的隨機(jī)位數(shù)是2128，且因此，可以說數(shù)據(jù)匹配的概率基本上為0。
當(dāng)上述隨機(jī)ROM中的數(shù)據(jù)用作ID芯片的唯一數(shù)據(jù)時，不需要設(shè)置用于制造掩模ROM的光掩模，并且可用低成本來制造ID芯片。
參考圖10，本實施例描述了不同于圖9的隨機(jī)ROM的結(jié)構(gòu)。盡管圖9示出了用于通過將每一存儲單元與參考存儲單元比較來確定數(shù)據(jù)的隨機(jī)ROM，但圖10示出了用于通過比較相鄰存儲單元之間的電壓來確定數(shù)據(jù)的隨機(jī)ROM。
圖10示出了存儲單元陣列820中的兩個存儲單元821和822，以及讀出電路823中對應(yīng)于這兩個存儲單元821和822的一部分。當(dāng)選中存儲單元陣列820中的存儲單元821和822時，將分別與存儲單元821和822中的TFT 824和825的閾電壓一致的電壓提供給對應(yīng)的位線826和827。讀出電路823中的差分放大器電路828放大位線826和827的電壓之差，并且將放大的電壓差儲存在讀出電路823中的鎖存電路829中。
TFT的特性不僅可根據(jù)晶粒界面的位置改變，還可根據(jù)其它因素來改變。例如，因素可以是柵絕緣膜的厚度分布或者摻雜的雜質(zhì)元素的密度分布。當(dāng)TFT的特性因除晶粒界面的位置之外的因素而改變時，通常發(fā)生排列在遠(yuǎn)位置的TFT具有變化的特性，而排列在近位置的TFT具有相對相似的特性的情況。在這一情況下，圖9的構(gòu)造不是較佳的，因為當(dāng)考慮整個存儲單元陣列時，TFT的特性有規(guī)律地變化。然而，在本實施例的隨機(jī)ROM中，不像圖9所示的隨機(jī)ROM，要比較的存儲單元被相鄰地排列。因此，每一存儲單元中的TFT不易受到取決于存儲單元位置的宏觀特性變化的影響，而是易于受到取決于晶粒界面位置的特性變化的影響。結(jié)果，可獲得以較少的特性分布偏差來儲存數(shù)據(jù)的隨機(jī)ROM。
為使ID芯片具有足以唯一以便被識別的數(shù)據(jù)，ID芯片可具有可儲存低容量數(shù)據(jù)的隨機(jī)ROM。例如，128位的容量足以使隨機(jī)ROM儲存用于識別ID芯片的數(shù)據(jù)。在低容量隨機(jī)ROM的情況下，可使用雙穩(wěn)態(tài)觸發(fā)器電路。
圖11示出了本實施例中的隨機(jī)ROM的一個示例。如圖11所示，本實施例的隨機(jī)ROM中的讀出電路840具有移位寄存器841和開關(guān)元件842。此外，移位寄存器841具有雙穩(wěn)態(tài)觸發(fā)器電路843。
當(dāng)負(fù)載信號選中隨機(jī)ROM的存儲單元陣列844中的開關(guān)元件842時，來自存儲單元845和846的數(shù)據(jù)被輸入到移位寄存器841。當(dāng)從存儲單元845和846將數(shù)據(jù)輸入到移位寄存器841時，數(shù)據(jù)根據(jù)時鐘信號(CLK)串行輸出。
更詳細(xì)地描述移位寄存器841的操作。首先，在斷言了負(fù)載信號之后，將移位寄存器841的電源電位接地，并且刪除儲存在雙穩(wěn)態(tài)觸發(fā)器電路843中的數(shù)據(jù)。同樣，通過開關(guān)元件842從存儲單元845和846向雙穩(wěn)態(tài)觸發(fā)器電路843施加取決于閾電壓變化的電壓。之后，當(dāng)解除負(fù)載信號的斷言時，截止開關(guān)元件842以斷開雙穩(wěn)態(tài)觸發(fā)器電路842和存儲單元845和846。與此并行地，將具有從存儲單元845和846提供的電壓的數(shù)據(jù)作為默認(rèn)值儲存在雙穩(wěn)態(tài)觸發(fā)器電路843中。然后，通過輸入時鐘信號串行地輸出儲存在雙穩(wěn)態(tài)觸發(fā)器電路843中的唯一數(shù)據(jù)。
盡管本實施例描述了一個雙穩(wěn)態(tài)觸發(fā)器電路843對應(yīng)于一對存儲單元845和846的示例，但本發(fā)明不限于此。例如，多對存儲單元可對應(yīng)于一個雙穩(wěn)態(tài)觸發(fā)器電路843。在這一情況下，可在隨機(jī)ROM中設(shè)置用于選中各對存儲元件之一的電路。
本實施例描述了在不同基片上形成的天線和集成電路電連接的ID芯片的結(jié)構(gòu)。
圖12A示出了本實施例的ID芯片的橫截面。在圖12A中，在第三層間絕緣膜1204上施加粘合劑1203，以覆蓋電連接到TFT 1201的配線1202。然后，用粘合劑1203將覆蓋件1205粘貼到第三層間絕緣膜1204。
天線1206被形成到覆蓋件1205。在該實施例中，通過使用各向異性導(dǎo)電樹脂作為粘合劑1203來將天線1206和配線1202電連接。
各向異性導(dǎo)電樹脂是導(dǎo)電材料分散在樹脂中的材料。樹脂可以是，例如，諸如環(huán)氧樹脂、尿烷樹脂或丙烯酸樹脂等熱可固化樹脂；諸如聚乙烯樹脂或聚丙烯樹脂等熱塑性樹脂；或硅氧烷樹脂。導(dǎo)電材料可以是，例如，諸如聚苯乙烯或環(huán)氧樹脂等用Ni或Au鍍覆的塑料粒子；諸如Ni、Au、Ag或焊料等金屬粒子；碳粒子或碳纖維；用Au鍍覆的Ni纖維；等等。較佳的是根據(jù)天線1206和配線1202之間的距離來確定導(dǎo)電材料的尺寸。
天線1206和配線1202可通過在向各向異性導(dǎo)電樹脂施加超聲波的同時或照射紫外線以固化各向異性導(dǎo)電樹脂的同時加壓來固定。
盡管本實施例示出了天線1206和配線1202通過包括各向異性導(dǎo)電樹脂的粘合劑1203來電連接的示例，但本發(fā)明不限于這一構(gòu)造。天線1206和配線1202可通過在向其施加壓力的同時固定各向異性導(dǎo)電膜而非粘合劑1203來電連接。
盡管本實施例描述了通過將剝離的集成電路粘貼到單獨提供的基片而形成的ID芯片的示例，但本發(fā)明不限于這一構(gòu)造。在可承載如集成電路的制造過程中的熱處理那樣的高溫的基片的情況下，不必要將集成電路從基片剝離。例如，玻璃基片上的集成電路可用作ID芯片。圖12B是示出在玻璃基片上形成的ID芯片的一個示例。
圖12B示出了在作為基片1210的玻璃基片上形成的ID芯片。該ID芯片被形成為使基膜1214與集成電路中使用的基片1210和TFT 1211到1213接觸，而不將粘合劑夾在TFT 1211到1213和基片1210之間。
參考圖13A，該實施例描述了當(dāng)通過對導(dǎo)電膜形成圖案與天線一起形成連接到TFT的配線時ID芯片的結(jié)構(gòu)。圖13A是本實施例的ID芯片的橫截面圖。
在圖13A中，參考標(biāo)號1401表示TFT。TFT 1401具有島形半導(dǎo)體膜1402，島形半導(dǎo)體膜1402上的柵絕緣膜1403，以及重疊在島形半導(dǎo)體膜1402上、兩者之間夾住柵絕緣膜1403的柵電極1404。TFT 1401由第一層間絕緣膜1405和第二層間絕緣膜1406覆蓋。形成于第二層間絕緣膜1406上的配線1407通過第一層間絕緣膜1405和第二層間絕緣膜1406中形成的接觸孔連接到島形半導(dǎo)體膜1402。
天線1408形成于第二層間絕緣膜1406上。配線1407和天線1408可通過在第二層間絕緣膜1406上形成導(dǎo)電膜并對該導(dǎo)電膜形成圖案來形成。用于制造ID芯片的工藝的數(shù)目可通過將天線1408與配線1407一起形成來減少。
接著，參考圖13B描述其中通過對導(dǎo)電膜形成圖案來將TFT的柵電極與天線一起形成的另一ID芯片的結(jié)構(gòu)。圖13B是根據(jù)本實施例的ID芯片的橫截面圖。
在圖13B中，參考標(biāo)號1411表示TFT。TFT 1411具有島形半導(dǎo)體膜1412，與島形半導(dǎo)體膜1412重疊的柵絕緣膜1413，以及與島形半導(dǎo)體膜1412重疊、兩者之間夾住柵絕緣膜1413的柵電極1414。天線1418形成于柵絕緣膜1413上。柵電極1414和天線1418可通過在柵絕緣膜1413上形成導(dǎo)電膜并對該導(dǎo)電膜形成圖案來形成。用于制造ID芯片的工藝的數(shù)目可通過在形成柵電極1414的同時形成天線1418來減少。
盡管該實施例描述了其中剝離集成電路并粘貼到單獨設(shè)置的基板的示例，但本發(fā)明不限于這一構(gòu)造。在可耐受諸如集成電路制造過程中的熱處理這樣的高溫的基片的情況下，不必要從基片剝離集成電路。例如，玻璃基片上的集成電路可用作ID芯片。
本實施例描述了在本發(fā)明的ID芯片中使用的TFT的結(jié)構(gòu)的一個示例。
圖14A是根據(jù)該實施例的TFT的橫截面圖。參考標(biāo)號701表示n溝道型TFT，參考標(biāo)號702表示p溝道型TFT。TFT的結(jié)構(gòu)采用n溝道型TFT作為示例來詳細(xì)描述。
n溝道型TFT 701具有用作活性層的島形半導(dǎo)體膜705。島形半導(dǎo)體膜705具有用作源極區(qū)和漏極區(qū)的兩個雜質(zhì)區(qū)703、夾在兩個雜質(zhì)區(qū)703之間的溝道形成區(qū)704、以及夾在兩個雜質(zhì)區(qū)703和溝道形成區(qū)704之間的兩個LDD(輕度摻雜漏極)區(qū)710。n溝道型TFT 701具有覆蓋島形半導(dǎo)體膜705的柵絕緣膜706、柵電極707以及由絕緣膜形成的兩個側(cè)壁708和709。
盡管本實施例中的柵電極707具有兩個導(dǎo)電膜707a和707b，但本發(fā)明不限于這一構(gòu)造。柵電極707可由一個導(dǎo)電膜形成，或可由兩個或更多的導(dǎo)電膜形成。柵電極707與島形半導(dǎo)體膜705中的溝道形成區(qū)704重疊，在兩者之間夾住了柵絕緣膜706。側(cè)壁708和709與島形半導(dǎo)體膜705中的兩個LDD區(qū)710重疊，在兩者之間夾住柵絕緣膜706。
例如，側(cè)壁708可通過蝕刻厚度為100nm的氧化硅膜來形成，而側(cè)壁709可通過蝕刻厚度為200nm的LTO(低溫氧化物)膜來形成。在本實施例中，用作側(cè)壁708的氧化硅膜是通過等離子CVD形成的，而用作側(cè)壁709的LTO膜(此處為氧化硅膜)是通過降壓CVD來形成的。盡管氧化硅膜可包含氮，但氮原子的個數(shù)應(yīng)當(dāng)小于氧原子的個數(shù)。
雜質(zhì)區(qū)703和LDD區(qū)710可以使在通過將柵電極707用作將n型雜質(zhì)摻雜到島形半導(dǎo)體膜705中之后形成側(cè)壁708和709，然后通過使用側(cè)壁708和709作為掩模將n型雜質(zhì)摻雜到島形半導(dǎo)體膜705中的方式來形成。
p溝道型TFT 702具有幾乎與n溝道型TFT 701相同的結(jié)構(gòu)，不同之處在于島形半導(dǎo)體膜的結(jié)構(gòu)。p溝道型TFT 702的島形半導(dǎo)體膜711沒有LDD區(qū)，而是具有兩個雜質(zhì)區(qū)712以及夾在兩個雜質(zhì)區(qū)712之間的溝道形成區(qū)713。并且，在雜質(zhì)區(qū)712中摻雜p型雜質(zhì)。盡管圖14A示出了其中p溝道型TFT 702沒有LDD區(qū)的示例，但本發(fā)明不限于這一構(gòu)造。p溝道型TFT 702可具有LDD區(qū)。
圖14B示出了其中圖14A所示的TFT具有側(cè)壁的示例。在圖14B中，n溝道型TFT 721具有側(cè)壁728，而p溝道型TFT 722具有側(cè)壁729。側(cè)壁728和729可通過例如蝕刻厚度為100nm的氧化硅膜來形成。在該實施例中，用作側(cè)壁728和729的氧化硅膜是通過等離子CVD法來形成的。盡管氧化硅膜可包含氮，但氮原子的個數(shù)應(yīng)當(dāng)小于氧原子的個數(shù)。
接著，圖14C示出了下柵極TFT的結(jié)構(gòu)。參考標(biāo)號741表示n溝道型TFT，而參考標(biāo)號742表示p溝道型TFT。下柵極TFt的結(jié)構(gòu)采用n溝道型TFT 741作為示例來詳細(xì)描述。
在圖14C中，n溝道型TFT 741具有島形半導(dǎo)體膜745。島形半導(dǎo)體膜745具有用作源極區(qū)和漏極區(qū)的兩個雜質(zhì)區(qū)743、夾在兩個雜質(zhì)區(qū)743之間的溝道形成區(qū)744、以及夾在兩個雜質(zhì)區(qū)743和溝道形成區(qū)744之間的兩個LDD(輕度摻雜漏極)區(qū)750。n溝道型TFT 741具有柵絕緣膜746、柵電極747以及由絕緣膜形成的保護(hù)膜748。
柵電極747與島形半導(dǎo)體膜745中的溝道形成區(qū)744重疊，兩者之間夾住柵絕緣膜746。柵絕緣膜746是在形成柵電極747之后形成的。島形半導(dǎo)體膜745是在形成柵絕緣膜746之后形成的。保護(hù)膜748與柵絕緣膜746重疊，兩者之間夾住溝道形成區(qū)744。
保護(hù)膜748可通過蝕刻例如厚度為100nm的氧化硅膜來形成。在本實施例中，用作保護(hù)膜748的氧化硅膜是通過等離子CVD來形成的。盡管氧化硅膜可包含氮，但氮原子的個數(shù)應(yīng)當(dāng)小于氧原子的個數(shù)。
雜質(zhì)區(qū)743和LDD區(qū)750可通過以下方式單獨形成。在半導(dǎo)體膜745上形成保護(hù)膜748，且在保護(hù)膜748上形成抗蝕劑掩模。接著，通過使用抗蝕劑掩模將n型雜質(zhì)摻雜到島形半導(dǎo)體膜745中。然后，去除抗蝕劑掩模，并且通過使用保護(hù)層748作為掩模將n型雜質(zhì)摻雜到島形半導(dǎo)體膜745中。
p溝道型TFT 742具有幾乎與n溝道型TFT 741相同的結(jié)構(gòu)，不同之處在于島形半導(dǎo)體膜的結(jié)構(gòu)。島形半導(dǎo)體膜751沒有LDD區(qū)，而是具有兩個雜質(zhì)區(qū)752，并且溝道形成區(qū)753夾在兩個雜質(zhì)區(qū)752之間。在雜質(zhì)區(qū)752中摻雜p型雜質(zhì)。盡管圖14A示出了其中p溝道型TFT 742沒有LDD區(qū)的示例，但本發(fā)明不限于這一構(gòu)造。p溝道型TFt 742可具有LDD區(qū)。
本實施例可與實施例1到5的任一個自由組合。
本實施例描述了用于從基片剝離ID芯片并將其粘貼到另一基片的方法。
在耐熱基片上形成集成電路301和天線302之后，從基片上剝離它們，并通過使用粘合劑304如圖15A所示地將它們粘貼到單獨設(shè)置的基片303上。盡管圖15A示出了其中將一組集成電路301和天線302逐個粘貼到基片303的示例，但本發(fā)明不限于這一構(gòu)造?？蓪⒍嘟M集成電路301和天線在它們互相連接的時候同時剝離并粘貼到基片303。
接著，如圖15B所示，將覆蓋件305粘貼到基片303，以將集成電路和天線302夾在兩者之間。在粘貼它們之后，對基片303施加粘合劑306以覆蓋集成電路301和天線302。通過將覆蓋件305粘貼到基片303，獲得了圖15C所示的狀態(tài)。在圖15C中，為了清楚地說明集成電路301和天線302的位置，將覆蓋件305示出為透明的構(gòu)件，以使集成電路301和天線302可被看見。
接著，如圖15D所示，通過根據(jù)切割或劃線來劃分多組集成電路301和天線302來完成ID芯片307。
盡管本實施例示出了其中天線302和集成電路301一起被剝離的示例，但本發(fā)明不限于這一構(gòu)造。天線可事先形成于基片303上，而集成電路301和天線可在將集成電路301粘貼到基片303上時電連接?；蛘撸趯⒓呻娐?01粘貼到基片303之后，可粘貼天線以與集成電路301電連接?；蛘撸墒孪仍诟采w件305山形成天線，并且可在將覆蓋件305粘貼到基片303上時將集成電路301和天線電連接。
當(dāng)基片303和覆蓋件305是柔性的時候，可使用向其施加了應(yīng)力的ID芯片307。根據(jù)本發(fā)明，施加于ID芯片307的應(yīng)力可通過使用應(yīng)力釋放膜在某種程度上釋放。當(dāng)設(shè)置了多個阻擋膜時，可抑制每一阻擋膜的應(yīng)力。因此，可防止由于應(yīng)力或由于堿金屬、堿土金屬或濕氣擴(kuò)散到半導(dǎo)體膜而使半導(dǎo)體元件的性能受到不利的影響。
注意，形成于玻璃基片上的ID芯片可被稱為IDG芯片(識別玻璃芯片)，而形成于柔性基片上的ID芯片可被稱為IDF芯片(識別柔性芯片)。
本實施例可與實施例1到6中的任一個自由組合。
本示例描述了當(dāng)剝離形成于基片上的多個集成電路時形成的凹槽的形狀。圖16A是基片603的俯視圖。圖16B是沿圖16A中的線A-A′所取的橫截面圖。
集成電路602形成于剝離層604上，而剝離層604形成于基片603上。凹槽601形成于相應(yīng)的集成電路602之間，且深度為使剝離層604可被露出的程度。在本實施例中，并非全部而是部分地劃分多個集成電路602。
圖16C和16D示出了在通過以使蝕刻氣體流到圖16A和16B所示的凹槽601的方式蝕刻而去除剝離層604之后的基片。圖16C是基片603的俯視圖，而圖16D是沿圖16C的線A-A′所取的橫截面圖。注意，在從凹槽601到由虛線605所指示的區(qū)域的范圍內(nèi)蝕刻剝離層604。如圖16C和16D所示，在部分地彼此連接的同時劃分多個集成電路602。因此，可防止由于在蝕刻掉剝離層604之后失去支撐而使多個集成電路602移動。
在獲得了圖16C和16D所示的基片603之后，將附加了粘合劑的卷帶粘貼到集成電路602并剝離，以使集成電路602從基片603剝離。然后，在劃分剝離的集成電路602之后或之前，將它們粘貼到單獨準(zhǔn)備的基片。
本實施例示出了用于制造ID芯片的方法的一個示例，且用于制造本發(fā)明的ID芯片的方法不限于本實施例所示的方法。
本實施例可與實施例1到7中的任一個自由組合。
本實施例描述了本發(fā)明的ID芯片的應(yīng)用。
形成于柔性基片上的本發(fā)明的ID芯片適用于附加到柔性物體或具有彎曲表面的物體。根據(jù)本發(fā)明的ID芯片的隨機(jī)ROM，可防止對附加了ID芯片的物體的偽造。此外，可有效地將本發(fā)明的ID芯片應(yīng)用于其商業(yè)價值受到產(chǎn)地、生產(chǎn)商等的較大影響的貨物，因為能以低成本來防止產(chǎn)地、生產(chǎn)商等的偽造。
具體地，本發(fā)明的ID芯片可被附加到具有物體信息的標(biāo)簽，例如貨簽、價格標(biāo)簽、銘牌等。或者，該ID芯片本身可用作標(biāo)簽。此外，本發(fā)明的ID芯片可被附加到對應(yīng)于證明真實性的文檔的證書，例如家庭登記簿的副本、居留證件、護(hù)照、許可證、識別卡、成員資格卡、專家意見的書面聲明、信用卡、現(xiàn)金卡、預(yù)付卡、病人掛號卡、通勤者的通行證等等。另外，該ID芯片可被附加到對應(yīng)于顯示出私法中的財產(chǎn)權(quán)的產(chǎn)權(quán)證明的有價證券，例如賬單、支票、運(yùn)費票據(jù)、卸貨賬單、倉庫收據(jù)、股票、債券、商品折扣券、抵押證明等等。
圖17A示出了安裝了本發(fā)明的ID芯片1302的支票1301的示例。盡管在圖17A中ID芯片1302被安裝在支票1301內(nèi)部，但是ID芯片1302可被暴露在外。
圖17B示出了安裝了本發(fā)明的ID芯片1303的護(hù)照1304的示例。盡管ID芯片1303被附加到護(hù)照1304的封面，但是ID芯片1303可被附加到護(hù)照1304的另一頁。
圖17C示出了安裝了本發(fā)明的ID芯片1305的商品折扣券1306的示例。芯片1305可被安裝在商品折扣券1306的內(nèi)部或可暴露在其表面上。
由于通過使用具有TFT的集成電路形成的ID芯片是廉價且薄型的，因此本發(fā)明的ID芯片適用于最終由消費者來設(shè)置ID芯片的應(yīng)用。尤其是在對僅僅幾日元到幾十日元的少量金額會極大地影響其總銷售的商品使用ID芯片的情況下，具有廉價且薄型的本發(fā)明的ID芯片的包裝材料是非常有利的。包裝材料可以是例如用于包裝物體的已成形或可成形支撐介質(zhì)，諸如塑料包裝、塑料瓶、托盤或膠囊等。
圖18a示出了其中將要銷售的午餐盒1309通過使用安裝了本發(fā)明的ID芯片1307的包裝材料1308來包裝的示例。當(dāng)將午餐盒的價格等記錄在ID芯片1307上時，可通過用作讀/寫器的寄存器來計算出午餐盒1309的賬目。
作為另一示例，本發(fā)明的ID芯片可被安裝到產(chǎn)品的貨標(biāo)，以使產(chǎn)品的分發(fā)可通過使用ID芯片來控制。
如圖18B所示，本發(fā)明的ID芯片1311被安裝到諸如其背面有粘性的產(chǎn)品的貨標(biāo)1310等支撐介質(zhì)。然后，將安裝了ID芯片1311的貨標(biāo)1310粘貼到產(chǎn)品1312。可從安裝到貨標(biāo)1310的ID芯片1311無線地讀取產(chǎn)品1312的識別信息。由此，該ID芯片131使得能夠通過產(chǎn)品的分發(fā)來容易地控制產(chǎn)品。
當(dāng)ID芯片1311中集成電路的存儲器是其中可進(jìn)行寫的易失性存儲器時，可記錄產(chǎn)品1312的分發(fā)過程。此外，當(dāng)將生產(chǎn)產(chǎn)品的過程記錄在ID芯片1311中時，經(jīng)銷商、零售商和消費者可容易地知道產(chǎn)地、生產(chǎn)商、制造日期、處理方法等。
本實施例可與實施例1到8中的任一個自由組合。
權(quán)利要求
1.一種半導(dǎo)體器件，包括集成電路，包括第一薄膜晶體管和第二薄膜晶體管；以及電連接到所述集成電路的天線，其中，所述第二薄膜晶體管的源極區(qū)和漏極區(qū)之一連接到所述第二薄膜晶體管的柵電極，其中，所述第一薄膜晶體管是由半導(dǎo)體膜的第一區(qū)形成的，其中，所述第二薄膜晶體管是由半導(dǎo)體膜的第二區(qū)形成的，以及其中，所述第一區(qū)的結(jié)晶度高于所述第二區(qū)。
2.一種半導(dǎo)體器件，包括集成電路，包括第一薄膜晶體管和第二薄膜晶體管；以及電連接到所述集成電路的天線，其中，所述集成電路包括存儲單元；微處理器；以及連接端子、用于從由天線輸入到所述連接端子的交流信號產(chǎn)生電源電壓的整流器電路、用于通過解調(diào)所述交流信號形成信號的解調(diào)器電路、以及用于通過基于由所述信號從所述存儲單元讀取的數(shù)據(jù)控制開關(guān)對施加于所述天線的負(fù)載進(jìn)行調(diào)制的調(diào)制器電路中的至少一個，其中，所述第一薄膜晶體管是在所述微處理器中形成的，其中，所述第一薄膜晶體管是從半導(dǎo)體膜的第一區(qū)形成的，其中，所述第二薄膜晶體管是在所述存儲單元中形成的，其中，所述第二薄膜晶體管是從所述半導(dǎo)體膜的第二區(qū)形成的，其中，所述第二薄膜晶體管的源極區(qū)和漏極區(qū)之一連接到所述第二薄膜晶體管的柵電極，以及其中，所述第一區(qū)的結(jié)晶度高于所述第二區(qū)。
3.一種半導(dǎo)體器件，包括集成電路，包括第一薄膜晶體管和第二薄膜晶體管；以及電連接到所述集成電路的天線，其中，所述第二薄膜晶體管的源極區(qū)和漏極區(qū)之一連接到所述第二薄膜晶體管的柵電極，其中，所述第一薄膜晶體管是從半導(dǎo)體膜的第一區(qū)形成的，其中，所述第二薄膜晶體管是從所述半導(dǎo)體膜的第二區(qū)形成的，其中，所述第一區(qū)包括在一個方向上連續(xù)生長的晶粒，以及其中，所述第二區(qū)包括直徑范圍從所述第二薄膜晶體管溝道長度的一半到其溝道長度的三倍的晶粒。
4.一種半導(dǎo)體器件，包括集成電路，包括第一薄膜晶體管和第二薄膜晶體管；以及連接到所述集成電路的天線，其中，所述集成電路包括存儲單元；微處理器；以及連接端子、用于從由所述天線輸入到所述連接端子的交流信號產(chǎn)生電源電壓的整流器電路、用于通過解調(diào)所述交流信號形成信號的解調(diào)器電路、以及用于通過基于由所述信號從所述存儲單元讀取的數(shù)據(jù)控制開關(guān)來對施加于所述天線的負(fù)載進(jìn)行調(diào)制的調(diào)制器電路中的至少一個，其中，所述第一薄膜晶體管是在所述微處理器中形成的，其中，所述第一薄膜晶體管是由半導(dǎo)體膜的第一區(qū)形成的，其中，所述第二薄膜晶體管是在所述存儲單元中形成的，其中，所述第二薄膜晶體管是從所述半導(dǎo)體膜的第二區(qū)形成的，其中，所述第二薄膜晶體管的源極區(qū)和漏極區(qū)之一連接到所述第二薄膜晶體管的柵電極，其中，所述第一區(qū)包括在一個方向上連續(xù)生長的晶粒，以及其中，所述第二區(qū)包括直徑范圍在從所述第二薄膜晶體管溝道長度的一半到其溝道長度的三倍的晶粒。
5.如權(quán)利要求3和4中的任一項所述的半導(dǎo)體器件，其特征在于所述第一薄膜半導(dǎo)體的活性層被排列為使所述的一個方向符合電載流子遷移的方向。
6.一種半導(dǎo)體器件，包括集成電路，包括第一薄膜晶體管和第二薄膜晶體管，以及電連接到所述集成電路的天線，其中，所述第二薄膜晶體管的源極區(qū)和漏極區(qū)之一連接到所述第二薄膜晶體管的柵電極，其中，所述第一薄膜晶體管是從用連續(xù)波激光器結(jié)晶的半導(dǎo)體膜的第一區(qū)形成的，其中，所述第二薄膜晶體管是從所述半導(dǎo)體膜的第二區(qū)形成的，以及其中，所述第一區(qū)的結(jié)晶度高于所述第二區(qū)。
7.一種半導(dǎo)體器件，包括集成電路，包括第一薄膜晶體管和第二薄膜晶體管；以及連接到所述集成電路的天線，其中，所述集成電路包括存儲單元；微處理器；以及連接端子、用于從由所述天線輸入到所述連接端子的交流信號產(chǎn)生電源電壓的整流器電路、用于通過解調(diào)所述交流信號形成信號的解調(diào)器電路、以及用于通過基于由所述信號從所述存儲單元讀取的數(shù)據(jù)控制開關(guān)來對施加于所述天線的負(fù)載進(jìn)行調(diào)制的調(diào)制器電路中的至少一個，其中，所述第一薄膜晶體管是在所述微處理器中形成的，其中，所述第一薄膜晶體管是由用連續(xù)波激光器結(jié)晶的半導(dǎo)體膜的第一區(qū)形成的，其中，所述第二薄膜晶體管是在所述存儲單元中形成的，其中，所述第二薄膜晶體管是從所述半導(dǎo)體膜的第二區(qū)形成的，其中，所述第二薄膜晶體管的源極區(qū)和漏極區(qū)之一連接到所述第二薄膜晶體管的柵電極，其中，所述第一區(qū)的結(jié)晶度高于所述第二區(qū)。
8.如權(quán)利要求6和7中的任一項所述的半導(dǎo)體器件，其特征在于所述第一區(qū)包括在所述連續(xù)波激光器的掃描方向上連續(xù)生長的晶粒。
9.如權(quán)利要求8所述的半導(dǎo)體器件，其特征在于所述第一薄膜晶體管的活性層被排列為使所述掃描方向符合電載流子遷移的方向。
10.如權(quán)利要求6到9中的任一項所述的半導(dǎo)體器件，其特征在于所述第二區(qū)包括直徑范圍從所述第二薄膜晶體管溝道長度的一半到其溝道長度的三倍的晶粒。
11.一種用于制造半導(dǎo)體器件的方法，包括在第一基片上形成具有非晶結(jié)構(gòu)的半導(dǎo)體膜；用激光束照射所述半導(dǎo)體膜并在一個方向上掃描，由此在所述半導(dǎo)體膜中形成第一區(qū)和第二區(qū)；以及形成包括使用所述半導(dǎo)體膜中的第一區(qū)的第一薄膜晶體管的集成電路，以及包括使用所述半導(dǎo)體膜中的第二區(qū)的第二薄膜晶體管的存儲單元陣列，其中，所述第一區(qū)的結(jié)晶度高于所述第二區(qū)。
12.如權(quán)利要求11所述的用于制造半導(dǎo)體器件的方法，其特征在于，所述集成電路包括存儲單元；微處理器；以及連接端子、整流器電路、解調(diào)器電路和調(diào)制器電路中的至少一個。
13.如權(quán)利要求11所述的用于制造半導(dǎo)體器件的方法，其特征在于所述第二薄膜晶體管包括柵電極、源極區(qū)和漏極區(qū)，以及所述柵電極電連接到所述源極區(qū)和所述漏極區(qū)中的一個。
14.如權(quán)利要求11所述的用于制造半導(dǎo)體器件的方法，其特征在于，還包括形成天線。
15.如權(quán)利要求14所述的用于制造半導(dǎo)體器件的方法，其特征在于所述形成集成電路和存儲單元陣列的步驟包括形成柵電極的過程，以及所述形成天線的步驟是與所述形成柵電極的過程同時執(zhí)行的。
16.如權(quán)利要求14所述的用于制造半導(dǎo)體器件的方法，其特征在于所述形成集成電路和存儲單元陣列的步驟包括形成源電極和漏電極之一的過程，以及所述形成天線的步驟是與所述形成源電極和漏電極之一的過程同時執(zhí)行的。
17.如權(quán)利要求11所述的用于制造半導(dǎo)體器件的方法，其特征在于，還包括在第二基片上形成天線；以及將所述第一基片附連到所述第二基片，以在所述第一基片和所述第二基片之間夾住所述集成電路、所述存儲單元陣列和所述天線。
18.如權(quán)利要求11所述的用于制造半導(dǎo)體器件的方法，其特征在于所述激光束是連續(xù)波激光束，以及所述第一區(qū)包括在所述連續(xù)波激光束的掃描方向上連續(xù)生長的晶粒。
19.如權(quán)利要求11所述的用于制造半導(dǎo)體器件的方法，其特征在于所述第一薄膜晶體管的活性層被排列成使所述激光束的掃描方向符合當(dāng)電流在所述第一晶體管中流動時電載流子在所述活性層中的遷移方向。
20.如權(quán)利要求11所述的用于制造半導(dǎo)體器件的方法，其特征在于，還包括在形成所述半導(dǎo)體膜之前在所述第一基片上形成基膜；在形成所述半導(dǎo)體膜之前在所述基膜上形成剝離層；從所述第一基片剝離所述集成電路和所述存儲單元陣列；以及將剝離的集成電路和存儲單元陣列附連到第二基片。
21.如權(quán)利要求11所述的用于制造半導(dǎo)體器件的方法，其特征在于所述第一基片是從由玻璃基片、石英基片、陶瓷基片和金屬基片構(gòu)成的組中選擇的。
22.如權(quán)利要求20所述的用于制造半導(dǎo)體器件的方法，其特征在于所述第二基片是柔性的，且是從由紙張基片和塑料基片構(gòu)成的組中選擇的。
23.如權(quán)利要求20所述的用于制造半導(dǎo)體器件的方法，其特征在于所述從第一基片剝離集成電路和存儲單元陣列的步驟包括在所述集成電路和所述存儲單元陣列的周邊區(qū)域中形成凹槽以使所述基膜通過所述剝離層露出；使蝕刻氣體流入所述凹槽，由此去除所述剝離層。
全文摘要
本發(fā)明旨在提供一種達(dá)到高機(jī)械強(qiáng)度而不縮小電路規(guī)模并且能夠在降低成本的同時防止數(shù)據(jù)被偽造和非法更改的半導(dǎo)體器件。本發(fā)明公開了一種以從包括具有高結(jié)晶度的第一區(qū)和結(jié)晶度低于第一區(qū)的第二區(qū)的半導(dǎo)體薄膜形成的ID芯片為代表的半導(dǎo)體器件。具體地，通過使用第一區(qū)形成要求高速操作的電路的TFT(薄膜晶體管)，并通過使用第二區(qū)形成用于識別ROM的存儲元件。
文檔編號H01L27/13GK1922721SQ200580005460
公開日2007年2月28日 申請日期2005年2月21日 優(yōu)先權(quán)日2004年2月25日
發(fā)明者山崎舜平, 大力浩二 申請人:株式會社半導(dǎo)體能源研究所