專利名稱：操作串聯(lián)排列的非易失性存儲(chǔ)單元的方法及裝置(一)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電可擦可編程非易失性存儲(chǔ)器，尤其涉及具有偏壓安排的電荷捕捉(charge trapping)的存儲(chǔ)器，其對(duì)于讀取不同位置的存儲(chǔ)單元的電荷捕捉結(jié)構(gòu)相當(dāng)靈敏。
背景技術(shù)：
目前在電子編程及擦除非易失性存儲(chǔ)技術(shù)中，是以應(yīng)用在各個(gè)領(lǐng)域的電荷儲(chǔ)存結(jié)構(gòu)，如已知的電可擦可編程只讀存儲(chǔ)器(EEPROM)及閃存為主，而一些存儲(chǔ)單元結(jié)構(gòu)可用于電可擦可編程只讀存儲(chǔ)器及閃存。隨著集成電路的尺寸縮小，以電荷捕捉介電材料層為主的存儲(chǔ)單元結(jié)構(gòu)因其可以量產(chǎn)并且工藝簡(jiǎn)單，漸漸受到矚目。以電荷捕捉介電材料層為主的各種存儲(chǔ)單元結(jié)構(gòu)如包含已知技術(shù)中工業(yè)名稱為PHINES、NROM及SONOS的結(jié)構(gòu)，這些存儲(chǔ)單元結(jié)構(gòu)通過(guò)將電荷捕捉至電荷捕捉介電層(如氮化硅層)而儲(chǔ)存數(shù)據(jù)，而當(dāng)捕捉到相當(dāng)多的凈負(fù)電荷時(shí)，存儲(chǔ)單元的臨界電位將會(huì)增加?？赏ㄟ^(guò)從電荷捕捉層移除凈負(fù)電荷或加入凈正電荷至電荷捕捉層而降低存儲(chǔ)單元的臨界電位。
一般的存儲(chǔ)單元依靠反向讀取操作來(lái)決定存儲(chǔ)結(jié)構(gòu)的內(nèi)容，然而，即使只關(guān)注一部份電荷捕捉結(jié)構(gòu)的數(shù)據(jù)，反向讀取技術(shù)實(shí)際上也會(huì)與電荷捕捉結(jié)構(gòu)的多個(gè)位置耦合。這樣的依賴性限制了電荷捕捉結(jié)構(gòu)，如非易失性存儲(chǔ)器的使用，使得反向讀取技術(shù)所測(cè)得的電流感測(cè)范圍(sensing window)縮小，極可能只有少數(shù)的數(shù)據(jù)儲(chǔ)存在電荷捕捉結(jié)構(gòu)。
能量消耗是另一個(gè)可以改善的部分。便攜式電子裝置，如音樂(lè)播放器、手機(jī)及無(wú)線裝置，其中可使用的能量來(lái)源有限。反向讀取操作為一種能量損失源，造成能量消耗，而此類能量消耗會(huì)類似地發(fā)生在讀取操作中，而讀取操作依賴橫向電流流經(jīng)存儲(chǔ)單元中溝道的程度。
因此，需要一種非易失性存儲(chǔ)單元，在只有一部份電荷捕捉結(jié)構(gòu)儲(chǔ)存關(guān)注的數(shù)據(jù)時(shí)，可以讀取，但不會(huì)實(shí)際上與電荷捕捉結(jié)構(gòu)的多個(gè)位置耦合。另外，也需要一種相比于反向讀取操作可以降低能量消耗的讀取操作。

發(fā)明內(nèi)容
本發(fā)明公開(kāi)一種操作非易失性存儲(chǔ)器陣列、包含此存儲(chǔ)器陣列的集成電路的結(jié)構(gòu)、以及包含一行非易失性存儲(chǔ)單元的集成電路。
一種非易失性存儲(chǔ)器集成電路，包含儲(chǔ)存數(shù)據(jù)為電荷儲(chǔ)存狀態(tài)的非易失性存儲(chǔ)器陣列、位線及提供柵極電位的字線。此非易失性存儲(chǔ)器陣列可能包含存儲(chǔ)單元行，每一存儲(chǔ)單元包含具有第一和第二載電流節(jié)點(diǎn)的襯底區(qū)域、一個(gè)電荷儲(chǔ)存結(jié)構(gòu)及一個(gè)或多個(gè)介電結(jié)構(gòu)。介電結(jié)構(gòu)大約位于電荷儲(chǔ)存結(jié)構(gòu)，使得一部份介電結(jié)構(gòu)在電荷儲(chǔ)存結(jié)構(gòu)與襯底區(qū)域之間，一部份介電結(jié)構(gòu)在電荷儲(chǔ)存結(jié)構(gòu)與門(mén)電位源極之間。
位線具有存儲(chǔ)單元的對(duì)應(yīng)行，以將一特定的位線用于存取存儲(chǔ)單元的對(duì)應(yīng)行上的數(shù)據(jù)。在一些存儲(chǔ)器操作期間，位線與存儲(chǔ)單元的對(duì)應(yīng)行的第一端電連接，而在一些存儲(chǔ)器操作期間，同一位線與存儲(chǔ)單元的對(duì)應(yīng)行的第二端電連接。舉例來(lái)說(shuō)，在編程操作期間，同一的位線與對(duì)應(yīng)行的第一端及第二端電連接。在其它例子中，在讀取操作期間，同一位線與對(duì)應(yīng)行的第一端及第二端電連接。執(zhí)行此讀取操作，通過(guò)測(cè)量能隙帶電流分量決定至少一個(gè)電荷儲(chǔ)存狀態(tài)。
在一些實(shí)施例中，在非易失性存儲(chǔ)器陣列執(zhí)行額外的存儲(chǔ)器操作。在這些額外的存儲(chǔ)器操作中，位線與非易失性存儲(chǔ)單元的對(duì)應(yīng)行的第一端電連接，而非易失性存儲(chǔ)單元的對(duì)應(yīng)行的第二端浮動(dòng)。
在一些實(shí)施例中，襯底區(qū)域?yàn)樵诎雽?dǎo)體襯底中的阱。在另一實(shí)施例中，襯底區(qū)域僅為半導(dǎo)體襯底。
前述技術(shù)的其它實(shí)施例包含一種操作非易失性存儲(chǔ)器陣列的方法，以及根據(jù)前述技術(shù)的一行非易失性存儲(chǔ)器。
在一些實(shí)施例中，包含第一晶體管和第二晶體管。在一些存儲(chǔ)器操作期間，位線通過(guò)第一晶體管，而與存儲(chǔ)單元的對(duì)應(yīng)行的該第一端電連接，在一些存儲(chǔ)器操作期間，同一位線通過(guò)第二晶體管，而與存儲(chǔ)單元的對(duì)應(yīng)行的該第二端電連接。
在一實(shí)施例中，非易失性存儲(chǔ)單元具有分離柵的設(shè)計(jì)并且包含第二柵極。在存儲(chǔ)器操作中，每一個(gè)不同的柵極對(duì)襯底區(qū)域施加偏壓。通過(guò)此分離柵設(shè)計(jì)，邏輯實(shí)施擦除和編程偏壓設(shè)置，通過(guò)將電子注入至電荷儲(chǔ)存結(jié)構(gòu)對(duì)應(yīng)的部分以及從該電荷儲(chǔ)存結(jié)構(gòu)對(duì)應(yīng)的部分將電子射出，以改變電荷儲(chǔ)存狀態(tài)。
在其它實(shí)施例中，非易失性存儲(chǔ)單元具有浮動(dòng)?xùn)艠O設(shè)計(jì)或納米結(jié)晶設(shè)計(jì)。通過(guò)此浮動(dòng)?xùn)艠O設(shè)計(jì)或納米結(jié)晶設(shè)計(jì)，邏輯實(shí)施擦除和編程偏壓設(shè)置，通過(guò)將電子注入至電荷儲(chǔ)存結(jié)構(gòu)對(duì)應(yīng)的部分并且從該電荷儲(chǔ)存結(jié)構(gòu)對(duì)應(yīng)的部分將電子射出，以改變電荷儲(chǔ)存狀態(tài)。
在其它實(shí)施例中，非易失性存儲(chǔ)單元具有電荷捕捉材料設(shè)計(jì)。通過(guò)此電荷捕捉材料，邏輯實(shí)施擦除和編程偏壓設(shè)置，通過(guò)將電子注入至電荷儲(chǔ)存結(jié)構(gòu)對(duì)應(yīng)的部分并且從該電荷儲(chǔ)存結(jié)構(gòu)對(duì)應(yīng)的部分將電子射出，以改變電荷儲(chǔ)存狀態(tài)。
在讀取操作中，流經(jīng)第一載電流節(jié)點(diǎn)和/或第二載電流節(jié)點(diǎn)與襯底區(qū)域之間的測(cè)量電流包含流經(jīng)襯底區(qū)域與第一載電流節(jié)點(diǎn)和第二載電流節(jié)點(diǎn)中至少一個(gè)的能隙間穿隧電流，以決定電荷儲(chǔ)存狀態(tài)。為了降低流經(jīng)第一載電流節(jié)點(diǎn)和/或第二載電流節(jié)點(diǎn)與襯底區(qū)域之間的測(cè)量電流，讀取偏壓設(shè)置在柵極與第一載電流節(jié)點(diǎn)和/或第二載電流節(jié)點(diǎn)之間產(chǎn)生第一電位差，而在第一載電流節(jié)點(diǎn)和/或第二載電流節(jié)點(diǎn)與襯底區(qū)域之間產(chǎn)生第二電位差。
因?yàn)樽x取操作不需要流經(jīng)測(cè)量的非易失性存儲(chǔ)單元的第一和第二載電流節(jié)點(diǎn)的電流，因此，讀取偏壓設(shè)置允許第一和第二載電流節(jié)點(diǎn)的其中一個(gè)區(qū)域可以是浮動(dòng)的，而第一和第二載電流節(jié)點(diǎn)的另一個(gè)區(qū)域則有偏壓，以與襯底區(qū)域之間產(chǎn)生電位差。
流經(jīng)第一和/或第二載電流節(jié)點(diǎn)與襯底區(qū)域之間的測(cè)量電流包含至少一個(gè)能隙間穿隧電流，流經(jīng)襯底區(qū)域與第一和/或第二載電流節(jié)點(diǎn)，以決定電荷儲(chǔ)存狀態(tài)。為了降低流經(jīng)第一和/或第二載電流節(jié)點(diǎn)與襯底區(qū)域之間的測(cè)量電流，讀取偏壓設(shè)置在柵極與第一和/或第二載電流節(jié)點(diǎn)之間產(chǎn)生第一電位差，而在第一和/或第二載電流節(jié)點(diǎn)與襯底區(qū)域之間產(chǎn)生第二電位差。
柵極與第一和第二載電流節(jié)點(diǎn)中至少一個(gè)的電位差產(chǎn)生電場(chǎng)，并在同一區(qū)域產(chǎn)生帶彎曲(band bending)。帶彎曲的程度受電荷捕捉結(jié)構(gòu)的電荷儲(chǔ)存狀態(tài)的影響，使得在第一和第二載電流節(jié)點(diǎn)中至少一個(gè)的能隙間穿隧電流因電荷儲(chǔ)存狀態(tài)而改變。在一些實(shí)施例中，偏壓設(shè)置在襯底區(qū)域與第一和第二載電流節(jié)點(diǎn)中的一個(gè)之間施加偏壓電位差，而使第一和第二載電流節(jié)點(diǎn)中的另一個(gè)浮動(dòng)。
在一些實(shí)施例中，襯底區(qū)域?yàn)樵诎雽?dǎo)體襯底中的阱。在另一實(shí)施例中，襯底區(qū)域僅為半導(dǎo)體襯底。
前述技術(shù)的其它實(shí)施例包含根據(jù)前述技術(shù)的一行非易失性存儲(chǔ)單元及操作此行的方法。
通過(guò)參考下列附圖、實(shí)施方法及權(quán)利要求書(shū)將可了解本發(fā)明的其它方面和優(yōu)點(diǎn)。
不同的實(shí)施例包含具有n型溝道的存儲(chǔ)單元、具有p型溝道的存儲(chǔ)單元或具有n型溝道的存儲(chǔ)單元以及具有p型溝道的存儲(chǔ)單元。


圖1A為電荷捕捉存儲(chǔ)單元的示意圖，示出了對(duì)應(yīng)于源極端在部分電荷捕捉存儲(chǔ)單元執(zhí)行的讀取操作；圖1B為電荷捕捉存儲(chǔ)單元的示意圖，示出了對(duì)應(yīng)于漏極端在部分電荷捕捉存儲(chǔ)單元執(zhí)行的讀取操作；圖2A示出典型非易失性存儲(chǔ)單元的感測(cè)范圍圖；圖2B示出當(dāng)在其它部分的電荷捕捉存儲(chǔ)單元執(zhí)行編程操作時(shí)，存儲(chǔ)單元的感測(cè)范圍圖；圖3A為電荷捕捉存儲(chǔ)單元的示意圖，示出了在一部分電荷捕捉存儲(chǔ)單元執(zhí)行的溝道熱電子注入；圖3B為電荷捕捉存儲(chǔ)單元的示意圖，示出在其它部分的電荷捕捉存儲(chǔ)單元執(zhí)行的溝道熱電子注入；圖4A為電荷捕捉存儲(chǔ)單元的示意圖，示出在一部分電荷捕捉存儲(chǔ)單元執(zhí)行的能間帶熱空穴注入；圖4B為電荷捕捉存儲(chǔ)單元的示意圖，示出在其它部分的電荷捕捉存儲(chǔ)單元執(zhí)行的能間帶熱空穴注入；圖5為通過(guò)偏壓設(shè)置而在一行非易失性存儲(chǔ)單元執(zhí)行的擦除操作圖，非易失性存儲(chǔ)單元以NOR設(shè)置而相互連接；圖6為通過(guò)另一個(gè)偏壓設(shè)置而在一行非易失性存儲(chǔ)單元執(zhí)行的擦除操作圖，非易失性存儲(chǔ)單元以NOR設(shè)置而相互連接；圖7A為電荷捕捉存儲(chǔ)單元的示意圖，示出對(duì)應(yīng)于圖5而在電荷捕捉結(jié)構(gòu)執(zhí)行的擦除操作；圖7B為電荷捕捉存儲(chǔ)單元的示意圖，其示出對(duì)應(yīng)于圖6而在電荷捕捉結(jié)構(gòu)執(zhí)行的擦除操作；圖8為在一行非易失性存儲(chǔ)單元執(zhí)行的編程操作圖，非易失性存儲(chǔ)單元以NOR設(shè)置而相互連接，而空穴加入部分的存儲(chǔ)單元；圖9為在一行非易失性存儲(chǔ)單元執(zhí)行的編程操作圖，非易失性存儲(chǔ)單元以NOR設(shè)置而相互連接，而空穴加入另一部份的存儲(chǔ)單元；
圖10為在一行非易失性存儲(chǔ)單元執(zhí)行的讀取操作圖，非易失性存儲(chǔ)單元以NOR設(shè)置而相互連接，讀取一部份的存儲(chǔ)單元；圖11為在一行非易失性存儲(chǔ)單元執(zhí)行的讀取操作圖，非易失性存儲(chǔ)單元以NOR設(shè)置而相互連接，讀取另一部份的存儲(chǔ)單元；圖12為通過(guò)另一個(gè)偏壓設(shè)置而在非易失性存儲(chǔ)單元執(zhí)行的擦除操作圖，非易失性存儲(chǔ)單元以虛擬接地陣列設(shè)置而相互連接；圖13為通過(guò)一個(gè)偏壓設(shè)置而在非易失性存儲(chǔ)單元執(zhí)行的擦除操作圖，非易失性存儲(chǔ)單元以虛擬接地陣列設(shè)置而相互連接；圖14為在非易失性存儲(chǔ)單元執(zhí)行的編程操作圖，非易失性存儲(chǔ)單元以虛擬接地陣列設(shè)置而相互連接，而空穴加入部分的存儲(chǔ)單元；圖15為在虛擬接地陣列設(shè)置的非易失性存儲(chǔ)單元執(zhí)行的編程操作圖；圖16為通過(guò)偏壓設(shè)置而在非易失性存儲(chǔ)單元陣列執(zhí)行的擦除操作圖，非易失性存儲(chǔ)單元陣列相互連接并設(shè)置為串聯(lián)的單元行；圖17為通過(guò)另一個(gè)偏壓設(shè)置而在非易失性存儲(chǔ)單元陣列執(zhí)行的擦除操作圖，非易失性存儲(chǔ)單元陣列相互連接并設(shè)置為串聯(lián)的單元行；圖18為通過(guò)一個(gè)偏壓設(shè)置而在非易失性存儲(chǔ)單元陣列執(zhí)行的擦除操作圖，非易失性存儲(chǔ)單元陣列相互連接并設(shè)置為串聯(lián)的單元行，且具有浮動(dòng)端；圖19為通過(guò)另一個(gè)偏壓設(shè)置而在非易失性存儲(chǔ)單元陣列執(zhí)行的擦除操作圖，非易失性存儲(chǔ)單元陣列相互連接并設(shè)置為串聯(lián)的單元行，且具有浮動(dòng)端；圖20為在非易失性存儲(chǔ)單元陣列執(zhí)行的編程操作圖，非易失性存儲(chǔ)單元陣列相互連接并設(shè)置為串聯(lián)的單元行；圖21為在非易失性存儲(chǔ)單元陣列執(zhí)行的編程操作圖，非易失性存儲(chǔ)單元陣列相互連接并設(shè)置為串聯(lián)的單元行，且具有浮動(dòng)端；圖22為在非易失性存儲(chǔ)單元陣列執(zhí)行的讀取操作圖，非易失性存儲(chǔ)單元陣列相互連接并設(shè)置為串聯(lián)的單元行，在串聯(lián)的一端操作；
圖23為在非易失性存儲(chǔ)單元陣列執(zhí)行的讀取操作圖，非易失性存儲(chǔ)單元陣列相互連接并設(shè)置為串聯(lián)的單元行，在串聯(lián)的另一端操作；圖24為在非易失性存儲(chǔ)單元陣列執(zhí)行的讀取操作圖，非易失性存儲(chǔ)單元陣列相互連接并設(shè)置為串聯(lián)的單元行，在串聯(lián)的兩端操作；圖25為在非易失性存儲(chǔ)單元陣列執(zhí)行的讀取操作圖，非易失性存儲(chǔ)單元陣列相互連接并設(shè)置為串聯(lián)的單元行，且具有浮動(dòng)端；圖26為通過(guò)一個(gè)偏壓設(shè)置而在非易失性存儲(chǔ)單元執(zhí)行的擦除操作圖，非易失性存儲(chǔ)單元相互連接并設(shè)置為串聯(lián)的單元行；圖27為通過(guò)另一個(gè)偏壓設(shè)置而在非易失性存儲(chǔ)單元執(zhí)行的擦除操作圖，非易失性存儲(chǔ)單元相互連接并設(shè)置為串聯(lián)的單元行；圖28為通過(guò)一個(gè)偏壓設(shè)置而在非易失性存儲(chǔ)單元執(zhí)行的擦除操作圖，非易失性存儲(chǔ)單元相互連接并設(shè)置為串聯(lián)的單元行，且具有浮動(dòng)端；圖29為通過(guò)另一個(gè)偏壓設(shè)置而在非易失性存儲(chǔ)單元執(zhí)行的擦除操作圖，非易失性存儲(chǔ)單元相互連接并設(shè)置為串聯(lián)的單元行，且具有浮動(dòng)端；圖30為在非易失性存儲(chǔ)單元執(zhí)行的編程操作圖，非易失性存儲(chǔ)單元相互連接并設(shè)置為串聯(lián)的單元行；圖31為在非易失性存儲(chǔ)單元執(zhí)行的編程操作圖，非易失性存儲(chǔ)單元相互連接并設(shè)置為串聯(lián)的單元行，且具有浮動(dòng)端；圖32為在非易失性存儲(chǔ)單元執(zhí)行的讀取操作圖，非易失性存儲(chǔ)單元陣列相互連接并設(shè)置為串聯(lián)的單元行，在串聯(lián)的一端操作；圖33為在非易失性存儲(chǔ)單元執(zhí)行的讀取操作圖，非易失性存儲(chǔ)單元陣列相互連接并設(shè)置為串聯(lián)的單元行，在串聯(lián)的另一端操作；圖34為在非易失性存儲(chǔ)單元執(zhí)行的讀取操作圖，非易失性存儲(chǔ)單元陣列相互連接并設(shè)置為串聯(lián)的單元行，在串聯(lián)的兩端操作；圖35為在非易失性存儲(chǔ)單元執(zhí)行的讀取操作圖，非易失性存儲(chǔ)單元相互連接并設(shè)置為串聯(lián)的單元行，且具有浮動(dòng)端；
圖36A至圖36C示出具有不同電荷儲(chǔ)存結(jié)構(gòu)的其它非易失性存儲(chǔ)單元的示意圖；圖37為具有電荷捕捉存儲(chǔ)單元陣列及控制電路的集成電路的示意圖。
實(shí)施方式圖1A為電荷捕捉存儲(chǔ)單元的示意圖，顯示在對(duì)應(yīng)于源極端的電荷捕捉結(jié)構(gòu)(charge trapping structure)部分執(zhí)行的讀取操作。P型摻雜襯底區(qū)域170包含n+摻雜源和漏極區(qū)域150和160。剩余的存儲(chǔ)單元包含位于襯底上的底介電結(jié)構(gòu)140、位于底介電結(jié)構(gòu)140(底氧化層)上的電荷捕捉結(jié)構(gòu)130、位于電荷捕捉結(jié)構(gòu)130上的頂介電結(jié)構(gòu)120(頂氧化層)、以及位于氧化結(jié)構(gòu)(應(yīng)為頂介電結(jié)構(gòu))120上的柵極110。典型的頂介電結(jié)構(gòu)包含大約5到10納米厚的二氧化硅和氮氧化硅，或其它類似的高介電常數(shù)材料，例如三氧化二鋁(Al2O3)。典型的底介電結(jié)構(gòu)包含大約3到10納米厚的二氧化硅和氮氧化硅，或其它類似的高介電常數(shù)材料。典型的電荷捕捉結(jié)構(gòu)包含大約3到9納米厚的氮化硅，或其它類似的高介電常數(shù)材料，例如三氧化二鋁(Al2O3)、二氧化鉿(HfO2)及其它。
諸如SONOS存儲(chǔ)器的存儲(chǔ)單元包含如厚度為2納米至10納米的底氧化層、厚度為2納米至10納米的電荷捕捉層以及厚度為2納米至15納米的頂氧化層。其它電荷捕捉存儲(chǔ)單元為PHINES以及NROM。
在一些實(shí)施例中，柵極材料所具有的功函數(shù)大于n型硅的本征功函數(shù)(intrinsic work function)或大于約4.1電子伏特(eV)，優(yōu)選為大于4.25電子伏特(eV)，例如大于5電子伏特(eV)。典型的柵極材料包含p型多晶硅、氮化鈦(TiN)、鉑(Pt)及其它高功函數(shù)的金屬及材料。適于本技術(shù)實(shí)施例的其它材料包含但非限定于釕(Ru)、銥(Ir)、鎳(Ni)及鈷(Co)金屬，包含但非限定于釕-鈦(Ru-Ti)、鎳-鈦(Ni-T(應(yīng)為T(mén)i))的金屬合金、金屬氮化物以及包含但非限定于二氧化釕(RuO2)的金屬氧化物。相比于典型的n型多晶硅柵極，高功函數(shù)的柵極材料會(huì)造成較高的電子穿隧的注入阻障。具有二氧化硅且作為頂介電結(jié)構(gòu)的n型多晶硅的柵極的注入阻障約為3.15電子伏特(eV)。因此，在本發(fā)明的實(shí)施例中，柵極和頂介電層所使用的材料具有高于3.15電子伏特(eV)的注入阻障，例如高于約3.4電子伏(eV)，優(yōu)選高于4電子伏特(eV)。對(duì)于具有二氧化硅頂介電層的p型多晶硅柵極，其注入阻障約為4.25電子伏特(eV)，而相關(guān)于具有二氧化硅頂介電層的n型多晶硅柵極，聚集(converged)的單元產(chǎn)生的臨界值會(huì)降至約2伏特(V)。
在圖1A中，存儲(chǔ)單元的源極端儲(chǔ)存加入的電子，如從柵極110或襯底170，經(jīng)由溝道重設(shè)操作注入電子、Flower-Nordheim隧道，或其它電荷移動(dòng)過(guò)程，例如溝道熱電子注入或溝道起始次要電子注入。存儲(chǔ)單元的漏極端則儲(chǔ)存加入的空穴，如透過(guò)能帶間(band-to-band)，將空穴注入到電荷捕捉結(jié)構(gòu)130的漏極端。
圖1A的偏壓設(shè)置是用來(lái)讀取電荷捕捉結(jié)構(gòu)130的源極端，其柵極110的電壓為-10伏特(V)，源極150的電壓為2伏特(V)，漏極160的電位是浮動(dòng)的(floating)，而襯底170的電位為0伏特(V)。圖1B的存儲(chǔ)單元類似于圖1A的存儲(chǔ)單元，除了圖1B中讀取操作是在電荷捕捉結(jié)構(gòu)的漏極端執(zhí)行而非源極端執(zhí)行。在圖1B中的偏壓設(shè)置是用來(lái)讀取電荷捕捉結(jié)構(gòu)130的漏極端，柵極110的電壓為-10伏特(V)，源極150的電位是浮動(dòng)的，漏極160的電壓為2伏特(V)，而襯底170的電位為0伏特(V)。在各端子間決定偏壓的設(shè)置，使得能帶能有效地彎曲而在n+摻雜源極150(圖1A)中或在n+摻雜漏極160(圖1B)中產(chǎn)生能帶間電流，但是仍維持在襯底170和源極150(圖1A)或漏極160(圖1B)之間具有足夠低的電位差，使編程或擦除不會(huì)發(fā)生，參照對(duì)圖3A、圖3B、圖4A、圖4B、圖7A以及圖7B的說(shuō)明。
在圖1A和圖1B中的偏壓設(shè)置中，在p摻雜的襯底170與n+摻雜源極150或n+摻雜漏極160之間的接合區(qū)域顯示反向偏壓p-n接合的行為。然而，柵極電位產(chǎn)生足夠彎曲的能帶，使得n+摻雜源極150(圖1A)或n+摻雜漏極160(圖1B)產(chǎn)生能帶間穿隧。源極150或漏極160的高摻雜濃度、空間電荷區(qū)域產(chǎn)生的高電荷密度以及空間電荷區(qū)域伴隨的短長(zhǎng)度(空間電荷區(qū)域上的電位改變)，提供窄能帶彎曲。價(jià)帶(valence band)上的電子穿過(guò)禁帶間隙(forbidden gap)至導(dǎo)帶(conduction band)，并且向下漂移至勢(shì)壘(potential hill)，比n+摻雜源極150(圖1A)或n+摻雜漏極160(圖1B)還要深。在類似的情況下，空穴向上漂移至勢(shì)壘，遠(yuǎn)離n+摻雜源極150(圖1A)或n+摻雜漏極160圖1B)，并且朝向p型襯底170。
柵極110的電位通過(guò)底介電結(jié)構(gòu)140(底氧化層)而控制部分襯底170的電位，之后，部分襯底170的電位通過(guò)底介電結(jié)構(gòu)140(底氧化層)控制底介電結(jié)構(gòu)140(底氧化層)與n+摻雜源極150(圖1A)或n+摻雜漏極160(圖1B)間能帶的彎曲程度。當(dāng)柵極110的電位變得更負(fù)(negative)時(shí)，通過(guò)底介電結(jié)構(gòu)140(底氧化層)控制的部分襯底170的電位變得更負(fù)，使得n+摻雜源極150(圖1A)或n+摻雜漏極160(圖1B)能帶彎曲得更深。由于以下原因的結(jié)合，造成更多的能帶間電流流動(dòng)1)在彎曲能帶的一側(cè)上被占據(jù)的電子能級(jí)與彎曲能帶的另一側(cè)上未被占據(jù)的電子能級(jí)之間的重疊增加，以及2)被占據(jù)的電子能級(jí)與未被占據(jù)的電子能級(jí)之間的阻障寬度變窄(Sze，1981年的半導(dǎo)體器件物理學(xué)，Physics of Semiconductor Device)。
如上所述，電荷捕捉結(jié)構(gòu)130的漏極端被相對(duì)多的空穴所占據(jù)，相比于電荷捕捉結(jié)構(gòu)130的漏極端，電荷捕捉結(jié)構(gòu)130的源極端反而被相對(duì)多的電子所占據(jù)。因此，根據(jù)高斯定律(Gauss′s Law)，當(dāng)將-10伏特(V)施加在柵極110上時(shí)，相比于漏極端，在源極端上底介電結(jié)構(gòu)140(底氧化層)上的偏壓較負(fù)。因此，相比于用來(lái)讀取電荷捕捉結(jié)構(gòu)130漏極端并且顯示在圖1B中的偏壓設(shè)置的漏極160與襯底170之間的電流流動(dòng)，用來(lái)讀取電荷捕捉結(jié)構(gòu)130源極端并且顯示在圖1A中的偏壓設(shè)置的源極150與襯底170之間有更多的電流流動(dòng)。
顯示在圖1A和圖1B中用來(lái)讀取的偏壓設(shè)置與顯示在圖3A、圖3B、圖4A以及圖4B中用來(lái)編程和擦除的偏壓設(shè)置之間的差異，顯示謹(jǐn)慎的(careful)平衡。對(duì)于讀取而言，源極區(qū)域與漏極區(qū)域之間的電位差應(yīng)不會(huì)產(chǎn)生大量將輸送穿隧氧化物的載流子以及影響電荷儲(chǔ)存的狀態(tài)，相對(duì)地，對(duì)于編程和擦除而言，源極區(qū)域與漏極區(qū)域之間的電位差足以產(chǎn)生大量將輸送穿隧氧化物的載流子且將影響電荷儲(chǔ)存的狀態(tài)。
圖2A示出典型非易失性存儲(chǔ)單元的感測(cè)范圍圖。在圖2A中，因?yàn)榈诙恍?yīng)(second bit effect)，使反向讀取操作的存儲(chǔ)單元250具有相對(duì)窄的感測(cè)范圍。在時(shí)間間隔230期間，當(dāng)?shù)谝晃贿M(jìn)行編程時(shí)，第一位210的讀取電流曲線將從最低階260升至高階264，因而在時(shí)間間隔230期間，第一位210的編程實(shí)質(zhì)影響第二位220的讀取電流曲線，使其從最低階260降至低階262。在時(shí)間間隔240期間，當(dāng)?shù)诙贿M(jìn)行編程時(shí)，第二位220的讀取電流曲線將從低階262升至最高階266，因而在時(shí)間間隔240期間，第二位220的編程實(shí)質(zhì)影響第一位210的讀取電流曲線，使其從高階264升至最高階266。因此，在存儲(chǔ)單元的一位執(zhí)行反向讀取操作時(shí)，產(chǎn)生的讀取電流實(shí)質(zhì)受其它位的編程或擦除狀態(tài)的影響。這是因?yàn)樵诜聪蜃x取操作期間，提供的柵極電位會(huì)使得其它位空乏和反轉(zhuǎn)變得更為困難，并且撞擊穿過(guò)其它位下方的部分襯底。
圖2B顯示在存儲(chǔ)單元的電荷捕捉結(jié)構(gòu)的其它區(qū)域執(zhí)行編程操作時(shí)，存儲(chǔ)單元的感測(cè)范圍。在圖2B中，第一和第二電荷捕捉部分執(zhí)行編程。曲線210代表第一電荷捕捉部分的讀取電流，而曲線220代表第二電荷捕捉部分的讀取電流。圖2B所顯示的感測(cè)范圍是相對(duì)寬的，這是因?yàn)閷?duì)于第一端子或第二端子而言，能帶間讀取操作是局部的(local)。在第一電荷捕捉部分執(zhí)行的能帶間讀取操作造成讀取電流對(duì)于第二電荷捕捉部分的邏輯狀態(tài)相對(duì)不靈敏，并且在第二電荷捕捉部分執(zhí)行的能帶間讀取操作造成讀取電流對(duì)于第一電荷捕捉部分的邏輯狀態(tài)相對(duì)不靈敏。此能帶間讀取操作相對(duì)沒(méi)有反向讀取操作的第二電荷捕捉部分效應(yīng)的特征，其中，在電荷捕捉結(jié)構(gòu)的一端執(zhí)行的讀取操作造成讀取電流相對(duì)取決于電荷捕捉結(jié)構(gòu)另一端所儲(chǔ)存的數(shù)據(jù)。
每一電荷捕捉部分儲(chǔ)存一位或多位。例如，如果電荷捕捉部分儲(chǔ)存兩位，則有四個(gè)不連續(xù)的電荷值。
圖3A和圖3B是電荷捕捉存儲(chǔ)單元的示意圖，其顯示在電荷捕捉結(jié)構(gòu)的不同部分執(zhí)行溝道熱電子注入。圖3A的偏壓設(shè)置是用來(lái)將電子134加入至電荷捕捉結(jié)構(gòu)130的源極端，柵極110的電壓為10伏特(V)，源極150的電壓為5伏特(V)，漏極160的電位為0伏特(V)，而襯底170的電位為0伏特(V)。圖3B的存儲(chǔ)單元類似于圖3A的存儲(chǔ)單元，除了圖3B中將電子134加入至電荷捕捉結(jié)構(gòu)130的漏極端而非源極端。在圖3B的偏壓設(shè)置中，柵極110的電壓為10伏特(V)，源極150的電位為0伏特(V)，漏極160的電壓為5伏特(V)而襯底170的電位為0伏特(V)。
圖4A和圖4B是電荷捕捉存儲(chǔ)單元的示意圖，其顯示在電荷捕捉結(jié)構(gòu)的不同部分執(zhí)行能帶間熱空穴注入。圖4A的偏壓設(shè)置是用來(lái)將空穴434加入至電荷捕捉結(jié)構(gòu)130的源極端，柵極110的電壓為-6伏特(V)，源極150的電位為0伏特(V)，漏極160的電壓為5伏特(V)，而襯底170的電位為0伏特(V)。圖4B的存儲(chǔ)單元類似于圖4A的存儲(chǔ)單元，除了圖4B中將空穴433(應(yīng)為434)加入至電荷捕捉結(jié)構(gòu)的漏極端而非源極端。在圖4B的偏壓設(shè)置中，柵極110的電壓為-6伏特(V)，源極150的電壓為5伏特(V)，漏極160的電位為0伏特(V)，而襯底170的電位為0伏(V)。在圖4A和圖4B所示出的示意圖中，電荷捕捉結(jié)構(gòu)中儲(chǔ)存的電荷433，象征性地顯示電子小于空穴，以顯示被注入的空穴已擦除先前編程的空穴。
在一些實(shí)施例中，編程表示通過(guò)將空穴加入至電荷捕捉結(jié)構(gòu)或從電荷捕捉結(jié)構(gòu)移除電子，使儲(chǔ)存于電荷捕捉結(jié)構(gòu)的凈電荷更為正，而擦除表示從電荷捕捉結(jié)構(gòu)移除空穴或?qū)㈦娮蛹尤胫岭姾刹蹲浇Y(jié)構(gòu)，使儲(chǔ)存于電荷捕捉結(jié)構(gòu)的凈電荷更為負(fù)。然而，在其它實(shí)施例中，編程表示使儲(chǔ)存于電荷捕捉結(jié)構(gòu)的凈電荷更為負(fù)，擦除表示使儲(chǔ)存于電荷捕捉結(jié)構(gòu)的凈電荷更為正?？梢允褂枚喾N電荷移動(dòng)機(jī)制，例如能帶間穿隧引發(fā)熱載流子注入、電場(chǎng)引發(fā)穿隧、溝道熱載流子注入、溝道起始襯底載流子注入以及來(lái)自襯底的直接穿隧。
圖5、6是在一行非易失性存儲(chǔ)單元中執(zhí)行的擦除操作圖，非易失性存儲(chǔ)單元以或非門(mén)(NOR)設(shè)置而相互連接。圖5的偏壓設(shè)置是用來(lái)擦除NOR存儲(chǔ)器，字線510、520、530以及540的電壓為-8伏特(V)，位線504以及506的電位是浮動(dòng)的，而襯底502的電壓為10伏特(V)。圖6的偏壓設(shè)置是用來(lái)擦除NOR存儲(chǔ)行，字線510、520、530以及540的電壓為8伏特(V)，位線504以及506的電位是浮動(dòng)的，而襯底502的電壓為-10伏特(V)。圖5和圖6中的偏壓設(shè)置的不同之處在于在圖5中電子沿各方向從柵極穿隧到襯底，而在圖6中則從襯底穿隧到柵極。
圖7A和圖7B是電荷捕捉存儲(chǔ)單元的示意圖，其示出對(duì)應(yīng)于圖5、6而在電荷捕捉結(jié)構(gòu)執(zhí)行擦除操作。圖7A的偏壓設(shè)置是用來(lái)擦除存儲(chǔ)單元，柵極110的電壓為-8伏特(V)，源極150和漏極160的電位是浮動(dòng)的，而襯底170的電壓為10伏特(V)。圖7A的擦除操作是對(duì)應(yīng)圖5NOR存儲(chǔ)行的擦除操作。除了電子移動(dòng)的方向之外，圖7B的存儲(chǔ)單元類似于圖7A的存儲(chǔ)單元。在圖7B的偏壓設(shè)置中，柵極110的電壓為8伏特(V)，源極150和漏極160的電位是浮動(dòng)的，而襯底170的電壓為-10伏特(V)。圖7B的擦除操作是對(duì)應(yīng)圖6NOR存儲(chǔ)行的擦除操作。圖7A、圖7B的擦除操作與圖3A、圖3B的電子注入操作為相互替代的電子移動(dòng)機(jī)制。
圖8和圖9是在一行非易失性存儲(chǔ)單元中執(zhí)行的編程操作圖，非易失性存儲(chǔ)單元以NOR設(shè)置而相互連接。在圖8的偏壓設(shè)置中，字線510、530以及540的電位為0伏特(V)，字線520的電壓為-5伏特(V)，位線504的電位是浮動(dòng)的或零，位線506的電壓為5伏特(V)，而襯底502的電位為0伏特(V)。圖中象征性地顯示空穴從位線506編程為字線520控制的存儲(chǔ)單元。在圖9的偏壓設(shè)置中，位線504及506切換，使得位線504(應(yīng)為506)的電位是浮動(dòng)的或零，位線504(應(yīng)為506)的電壓為5伏特(V)。圖中象征性地顯示空穴從位線504編程為字線520控制的存儲(chǔ)單元。因此，位線的偏壓設(shè)置控制供特定存儲(chǔ)單元編程的部分電荷捕捉結(jié)構(gòu)。將空穴加入至圖4A和圖4B中的單一單元的操作，是類似于圖8、9NOR連接的存儲(chǔ)行執(zhí)行的編程操作。
圖10和圖11是在一行非易失性存儲(chǔ)單元中執(zhí)行的讀取操作圖，非易失性存儲(chǔ)單元以NOR設(shè)置而相互連接。在圖10的偏壓設(shè)置中，字線510、530以及540的電位為0伏特(V)，字線520的電壓為-10伏特(V)，位線504的電壓為2伏特(V)，位線506的電位是浮動(dòng)的或零，而襯底502的電位為0伏特(V)。圖中象征性地顯示電流從位線504經(jīng)過(guò)由字線520控制的存儲(chǔ)單元的節(jié)點(diǎn)，流至襯底502。在圖11的偏壓設(shè)置中，位線的電位切換，使得位線504的電位是浮動(dòng)的或零，位線506的電位為2伏特(V)。圖中象征性地顯示電流從位線506經(jīng)過(guò)由字線520控制的存儲(chǔ)單元的節(jié)點(diǎn)，流至襯底502。因此，位線的偏壓設(shè)置控制供特定存儲(chǔ)單元編程的部分電荷捕捉結(jié)構(gòu)。圖1A和圖1B的單一單元執(zhí)行的讀取操作，類似于圖10和圖11NOR連接的存儲(chǔ)行執(zhí)行的讀取操作。
圖12和圖13是在非易失性存儲(chǔ)單元中執(zhí)行的擦除操作圖，非易失性存儲(chǔ)單元以虛擬接地陣列(virtual ground array)設(shè)置而相互連接。在圖12的偏壓設(shè)置中，字線1210、1220、1230以及1240的電壓為-8伏特(V)，位線1203、1204、1205以及1206的電位是浮動(dòng)的，而襯底1202的電壓為10伏特(V)。圖13的虛擬接地陣列類似于圖12的虛擬接地陣列，除了電子移動(dòng)的方向之外。在圖13的偏壓設(shè)置中，字線1210、1220、1230以及1240的電壓為8伏特(V)，位線1203、1204、1205以及1206的電位是浮動(dòng)的，而襯底1202的電壓為-10伏特(V)。圖7A的擦除操作對(duì)應(yīng)圖12虛擬接地陣列的擦除操作，圖7B的擦除操作對(duì)應(yīng)圖13虛擬接地陣列的擦除操作。
圖14是在虛擬接地陣列設(shè)置的非易失性存儲(chǔ)單元中執(zhí)行的編程操作圖。在圖14的偏壓設(shè)置中，字線1210、1230以及1240的電位為0伏(V)，字線1220的電壓為-5伏特(V)，位線1203、1204以及1206的電位是浮動(dòng)的，位線1206(應(yīng)為1205)的電壓是為5伏特(V)，而襯底1202的電位為0伏特(V)。圖中象征性地顯示空穴從位線1205編程為字線1220和位線1205控制的存儲(chǔ)單元的一部份。圖4A和圖4B中加入空穴的操作類似于圖14的編程操作。
圖15是在虛擬接地陣列的非易失性存儲(chǔ)單元中執(zhí)行的讀取操作圖。在圖15的偏壓設(shè)置中，字線1210、1230以及1240的電位為0伏特(V)，字線1220的電壓為-10伏特(V)，位線1204的電壓是為2伏特(V)，位線1203、1205以及1206的電位是浮動(dòng)的，而襯底1202的電位為0伏特(V)。圖中象征性地顯示電流從位線1204經(jīng)過(guò)由字線1220和位線1204控制的存儲(chǔ)單元，流至襯底1202。圖1A和第圖1B中的讀取操作類似于圖15的讀取操作。在一些實(shí)施例中，為讀取所有位線的子集。
圖16和圖17是在非易失性存儲(chǔ)單元陣列中執(zhí)行的擦除操作圖，非易失性存儲(chǔ)單元陣列相互連接并設(shè)置為串聯(lián)的單元行。在圖16的偏壓設(shè)置中，字線1620、1630、1640、1650、1660、1670以及1680的電壓為-20伏特(V)，字線1610以及1690的電位是浮動(dòng)的，位線1603、1604、1605、1606以及1607的電位是浮動(dòng)的，而襯底1602的電壓為10伏特(V)。圖17的存儲(chǔ)單元類似于圖16的存儲(chǔ)單元，除了電子移動(dòng)的方向。在圖17的偏壓設(shè)置中，字線1620、1630、1640、1650、1660、1670以及1680的電位為0伏特(V)，字線1610以及1690的電位是浮動(dòng)的，位線1603、1604、1605、1606以及1607的電位是浮動(dòng)的，而襯底1602的電壓為-20伏特(V)。圖7A的擦除操作對(duì)應(yīng)圖16虛擬接地陣列的擦除操作，圖7B的擦除操作對(duì)應(yīng)圖17虛擬接地陣列的擦除操作。
圖18和圖19是在非易失性存儲(chǔ)單元陣列中執(zhí)行的擦除操作圖，非易失性存儲(chǔ)單元陣列相互連接并設(shè)置為串聯(lián)的單元行，并且具有浮動(dòng)端。在圖18的偏壓設(shè)置中，字符線1820、1830、1840、1850、1860、1870以及1880的電壓為-20伏特(V)，字線1810的電位是浮動(dòng)的，位線1803、1804、1805、1806以及1807的電位是浮動(dòng)的，而襯底1802的電位為0伏特(V)。圖18的存儲(chǔ)單元類似于圖19的存儲(chǔ)單元，除了電子移動(dòng)的方向之外。在圖19的偏壓設(shè)置中，字線1820、1830、1840、1850、1860、1870以及1880的電位為0伏特(V)，字線1810的電位是浮動(dòng)的，位線1803、1804、1805、1806以及1807的電位是浮動(dòng)的，而襯底1802的電壓為-20伏特(V)。圖7A的擦除操作對(duì)應(yīng)圖18虛擬接地陣列的擦除操作，圖7B的擦除操作對(duì)應(yīng)圖18虛擬接地陣列的擦除操作。
圖20是在非易失性存儲(chǔ)單元陣列中執(zhí)行的編程操作圖，非易失性存儲(chǔ)單元陣列相互連接并設(shè)置為串聯(lián)的單元行。在圖20的偏壓設(shè)置中，字線1620、1630、1640(與附圖不符)、1650、1660、1670以及1680的電壓為10伏特(V)，字線1610以及1690的電壓為3伏特(V)，位線1603、1605以及1606的電位為0伏特(V)，位線1604以及1607的電壓為3伏特(V)，而襯底1602的電位為0伏特(V)。電子從位線1603、1605以及1606編程進(jìn)入由字線1640以及位線1603、1605及1606所控制的存儲(chǔ)單元。
圖21是在非易失性存儲(chǔ)單元陣列中執(zhí)行的編程操作圖，非易失性存儲(chǔ)單元陣列相互連接并設(shè)置為串聯(lián)的單元行，并且具有浮動(dòng)端。在圖20(應(yīng)為21)的偏壓設(shè)置中，字線1820、1830、1840(與附圖不符)、1850、1860、1870以及1880的電壓為10伏特(V)，字線1810的電壓為3伏特(V)，位線1803、1805以及1806的電位為0伏特(V)，位線1804以及1807的電壓為3伏特(V)，而襯底1802的電位為0伏特(V)。電子從位線1803、1805以及1806編程進(jìn)入由字線1840以及位線1803、1805及1806所控制的存儲(chǔ)單元。
圖22、23以及24是在非易失性存儲(chǔ)單元陣列中執(zhí)行的讀取操作圖，非易失性存儲(chǔ)單元陣列相互連接并設(shè)置為串聯(lián)的單元行。在圖22的偏壓設(shè)置中，字線1610的電壓為3伏特(V)，字線1620以及1630的電壓為10伏特(V)，字線1640的電壓為-10伏特(V)，字線1650、1660、1670、1680以及1690的電位為0伏特(V)，位線1603、1604、1605、1606以及1607的電壓為3伏特(V)，而襯底1602的電位為0伏特(V)。圖中象征性地顯示電流從位線1603、1604、1605、1606以及1607，通過(guò)字線1610控制的通道晶體管行(pass transistor row)，經(jīng)過(guò)字線1640控制的存儲(chǔ)單元，流至襯底1602。在圖23的偏壓設(shè)置中，字線1610、1620以及1630的電位為0伏特(V)，字線1640的電壓為-10伏特(V)，字線1650、1660、1670以及1680的電壓為10伏特(V)，字線1690的電壓為3伏特(V)，位線1603、1604、1605、1606以及1607的電壓為3伏特(V)，而襯底1602的電位為0伏特(V)。圖中象征性地顯示電流從位線1603、1604、1605、1606以及1607，通過(guò)字線1690控制的通道晶體管行，經(jīng)過(guò)字線1640控制的存儲(chǔ)單元，流至襯底1602。在圖24的偏壓設(shè)置中，字線1610以及1690的電壓為3伏特(V)，字線1620、1630、1650、1660、1670以及1680的電壓為10伏特(V)，字線1640的電壓為-10伏特(V)，位線1603、1604、1605、1606以及1607的電壓為3伏特(V)，而襯底1602的電位為0伏特(V)。圖中象征性地顯示電流從位線1603、1604、1605、1606以及1607，通過(guò)字線1610以及1690控制的通道晶體管行，經(jīng)過(guò)字線1640控制的存儲(chǔ)單元，流至襯底1602。圖1A和圖1B中的讀取操作類似于圖22、23以及24的讀取操作。圖24中的讀取電流經(jīng)過(guò)字線1640控制的存儲(chǔ)單元的兩電流端，流至襯底1602，而圖22、23中的讀取電流經(jīng)過(guò)字線1640控制的存儲(chǔ)單元的某一電流端，流至襯底1602。因此，圖24中的讀取電流大于圖22、23中的讀取電流。在一些實(shí)施例中，所有位線的子集被讀取。
圖25是在非易失性存儲(chǔ)單元陣列中執(zhí)行的讀取操作圖，非易失性存儲(chǔ)單元陣列相互連接并設(shè)置為串聯(lián)的單元行，并且具有浮動(dòng)端。在圖25的偏壓設(shè)置中，字線1810的電壓為3伏特(V)，字線1820以及1830的電壓為10伏特(V)，字線1840的電壓為-10伏特(V)，字線1850、1860、1870以及1880的電位為0伏特(V)，位線1803、1804、1805、1806以及1807的電壓為3伏特(V)，而襯底1802的電位為0伏特(V)。圖中象征性地顯示電流從位線1803、1804、1805、1806以及1807，通過(guò)字線1810控制的通道晶體管行，經(jīng)過(guò)字線1840控制的存儲(chǔ)單元，流至襯底1802。在一些實(shí)施例中，所有位線的子集被讀取。
圖26是在非易失性存儲(chǔ)單元中執(zhí)行的擦除操作圖，非易失性存儲(chǔ)單元相互連接并設(shè)置為串聯(lián)的單元行。在圖26的偏壓設(shè)置中，存儲(chǔ)單元的柵極2620、2630、2640、2650、2660、2670以及2680的電壓為-20伏特(V)、存儲(chǔ)單元的柵極2610以及2690的電位是浮動(dòng)的，位線2603的電位是浮動(dòng)的，而襯底2602的電位為0伏特(V)。圖27的存儲(chǔ)單元類似于圖26的存儲(chǔ)單元，除了電子移動(dòng)的方向之外。在圖27的偏壓設(shè)置中，字線2620、2630、2640、2650、2660、2670以及2680的電位為0伏特(V)，存儲(chǔ)單元的柵極2610以及2690的電位是浮動(dòng)的，位線2603的電位是浮動(dòng)的，而襯底2602的電壓為-20伏特(V)。圖7A的擦除操作對(duì)應(yīng)圖26存儲(chǔ)行的擦除操作，圖7B的擦除操作對(duì)應(yīng)圖17(應(yīng)為27)存儲(chǔ)行的擦除操作。
圖28和圖29是在非易失性存儲(chǔ)單元中執(zhí)行的擦除操作圖，非易失性存儲(chǔ)單元相互連接并設(shè)置為串聯(lián)的單元行，并且具有浮動(dòng)端。在圖28的偏壓設(shè)置中，存儲(chǔ)單元的柵極2810的電位是浮動(dòng)的，存儲(chǔ)單元的柵極2820、2830、2840、2850、2860、2870以及2880的電壓為-20伏特(V)，位線2803的電位是浮動(dòng)的，而襯底2802的電位為0伏特(V)。圖29的存儲(chǔ)行類似于圖28的存儲(chǔ)行，除了電子移動(dòng)的方向之外。在圖29的偏壓設(shè)置中，存儲(chǔ)單元的柵極2810的電位是浮動(dòng)的，存儲(chǔ)單元的柵極2820、2830、2840、2850、2860、2870以及2880的電位為0伏特(V)，字線2803的電位是浮動(dòng)的，而襯底2802的電壓為-20伏特(V)。圖7A的擦除操作對(duì)應(yīng)圖28存儲(chǔ)行的擦除操作，圖7B的擦除操作對(duì)應(yīng)圖29存儲(chǔ)行的擦除操作。
圖30是在非易失性存儲(chǔ)單元中執(zhí)行的編程操作圖，非易失性存儲(chǔ)單元相互連接并設(shè)置為串聯(lián)的單元行。在圖30的偏壓設(shè)置中，存儲(chǔ)單元的柵極2610以及2690的電壓為3伏特(V)，存儲(chǔ)單元的柵極2620、2630、2650、2660、2670以及2680的電壓為10伏特(V)，存儲(chǔ)單元的柵極2640的電壓為20伏特(V)，位線2603的電壓為0(與附圖不符)伏特(V)，而襯底2602的電位為0伏特(V)。電子從位線2603編程進(jìn)入由字線2640所控制的存儲(chǔ)單元。
圖31是在非易失性存儲(chǔ)單元中執(zhí)行的編程操作圖，非易失性存儲(chǔ)單元相互連接并設(shè)置為串聯(lián)的單元行，并且具有浮動(dòng)端。在圖31的偏壓設(shè)置中，存儲(chǔ)單元的柵極2810的電壓為3伏特(V)，存儲(chǔ)單元的柵極2820、2830、2850、2860、2870以及2880的電壓為10伏特(V)，存儲(chǔ)單元的柵極2840的電壓為20伏特(V)，位線2803的電壓為0(與附圖不符)伏特(V)，而襯底2802的電位為0伏特(V)。電子從位線2803編程進(jìn)入由字線2840所控制的存儲(chǔ)單元。
圖32、33以及34是在非易失性存儲(chǔ)單元中執(zhí)行的讀取操作圖，非易失性存儲(chǔ)單元陣列相互連接并設(shè)置為串聯(lián)的單元行。在第圖32的偏壓設(shè)置中，存儲(chǔ)單元的柵極2610的電壓為3伏特(V)，存儲(chǔ)單元的柵極2620及2630的電壓為10伏特(V)，存儲(chǔ)單元的柵極2640的電壓為-10伏特(V)，存儲(chǔ)單元的柵極2650、2660、2670、2680以及2690的電位為0伏特(V)，位線2603的電壓為3伏特(V)，而襯底2602的電位為0(與附圖不符)伏特(V)。圖中象征性地顯示電流從位線2603，通過(guò)通道晶體管2610，經(jīng)過(guò)存儲(chǔ)單元2640，流至襯底2602。在圖33的偏壓設(shè)置中，存儲(chǔ)單元的柵極2610、2620以及2630的電位為0伏特(V)，存儲(chǔ)單元的柵極2640的電壓為-10伏特(V)，存儲(chǔ)單元的柵極2650、2660、2670以及2680的電壓為10伏特(V)，字線(應(yīng)為存儲(chǔ)單元的柵極)2690的電壓為3伏特(V)，位線2603的電壓為3伏特(V)，而襯底2602的電位為0(與附圖不符)伏特(V)。圖中象征性地顯示電流從位線2603，通過(guò)通道晶體管2690，經(jīng)過(guò)存儲(chǔ)單元2640，流至襯底2602。在圖34的偏壓設(shè)置中，存儲(chǔ)單元的柵極2610以及2690的電位為3伏特(V)，存儲(chǔ)單元的柵極2620、2630、2650、2660、2670以及2680的電位為10伏特(V)，存儲(chǔ)單元的柵極2640的電壓為-10伏特(V)，位線2603的電壓為3伏特(V)，而襯底2602的電位為0伏特(V)。圖中象征性地顯示電流從位線2603，通過(guò)通道晶體管2610和2690，經(jīng)過(guò)存儲(chǔ)單元2640，流至襯底2602。圖1A和圖1B中的讀取操作類似于圖32、33以及34的讀取操作。圖34中的讀取電流經(jīng)過(guò)存儲(chǔ)單元2640的兩電流端，流至襯底2602，而圖32、33中的讀取電流經(jīng)過(guò)存儲(chǔ)單元2640的某一電流端，流至襯底2602。因此，圖34中的讀取電流大于圖32、33中的讀取電流。
圖35是在非易失性存儲(chǔ)單元中執(zhí)行的讀取操作圖，非易失性存儲(chǔ)單元相互連接并設(shè)置為串聯(lián)的單元行，并且具有浮動(dòng)端。在圖35的偏壓設(shè)置中，存儲(chǔ)單元的柵極2810的電壓為3伏特(V)，存儲(chǔ)單元的柵極2820以及2830的電壓為10伏特(V)，存儲(chǔ)單元的柵極2840的電壓為-10伏特(V)，存儲(chǔ)單元的柵極2850、2860、2870以及2880的電壓為0伏特(V)，位線2803的電壓為3伏特(V)，而襯底2802的電位為0伏特(V)。圖中象征性地顯示電流從位線2803，通過(guò)通道晶體管2810，經(jīng)過(guò)存儲(chǔ)單元2840，流至襯底2802。
圖36A至36C示出具有不同電荷儲(chǔ)存結(jié)構(gòu)的其它非易失性存儲(chǔ)單元的示意圖。圖36A示出分離柵(split-gate)結(jié)構(gòu)，具有第一柵極1020、第二柵極1010、電荷儲(chǔ)存結(jié)構(gòu)1030以及氧化層1040。圖36B示出類似于圖1中非易失性存儲(chǔ)器的非易失性存儲(chǔ)單元，而圖36B所示具有通常以多晶硅形成的浮動(dòng)?xùn)艠O1030。圖36C示出類似于圖1中非易失性存儲(chǔ)器的非易失性存儲(chǔ)單元，而圖36C所示具有納米粒(nanoparticle)電荷儲(chǔ)存結(jié)構(gòu)1030。
圖37是具有電荷捕捉存儲(chǔ)單元陣列以及控制電路的集成電路的框圖。集成電路3750包含在半導(dǎo)體襯底上使用非易失性存儲(chǔ)器執(zhí)行的存儲(chǔ)器陣列3700。存儲(chǔ)器陣列3700可能以并聯(lián)、串聯(lián)或虛擬接地陣列的方式相互連接。列譯碼器(decoder)3701與多條字線3702連接，而多條字線3702在存儲(chǔ)器陣列3700中按列設(shè)置。行譯碼器3703與多條位線3704連接，而多條位線3704在存儲(chǔ)器陣列3700中按行設(shè)置。在總線3705提供行譯碼器3703以及列譯碼器3701地址。在方塊3706中的讀出放大器以及數(shù)據(jù)輸入結(jié)構(gòu)通過(guò)數(shù)據(jù)總線3707與行譯碼器3703連接。通過(guò)數(shù)據(jù)輸入線3711而從集成電路3750上輸入/輸出端口提供數(shù)據(jù)，或從集成電路3750內(nèi)部或外部其它數(shù)據(jù)提供數(shù)據(jù)給方塊3706中的數(shù)據(jù)輸入結(jié)構(gòu)。通過(guò)數(shù)據(jù)輸出線3715而將方塊3706中感測(cè)放大器的數(shù)據(jù)提供給集成電路3750上輸入/輸出端口，或至集成電路3750內(nèi)部或外部其它數(shù)據(jù)目的地。偏壓設(shè)置狀態(tài)器3709例如以能帶間電流控制偏壓設(shè)置供應(yīng)電壓3708，例如擦除確認(rèn)和編程確認(rèn)電壓，以及供編程、擦除和讀取存儲(chǔ)單元的設(shè)置。
在其它實(shí)施例中，可以忽略選取的晶體管。
通過(guò)參考前面說(shuō)明的技術(shù)和范例來(lái)示出本發(fā)明，可以了解的是這列范例僅為說(shuō)明性的而非限制性的。在本發(fā)明的精神和下列權(quán)利要求書(shū)的范圍內(nèi)，本領(lǐng)域技術(shù)人員很容易了解其它變體和結(jié)合。
權(quán)利要求
1.一種操作非易失性存儲(chǔ)器陣列的方法，該非易失性存儲(chǔ)器陣列利用電荷儲(chǔ)存狀態(tài)來(lái)儲(chǔ)存數(shù)據(jù)，該非易失性存儲(chǔ)器包含排列成行的非易失性存儲(chǔ)單元，每一個(gè)該非易失性存儲(chǔ)單元在襯底區(qū)域中包含第一和第二載電流節(jié)點(diǎn)，并且包含電荷儲(chǔ)存結(jié)構(gòu)以及一個(gè)或多個(gè)介電結(jié)構(gòu)，所述一個(gè)或多個(gè)介電結(jié)構(gòu)至少一部份在所述電荷儲(chǔ)存結(jié)構(gòu)與柵極電壓源之間，并且所述一個(gè)或多個(gè)介電結(jié)構(gòu)至少一部份在所述襯底區(qū)域與所述電荷儲(chǔ)存結(jié)構(gòu)之間，該方法包括執(zhí)行一個(gè)或多個(gè)存儲(chǔ)器操作，在位線上施加位線偏壓，包括使該位線偏壓與一行非易失性存儲(chǔ)單元的一個(gè)第一端電連接，該行為串聯(lián)排列，使該行中相鄰的存儲(chǔ)單元的相鄰的所述第一和所述第二載電流節(jié)點(diǎn)電連接；以及使該位線偏壓與該行非易失性存儲(chǔ)單元的一個(gè)第二端電連接。
2.如權(quán)利要求1所述的方法，其中所述一個(gè)或多個(gè)存儲(chǔ)器操作包括編程操作，并且在該編程操作期間，使該位線偏壓與一行非易失性存儲(chǔ)單元的一個(gè)第一端電連接，這與使該位線偏壓與該行非易失性存儲(chǔ)單元的一個(gè)第二端電連接同時(shí)發(fā)生。
3.如權(quán)利要求1所述的方法，其中所述一個(gè)或多個(gè)存儲(chǔ)器操作包括讀取操作，并且在該讀取操作期間，將該位線偏壓與一行非易失性存儲(chǔ)單元的一個(gè)第一端電連接，這與將該位線偏壓與該行非易失性存儲(chǔ)單元的一個(gè)第二端電連接同時(shí)發(fā)生。
4.如權(quán)利要求1所述的方法，其中所述一個(gè)或多個(gè)存儲(chǔ)起操作包括讀取操作，并且在該讀取操作期間，將該位線偏壓與一行非易失性存儲(chǔ)單元的一個(gè)第一端電連接，這與將該位線偏壓與該行非易失性存儲(chǔ)單元的一個(gè)第二端電連接同時(shí)發(fā)生，其中，通過(guò)測(cè)量能帶間電流分量來(lái)執(zhí)行該讀取操作，以決定至少一個(gè)所述電荷儲(chǔ)存狀態(tài)。
5.如權(quán)利要求1所述的方法，還包括執(zhí)行一個(gè)或多個(gè)的第二組存儲(chǔ)器操作，在該位線施加所述位線偏壓，包括將該位線偏壓與該行非易失性存儲(chǔ)單元的所述第一端電連接，并且不會(huì)與該行非易失性存儲(chǔ)單元的一個(gè)第二端電連接。
6.如權(quán)利要求1所述的方法，其中所述襯底區(qū)域?yàn)榘雽?dǎo)體襯底中的阱。
7.如權(quán)利要求1所述的方法，其中每一個(gè)電荷儲(chǔ)存狀態(tài)儲(chǔ)存一位。
8.如權(quán)利要求1所述的方法，其中每一個(gè)電荷儲(chǔ)存狀態(tài)儲(chǔ)存多個(gè)位。
9.如權(quán)利要求1所述的方法，其中每一個(gè)電荷儲(chǔ)存結(jié)構(gòu)為納米結(jié)晶材料。
10.如權(quán)利要求1所述的方法，其中所述電荷儲(chǔ)存結(jié)構(gòu)為納米結(jié)晶材料，并且擦除和編程偏壓設(shè)置，通過(guò)將電子注入至所述電荷儲(chǔ)存結(jié)構(gòu)以及從所述電荷儲(chǔ)存結(jié)構(gòu)將電子射出，以改變所述電荷儲(chǔ)存狀態(tài)。
11.如權(quán)利要求1所述的方法，其中每一個(gè)電荷儲(chǔ)存結(jié)構(gòu)為電荷捕捉材料。
12.如權(quán)利要求1所述的方法，其中所述電荷儲(chǔ)存結(jié)構(gòu)為電荷捕捉材料，并且擦除和編程偏壓設(shè)置，通過(guò)將電子注入至所述電荷儲(chǔ)存結(jié)構(gòu)以及將空穴注入至所述電荷儲(chǔ)存結(jié)構(gòu)，以改變所述電荷儲(chǔ)存狀態(tài)。
13.如權(quán)利要求1所述的方法，其中每一個(gè)電荷儲(chǔ)存結(jié)構(gòu)為浮動(dòng)?xùn)艠O。
14.如權(quán)利要求1所述的方法，其中每一個(gè)電荷儲(chǔ)存結(jié)構(gòu)為浮動(dòng)?xùn)艠O，并且擦除和編程偏壓設(shè)置，通過(guò)將電子注入至所述電荷儲(chǔ)存結(jié)構(gòu)以及從所述電荷儲(chǔ)存結(jié)構(gòu)將電子射出，以改變所述電荷儲(chǔ)存狀態(tài)。
15.一種非易失性存儲(chǔ)器的集成電路，該非易失性存儲(chǔ)器的集成電路利用電荷儲(chǔ)存狀態(tài)來(lái)儲(chǔ)存數(shù)據(jù)，包括非易失性存儲(chǔ)器陣列，包含多行存儲(chǔ)單元，每一個(gè)存儲(chǔ)單元包括襯底區(qū)域，具有第一載電流節(jié)點(diǎn)和第二載電流節(jié)點(diǎn)；電荷儲(chǔ)存結(jié)構(gòu)；以及一個(gè)或多個(gè)介電結(jié)構(gòu)，所述一個(gè)或多個(gè)介電結(jié)構(gòu)至少一部分在所述電荷儲(chǔ)存結(jié)構(gòu)與所述襯底區(qū)域之間，并且所述一個(gè)或多個(gè)介電結(jié)構(gòu)至少一部分在所述電荷儲(chǔ)存結(jié)構(gòu)與柵極電壓源之間；其中，所述多行中的每一行都以串聯(lián)排列，并且具有第一端和第二端，將所述每一行中相鄰存儲(chǔ)單元的相鄰的所述第一和所述第二載電流節(jié)點(diǎn)電連接；多條位線，每一條所述位線具有所述多行中的一個(gè)對(duì)應(yīng)行，在至少一個(gè)操作期間，至少一位與所述對(duì)應(yīng)行的所述第一端電連接，并且在至少一個(gè)操作期間，所述至少一條位線與所述對(duì)應(yīng)行的所述第二端電連接；以及多條字線，將所述柵極電壓提供給所述多個(gè)存儲(chǔ)單元。
16.如權(quán)利要求15所述的集成電路，還包括多個(gè)第一通道晶體管；以及多個(gè)第二通道晶體管；在至少一個(gè)操作期間，至少一條位線經(jīng)由所述多個(gè)第一通道晶體管中的一個(gè)，而與所述對(duì)應(yīng)行的所述第一端電連接，而在至少一個(gè)操作期間，所述至少一條位線經(jīng)由所述多個(gè)第二通道晶體管中的一個(gè)，而與所述對(duì)應(yīng)行的所述第二端電連接。
17.如權(quán)利要求15所述的集成電路，其中所述至少一個(gè)存儲(chǔ)器操作包括編程操作，并且在所述編程操作期間，至少一條位線與所述對(duì)應(yīng)行的所述第一端和所述第二端電連接。
18.如權(quán)利要求15所述的集成電路，其中所述一個(gè)或多個(gè)存儲(chǔ)器操作包括讀取操作，并且在所述讀取操作期間，至少一條位線與所述對(duì)應(yīng)行的所述第一端和所述第二端電連接。
19.如權(quán)利要求15所述的集成電路，其中所述一個(gè)或多個(gè)存儲(chǔ)器操作包括讀取操作，并且在所述讀取操作期間，至少一條位線與所述對(duì)應(yīng)行的所述第一端和所述第二端電連接，其中，通過(guò)測(cè)量能帶間電流分量來(lái)執(zhí)行所述讀取操作，以決定至少一個(gè)所述電荷儲(chǔ)存狀態(tài)。
20.如權(quán)利要求15所述的集成電路，其中在所述非易失性存儲(chǔ)器陣列中執(zhí)行一個(gè)或多個(gè)第二組存儲(chǔ)器操作，至少一條位線與所述非易失性存儲(chǔ)單元的所述對(duì)應(yīng)行的所述第一端電連接，而該行非易失性存儲(chǔ)單元的所述第二端浮動(dòng)。
21.如權(quán)利要求15所述的集成電路，其中每一個(gè)所述電荷儲(chǔ)存狀態(tài)對(duì)應(yīng)所述存儲(chǔ)單元之一的所述電荷儲(chǔ)存結(jié)構(gòu)。
22.如權(quán)利要求15所述的集成電路，其中所述襯底區(qū)域?yàn)榘雽?dǎo)體襯底中的阱。
23.如請(qǐng)權(quán)利要求15所述餓集成電路，其中每一個(gè)所述電荷儲(chǔ)存狀態(tài)儲(chǔ)存一位。
24.如權(quán)利要求15所述的集成電路，其中每一個(gè)電荷儲(chǔ)存狀態(tài)儲(chǔ)存多個(gè)位。
25.如權(quán)利要求15所述的集成電路，其中每一個(gè)電荷儲(chǔ)存結(jié)構(gòu)為納米結(jié)晶材料。
26.如權(quán)利要求15所述的集成電路，其中所述電荷儲(chǔ)存結(jié)構(gòu)為納米結(jié)晶材料，并且擦除和編程偏壓設(shè)置，通過(guò)將電子注入至所述電荷儲(chǔ)存結(jié)構(gòu)以及從所述電荷儲(chǔ)存結(jié)構(gòu)將電子射出，以改變所述電荷儲(chǔ)存狀態(tài)。
27.如權(quán)利要求15所述的集成電路，其中每一個(gè)電荷儲(chǔ)存結(jié)構(gòu)為電荷捕捉材料。
28.如權(quán)利要求15所述的集成電路，其中所述電荷儲(chǔ)存結(jié)構(gòu)為電荷捕捉材料，并且擦除和編程偏壓設(shè)置，通過(guò)將電子注入至所述電荷儲(chǔ)存結(jié)構(gòu)以及將空穴注入至所述電荷儲(chǔ)存結(jié)構(gòu)，以改變所述電荷儲(chǔ)存狀態(tài)。
29.如權(quán)利要求15所述的集成電路，其中每一個(gè)電荷儲(chǔ)存結(jié)構(gòu)為浮動(dòng)?xùn)艠O。
30.如權(quán)利要求15所述的集成電路，其中每一個(gè)電荷儲(chǔ)存結(jié)構(gòu)為浮動(dòng)?xùn)艠O，并且擦除和編程偏壓設(shè)置，通過(guò)將電子注入至所述電荷儲(chǔ)存結(jié)構(gòu)以及從所述電荷儲(chǔ)存結(jié)構(gòu)將電子射出，以改變所述電荷儲(chǔ)存狀態(tài)。
31.一種非易失性存儲(chǔ)器的集成電路，該非易失性存儲(chǔ)器的集成電路利用電荷儲(chǔ)存狀態(tài)來(lái)儲(chǔ)存數(shù)據(jù)，包括一行的多個(gè)存儲(chǔ)單元，每一個(gè)存儲(chǔ)單元包括襯底區(qū)域，具有第一載電流節(jié)點(diǎn)和第二載電流節(jié)點(diǎn)；電荷儲(chǔ)存結(jié)構(gòu)；一個(gè)或多個(gè)介電結(jié)構(gòu)，所述一個(gè)或多個(gè)介電結(jié)構(gòu)至少一部分在所述電荷儲(chǔ)存結(jié)構(gòu)與所述襯底區(qū)域之間，并且所述一個(gè)或多個(gè)介電結(jié)構(gòu)至少一部分在所述電荷儲(chǔ)存結(jié)構(gòu)與柵極電壓源之間；其中，該行以串聯(lián)排列，并且具有第一端和第二端，將該行中相鄰存儲(chǔ)單元的相鄰的所述第一和所述第二載電流節(jié)點(diǎn)電連接；一條位線，在至少一個(gè)操作期間，所述位線與該行的所述第一端電連接，并且在至少一個(gè)操作期間，所述位線與該行的所述第二端電連接；以及字線，將所述柵極電壓提供給該行存儲(chǔ)單元。
32.如權(quán)利要求31所述的集成電路，還包括第一通道晶體管；以及第二通道晶體管；在至少一個(gè)操作期間，所述位線經(jīng)由所述第一通道晶體管，而與該行的所述第一端電連接，而在至少一個(gè)操作期間，所述位線經(jīng)由所述第二通道晶體管，而與該行的所述第二端電連接。
33.如權(quán)利要求31所述的集成電路，其中所述至少一個(gè)存儲(chǔ)器操作包括編程操作，并且在所述編程操作期間，所述位線與該行的所述第一端和所述第二端電連接。
34.如權(quán)利要求31所述的集成電路，其中所述一個(gè)或多個(gè)存儲(chǔ)器操作包括讀取操作，并且在所述讀取操作期間，所述位線與該行的所述第一端和所述第二端電連接。
35.如權(quán)利要求31所述的集成電路，其中所述一個(gè)或多個(gè)存儲(chǔ)器操作包括讀取操作，并且在所述讀取操作期間，所述位線與該行的所述第一端和所述第二端電連接，其中，通過(guò)測(cè)量能帶間電流分量來(lái)執(zhí)行所述讀取操作，以決定至少一個(gè)該電荷儲(chǔ)存狀態(tài)。
36.如權(quán)利要求31所述的集成電路，其中在所述非易失性存儲(chǔ)器陣列(的集成電路？)執(zhí)行一個(gè)或多個(gè)存儲(chǔ)器操作的第二組，所述位線與該行非易失性(應(yīng)刪除？)存儲(chǔ)單元的所述第一端電連接，而該行非易失性(應(yīng)刪除？)存儲(chǔ)單元的所述第二端浮動(dòng)。
37.如權(quán)利要求31所述的集成電路，其中每一個(gè)所述電荷儲(chǔ)存狀態(tài)對(duì)應(yīng)所述存儲(chǔ)單元之一的所述電荷儲(chǔ)存結(jié)構(gòu)。
38.如權(quán)利要求31所述的集成電路，其中所述襯底區(qū)域?yàn)榘雽?dǎo)體襯底中的阱。
39.如權(quán)利要求31所述的集成電路，其中每一個(gè)所述電荷儲(chǔ)存狀態(tài)儲(chǔ)存一位。
40.如權(quán)利要求31所述的集成電路，其中每一個(gè)電荷儲(chǔ)存狀態(tài)儲(chǔ)存多個(gè)位
41.如權(quán)利要求31所述的集成電路，其中每一個(gè)電荷儲(chǔ)存結(jié)構(gòu)為納米結(jié)晶材料。
42.如權(quán)利要求31所述的集成電路，其中所述電荷儲(chǔ)存結(jié)構(gòu)為納米結(jié)晶材料，并且擦除和編程偏壓設(shè)置，通過(guò)將電子注入至所述電荷儲(chǔ)存結(jié)構(gòu)以及從所述電荷儲(chǔ)存結(jié)構(gòu)將電子射出，以改變所述電荷儲(chǔ)存狀態(tài)。
43.如權(quán)利要求31所述的集成電路，其中每一個(gè)電荷儲(chǔ)存結(jié)構(gòu)為電荷捕捉材料。
44.如權(quán)利要求31所述的集成電路，其中所述電荷儲(chǔ)存結(jié)構(gòu)為電荷捕捉材料，并且擦除和編程偏壓設(shè)置，通過(guò)將電子注入至所述電荷儲(chǔ)存結(jié)構(gòu)以及將空穴注入至所述電荷儲(chǔ)存結(jié)構(gòu)，以改變所述電荷儲(chǔ)存狀態(tài)。
45.如權(quán)利要求31所述的集成電路，其中每一個(gè)電荷儲(chǔ)存結(jié)構(gòu)為浮動(dòng)?xùn)艠O。
46.如權(quán)利要求31所述的集成電路，其中每一個(gè)電荷儲(chǔ)存結(jié)構(gòu)為浮動(dòng)?xùn)艠O，并且擦除和編程偏壓設(shè)置，通過(guò)將電子注入至所述電荷儲(chǔ)存結(jié)構(gòu)以及從所述電荷儲(chǔ)存結(jié)構(gòu)將電子射出，以改變所述電荷儲(chǔ)存狀態(tài)。
全文摘要
讀取一種具有一種電荷儲(chǔ)存結(jié)構(gòu)的存儲(chǔ)單元，該讀取是通過(guò)在存儲(chǔ)單元的載電流節(jié)點(diǎn)之一與存儲(chǔ)單元的襯底區(qū)域之間測(cè)量電流而進(jìn)行的。當(dāng)存儲(chǔ)單元結(jié)構(gòu)的其它部分儲(chǔ)存不相關(guān)的數(shù)據(jù)時(shí)，讀取操作減少不同部分的電荷捕捉結(jié)構(gòu)之間的耦合。通過(guò)該讀取操作，存儲(chǔ)單元的感測(cè)范圍可以顯著地改善。例式的排列為串聯(lián)存儲(chǔ)單元以及串聯(lián)存儲(chǔ)單元陣列。
文檔編號(hào)H01L29/78GK1949516SQ20051011347
公開(kāi)日2007年4月18日 申請(qǐng)日期2005年10月10日 優(yōu)先權(quán)日2005年10月10日
發(fā)明者葉致鍇 申請(qǐng)人:旺宏電子股份有限公司