專利名稱：半導(dǎo)體存儲(chǔ)裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體存儲(chǔ)裝置及其制造方法，特別涉及一種同時(shí)設(shè)置有邏輯區(qū)域、和具有擴(kuò)散布線層結(jié)構(gòu)的存儲(chǔ)器區(qū)域的半導(dǎo)體存儲(chǔ)裝置及其制造方法。
背景技術(shù)：
作為能夠電寫入的非易失存儲(chǔ)裝置，具有將擴(kuò)散布線層兼作存儲(chǔ)器晶體管的源極或者漏極的結(jié)構(gòu)(假接地方式)的半導(dǎo)體存儲(chǔ)裝置廣為人知，其中，該擴(kuò)散布線層以形成在半導(dǎo)體襯底的雜質(zhì)擴(kuò)散層作為布線。
近年來，越來越要求半導(dǎo)體存儲(chǔ)裝置的超細(xì)微化、高集成化、高性能化及高可靠性化，也越來越要求具有上述假接地方式的半導(dǎo)體存儲(chǔ)裝置更加高速化。
例如，在專利文獻(xiàn)1中記載有以往的具有假接地方式的、同時(shí)設(shè)有存儲(chǔ)器區(qū)域和邏輯區(qū)域的半導(dǎo)體存儲(chǔ)裝置。
如專利文獻(xiàn)1的第2圖所示，通過自對(duì)準(zhǔn)多晶硅化物(salicide)技術(shù)，在存儲(chǔ)器區(qū)域即第1活性區(qū)域101中，在存儲(chǔ)器柵極電極105的柵極電極上面形成有硅化物層109，在邏輯區(qū)域即第2活性區(qū)域102中，在邏輯柵極電極112的柵極電極上面及雜質(zhì)擴(kuò)散層114上面分別形成有硅化物層115。
專利文獻(xiàn)1日本特開2003-347511號(hào)公報(bào)(第1圖-第10圖)專利文獻(xiàn)2日本特開平09-074199號(hào)公報(bào)但是，隨著半導(dǎo)體裝置的細(xì)微化發(fā)展，設(shè)計(jì)規(guī)則越來越細(xì)，存儲(chǔ)器區(qū)域的柵極電極的寬度也越來越小。因此，柵極電極的每單位長(zhǎng)度的電阻值(條形電阻)與柵極寬度的倒數(shù)成比例地增加，在0.1μm工序中，具有1μm工序的10倍的每單位長(zhǎng)度的電阻值(條形電阻)。如以往的例子所述，即使是將柵極電極的上面硅化物化的結(jié)構(gòu)，柵極電極的每單位長(zhǎng)度的電阻值(條形電阻)也與柵極寬度的倒數(shù)成比例地增加。所以，若更進(jìn)一步地進(jìn)行細(xì)微化的話，則在將柵極電極的上面硅化物化的結(jié)構(gòu)中，存在不能使半導(dǎo)體裝置的超細(xì)微化和高速化的兩個(gè)方面同時(shí)滿足的問題。另外，在假接地方式的柵極電極中，把與該柵極電極延伸的方向垂直的方向的尺寸稱作柵極寬度。

發(fā)明內(nèi)容
鑒于上述以往的問題，本發(fā)明的目的在于對(duì)于半導(dǎo)體存儲(chǔ)裝置中的柵極電極等的尺寸的細(xì)微化，能夠更進(jìn)一步地降低柵極電阻值。
為了達(dá)到上述目的，本發(fā)明的結(jié)構(gòu)是通過將半導(dǎo)體存儲(chǔ)裝置形成為使構(gòu)成存儲(chǔ)器單元的晶體管的柵極電極上部的形狀從中央部向上突出的樣子，來使在該柵極電極上面形成的硅化物層與柵極電極的接觸面積增大。
具體地說，本發(fā)明所涉及的半導(dǎo)體存儲(chǔ)裝置的特征在于，以具有形成在襯底上的、通過相互交叉的多個(gè)比特線和多個(gè)字線將分別含有存儲(chǔ)器晶體管的多個(gè)存儲(chǔ)器單元呈矩陣狀設(shè)置而成的存儲(chǔ)器區(qū)域的半導(dǎo)體存儲(chǔ)裝置為對(duì)象；各存儲(chǔ)器晶體管的柵極電極，其上面的中央部具有從邊緣部向上方突出的突出部分；在各存儲(chǔ)器晶體管的柵極電極中的突出部分的上面，分別形成有硅化物層。
根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)裝置，由于各存儲(chǔ)器晶體管的柵極電極，其上面的中央部具有從邊緣部向上方突出的突出部分，因此在柵極電極上面形成的硅化物層中的沿著柵極寬度方向的上面的長(zhǎng)度，長(zhǎng)于柵極電極的上面為平坦時(shí)的長(zhǎng)度。所以，由于增大了柵極電極本身、和在其上面形成的硅化物層的接觸面積，因此降低了柵極電極的每個(gè)單位長(zhǎng)度的電阻值(條形電阻)，使存儲(chǔ)器晶體管能夠滿足更進(jìn)一步的細(xì)微化和高速化。
在本發(fā)明的半導(dǎo)體存儲(chǔ)裝置中，最好各存儲(chǔ)器晶體管，通過成為源極區(qū)域或者漏極區(qū)域的雜質(zhì)擴(kuò)散層構(gòu)成比特線的一部分，柵極電極構(gòu)成字線的一部分。這樣一來，能夠?qū)崿F(xiàn)將以雜質(zhì)擴(kuò)散層作為布線的擴(kuò)散布線層兼作存儲(chǔ)器晶體管的源極或者漏極的假接地方式。
此時(shí)，最好在襯底上的多個(gè)存儲(chǔ)器晶體管的柵極電極之間的區(qū)域中，形成有柵極間絕緣膜。這樣一來，當(dāng)形成硅化物層時(shí)，能夠防止相鄰的雜質(zhì)擴(kuò)散層(比特線)通過硅化物層短路。
在本發(fā)明的半導(dǎo)體存儲(chǔ)裝置中，最好具有在襯底上的存儲(chǔ)器區(qū)域之外的區(qū)域中形成的、設(shè)有邏輯晶體管的邏輯區(qū)域，在邏輯晶體管的柵極電極的側(cè)面上形成有側(cè)壁絕緣膜。
此時(shí)，最好在邏輯晶體管的柵極電極的上面、及成為邏輯晶體管的源極區(qū)域或者漏極區(qū)域的雜質(zhì)擴(kuò)散層的各露出部分，分別形成有硅化物層。這樣一來，由于即使在邏輯區(qū)域中，柵極電極的上面、及源極區(qū)域或者漏極區(qū)域的電阻值也降低了，因此能夠謀求邏輯區(qū)域動(dòng)作的高速化。
在本發(fā)明的半導(dǎo)體存儲(chǔ)裝置中，最好在各存儲(chǔ)器晶體管的柵極電極的下側(cè)形成的存儲(chǔ)器柵極絕緣膜，具有電荷積累膜。這樣一來，能夠?qū)崿F(xiàn)可在存儲(chǔ)器柵極絕緣膜中積累電荷的半導(dǎo)體存儲(chǔ)元件。
此時(shí)，最好存儲(chǔ)器柵極絕緣膜，由具有下層氧化硅膜和上層氮化硅膜的疊層體構(gòu)成；電荷積累膜由上層氮化硅膜構(gòu)成。
并且，此時(shí)，最好存儲(chǔ)器柵極絕緣膜，由具有下層氧化硅膜、中層氮化硅膜和上層氧化硅膜的疊層體構(gòu)成；電荷積累膜由中層氮化硅膜構(gòu)成。
在本發(fā)明的半導(dǎo)體存儲(chǔ)裝置中，最好在各存儲(chǔ)器晶體管的柵極電極的下側(cè)形成的存儲(chǔ)器柵極絕緣膜，由具有下層氧化硅膜、中層氮化硅膜和上層氧化硅膜的疊層體構(gòu)成；中層氮化硅膜形成為被多個(gè)存儲(chǔ)器晶體管共有且連接它們的存儲(chǔ)器柵極絕緣膜的樣子。這樣一來，即使在形成柵極間絕緣膜時(shí)成了過分蝕刻，但由于雜質(zhì)擴(kuò)散層很難露出，因此也能夠防止在雜質(zhì)擴(kuò)散層的上面形成硅化物層的現(xiàn)象。
在本發(fā)明的半導(dǎo)體存儲(chǔ)裝置中，最好多個(gè)存儲(chǔ)器晶體管中的、在字線延伸的方向上相鄰的一對(duì)存儲(chǔ)器晶體管的一邊的源極區(qū)域和另一邊的漏極區(qū)域，由共同的雜質(zhì)擴(kuò)散層構(gòu)成。這樣一來，由于能夠縮小存儲(chǔ)器單元本身的面積，因此有利于高集成化。
在本發(fā)明的半導(dǎo)體存儲(chǔ)裝置中，最好當(dāng)在邏輯晶體管的柵極電極的上面及成為源極區(qū)域或者漏極區(qū)域的雜質(zhì)擴(kuò)散層的各露出部分，分別形成有硅化物層時(shí)，存儲(chǔ)器晶體管的柵極電極中的硅化物層、和邏輯晶體管的柵極電極中的硅化物層，在與襯底面垂直的方向上的剖面形狀互不相同。
本發(fā)明所涉及的第1半導(dǎo)體存儲(chǔ)裝置的制造方法的特征在于，以具有形成在襯底上的、通過相互交叉的多個(gè)比特線和多個(gè)字線將分別含有存儲(chǔ)器晶體管的多個(gè)存儲(chǔ)器單元呈矩陣狀設(shè)置而成的存儲(chǔ)器區(qū)域，和設(shè)置有邏輯晶體管的邏輯區(qū)域的半導(dǎo)體存儲(chǔ)裝置的制造方法為對(duì)象。包括在存儲(chǔ)器區(qū)域中，沿著比特線延伸的方向形成被多個(gè)存儲(chǔ)器單元中的在比特線延伸的方向上排列的存儲(chǔ)器單元共有，且成為構(gòu)成它們的晶體管的源極區(qū)域或者漏極區(qū)域的第1雜質(zhì)擴(kuò)散層的工序；在襯底上的存儲(chǔ)器區(qū)域中形成存儲(chǔ)器柵極絕緣膜，且在襯底上的邏輯區(qū)域中形成邏輯柵極絕緣膜的工序；在存儲(chǔ)器柵極絕緣膜及邏輯柵極絕緣膜上沉積硅含有膜的工序；在存儲(chǔ)器區(qū)域中，將硅含有膜圖案化，沿著字線延伸的方向形成被多個(gè)存儲(chǔ)器晶體管中的在字線延伸的方向上排列的存儲(chǔ)器晶體管共有的柵極電極，且在邏輯區(qū)域中，將硅含有膜圖案化，形成邏輯晶體管的柵極電極的工序；在邏輯晶體管的柵極電極的側(cè)面上形成側(cè)壁絕緣膜的工序；在邏輯區(qū)域中，形成成為邏輯晶體管的源極區(qū)域或者漏極區(qū)域的第2雜質(zhì)擴(kuò)散層的工序；在存儲(chǔ)器區(qū)域及邏輯區(qū)域上形成第1絕緣膜后，在所形成的第1絕緣膜上形成與該第1絕緣膜的組成不同的第2絕緣膜的工序；在存儲(chǔ)器區(qū)域中，對(duì)第2絕緣膜及第1絕緣膜依次進(jìn)行蝕刻，將多個(gè)存儲(chǔ)器晶體管的柵極電極上面的角部露出的工序；在將多個(gè)存儲(chǔ)器晶體管的柵極電極上面的角部露出后，再進(jìn)行蝕刻，將多個(gè)存儲(chǔ)器晶體管的柵極電極的上面露出且將柵極電極上面的角部除去，同時(shí)，在比特線延伸的方向上鄰接的存儲(chǔ)器晶體管的柵極電極之間，形成至少由第1絕緣膜構(gòu)成的柵極間絕緣膜的工序；在邏輯區(qū)域中，對(duì)第2絕緣膜及第1絕緣膜依次進(jìn)行蝕刻，將邏輯晶體管的柵極電極的上面及第2雜質(zhì)擴(kuò)散層的上面露出的工序；和在除去了多個(gè)存儲(chǔ)器晶體管的柵極電極的角部的上面、邏輯晶體管的柵極電極的上面及第2雜質(zhì)擴(kuò)散層的露出部分上，分別形成硅化物層的工序。
根據(jù)第1半導(dǎo)體存儲(chǔ)裝置的制造方法，在形成存儲(chǔ)器晶體管及邏輯晶體管的各柵極電極，其次，在存儲(chǔ)器區(qū)域及邏輯區(qū)域上依次形成第1絕緣膜及與該第1絕緣膜的組成不同的第2絕緣膜后，在存儲(chǔ)器區(qū)域中，對(duì)第2絕緣膜及第1絕緣膜依次進(jìn)行蝕刻，使多個(gè)存儲(chǔ)器晶體管的柵極電極上面的角部露出。然后，再進(jìn)行蝕刻，將多個(gè)存儲(chǔ)器晶體管的柵極電極的上面露出且將柵極電極上面的角部除去，同時(shí)，在比特線延伸的方向上鄰接的存儲(chǔ)器晶體管的柵極電極之間形成至少由第1絕緣膜構(gòu)成的柵極間絕緣膜。象這樣，由于將存儲(chǔ)器晶體管的各柵極電極上面的角部除去，因此能夠在存儲(chǔ)器晶體管的柵極電極的上部，形成其上面的中央部具有從邊緣部向上方突出的突出部分，所以，在其后的硅化物化工序中，能夠在存儲(chǔ)器晶體管的各柵極電極的上面形成接觸面積較大的硅化物層。其結(jié)果，由于降低了存儲(chǔ)器晶體管的各柵極電極的每個(gè)單位長(zhǎng)度的電阻值(條形電阻)，因此使存儲(chǔ)器晶體管能夠與更進(jìn)一步的細(xì)微化和高速化相對(duì)應(yīng)。另外，由于對(duì)掩埋存儲(chǔ)器晶體管的各柵極電極之間的絕緣膜，使用相互組成不同，也就是耐蝕刻性不同的第1絕緣膜及第2絕緣膜，因此通過調(diào)整第1絕緣膜及第2絕緣膜的各膜厚，能夠在存儲(chǔ)器晶體管的柵極電極之間沉積與該柵極電極之間的間隔大小無關(guān)的所希望的厚度。并且，在邏輯區(qū)域中，為了硅化物化，必須要使第2雜質(zhì)擴(kuò)散層露出，也能夠?qū)Φ?絕緣膜及第2絕緣膜選擇容易除去的組成。
在第1半導(dǎo)體存儲(chǔ)裝置的制造方法中，最好存儲(chǔ)器柵極絕緣膜具有電荷積累膜。
此時(shí)，存儲(chǔ)器柵極絕緣膜，最好由具有下層氧化硅膜和上層氮化硅膜的疊層體構(gòu)成；電荷積累膜由上層氮化硅膜構(gòu)成。
并且，此時(shí)，存儲(chǔ)器柵極絕緣膜，最好由具有下層氧化硅膜、中層氮化硅膜和上層氮化硅膜的疊層體構(gòu)成；電荷積累膜由中層氮化硅膜構(gòu)成。
在第1半導(dǎo)體存儲(chǔ)裝置的制造方法中，最好在將多個(gè)存儲(chǔ)器晶體管的柵極電極上面的角部露出的工序中，對(duì)第2絕緣膜及第1絕緣膜進(jìn)行的蝕刻，是各向同性蝕刻。這樣一來，很容易僅使存儲(chǔ)器晶體管的各柵極電極的角部露出。
在第1半導(dǎo)體存儲(chǔ)裝置的制造方法中，最好在將多個(gè)存儲(chǔ)器晶體管的柵極電極上面的角部露出后，對(duì)第2絕緣膜及第1絕緣膜進(jìn)行的蝕刻，是各向異性蝕刻。這樣一來，很容易在存儲(chǔ)器晶體管的各柵極電極之間形成至少由第1絕緣膜構(gòu)成的柵極間絕緣膜。
在第1半導(dǎo)體存儲(chǔ)裝置的制造方法中，最好對(duì)于第2絕緣膜及第1絕緣膜進(jìn)行的蝕刻，是在第1絕緣膜及第2絕緣膜的蝕刻率高于硅含有膜的蝕刻率的條件下進(jìn)行的。這樣一來，能夠防止存儲(chǔ)器晶體管的各柵極電極的角部的過分蝕刻。
在第1半導(dǎo)體存儲(chǔ)裝置的制造方法中，最好第2絕緣膜，通過反向?yàn)R射法形成。這樣一來，由于能夠?qū)⒌?絕緣膜中的存儲(chǔ)器晶體管的各柵極電極的上側(cè)部分成膜為向上方突出的形狀，因此很容易僅使存儲(chǔ)器晶體管的各柵極電極的角部露出。
本發(fā)明所涉及的第2半導(dǎo)體存儲(chǔ)裝置的制造方法的特征在于，以具有形成在襯底上的、通過相互交叉的多個(gè)比特線和多個(gè)字線將分別含有存儲(chǔ)器晶體管的多個(gè)存儲(chǔ)器單元呈矩陣狀設(shè)置而成的存儲(chǔ)器區(qū)域，和設(shè)置有邏輯晶體管的邏輯區(qū)域的半導(dǎo)體存儲(chǔ)裝置的制造方法為對(duì)象。包括在存儲(chǔ)器區(qū)域中，沿著比特線延伸的方向形成被多個(gè)存儲(chǔ)器單元中的在比特線延伸的方向上排列的存儲(chǔ)器單元共有，且成為構(gòu)成它們的晶體管的源極區(qū)域或者漏極區(qū)域的第1雜質(zhì)擴(kuò)散層的工序；在襯底上的存儲(chǔ)器區(qū)域中形成存儲(chǔ)器柵極絕緣膜，且在襯底上的邏輯區(qū)域中形成邏輯柵極絕緣膜的工序；在存儲(chǔ)器柵極絕緣膜及邏輯柵極絕緣膜上沉積硅含有膜的工序；在存儲(chǔ)器區(qū)域中，將硅含有膜圖案化，沿著字線延伸的方向，形成被多個(gè)存儲(chǔ)器晶體管中的在字線延伸的方向上排列的存儲(chǔ)器晶體管共有的柵極電極的工序；在存儲(chǔ)器區(qū)域上及邏輯區(qū)域上形成絕緣膜的工序；在存儲(chǔ)器區(qū)域中，對(duì)絕緣膜進(jìn)行蝕刻，將多個(gè)存儲(chǔ)器晶體管的柵極電極上面的角部露出的工序；在將柵極電極上面的角部露出后，再進(jìn)行蝕刻，將多個(gè)存儲(chǔ)器晶體管的柵極電極的上面露出且將柵極電極上面的角部除去，同時(shí)，在比特線延伸的方向上鄰接的存儲(chǔ)器晶體管的柵極電極之間，形成由絕緣膜構(gòu)成的柵極間絕緣膜的工序；在邏輯區(qū)域中，將硅含有膜圖案化，形成邏輯晶體管的柵極電極的工序；在邏輯晶體管的柵極電極的側(cè)面上形成側(cè)壁絕緣膜的工序；在邏輯區(qū)域中，形成成為邏輯晶體管的源極區(qū)域或者漏極區(qū)域的第2雜質(zhì)擴(kuò)散層的工序；和在除去了多個(gè)存儲(chǔ)器晶體管的柵極電極的角部的上面、邏輯晶體管的柵極電極的上面及第2雜質(zhì)擴(kuò)散層的露出部分上，分別形成硅化物層的工序。
根據(jù)第2半導(dǎo)體存儲(chǔ)裝置的制造方法，在存儲(chǔ)器區(qū)域中，在沿著字線延伸的方向上，形成被存儲(chǔ)器晶體管共有的柵極電極，接著，在存儲(chǔ)器區(qū)域上及邏輯區(qū)域上形成絕緣膜后，在存儲(chǔ)器區(qū)域中，對(duì)絕緣膜進(jìn)行蝕刻，將多個(gè)存儲(chǔ)器晶體管的柵極電極上面的角部露出。然后，再進(jìn)行蝕刻，將多個(gè)存儲(chǔ)器晶體管的柵極電極的上面露出且將柵極電極上面的角部除去，同時(shí)，在字線延伸的方向上鄰接的存儲(chǔ)器晶體管的柵極電極之間，形成由絕緣膜構(gòu)成的柵極間絕緣膜。象這樣，由于將存儲(chǔ)器晶體管的各柵極電極上面的角部除去，因此能夠在存儲(chǔ)器晶體管的柵極電極的上部，形成其上面的中央部具有從邊緣部向上方突出的突出部分，所以，在其后的硅化物化工序中，能夠在存儲(chǔ)器晶體管的各柵極電極的上面形成接觸面積較大的硅化物層。其結(jié)果，由于降低了存儲(chǔ)器晶體管的柵極電極的每單位長(zhǎng)度的電阻值(條形電阻)，因此使存儲(chǔ)器晶體管能夠與滿足更進(jìn)一步的細(xì)微化和高速化。
在第2半導(dǎo)體存儲(chǔ)裝置的制造方法中，最好存儲(chǔ)器柵極絕緣膜，具有電荷積累膜。
此時(shí)，存儲(chǔ)器柵極絕緣膜，最好由具有下層氧化硅膜和上層氮化硅膜的疊層體構(gòu)成；電荷積累膜由上層氮化硅膜構(gòu)成。
并且，此時(shí)，存儲(chǔ)器柵極絕緣膜，最好由具有下層氧化硅膜、中層氮化硅膜和上層氮化硅膜的疊層體構(gòu)成；電荷積累膜由中層氮化硅膜構(gòu)成。
在第2半導(dǎo)體存儲(chǔ)裝置的制造方法中，最好在將多個(gè)存儲(chǔ)器晶體管的柵極電極上面的角部露出的工序中，對(duì)絕緣膜進(jìn)行的蝕刻，是各向同性蝕刻。
在第2半導(dǎo)體存儲(chǔ)裝置的制造方法中，最好在將多個(gè)存儲(chǔ)器晶體管的柵極電極上面的角部露出后，對(duì)絕緣膜進(jìn)行的蝕刻，是各向異性蝕刻。
在第2半導(dǎo)體存儲(chǔ)裝置的制造方法中，最好對(duì)于絕緣膜進(jìn)行的蝕刻，是在絕緣膜的蝕刻率高于硅含有膜的蝕刻率的條件下進(jìn)行的。
在第2半導(dǎo)體存儲(chǔ)裝置的制造方法中，最好絕緣膜是通過反向?yàn)R射法形成的。
(發(fā)明的效果)根據(jù)本發(fā)明所涉及的半導(dǎo)體存儲(chǔ)裝置及其制造方法，由于在存儲(chǔ)器區(qū)域的柵極電極上面的中央部設(shè)置從邊緣部向上方突出的突出部，因此柵極電極上面的硅化物層中的柵極寬度方向的接觸長(zhǎng)度，大于柵極寬度本身。所以，由于柵極電極剖面中的硅化物層的面積，與柵極電極的上面是平坦時(shí)的面積相比，增大了，因此降低了存儲(chǔ)器柵極電極的每單位長(zhǎng)度的電阻值(條形電阻)，能夠滿足更進(jìn)一步的細(xì)微化和高速化。
附圖的簡(jiǎn)單說明

圖1為示出了本發(fā)明的第1實(shí)施例所涉及的半導(dǎo)體存儲(chǔ)裝置的部分平面圖。
圖2(a)～圖2(c)示出了本發(fā)明的第1實(shí)施例所涉及的半導(dǎo)體存儲(chǔ)裝置，圖2(a)為圖1的lla-lla線的剖面圖；圖2(b)為圖1的llb-llb線的剖面圖；圖2(c)為圖1的llc-llc線的剖面圖。
圖3(a)～圖3(c)為示出了本發(fā)明的第1實(shí)施例所涉及的半導(dǎo)體存儲(chǔ)裝置的制造方法的一工序的剖面圖。
圖4(a)～圖4(c)為示出了本發(fā)明的第1實(shí)施例所涉及的半導(dǎo)體存儲(chǔ)裝置的制造方法的一工序的剖面圖。
圖5(a)～圖5(c)為示出了本發(fā)明的第1實(shí)施例所涉及的半導(dǎo)體存儲(chǔ)裝置的制造方法的一工序的剖面圖。
圖6(a)～圖6(c)為示出了本發(fā)明的第1實(shí)施例所涉及的半導(dǎo)體存儲(chǔ)裝置的制造方法的一工序的剖面圖。
圖7(a)～圖7(c)為示出了本發(fā)明的第1實(shí)施例所涉及的半導(dǎo)體存儲(chǔ)裝置的制造方法的一工序的剖面圖。
圖8(a)～圖8(c)為示出了本發(fā)明的第1實(shí)施例所涉及的半導(dǎo)體存儲(chǔ)裝置的制造方法的一工序的剖面圖。
圖9(a)～圖9(c)為示出了本發(fā)明的第1實(shí)施例所涉及的半導(dǎo)體存儲(chǔ)裝置的制造方法的一工序的剖面圖。
圖10(a)～圖10(c)為示出了本發(fā)明的第1實(shí)施例所涉及的半導(dǎo)體存儲(chǔ)裝置的制造方法的一工序的剖面圖。
圖11(a)～圖11(c)為示出了本發(fā)明的第1實(shí)施例的第1變形例所涉及的半導(dǎo)體存儲(chǔ)裝置的制造方法的一工序的剖面圖。
圖12(a)～圖12(c)為示出了本發(fā)明的第1實(shí)施例的第2變形例所涉及的半導(dǎo)體存儲(chǔ)裝置的制造方法的一工序的剖面圖。
圖13為示出了本發(fā)明的第2實(shí)施例所涉及的半導(dǎo)體存儲(chǔ)裝置的部分平面圖。
圖14(a)～圖14(c)為示出了本發(fā)明的第2實(shí)施例所涉及的半導(dǎo)體存儲(chǔ)裝置的制造方法的一工序的剖面圖。
圖15(a)～圖15(c)為示出了本發(fā)明的第2實(shí)施例所涉及的半導(dǎo)體存儲(chǔ)裝置的制造方法的一工序的剖面圖。
圖16(a)～圖16(c)為示出了本發(fā)明的第2實(shí)施例所涉及的半導(dǎo)體存儲(chǔ)裝置的制造方法的一工序的剖面圖。
圖17(a)～圖17(c)為示出了本發(fā)明的第2實(shí)施例所涉及的半導(dǎo)體存儲(chǔ)裝置的制造方法的一工序的剖面圖。
圖18(a)～圖18(c)為示出了本發(fā)明的第2實(shí)施例所涉及的半導(dǎo)體存儲(chǔ)裝置的制造方法的一工序的剖面圖。
圖19(a)～圖19(c)為示出了本發(fā)明的第2實(shí)施例所涉及的半導(dǎo)體存儲(chǔ)裝置的制造方法的一工序的剖面圖。
圖20(a)～圖20(c)為示出了本發(fā)明的第2實(shí)施例的第1變形例所涉及的半導(dǎo)體存儲(chǔ)裝置的制造方法的一工序的剖面圖。
圖21(a)～圖21(c)為示出了本發(fā)明的第2實(shí)施例的第2變形例所涉及的半導(dǎo)體存儲(chǔ)裝置的制造方法的一工序的剖面圖。
(符號(hào)的說明)101-半導(dǎo)體襯底；102-元件隔離絕緣膜；103-第1活性區(qū)域(存儲(chǔ)器區(qū)域)；104-第2活性區(qū)域(邏輯區(qū)域)；105-存儲(chǔ)器柵極電極(字線/硅含有層)；106-側(cè)壁絕緣膜；107-雜質(zhì)擴(kuò)散層(源極區(qū)域或者漏極區(qū)域/比特線)；108-存儲(chǔ)器柵極間絕緣膜；109-硅化物層；110-存儲(chǔ)器柵極絕緣膜；110a-下部柵極絕緣膜；110b-電荷積累膜；110c-上部柵極絕緣膜；111-漏極柵極絕緣膜；112-邏輯柵極電極(硅含有膜)；113-側(cè)壁絕緣膜；114-雜質(zhì)擴(kuò)散層(源極區(qū)域或者漏極區(qū)域)；115-第1絕緣膜；116-第2絕緣膜；117-硅化物層；118-第1抗蝕圖案；119-第2抗蝕圖案；201-半導(dǎo)體襯底；202-元件隔離絕緣膜；
203-第1活性區(qū)域(存儲(chǔ)器區(qū)域)；204-第2活性區(qū)域(邏輯區(qū)域)；205-存儲(chǔ)器柵極電極(字線/硅含有膜)；206-側(cè)壁絕緣膜；207-雜質(zhì)擴(kuò)散層(源極區(qū)域或者漏極區(qū)域/比特線)；208-存儲(chǔ)器柵極間絕緣膜；209-硅化物層；210-存儲(chǔ)器柵極絕緣膜；210a-下部柵極絕緣膜；210b-電荷積累膜；210c-上部柵極絕緣膜；211-邏輯柵極絕緣膜；212-邏輯柵極電極(硅含有膜)；213-側(cè)壁絕緣膜；214-雜質(zhì)擴(kuò)散層(源極區(qū)域或者漏極區(qū)域)；215-絕緣膜；217-硅化物層。
具體實(shí)施例方式
(第1實(shí)施例)參照附圖對(duì)本發(fā)明的第1實(shí)施例加以說明。
圖1示出了本發(fā)明的第1實(shí)施例所涉及的半導(dǎo)體存儲(chǔ)裝置的部分平面結(jié)構(gòu)，圖2(a)示出了圖1的lla-lla線的剖面結(jié)構(gòu)；圖2(b)示出了圖1的llb-llb線的剖面結(jié)構(gòu)；圖2(c)示出了圖1的llc-llc線的剖面結(jié)構(gòu)。
如圖1及圖2(a)～圖2(c)所示，第1實(shí)施例所涉及的半導(dǎo)體存儲(chǔ)裝置，通過在例如由硅(Si)構(gòu)成的半導(dǎo)體襯底101的上部選擇性地形成的元件隔離絕緣膜102相互隔離，包括設(shè)有多個(gè)存儲(chǔ)器單元的存儲(chǔ)器區(qū)域即第1活性區(qū)域103、和設(shè)有邏輯元件的邏輯區(qū)域即第2活性區(qū)域104。在第1活性區(qū)域103中，將多個(gè)存儲(chǔ)器晶體管設(shè)置成矩陣狀，在第2活性區(qū)域104中，設(shè)置有邏輯晶體管。
在第1活性區(qū)域103中，在半導(dǎo)體襯底101的主面上形成有中間夾著由疊層體構(gòu)成的存儲(chǔ)器柵極絕緣膜110的多個(gè)存儲(chǔ)器柵極電極105，其中，該疊層體具有依次形成的由氧化硅構(gòu)成的下部柵極絕緣膜110a、由氮化硅構(gòu)成的電荷積累膜110b及由氧化硅構(gòu)成的上部柵極絕緣膜110c。在各存儲(chǔ)器柵極絕緣膜110及各存儲(chǔ)器柵極電極105的側(cè)面上形成有側(cè)壁絕緣膜106。
在柵極長(zhǎng)度方向(柵極電極105延伸的方向)排列的多個(gè)存儲(chǔ)器晶體管中的各存儲(chǔ)器柵極電極105，形成為被它們共有且相互連接的樣子，該共有的存儲(chǔ)器柵極電極105都形成字線。這里，各存儲(chǔ)器柵極電極105上面的角部(邊緣部)被加工成錐形或者圓形，在該被加工的上面分別形成硅化物層109。
象這樣，由于第1實(shí)施例所涉及的半導(dǎo)體存儲(chǔ)裝置中的存儲(chǔ)器晶體管的柵極電極105，其上部被加工成具有錐形或者圓形的樣子，因此硅化物層109的柵極寬度方向(與柵極電極105延伸的方向垂直的方向)的剖面面積，大于以往的例子中的存儲(chǔ)器柵極電極的柵極寬度方向的剖面面積、也大于與存儲(chǔ)器柵極電極105具有相同寬度的邏輯柵極電極112的上部的硅化物層117的柵極寬度方向的剖面面積。
例如，當(dāng)將存儲(chǔ)器柵極電極105上面的角部的錐形角度形成為與襯底面的法線成45°的樣子，將存儲(chǔ)器柵極電極105上的兩側(cè)的錐形面形成為在中央相連成棱線的樣子時(shí)，也就是說，當(dāng)將與存儲(chǔ)器柵極電極105上部的襯底面垂直的方向的剖面形成為等腰三角形時(shí)，在硅化物化工序前的存儲(chǔ)器柵極電極105的包含上面及上面的角部的部分的面積，大約是不具有錐形時(shí)的1.4倍。因此，硅化物化后的存儲(chǔ)器柵極電極105的電阻值，大約是不具有錐形的平坦時(shí)的0.7倍。這樣，通過使錐形角度更銳角，或者使錐形部分這個(gè)部分增大，能夠更有效地降低存儲(chǔ)器柵極電極105的電阻值。
另外，與存儲(chǔ)器柵極電極105上部的襯底面垂直的方向的剖面形狀，不必限定為錐形或者圓形，只要是存儲(chǔ)器柵極電極105上面的中央部具有比其邊緣部向上突出的突出形狀就行。
在存儲(chǔ)器區(qū)域即第1活性區(qū)域103中，在與字線延伸的方向正交的方向上形成有雜質(zhì)擴(kuò)散層107，該雜質(zhì)擴(kuò)散層107形成與字線延伸的方向正交的方向上排列的存儲(chǔ)器晶體管的源極區(qū)域或者漏極區(qū)域，同時(shí)，形成為被這些存儲(chǔ)器晶體管共有且彼此連接的樣子。這些共同的源極區(qū)域或者漏極區(qū)域形成比特線。
象這樣，存儲(chǔ)器晶體管由存儲(chǔ)器柵極絕緣膜110、在上部形成有硅化物層109的存儲(chǔ)器柵極電極105及雜質(zhì)擴(kuò)散層107構(gòu)成。并且，在存儲(chǔ)器柵極電極105之間，形成有存儲(chǔ)器柵極間絕緣膜108。
而在邏輯區(qū)域即第2活性區(qū)域104中，在半導(dǎo)體襯底101的主面上，形成有中間夾著由氧化硅構(gòu)成的邏輯柵極絕緣膜111的邏輯柵極電極112。在邏輯柵極絕緣膜111及邏輯柵極電極112的側(cè)面上形成有側(cè)壁絕緣膜113。在第2活性區(qū)域104中，形成有成為源極區(qū)域或者漏極區(qū)域的雜質(zhì)擴(kuò)散層114，在邏輯柵極電極112的上面及雜質(zhì)擴(kuò)散層114的上面分別形成有硅化物層117。
因此，由場(chǎng)效應(yīng)晶體管構(gòu)成的邏輯晶體管，由邏輯柵極絕緣膜111、在上部形成了硅化物層117的邏輯柵極電極112及在上部形成了硅化物層117的雜質(zhì)擴(kuò)散層114構(gòu)成。
以下，按照從圖3(a)～圖3(c)到圖10(a)～圖10(c)的各工序的順序的剖面圖，對(duì)上述構(gòu)成的第1實(shí)施例所涉及的半導(dǎo)體存儲(chǔ)裝置的制造方法加以說明。另外，圖3(a)、圖4(a)、圖5(a)、圖6(a)、圖7(a)、圖8(a)、圖9(a)及圖10(a)示出了與圖1的lla-lla線相對(duì)應(yīng)的部位的剖面結(jié)構(gòu)，圖3(b)、圖4(b)、圖5(b)、圖6(b)、圖7(b)、圖8(b)、圖9(b)及圖10(b)示出了與圖1的llb-llb線相對(duì)應(yīng)的部位的剖面結(jié)構(gòu)，圖3(c)、圖4(c)、圖5(c)、圖6(c)、圖7(c)、圖8(c)、圖9(c)及圖10(c)示出了與圖1的llc-llc線相對(duì)應(yīng)的部位的剖面結(jié)構(gòu)。
首先，如圖3(a)、圖3(b)及圖3(c)所示，通過向在半導(dǎo)體襯底101的上部形成的深度為300nm左右的溝部埋入氧化硅形成元件隔離絕緣膜102，來形成存儲(chǔ)器區(qū)域即第1活性區(qū)域103、和邏輯區(qū)域即第2活性區(qū)域104。接著，在加速電壓大約為50KeV，劑量大約為5×1015/cm2的注入條件下，向第1活性區(qū)域103的規(guī)定部分進(jìn)行雜質(zhì)離子例如砷離子的離子注入。然后，通過對(duì)進(jìn)行了離子注入的半導(dǎo)體襯底101，例如在溫度為900℃左右的氮大氣環(huán)境下進(jìn)行大約60分鐘的熱處理，使被注入的砷離子活性化，來在比特線延伸的方向上，分別形成是存儲(chǔ)器晶體管的源極區(qū)域或者漏極區(qū)域的多個(gè)雜質(zhì)擴(kuò)散層107。
其次，如圖4(a)、4(b)及圖4(c)所示，在半導(dǎo)體襯底101的主面上的第1活性區(qū)域103及第2活性區(qū)域104中，通過熱氧化法形成厚度為10nm的下層氧化硅膜，在所形成的下層氧化硅膜上，通過減壓CVD(low-pressure chemical vapor deposition)法，依次沉積厚度為7nm的中層氮化硅膜、和厚度為10nm的上層氧化硅膜。另外，不必一定設(shè)置上層氧化硅膜。
接著，在第2活性區(qū)域104中，通過眾所周知的蝕刻技術(shù)選擇性地除去中層氮化硅膜及上層氧化硅膜。然后，通過減壓CVD法，在第1活性區(qū)域103及第2活性區(qū)域104上，沉積厚度為200nm左右的作為硅含有膜的多結(jié)晶硅膜。接著，在加速電壓大約為10KeV，劑量大約為2×1015/cm2的注入條件下，向所沉積的多結(jié)晶硅膜，進(jìn)行雜質(zhì)離子例如磷離子的離子注入，然后，對(duì)進(jìn)行了離子注入的多結(jié)晶硅膜，例如在溫度為800℃左右的氮大氣環(huán)境下進(jìn)行大約15分鐘的熱處理，使所注入的磷離子活性化。
其次，在第1活性區(qū)域103中，通過眾所周知的光刻及蝕刻技術(shù)，依次將多結(jié)晶硅膜、上層氧化硅膜、中層氮化硅膜及下層氧化硅膜圖案化，形成由多結(jié)晶硅膜構(gòu)成的存儲(chǔ)器柵極電極105和由疊層體構(gòu)成的存儲(chǔ)器柵極絕緣膜110，其中，該疊層體具有由上層氧化硅膜構(gòu)成的上部柵極絕緣膜110c、由中層氮化硅膜構(gòu)成的電荷積累膜110b和由下層氧化硅膜構(gòu)成的下部氧化硅膜110a。
而在第2活性區(qū)域104中，通過光刻及蝕刻技術(shù)，將多結(jié)晶硅膜及下層氧化硅膜圖案化，形成由多結(jié)晶硅膜構(gòu)成的邏輯柵極電極112、及由下層氧化硅膜構(gòu)成的邏輯柵極絕緣膜111。
接著，在第1活性區(qū)域103及第2活性區(qū)域104中，在通過減壓CVD法，沉積厚度為100nm左右的氧化硅膜后，通過對(duì)所沉積的氧化硅膜進(jìn)行深度為110nm左右的回蝕，來在存儲(chǔ)器柵極電極105及存儲(chǔ)器柵極絕緣膜110的側(cè)面上形成側(cè)壁絕緣膜106，同時(shí)，在邏輯柵極電極112的側(cè)面上形成側(cè)壁絕緣膜113。
接著，在第2活性區(qū)域中，在將邏輯柵極電極112及側(cè)壁絕緣膜113作為掩模，注入雜質(zhì)離子例如砷離子后，進(jìn)行規(guī)定的熱處理，形成成為源極區(qū)域或者漏極區(qū)域的雜質(zhì)擴(kuò)散層114。
其次，如圖5(a)、圖5(b)及圖5(c)所示，在第1活性區(qū)域103及第2活性區(qū)域104中，通過等離子體CVD法，在半導(dǎo)體襯底101上，覆蓋著包含多個(gè)存儲(chǔ)器柵極電極105、邏輯柵極電極112及元件隔離絕緣膜102的整個(gè)部分，沉積厚度為30nm左右的由氧化硅膜構(gòu)成的第1絕緣膜115。接著，通過常壓CVD法，在所沉積的第1絕緣膜115上，沉積第2絕緣膜116，其中，該第2絕緣膜116由厚度為300nm左右、含有濃度為2wt％的磷雜質(zhì)及7wt％的硼雜質(zhì)的BPSG(boron-doped phospho-silicateglass)膜構(gòu)成。
其次，如圖6(a)、圖6(b)及圖6(c)所示，通過光刻技術(shù)，在第2絕緣膜116上，形成將第1活性區(qū)域103露出的第1抗蝕圖案118后，將所形成的第1抗蝕圖案118作為掩模，對(duì)第2絕緣膜116及第1絕緣膜115進(jìn)行含有各向同性蝕刻成分的各向異性蝕刻，使各存儲(chǔ)器柵極電極105上面的角部露出。此時(shí)的含有各向同性蝕刻成分的干蝕刻條件，例如，將流量為100cm3/min(0℃，1atm)的四氟化碳(CF4)和流量為20cm3/min(0℃，1atm)的氧(O2)用作蝕刻氣體，使功率為100W，使室內(nèi)的壓力為50Pa。
其次，如圖7(a)、圖7(b)及圖7(c)所示，在以氧化硅為主要成分的第1絕緣膜115及第2絕緣膜116、和多結(jié)晶硅的蝕刻選擇比比較小的干蝕刻條件下，通過更進(jìn)一步地進(jìn)行蝕刻處理，來將各存儲(chǔ)器柵極電極115的上面露出，同時(shí)，利用過分蝕刻，將各存儲(chǔ)器柵極電極105上面的角部蝕刻成錐形或者圓形。此時(shí)的蝕刻選擇比比較小的干蝕刻，例如，可以用將上述蝕刻條件中的氧流量從20cm3/min(0℃，1atm)增加到50cm3/min(0℃，1atm)的條件來進(jìn)行。
另外，存儲(chǔ)器柵極電極105上面的角部，不必限定為錐形或者圓形。也就是說，只要將存儲(chǔ)器柵極電極105的上面蝕刻成中央部分為比其角部(邊緣部)向上突出的突出部分就行。即使在該一系列的蝕刻中，也使第1絕緣膜115作為存儲(chǔ)器柵極間絕緣膜108殘存在半導(dǎo)體襯底101的主面上的多個(gè)存儲(chǔ)器柵極電極105之間的區(qū)域中。
象這樣，根據(jù)第1實(shí)施例所涉及的制造方法，如圖6(a)、圖6(b)及圖6(c)所示，通過進(jìn)行含有各向同性蝕刻成分的各向異性蝕刻，來使存儲(chǔ)器柵極電極105上面的角部比該中央部先露出，通過使存儲(chǔ)器柵極電極105上面的角部暴露在蝕刻氣體中的時(shí)間，長(zhǎng)于存儲(chǔ)器柵極電極105上面的中央部分，能夠?qū)艠O上面的角部形成為錐形或者圓形。另外，在該一系列的蝕刻工序中，由于相鄰的存儲(chǔ)器柵極電極105之間至少存在第1絕緣膜115，因此沒有半導(dǎo)體襯底101中的存儲(chǔ)器柵極電極105之間的區(qū)域因蝕刻而被削去的現(xiàn)象。并且，在該一系列的蝕刻工序中，由于第2活性區(qū)域104被第1抗蝕圖案118覆蓋，因此沒有在第2活性區(qū)域104中含有的半導(dǎo)體襯底101、元件隔離絕緣膜102及邏輯柵極電極112因蝕刻而被削去的現(xiàn)象。
其次，如圖8(a)、圖8(b)及圖8(c)所示，在除去第1抗蝕圖案118后，通過使用了稀釋氫氟酸溶液的濕蝕刻將第2絕緣膜116除去。因此，在第1活性區(qū)域103中，殘存在存儲(chǔ)器柵極電極105之間的第2絕緣膜116幾乎都被除去，形成由第1絕緣膜115構(gòu)成的存儲(chǔ)器柵極間絕緣膜108。在第2活性區(qū)域104中，第2絕緣膜116也幾乎都被除去，留下第1絕緣膜115。
其次，如圖9(a)、圖9(b)及圖9(c)所示，通過光刻技術(shù)，在半導(dǎo)體襯底101上形成將第2活性區(qū)域104露出的第2抗蝕圖案119后，通過將所形成的第2抗蝕圖案119作為掩模，對(duì)第1絕緣膜115進(jìn)行使用了稀釋氫氟酸溶液的濕蝕刻，將殘存在第2活性區(qū)域104中的第1絕緣膜115除去，來分別使邏輯柵極電極112的上面及雜質(zhì)擴(kuò)散層114的上面露出。
其次，如圖10(a)、圖10(b)及圖10(c)所示，通過自對(duì)準(zhǔn)多晶硅化物技術(shù)，在第1活性區(qū)域103中，在存儲(chǔ)器柵極電極105的突出部分即被錐形化或者圓形化的上面及其角部形成硅化物層109。與此同時(shí)，在第2活性區(qū)域104中，在邏輯柵極電極112的上面及雜質(zhì)擴(kuò)散層114的上面形成硅化物層117。
象這樣，能夠獲得第1實(shí)施例所涉及的半導(dǎo)體存儲(chǔ)裝置。另外，由于在其后的金屬布線工序、保護(hù)膜形成工序及接合墊形成工序等眾所周知，因此在此加以省略。
如上所述，根據(jù)第1實(shí)施例，通過在存儲(chǔ)器區(qū)域即第1活性區(qū)域103中，在存儲(chǔ)器柵極電極105的上部形成其中央部向上方突出的突出部分后，在該突出部分形成硅化物層109，能夠很容易地將存儲(chǔ)器柵極電極105的硅化物層109的柵極寬度方向的長(zhǎng)度形成為長(zhǎng)于柵極寬度自身的寬度尺寸。因此，由于能夠增大硅化物層109中的柵極電極的每個(gè)單位長(zhǎng)度的接觸面積，降低存儲(chǔ)器柵極電極105的每個(gè)單位長(zhǎng)度的電阻值(條形電阻)，因此能夠使存儲(chǔ)器晶體管滿足更進(jìn)一步的細(xì)微化和高速化。
(第1實(shí)施例的第1變形例)以下，參照?qǐng)D11(a)～圖11(c)對(duì)第1實(shí)施例的第1變形例所涉及的半導(dǎo)體存儲(chǔ)裝置的制造方法加以說明。
在第1實(shí)施例所涉及的制造方法中，雖然將含有各向同性蝕刻成分的各向異性干蝕刻法用在了圖6(a)～圖6(c)所示的將存儲(chǔ)器柵極電極105上面的角部選擇性地露出的蝕刻方法中，但是在第1變形例中，通過進(jìn)行各向同性蝕刻，來使第2絕緣膜116中的存儲(chǔ)器柵極電極105上面的角部附近的膜厚薄于其中央部的膜厚。
也就是說，如圖11(a)、圖11(b)及圖11(c)所示，通過對(duì)由BPSG構(gòu)成的第2絕緣膜116，進(jìn)行例如使用了稀釋氫氟酸溶液的濕蝕刻，來將第2絕緣膜116中的存儲(chǔ)器柵極電極105上方部分的膜厚，形成為存儲(chǔ)器柵極電極105中央部的膜厚在其角部(邊緣部)的上側(cè)變薄的樣子。
然后，如圖7(a)、圖7(b)及圖7(c)所示，進(jìn)行各向異性的干蝕刻，使存儲(chǔ)器柵極電極105的上部為錐形或者圓形等突出形狀。
(第1實(shí)施例的第2變形例)以下，參照?qǐng)D12(a)～圖12(c)對(duì)第1實(shí)施例的第2變形例所涉及的半導(dǎo)體存儲(chǔ)裝置的制造方法加以說明。
在第1實(shí)施例所涉及的制造方法中，在圖5(a)～圖5(c)所示的第2絕緣膜116的成膜方法中使用了常壓CVD法，在第2變形例中，使用氬濺射法等反向?yàn)R射法。
也就是說，如圖12(a)、圖12(b)及圖12(c)所示，在由BPSG膜構(gòu)成的第2絕緣膜116的成膜中使用濺射法，將含有磷雜質(zhì)及硼雜質(zhì)的由氧化硅構(gòu)成的靶子表面(靶子面)遮蔽適當(dāng)?shù)钠陂g也就是進(jìn)行反向?yàn)R射后，能夠?qū)⒌?絕緣膜116的形狀形成為存儲(chǔ)器柵極電極105上面的中央部的膜厚在其角部的上方變薄的樣子。
因此，在其次的圖6(a)～圖6(c)所示的蝕刻工序中，由于能夠更容易地使各存儲(chǔ)器柵極電極105上面的角部露出，因此如圖7(a)～圖7(c)所示，能夠使各存儲(chǔ)器柵極電極105的上面露出且很容易地將其角部蝕刻成錐形或者圓形等。
而在第1實(shí)施例中，同時(shí)將第1活性區(qū)域103的存儲(chǔ)器柵極電極105、和第2活性區(qū)域104的邏輯柵極電極112圖案化。這樣一來，由于不必設(shè)置與形成在存儲(chǔ)器柵極電極105及邏輯柵極電極112上側(cè)的上層接觸孔之間的多余的空白，因此能夠?qū)崿F(xiàn)細(xì)微化。
并且，在第1實(shí)施例中，雖然作為形成在第1活性區(qū)域103中的存儲(chǔ)器元件，以將電荷捕獲在存儲(chǔ)器柵極絕緣膜110中的類型的存儲(chǔ)器元件為例加以了說明，但是可以代替它，可以是在柵極絕緣膜110和柵極電極105之間設(shè)置浮柵電極，將電荷捕獲在所設(shè)置的浮柵電極中的類型的存儲(chǔ)器元件。
并且，雖然，第1實(shí)施例，通過在圖5(a)～圖5(c)所示的絕緣膜形成工序中，象由氧化硅構(gòu)成的第1絕緣膜115及由BPSG構(gòu)成的第2絕緣膜116那樣，沉積相互組成不同的兩種絕緣膜，來在比特線(雜質(zhì)擴(kuò)散層107)延伸的方向上相鄰的柵極電極105之間形成了存儲(chǔ)器柵極間絕緣膜108，但是并不限于此，也能夠沉積3種或者多于3種的絕緣膜。這里，在存儲(chǔ)器柵極間絕緣膜108的形成中，使用兩種或者多于兩種的絕緣膜的理由在于在第1實(shí)施例中，如上所述，在同一個(gè)工序中將存儲(chǔ)器柵極電極105和邏輯柵極電極112圖案化。因此，如果在半導(dǎo)體襯底101上，在存儲(chǔ)器區(qū)域即第1活性區(qū)域103形成的各存儲(chǔ)器柵極電極105之間，沉積所需的存儲(chǔ)器柵極間絕緣膜108的話，則在邏輯區(qū)域即第2活性區(qū)域104的邏輯柵極電極112和雜質(zhì)擴(kuò)散層114上，也要沉積形成存儲(chǔ)器柵極間絕緣膜108用的絕緣膜。
但是，該形成存儲(chǔ)器柵極間絕緣膜用的絕緣膜，當(dāng)在第2活性區(qū)域104中，在邏輯柵極電極112及雜質(zhì)擴(kuò)散層114的各個(gè)上面形成硅化物層117時(shí)，必須要除去所沉積的絕緣膜。因此，最好形成存儲(chǔ)器柵極間絕緣膜用的絕緣膜，在第1活性區(qū)域103中，即使在柵極電極105之間的間隔較小時(shí)也要將其充分地填充進(jìn)去，而在第2活性區(qū)域104中要能夠很容易地將其除去。所以，讓單一組成的絕緣膜具有這樣的容易填充性和容易除去性，不如讓具有不同組成的多個(gè)絕緣膜具有更容易。因此，在第1實(shí)施例中，例如，對(duì)第1絕緣膜115使用氧化硅，對(duì)第2絕緣膜116使用BPSG，這樣一來，如圖8(a)、圖8(b)及圖8(c)所示，能夠通過濕蝕刻很容易地除去第2絕緣膜116。
在第1實(shí)施例中，對(duì)在同一個(gè)工序中形成存儲(chǔ)器柵極電極105和邏輯柵極電極112的情況加以了說明，但是在能夠完全去掉與上層接觸孔的邊緣的情況下，也可以在不同的工序中形成存儲(chǔ)器柵極電極105和邏輯柵極電極112。將此例作為第2實(shí)施例加以說明。
(第2實(shí)施例)以下，參照附圖對(duì)本發(fā)明的第2實(shí)施例加以說明。
圖13示出了本發(fā)明的第2實(shí)施例所涉及的半導(dǎo)體存儲(chǔ)裝置的部分平面結(jié)構(gòu)。
如圖13所示，第2實(shí)施例所涉及的半導(dǎo)體存儲(chǔ)裝置，通過在例如由硅(Si)構(gòu)成的半導(dǎo)體襯底的上部選擇性地形成的元件隔離絕緣膜相互隔離，包括設(shè)有多個(gè)存儲(chǔ)器單元的存儲(chǔ)器區(qū)域即第1活性區(qū)域203、和設(shè)有邏輯元件的邏輯區(qū)域即第2活性區(qū)域204。在第1活性區(qū)域203中，將多個(gè)存儲(chǔ)器晶體管設(shè)置成矩陣狀，在第2活性區(qū)域204中，設(shè)置有邏輯晶體管。
在第1活性區(qū)域203中，在半導(dǎo)體襯底的主面上形成有中間夾著由疊層體構(gòu)成的存儲(chǔ)器柵極絕緣膜的多個(gè)存儲(chǔ)器柵極電極205，其中，該疊層體具有依次形成的由氧化硅構(gòu)成的下部柵極絕緣膜、由氮化硅構(gòu)成的電荷積累膜及由氧化硅構(gòu)成的上部柵極絕緣膜。
在柵極長(zhǎng)度方向(柵極電極205延伸的方向)上排列的多個(gè)存儲(chǔ)器晶體管中的各存儲(chǔ)器柵極電極205形成為被它們共有且相互連接的樣子，該共有的存儲(chǔ)器柵極電極205分別形成為字線。這里，各存儲(chǔ)器柵極電極205上面的角部(邊緣部)被加工成錐形或者圓形，在該被加工的上面分別形成有硅化物層209。
另外，與存儲(chǔ)器柵極電極205上部的襯底面垂直的方向的剖面形狀，并不限定為錐形或者圓形，只要是存儲(chǔ)器柵極電極205上面的中央部具有比其邊緣部向上突出的突出形狀就行。
在存儲(chǔ)器區(qū)域即第1活性區(qū)域203中，在與字線延伸的方向正交的方向上形成有雜質(zhì)擴(kuò)散層207，該雜質(zhì)擴(kuò)散層207形成與字線延伸的方向正交的方向上排列的存儲(chǔ)器晶體管的源極區(qū)域或者漏極區(qū)域，同時(shí)，形成為被它們共有且連接它們的樣子。這些共有的源極區(qū)域或者漏極區(qū)域形成比特線。
象這樣，存儲(chǔ)器晶體管由存儲(chǔ)器柵極絕緣膜、在上部形成有硅化物層209的存儲(chǔ)器柵極電極205及雜質(zhì)擴(kuò)散層207構(gòu)成。并且，在存儲(chǔ)器柵極電極205之間，形成有存儲(chǔ)器柵極間絕緣膜208。
而在邏輯區(qū)域即第2活性區(qū)域204中，在半導(dǎo)體襯底的主面上，形成有中間夾著由氧化硅構(gòu)成的邏輯柵極絕緣膜的邏輯柵極電極212。在邏輯柵極絕緣膜及邏輯柵極電極212的側(cè)面上形成有側(cè)壁絕緣膜213。在第2活性區(qū)域204中，形成有成為源極區(qū)域或者漏極區(qū)域的雜質(zhì)擴(kuò)散層，在邏輯柵極電極212的上面及雜質(zhì)擴(kuò)散層的上面分別形成有硅化物層217。
因此，由場(chǎng)效應(yīng)晶體管構(gòu)成的邏輯晶體管，由邏輯柵極絕緣膜、在上部形成了硅化物層217的邏輯柵極電極212及在上部形成了硅化物層217的雜質(zhì)擴(kuò)散層構(gòu)成。
以下，按照從圖14(a)～圖14(c)到圖19(a)～圖19(c)的各工序的順序的剖面圖，對(duì)上述構(gòu)成的第2實(shí)施例所涉及的半導(dǎo)體存儲(chǔ)裝置的制造方法加以說明。另外，圖14(a)、圖15(a)、圖16(a)、圖17(a)、圖18(a)及圖19(a)示出了與圖13的IXXa-IXXa線相對(duì)應(yīng)的部位的剖面結(jié)構(gòu)，圖14(b)、圖15(b)、圖16(b)、圖17(b)、圖18(b)及圖19(b)示出了與圖13的IXXb-IXXb線相對(duì)應(yīng)的部位的剖面結(jié)構(gòu)，圖14(c)、圖15(c)、圖16(c)、圖17(c)、圖18(c)及圖19(c)示出了與圖13的IXXc-IXXc線相對(duì)應(yīng)的部位的剖面結(jié)構(gòu)。
首先，如圖14(a)、圖14(b)及圖14(c)所示，通過向在半導(dǎo)體襯底201的上部形成的深度為300nm左右的溝部埋入氧化硅形成元件隔離絕緣膜202，來形成存儲(chǔ)器區(qū)域即第1活性區(qū)域203、和邏輯區(qū)域即第2活性區(qū)域204。接著，在加速電壓大約為50KeV，劑量大約為5×1015/cm2的注入條件下，向第1活性區(qū)域203的規(guī)定部分進(jìn)行雜質(zhì)離子例如砷離子的離子注入。然后，通過對(duì)進(jìn)行了離子注入的半導(dǎo)體襯底201，例如在溫度為900℃左右的氮大氣環(huán)境下進(jìn)行大約60分鐘的熱處理，使被注入的砷離子活性化，來在比特線延伸的方向，分別形成是存儲(chǔ)器晶體管的源極區(qū)域或者漏極區(qū)域的多個(gè)雜質(zhì)擴(kuò)散層207。
接著，在半導(dǎo)體襯底201的主面上的第1活性區(qū)域203及第2活性區(qū)域204中，通過熱氧化法形成厚度為10nm的下層氧化硅膜，且在所形成的下層氧化硅膜上，通過減壓CVD法，依次沉積厚度為7nm的中層氮化硅膜、和厚度為10nm的上層氧化硅膜。另外，不必一定設(shè)置上層氧化硅膜。
接著，在第2活性區(qū)域204中，通過眾所周知的蝕刻技術(shù)選擇性地除去中層氮化硅膜及上層氧化硅膜。然后，通過減壓CVD法，在第1活性區(qū)域203及第2活性區(qū)域204上，沉積厚度為200nm左右的作為硅含有膜的多結(jié)晶硅膜。接著，在加速電壓大約為10KeV，劑量大約為2×1015/cm2的注入條件下，向所沉積的多結(jié)晶硅膜，進(jìn)行雜質(zhì)離子例如磷離子的離子注入，然后，對(duì)進(jìn)行了離子注入的多結(jié)晶硅膜，在例如溫度為800℃左右的氮大氣環(huán)境下進(jìn)行大約15分鐘的熱處理，使所注入的磷離子活性化。
接著，在第1活性區(qū)域203中，通過眾所周知的光刻及蝕刻技術(shù)，依次將多結(jié)晶硅膜、上層氧化硅膜、中層氮化硅膜及下層氧化硅膜圖案化，來形成由多結(jié)晶硅膜構(gòu)成的存儲(chǔ)器柵極電極205和由疊層體構(gòu)成的存儲(chǔ)器柵極絕緣膜210，其中，該疊層體具有由上層氧化硅膜構(gòu)成的上部柵極絕緣膜210c、由中層氮化硅膜構(gòu)成的電荷積累膜210b和由下層氧化硅膜構(gòu)成的下部氧化硅膜210a。
其次，如圖15(a)、圖15(b)及圖15(c)所示，在第1活性區(qū)域203及第2活性區(qū)域204中，通過等離子體CVD法，在半導(dǎo)體襯底201上，沿著含有多個(gè)存儲(chǔ)器柵極電極205、多結(jié)晶硅膜及元件隔離絕緣膜202的整個(gè)部分，沉積厚度為300nm左右的由氧化硅膜構(gòu)成的絕緣膜215。
其次，如圖16(a)、圖16(b)及圖16(c)所示，對(duì)絕緣膜215進(jìn)行含有各向同性蝕刻成分的各向異性蝕刻，首先，使各存儲(chǔ)器柵極電極205上面的角部露出。此時(shí)的含有各向同性蝕刻成分的干蝕刻條件是，例如，對(duì)蝕刻氣體使用流量為100cm3/min(0℃，1atm)的四氟化碳(CF4)、和流量為20cm3/min(0℃，1atm)的氧(O2)，使功率為100W，使室內(nèi)的壓力為50Pa。
其次，如圖17(a)、圖17(b)及圖17(c)所示，通過在由氧化硅構(gòu)成的絕緣膜215、和多結(jié)晶硅的蝕刻選擇比比較小的干蝕刻條件下，更進(jìn)一步地進(jìn)行蝕刻處理，來將各存儲(chǔ)器柵極電極205的上面露出，同時(shí)，利用過分蝕刻，將各存儲(chǔ)器柵極電極205上面的角部蝕刻成錐形或者圓形。此時(shí)的蝕刻選擇比比較小的干蝕刻，例如，可以用將上述蝕刻條件中的氧流量從20cm3/min(0℃，1atm)增加到50cm3/min(0℃，1atm)的條件來進(jìn)行。
另外，存儲(chǔ)器柵極電極205上面的角部，并不被限定為錐形或者圓形。也就是說，只要在存儲(chǔ)器柵極電極205的上面，將其蝕刻成中央部分具有比其角部(邊緣部)向上突出的突出部分就行。即使在該一系列的蝕刻中，也使絕緣膜215作為存儲(chǔ)器柵極間絕緣膜208殘存在半導(dǎo)體襯底201的主面上的多個(gè)存儲(chǔ)器柵極電極205之間的區(qū)域中。
象這樣，根據(jù)第2實(shí)施例所涉及的制造方法，如圖16(a)、圖16(b)及圖16(c)所示，通過進(jìn)行含有各向同性蝕刻成分的各向異性蝕刻，來使存儲(chǔ)器柵極電極205上面的角部比該中央部分先露出，通過使存儲(chǔ)器柵極電極205上面的角部暴露在蝕刻氣體中的時(shí)間，長(zhǎng)于存儲(chǔ)器柵極電極205上面的中央部分，能夠使柵極上面的角部為錐形或者圓形。另外，在該一系列的蝕刻工序中，由于相鄰的存儲(chǔ)器柵極電極205之間存在絕緣膜215，因此沒有半導(dǎo)體襯底201中的存儲(chǔ)器柵極電極205之間的區(qū)域因蝕刻而被削去的現(xiàn)象。并且，在該一系列的蝕刻工序中，由于第2活性區(qū)域204被多結(jié)晶硅膜覆蓋，因此沒有包含在第2活性區(qū)域204中的半導(dǎo)體襯底201及元件隔離絕緣膜202因蝕刻而被削去的現(xiàn)象。
其次，如圖18(a)、圖18(b)及圖18(c)所示，在第2活性區(qū)域204中，依次將多結(jié)晶硅膜及下層氧化硅膜圖案化，形成由多結(jié)晶硅膜構(gòu)成的邏輯柵極電極212及由下層氧化硅膜構(gòu)成的邏輯柵極絕緣膜211。接著，通過減壓CVD法，在第1活性區(qū)域203及第2活性區(qū)域204中，沿著包含多個(gè)存儲(chǔ)器柵極電極205、邏輯柵極電極及元件隔離絕緣膜202的整個(gè)部分，沉積厚度為100nm左右的形成側(cè)壁絕緣膜用的氧化硅膜。此時(shí)，在上部是錐形等突出形狀的存儲(chǔ)器柵極電極205上面的角部(錐形部)上沉積的氧化硅膜的膜厚，與在存儲(chǔ)器柵極電極205上面的中央部分上沉積的氧化硅膜的膜厚相等。
接著，由于在對(duì)所沉積的氧化硅膜進(jìn)行深度為110nm左右的回蝕，在邏輯柵極電極212的側(cè)面上形成側(cè)壁絕緣膜213后，在第1活性區(qū)域203中，在各存儲(chǔ)器柵極電極205上部的錐形部上，用于形成側(cè)壁絕緣膜213的氧化硅膜，都被沒有殘留地蝕刻掉了，因此各存儲(chǔ)器柵極電極205的上部就露了出來。而在相鄰的存儲(chǔ)器柵極電極205之間，在存儲(chǔ)器柵極間絕緣膜208上殘存有細(xì)小的側(cè)壁絕緣膜206。
也就是說，通過使各存儲(chǔ)器柵極電極205上面的角部為錐形或者圓形，來利用蝕刻從各存儲(chǔ)器柵極電極205上面的角部(邊緣部)開始，除去用于形成邏輯柵極電極212的側(cè)壁絕緣膜213的氧化硅膜。其結(jié)果，當(dāng)形成側(cè)壁絕緣膜213時(shí)，沒有在各存儲(chǔ)器柵極電極205上面的角部(邊緣部)形成側(cè)壁絕緣膜206的現(xiàn)象。
接著，在第2活性區(qū)域204中，在將邏輯柵極電極212及側(cè)壁絕緣膜213作為掩模，對(duì)半導(dǎo)體襯底201注入雜質(zhì)離子例如砷離子后，進(jìn)行使注入的雜質(zhì)離子活性化的規(guī)定的熱處理，形成成為源極區(qū)域或者漏極區(qū)域的雜質(zhì)擴(kuò)散層214。
其次，如圖19(a)、圖19(b)及圖19(c)所示，通過自對(duì)準(zhǔn)多晶硅化物技術(shù)，在第1活性區(qū)域203中，在存儲(chǔ)器柵極電極205的突出部分即被錐形化或者圓形化的上面及其角部形成硅化物層209。與此同時(shí)，在第2活性區(qū)域204中，在邏輯柵極電極212的上面及雜質(zhì)擴(kuò)散層214的上面形成硅化物層217。
象這樣，能夠獲得第2實(shí)施例所涉及的半導(dǎo)體存儲(chǔ)裝置。另外，由于在其后的金屬布線工序、保護(hù)膜形成工序及接合墊形成工序等眾所周知，因此在此加以省略。
如上所述，根據(jù)第2實(shí)施例，通過在存儲(chǔ)器區(qū)域即第1活性區(qū)域203中，在存儲(chǔ)器柵極電極205的上部形成其中央部分向上突出的突出部分后，在該突出部分形成硅化物層209，能夠很容易地將存儲(chǔ)器柵極電極205的硅化物層209的柵極寬度方向的長(zhǎng)度，形成為長(zhǎng)于柵極寬度自身的寬度尺寸。這樣一來，由于能夠增大硅化物層209中的柵極電極的每個(gè)單位長(zhǎng)度的接觸面積，降低存儲(chǔ)器柵極電極205的每個(gè)單位長(zhǎng)度的電阻值(條形電阻)，因此能夠使存儲(chǔ)器晶體管滿足更進(jìn)一步的細(xì)微化和高速化。
(第2實(shí)施例的第1變形例)以下，參照?qǐng)D20(a)～圖20(c)對(duì)第2實(shí)施例的第1變形例所涉及的半導(dǎo)體存儲(chǔ)裝置的制造方法加以說明。
在第2實(shí)施例所涉及的制造方法中，對(duì)圖16(a)～圖16(c)所示的將存儲(chǔ)器柵極電極205上面的角部選擇性地露出的蝕刻方法，使用了含有各向同性蝕刻成分的各向異性干蝕刻法，在第1變形例中，通過進(jìn)行各向同性蝕刻，來使絕緣膜215中的存儲(chǔ)器柵極電極205上面的角部附近的膜厚薄于其中央部分的膜厚。
也就是說，如圖20(a)、圖20(b)及圖20(c)所示，通過對(duì)由氧化硅構(gòu)成的絕緣膜215，進(jìn)行例如使用了稀釋氫氟酸溶液的濕蝕刻，來使絕緣膜215中的存儲(chǔ)器柵極電極205上方部分的膜厚為，存儲(chǔ)器柵極電極205中央部分的膜厚在其角部(邊緣部)上側(cè)變薄的樣子。
然后，如圖17(a)、圖17(b)及圖17(c)所示，進(jìn)行各向異性的干蝕刻，使存儲(chǔ)器柵極電極205的上部為錐形或者圓形等突出形狀。
(第2實(shí)施例的第2變形例)以下，參照?qǐng)D21(a)～圖21(c)對(duì)第2實(shí)施例的第2變形例所涉及的半導(dǎo)體存儲(chǔ)裝置的制造方法加以說明。
在第2實(shí)施例所涉及的制造方法中，對(duì)圖15(a)～圖15(c)所示的絕緣膜215的成膜方法，使用了等離子體CVD法，在第2變形例中，使用氬濺射法等反向?yàn)R射法。
也就是說，如圖15(a)、圖15(b)及圖15(c)所示，在由氧化硅構(gòu)成的絕緣膜215的成膜中使用濺射法，將由氧化硅構(gòu)成的靶子表面(靶子面)遮蔽適當(dāng)?shù)钠陂g也就是進(jìn)行反向?yàn)R射后，能夠使絕緣膜215的形狀為，存儲(chǔ)器柵極電極205上面的中央部分的膜厚在其角部上方變薄的樣子。
這樣一來，在其次的圖16(a)～圖16(c)所示的蝕刻工序中，由于能夠更容易地使各存儲(chǔ)器柵極電極205上面的角部露出，因此如圖17(a)～圖17(c)所示，能夠使各存儲(chǔ)器柵極電極205的上面露出且很容易地將其角部蝕刻成錐形或者圓形等。
但是，在第2實(shí)施例中，在圖16(a)～圖16(c)及圖17(a)～圖17(c)所示的形成存儲(chǔ)器柵極間絕緣膜208的蝕刻工序，也就是在存儲(chǔ)器柵極205的上部形成突出部分的工序中，該蝕刻條件是在蝕刻由氧化硅構(gòu)成的絕緣膜215的同時(shí)，也能夠蝕刻多結(jié)晶硅膜，且多結(jié)晶硅膜的蝕刻率小于氧化硅膜的蝕刻率的蝕刻條件下進(jìn)行的。因此，如圖16(a)～圖16(c)所示，能夠在各存儲(chǔ)器柵極電極205上面的角部露出后，能夠更有效地將各存儲(chǔ)器柵極電極205上面的角部形成為錐形。
并且，在第2實(shí)施例中，作為形成在第1活性區(qū)域203中的存儲(chǔ)器元件，以將電荷捕獲在存儲(chǔ)器柵極絕緣膜208中的類型的存儲(chǔ)器元件為例加以了說明，但是可以代替它，可以是在柵極絕緣膜210和柵極電極205之間設(shè)置浮柵電極，將電荷捕獲在所設(shè)置的浮柵電極中的類型的存儲(chǔ)器元件。
并且，在第2實(shí)施例中，通過多次重復(fù)進(jìn)行圖15所示的沉積絕緣膜215的工序到圖17所示的除去絕緣膜215使各存儲(chǔ)器柵極電極205的上面露出且除去存儲(chǔ)器柵極電極205上面的角部的工序，由于能夠增大存儲(chǔ)器柵極電極205上面的角部的錐形部分或者圓形部分，因此能夠更有效地增大硅化物層209的面積。
(實(shí)用性)本發(fā)明所涉及的半導(dǎo)體存儲(chǔ)裝置及其制造方法，由于能夠使柵極電極上面的硅化物層中的柵極寬度方向的接觸長(zhǎng)度大于柵極寬度本身，因此柵極電極剖面中的硅化物層的面積，與柵極電極的上面是平坦的時(shí)候相比，增大了，所以，降低了柵極電極的每單位長(zhǎng)度的電阻值(條形電阻)，能夠滿足更進(jìn)一步的細(xì)微化和高速化，作為同時(shí)設(shè)置有邏輯區(qū)域、和具有擴(kuò)散布線層結(jié)構(gòu)的存儲(chǔ)器區(qū)域的半導(dǎo)體存儲(chǔ)裝置及其制造方法特別有用。
權(quán)利要求
1.一種半導(dǎo)體存儲(chǔ)裝置，具有形成在襯底上的、通過相互交叉的多個(gè)比特線和多個(gè)字線將分別含有存儲(chǔ)器晶體管的多個(gè)存儲(chǔ)器單元呈矩陣狀設(shè)置而成的存儲(chǔ)器區(qū)域，其特征在于上述各存儲(chǔ)器晶體管的柵極電極，具有其上面的中央部從邊緣部向上方突出的突出部分；在上述各存儲(chǔ)器晶體管的柵極電極的上述突出部分的上面，分別形成有硅化物層。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于上述各存儲(chǔ)器晶體管，通過成為源極區(qū)域或者漏極區(qū)域的雜質(zhì)擴(kuò)散層構(gòu)成上述比特線的一部分，上述柵極電極構(gòu)成上述字線的一部分。
3.根據(jù)權(quán)利要求1或者2所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于在上述襯底上的上述多個(gè)存儲(chǔ)器晶體管的柵極電極之間的區(qū)域中，形成有柵極間絕緣膜。
4.根據(jù)權(quán)利要求1或者2所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于具有在上述襯底上的上述存儲(chǔ)器區(qū)域之外的區(qū)域中形成的、設(shè)有邏輯晶體管的邏輯區(qū)域，在上述邏輯晶體管的柵極電極的側(cè)面上形成有側(cè)壁絕緣膜。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于在上述邏輯晶體管的柵極電極的上面、及成為上述邏輯晶體管的源極區(qū)域或者漏極區(qū)域的雜質(zhì)擴(kuò)散層的各露出部分，分別形成有硅化物層。
6.根據(jù)權(quán)利要求1或者2所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于在上述各存儲(chǔ)器晶體管的柵極電極的下側(cè)形成的存儲(chǔ)器柵極絕緣膜，具有電荷積累膜。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于上述存儲(chǔ)器柵極絕緣膜，由具有下層氧化硅膜和上層氮化硅膜的疊層體構(gòu)成；上述電荷積累膜由上述上層氮化硅膜構(gòu)成。
8.根據(jù)權(quán)利要求6所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于上述存儲(chǔ)器柵極絕緣膜，由具有下層氧化硅膜、中層氮化硅膜和上層氧化硅膜的疊層體構(gòu)成；上述電荷積累膜由上述中層氮化硅膜構(gòu)成。
9.根據(jù)權(quán)利要求1、2及5中的任意一項(xiàng)所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于在上述各存儲(chǔ)器晶體管的柵極電極的下側(cè)形成的存儲(chǔ)器柵極絕緣膜，由具有下層氧化硅膜、中層氮化硅膜和上層氧化硅膜的疊層體構(gòu)成；上述中層氮化硅膜，形成為被上述多個(gè)存儲(chǔ)器晶體管共有且連接它們的上述存儲(chǔ)器柵極絕緣膜的樣子。
10.根據(jù)權(quán)利要求2或者5所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于上述多個(gè)存儲(chǔ)器晶體管中的、在上述字線延伸的方向上相鄰的一對(duì)存儲(chǔ)器晶體管的一邊的源極區(qū)域和另一邊的漏極區(qū)域，由共同的雜質(zhì)擴(kuò)散層構(gòu)成。
11.根據(jù)權(quán)利要求5、7及8中的任意一項(xiàng)所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于上述存儲(chǔ)器晶體管的柵極電極中的硅化物層、和上述邏輯晶體管的柵極電極中的硅化物層，在與襯底面垂直的方向上的剖面形狀互不相同。
12.一種半導(dǎo)體存儲(chǔ)裝置的制造方法，是具有形成在襯底上的、通過相互交叉的多個(gè)比特線和多個(gè)字線將分別含有存儲(chǔ)器晶體管的多個(gè)存儲(chǔ)器單元呈矩陣狀設(shè)置而成的存儲(chǔ)器區(qū)域，和設(shè)置有邏輯晶體管的邏輯區(qū)域的半導(dǎo)體存儲(chǔ)裝置，其特征在于包括在上述存儲(chǔ)器區(qū)域中，沿著上述比特線延伸的方向，形成被上述多個(gè)存儲(chǔ)器單元中的在上述比特線延伸的方向上排列的存儲(chǔ)器單元共有，且成為構(gòu)成它們的晶體管的源極區(qū)域或者漏極區(qū)域的第1雜質(zhì)擴(kuò)散層的工序；在上述襯底上的上述存儲(chǔ)器區(qū)域中形成存儲(chǔ)器柵極絕緣膜，且在上述襯底上的上述邏輯區(qū)域中形成邏輯柵極絕緣膜的工序；在上述存儲(chǔ)器柵極絕緣膜及上述邏輯柵極絕緣膜上沉積硅含有膜的工序；在上述存儲(chǔ)器區(qū)域中，將上述硅含有膜圖案化，沿著上述字線延伸的方向形成被上述多個(gè)存儲(chǔ)器晶體管中的在上述字線延伸的方向上排列的存儲(chǔ)器晶體管共有的柵極電極，且在上述邏輯區(qū)域中，將上述硅含有膜圖案化，形成上述邏輯晶體管的柵極電極的工序；在上述邏輯晶體管的柵極電極的側(cè)面上形成側(cè)壁絕緣膜的工序；在上述邏輯區(qū)域中，形成成為上述邏輯晶體管的源極區(qū)域或者漏極區(qū)域的第2雜質(zhì)擴(kuò)散層的工序；在上述存儲(chǔ)器區(qū)域及上述邏輯區(qū)域上形成第1絕緣膜后，在所形成的上述第1絕緣膜上形成與該第1絕緣膜的組成不同的第2絕緣膜的工序；在上述存儲(chǔ)器區(qū)域中，對(duì)上述第2絕緣膜及上述第1絕緣膜依次進(jìn)行蝕刻，將上述多個(gè)存儲(chǔ)器晶體管的柵極電極上面的角部露出的工序；在將上述多個(gè)存儲(chǔ)器晶體管的柵極電極上面的角部露出后，再進(jìn)行蝕刻，將上述多個(gè)存儲(chǔ)器晶體管的柵極電極的上面露出且將上述柵極電極上面的角部除去，同時(shí)，在上述比特線延伸的方向上鄰接的上述存儲(chǔ)器晶體管的柵極電極之間，形成至少由上述第1絕緣膜構(gòu)成的柵極間絕緣膜的工序；在上述邏輯區(qū)域中，對(duì)上述第2絕緣膜及上述第1絕緣膜依次進(jìn)行蝕刻，將上述邏輯晶體管的柵極電極的上面及上述第2雜質(zhì)擴(kuò)散層的上面露出的工序；和在除去了上述多個(gè)存儲(chǔ)器晶體管的柵極電極的角部的上面、上述邏輯晶體管的柵極電極的上面及上述第2雜質(zhì)擴(kuò)散層的露出部分上，分別形成硅化物層的工序。
13.根據(jù)權(quán)利要求12所述的半導(dǎo)體存儲(chǔ)裝置的制造方法，其特征在于上述存儲(chǔ)器柵極絕緣膜，具有電荷積累膜。
14.根據(jù)權(quán)利要求13所述的半導(dǎo)體存儲(chǔ)裝置的制造方法，其特征在于上述存儲(chǔ)器柵極絕緣膜，由具有下層氧化硅膜和上層氮化硅膜的疊層體構(gòu)成；上述電荷積累膜由上述上層氮化硅膜構(gòu)成。
15.根據(jù)權(quán)利要求13所述的半導(dǎo)體存儲(chǔ)裝置的制造方法，其特征在于上述存儲(chǔ)器柵極絕緣膜，由具有下層氧化硅膜、中層氮化硅膜和上層氮化硅膜的疊層體構(gòu)成；上述電荷積累膜由上述中層氮化硅膜構(gòu)成。
16.根據(jù)權(quán)利要求12所述的半導(dǎo)體存儲(chǔ)裝置的制造方法，其特征在于在將上述多個(gè)存儲(chǔ)器晶體管的柵極電極上面的角部露出的工序中，對(duì)上述第2絕緣膜及上述第1絕緣膜進(jìn)行的蝕刻，是各向同性蝕刻。
17.根據(jù)權(quán)利要求12或者16所述的半導(dǎo)體存儲(chǔ)裝置的制造方法，其特征在于在將上述多個(gè)存儲(chǔ)器晶體管的柵極電極上面的角部露出后，對(duì)上述第2絕緣膜及上述第1絕緣膜進(jìn)行的蝕刻，是各向異性蝕刻。
18.根據(jù)權(quán)利要求12或者16所述的半導(dǎo)體存儲(chǔ)裝置的制造方法，其特征在于對(duì)于上述第2絕緣膜及上述第1絕緣膜進(jìn)行的蝕刻，是在上述第1絕緣膜及第2絕緣膜的蝕刻率高于上述硅含有膜的蝕刻率的條件下進(jìn)行的。
19.根據(jù)權(quán)利要求12所述的半導(dǎo)體存儲(chǔ)裝置的制造方法，其特征在于上述第2絕緣膜，通過反向?yàn)R射法形成。
20.一種半導(dǎo)體存儲(chǔ)裝置的制造方法，是具有形成在襯底上的、通過相互交叉的多個(gè)比特線和多個(gè)字線將分別含有存儲(chǔ)器晶體管的多個(gè)存儲(chǔ)器單元呈矩陣狀設(shè)置而成的存儲(chǔ)器區(qū)域，和設(shè)置有邏輯晶體管的邏輯區(qū)域的半導(dǎo)體存儲(chǔ)裝置，其特征在于包括在上述存儲(chǔ)器區(qū)域中，沿著上述比特線延伸的方向，形成被上述多個(gè)存儲(chǔ)器單元中的在上述比特線延伸的方向上排列的存儲(chǔ)器單元共有，且成為構(gòu)成它們的晶體管的源極區(qū)域或者漏極區(qū)域的第1雜質(zhì)擴(kuò)散層的工序；在上述襯底上的上述存儲(chǔ)器區(qū)域中形成存儲(chǔ)器柵極絕緣膜，且在上述襯底上的上述邏輯區(qū)域中形成邏輯柵極絕緣膜的工序；在上述存儲(chǔ)器柵極絕緣膜及上述邏輯柵極絕緣膜上沉積硅含有膜的工序；在上述存儲(chǔ)器區(qū)域中，將上述硅含有膜圖案化，沿著上述字線延伸的方向，形成被上述多個(gè)存儲(chǔ)器晶體管中的在上述字線延伸的方向上排列的存儲(chǔ)器晶體管共有的柵極電極的工序；在上述存儲(chǔ)器區(qū)域上及上述邏輯區(qū)域上形成絕緣膜的工序；在上述存儲(chǔ)器區(qū)域中，對(duì)上述絕緣膜進(jìn)行蝕刻，將上述多個(gè)存儲(chǔ)器晶體管的柵極電極上面的角部露出的工序；在將上述柵極電極上面的角部露出后，再進(jìn)行蝕刻，將上述多個(gè)存儲(chǔ)器晶體管的柵極電極的上面露出且將上述柵極電極上面的角部除去，同時(shí)，在上述比特線延伸的方向上鄰接的上述存儲(chǔ)器晶體管的柵極電極之間，形成由上述絕緣膜構(gòu)成的柵極間絕緣膜的工序；在上述邏輯區(qū)域中，將上述硅含有膜圖案化，形成上述邏輯晶體管的柵極電極的工序；在上述邏輯晶體管的柵極電極的側(cè)面上形成側(cè)壁絕緣膜的工序；在上述邏輯區(qū)域中，形成成為上述邏輯晶體管的源極區(qū)域或者漏極區(qū)域的第2雜質(zhì)擴(kuò)散層的工序；和在除去了上述多個(gè)存儲(chǔ)器晶體管的柵極電極的角部的上面、上述邏輯晶體管的柵極電極的上面及上述第2雜質(zhì)擴(kuò)散層的露出部分上，分別形成硅化物層的工序。
21.根據(jù)權(quán)利要求20所述的半導(dǎo)體存儲(chǔ)裝置的制造方法，其特征在于上述存儲(chǔ)器柵極絕緣膜，具有電荷積累膜。
22.根據(jù)權(quán)利要求21所述的半導(dǎo)體存儲(chǔ)裝置的制造方法，其特征在于上述存儲(chǔ)器柵極絕緣膜，由具有下層氧化硅膜和上層氮化硅膜的疊層體構(gòu)成；上述電荷積累膜由上述上層氮化硅膜構(gòu)成。
23.根據(jù)權(quán)利要求21所述的半導(dǎo)體存儲(chǔ)裝置的制造方法，其特征在于上述存儲(chǔ)器柵極絕緣膜，由具有下層氧化硅膜、中層氮化硅膜和上層氮化硅膜的疊層體構(gòu)成；上述電荷積累膜由上述中層氮化硅膜構(gòu)成。
24.根據(jù)權(quán)利要求20所述的半導(dǎo)體存儲(chǔ)裝置的制造方法，其特征在于在將上述多個(gè)存儲(chǔ)器晶體管的柵極電極上面的角部露出的工序中，對(duì)上述絕緣膜進(jìn)行的蝕刻，是各向同性蝕刻。
25.根據(jù)權(quán)利要求20或者24所述的半導(dǎo)體存儲(chǔ)裝置的制造方法，其特征在于在將上述多個(gè)存儲(chǔ)器晶體管的柵極電極上面的角部露出后，對(duì)上述絕緣膜進(jìn)行的蝕刻，是各向異性蝕刻。
26.根據(jù)權(quán)利要求20或者24所述的半導(dǎo)體存儲(chǔ)裝置的制造方法，其特征在于對(duì)于上述絕緣膜進(jìn)行的蝕刻，是在上述絕緣膜的蝕刻率比上述硅含有膜的蝕刻率高的條件下進(jìn)行的。
27.根據(jù)權(quán)利要求20所述的半導(dǎo)體存儲(chǔ)裝置的制造方法，其特征在于上述絕緣膜，通過反向?yàn)R射法形成。
全文摘要
本發(fā)明公開了一種半導(dǎo)體存儲(chǔ)裝置及其制造方法。本發(fā)明的目的在于對(duì)于半導(dǎo)體存儲(chǔ)裝置，特別是對(duì)于同時(shí)設(shè)有邏輯區(qū)域、和具有擴(kuò)散布線層結(jié)構(gòu)的存儲(chǔ)器區(qū)域的半導(dǎo)體存儲(chǔ)裝置中的柵極電極等的尺寸細(xì)微化，能夠更進(jìn)一步地降低柵極電阻值。半導(dǎo)體存儲(chǔ)裝置，具有作為存儲(chǔ)器區(qū)域的第1活性區(qū)域103，其中，該存儲(chǔ)器區(qū)域，形成在半導(dǎo)體襯底101上，通過相互交叉的多個(gè)雜質(zhì)擴(kuò)散層(比特線)107和多個(gè)柵極電極(字線)105將分別含有存儲(chǔ)器晶體管的多個(gè)存儲(chǔ)器單元呈矩陣狀設(shè)置而成。各存儲(chǔ)器晶體管的柵極電極105，具有其上面的中央部從邊緣部向上方突出的突出部分，在各存儲(chǔ)器晶體管的柵極電極105中的突出部分的上面，分別形成有硅化物層109。
文檔編號(hào)H01L21/8239GK1728388SQ200510072638
公開日2006年2月1日 申請(qǐng)日期2005年5月17日 優(yōu)先權(quán)日2004年7月28日
發(fā)明者橋爪貴彥, 野呂文彥, 高橋信義 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社