專利名稱：半導(dǎo)體器件和半導(dǎo)體器件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件，例如MIS型場效應(yīng)晶體管，涉及借助于半導(dǎo)體襯底上形成的絕緣性金屬硅化物薄膜使半導(dǎo)體的懸掛鍵終端的構(gòu)造的半導(dǎo)體器件和半導(dǎo)體器件的制造方法。
背景技術(shù)：
為了得到ULSI(超大規(guī)模集成)器件的微細化和低功耗化，結(jié)果就變成為要求柵極絕緣膜的薄膜化。以往，為了確保被場效應(yīng)晶體管(FET)的溝道所感應(yīng)的電荷量，人們一直采用借助于使柵極絕緣膜薄膜化來加大電容的方法。作為其結(jié)果，推進了作為柵極絕緣膜的SiO2膜的薄膜化，現(xiàn)在人們希望達到突破1nm的厚度。
走到了這一步，若使用SiO2膜，則就到了柵極漏電流增大，由于待機功率的耗散而不能降低功耗的地步。例如，即便是用膜厚0.8nm的SiO2膜，盡管MOSFET正常動作，但是柵極漏電流卻達到了1kA/cm2，功耗方面的問題就成了一個極大的問題。
從如何降低功耗的觀點看，有效的是加厚實際的膜厚。為此，人們正在積極地進行企圖采用使用介電系數(shù)高的物質(zhì)即所謂的高k電介質(zhì)的辦法用比SiO2膜更厚的厚膜來確保電荷量的嘗試。作為介電系數(shù)高而且穩(wěn)定的物質(zhì)，有許多的氧化物，人們正在進行使之作為絕緣膜的開發(fā)?，F(xiàn)在作為特別有希望的物質(zhì)，有HfSiON等，但是如果要在Si襯底上直接使這些介電系數(shù)高的氧化物成膜，在成膜的過程或之后的高溫過程中，在界面上就要產(chǎn)生低介電系數(shù)層。今后，還有作為換算成SiO2膜厚的膜厚(EOT)要做成為不高于0.5nm的要求，可以說低介電系數(shù)層的產(chǎn)生是致命性的問題。
此外，就界面來說，其缺陷密度具有非常重要的意義。即，當(dāng)在界面上存在著缺陷時，結(jié)果就變成為會干擾電子或空穴的動作，結(jié)果就變成為使遷移率顯著劣化。在多少年來一直使用著的SiO2與Si之間的界面的情況下，可以變成為界面缺陷非常少的構(gòu)成。在該情況下，可使界面陷阱密度(Dit)減小到109cm-2eV-1的數(shù)量級。從這一點看，人們認為如果是以SiO2為基礎(chǔ)的硅酸鹽物質(zhì)，則可以某種程度地降低界面缺陷，因而積極地進行了開發(fā)。但是，對于下一代產(chǎn)品來說，若使用硅酸鹽則在介電系數(shù)的意義上說是不充分的，為了未來，必須把介電系數(shù)高的氧化物當(dāng)作絕緣膜繼續(xù)開發(fā)下去。然而，在這里仍存在著一個大的問題。這就是在Si襯底上直接成膜介電系數(shù)高的氧化物的情況下，會在界面上產(chǎn)生非常多的界面缺陷的問題。例如，在實際上在Si(111)面上外延生長CeO2的情況下，Dit會達到5×1013cm-2eV-1。此外，如果沿著集成電路高速動作的思路考慮則必須的命題是要把Dit降低到等于或小于SiO2·Si界面(不高于109cm-2eV-1的數(shù)量級)。
相對于此，人們提出了許多在Si襯底上外延生長絕緣性材料的方法(例如，參看特開2002-100766號公報)。如果考慮低介電系數(shù)層產(chǎn)生抑制和界面缺陷密度的極小化這一強烈的要求，若使用迄今為止人們所提出來的外延生長絕緣膜，則不論哪一種膜都不可能使不產(chǎn)生低介電系數(shù)層和把界面缺陷密度降低到SiO2·Si界面那種程度這兩件事同時實現(xiàn)。另一方面，雖然在Si上生長非晶氧化物的方案也很多，但是，解決低介電系數(shù)層產(chǎn)生抑制和界面缺陷密度的極小化的課題、使兩者同時實現(xiàn)的開發(fā)，仍然沒有出現(xiàn)。
此外，在Si上直接外延生長高介電系數(shù)氧化物的情況下，人們指出不能得到充分的電子勢壘，不能抑制隧道電流(例如McKee，Science vol.293 p468(2001)等)此外，在以下的2篇論文中報告了以在Si襯底上殘存有SiO2的形態(tài)，使Sr或Ti金屬形成厚膜的技術(shù)。(Ishiwara，Japanese Journal ofApplied Physics 30 p1415(1991)，Ishiwara，Japanese Journal ofApplied Physics 33 p1472(1994))。這時，在界面附近，已經(jīng)產(chǎn)生了低介電系數(shù)層，作為柵極絕緣膜，嚴(yán)密地說，要實現(xiàn)必要的不高于0.5nm的SiO2膜換算膜厚是不可能的。
例如，在使Ti金屬成膜的柵極絕緣膜情況下，在界面處就產(chǎn)生了Ti硅酸鹽。此外，對于Ti來說，還存在著別的問題，由于在該成膜過程中產(chǎn)生的電介質(zhì)(TiO2或SrTiO3)的導(dǎo)帶的能帶偏移變得非常低，故對于柵極絕緣膜根本就不合適。即便是在以下所述的文獻中也是同樣的，一連串的文獻的主要著眼點在于氧化物在Si上的外延生長，就算是在場效應(yīng)晶體管中也不會變成為對于重要的界面特性或能帶偏移的解決辦法。
作為使上述2篇論文進行擴展的開發(fā)，人們報告了形成薄的初始SiO2膜，改變Sr量，在SiO2上使Sr成膜以制作Sr硅酸鹽的技術(shù)(Journal of Vacuum Science & Technology B18 p2139(2000)(Motorala))。但是，在熱處理后，界面就要低介電系數(shù)化為達到接近于SiO2的狀態(tài)。如上所述，由于抗氧化性非常低，故作為柵極絕緣膜要實現(xiàn)必要的不高于0.5nm的SiO2膜換算膜厚是不可能的。
人們還報告了使用氫終端來使SrO直接成膜的技術(shù)(Saeki，Applied Physics Letter 65 p3182(1994))。在成膜中雖然氫會從界面上跑掉，但是，Si界面的懸掛鍵要用SrO這樣的無極性的物質(zhì)終端幾乎是不可能的。為此，結(jié)果就變成為要大量地產(chǎn)生界面缺陷。一般地說，在使用氫終端面的情況下，在成膜中終端會被破壞，界面部分變成為活潑界面。即便是進行成形氣體退火(FGA)，在形成了界面后的恢復(fù)也是有上限的，結(jié)果就變成為殘留下恰好未恢復(fù)完的量的界面的反應(yīng)性。為此，歸因于后處理溫度，就會進行界面氧化，產(chǎn)生低介電系數(shù)層。此外，即便是在外延生長高電介質(zhì)材料的情況下，也會變成為界面缺陷密度大的材料(Dit＝5×1013cm-2eV-1)，即便是進行FGA，也只能進行1個數(shù)量級的恢復(fù)。此外，如果在氧中進行退火，可知會如上所述在界面上產(chǎn)生低介電系數(shù)的硅酸鹽。
人們還報告了成膜1個單層(1ML)的SrSi2膜，在其上使多余的金屬Sr成膜后，再導(dǎo)入氧的研究(McKee，Science vol.293 p468(2001)，McKee，2002 IEDM Technical Digest p955(2002))。當(dāng)向SrSi2上導(dǎo)入了多余的Sr后，即便是在低溫下硅化物膜厚也會變厚，絕緣性被破壞、不能形成終端構(gòu)造。而且，由于未充分地對時間或Sr量進行控制，故結(jié)果變成為硅化物膜厚隨機地分布，界面變成為相當(dāng)?shù)卮植?。變成為在該粗糙的金屬性的硅化物上形成了SrO膜的形態(tài)。通常硅化物是金屬性的，即便是在其上制作上SrO，能帶間隙也不會擴大距離。這是因為SrO作為氧化物，是不會多余地形成鍵的緣故。此外，金屬性的硅化物，由于多余出了懸掛鍵，故抗氧化性會顯著地降低。成為，如上所述，反映已導(dǎo)入了隨機的厚度的金屬硅化物這種情況，在界面上缺陷增多，即便是進行成形氣體退火，也會以1011cm-2eV-1的數(shù)量級殘留下缺陷密度Dit。在該文獻中進行的開發(fā)的情況下，主要是論點是作為在Si上外延生長SrTiO3等的基底，采用的是BaSi2或SrSi2等的硅化物這一點。在該情況下，由于最為重要的是使基底的晶格信息與上部生長的氧化物等連續(xù)起來，故即便是存在著界面的少量的缺陷也沒有什么問題。在該硅化物上外延生長SrO、BaO、SrTiO3、BaTiO3之類的氧化物的情況下的界面的缺陷，在成膜時約為1012cm-2eV-1左右(借助于成膜后的退火可以得到1個數(shù)量級的改善)。該1012cm-2eV-1的值，作為用來在Si上外延生長時使晶格常數(shù)連續(xù)的基底來說，是非常小的值。另一方面，在要在Si上形成柵極絕緣膜，形成場效應(yīng)晶體管的情況下，作為Si/絕緣膜界面的缺陷來說，則是太大的值。
與上述的McKee類似的開發(fā)，還有以下的報告(Norton，Journalof Vacuum Science & Technology B20 p257(2002))。但是，初期制作的SiSr2硅化物膜厚因場所而不同，歸因于這樣的膜厚分布，界面就處于非?；顫姷臓顟B(tài)。為此，在低溫550℃，在氧中進行的Ba的成膜時就產(chǎn)生了硅酸鹽構(gòu)造。與上述的McKee比，由于在本文獻的硅化物中有大的膜厚變化，故結(jié)果就變成為界面的活潑度更高，抗氧化性低。
出于制作場效應(yīng)晶體管的目的，而在Si襯底上直接成膜包含硅酸鹽的該電介質(zhì)膜的情況下，就會產(chǎn)生界面低介電系數(shù)層，要制作換算成SiO2換算膜厚后大大突破1nm這樣的柵極絕緣膜(現(xiàn)在雖然目標(biāo)是不高于0.5nm，但是，將來有可能會變得更薄)是困難的。作為一個例子，在ZrO2的情況下，在界面上會產(chǎn)生Zr硅酸鹽，在SrTiO3的情況下，則在界面上會產(chǎn)生SiO2。已在尋求目的為提高抗氧化性的新的發(fā)明。此外，即便是在可在Si襯底上直接成膜，不會形成低介電系數(shù)層的情況下，如果界面缺陷密度大也沒有什么意義。
此外，在上述的特開2002-100766公報中，公開了借助于厚度小于等于La硅化物等2個單層的厚度的硅化物使Si襯底終端，再在其上形成絕緣膜的場效應(yīng)晶體管。但是，該文獻的硅化物被規(guī)定為金屬，反應(yīng)性非常強，不適合于薄膜化。這種情況，起因于在La等3價物質(zhì)的情況下，La一側(cè)的化學(xué)鍵過剩，Si的懸掛鍵未能合適地終端。一旦形成了硅化物時，由于除了硅酸鹽自身是低介電系數(shù)之外，在硅酸鹽中不能使氧閉鎖，故襯底Si的氧化就要隨機地進行，與上部薄膜之間的界面就變成為粗糙的界面。這作為柵極絕緣膜來說就成了問題。

發(fā)明內(nèi)容
為此，人們期望著借助于在以Si為主要成分的半導(dǎo)體襯底上形成的絕緣性金屬硅化物薄膜使上述半導(dǎo)體襯底的Si的懸掛鍵進行了終端的半導(dǎo)體器件和半導(dǎo)體器件的制造方法的實現(xiàn)。
本發(fā)明的第1方面的半導(dǎo)體器件，具備以Si為主要成分的半導(dǎo)體襯底；在上述半導(dǎo)體襯底上形成的有源元件，上述有源元件包含在上述半導(dǎo)體襯底上形成的絕緣性金屬硅化物薄膜，上述半導(dǎo)體襯底的Si的懸掛鍵以由上述絕緣性金屬硅化物薄膜進行了終端。
本發(fā)明的第2方面的半導(dǎo)體器件的制造方法，具備在以Si為主要成分的襯底上，形成1個單層的絕緣性金屬硅化物薄膜，在上述絕緣性金屬硅化物薄膜上形成高電介質(zhì)膜，在上述高電介質(zhì)膜上選擇性地形成金屬膜。


圖1的剖面圖模式地示出了在本發(fā)明的實施例中使用的MISFET的柵極絕緣膜部分。
圖2和圖3的剖面圖階段式地示出了上述的MISFET的形成方法。
具體實施例方式
本發(fā)明提供這樣的半導(dǎo)體器件例如采用直接接合到以硅(Si)為主要成分的半導(dǎo)體襯底上來進行外延生長的辦法，設(shè)置人為地擴大能帶間隙和提高抗氧化性的絕緣性金屬硅化物薄膜層，然后形成使用高電介質(zhì)氧化物的層間絕緣膜。
此外，還提供半導(dǎo)體器件的制造方法，其特征在于例如用濺射、CVD(化學(xué)氣相淀積)、ALD(原子層淀積)或MBE(分子束外延)中的任何一者以1個單層的方式形成本發(fā)明的半導(dǎo)體器件的絕緣性金屬硅化物薄膜。
在說明本發(fā)明的實施例之前，以下首先對本發(fā)明的概要進行說明。當(dāng)在半導(dǎo)體襯底上隔著絕緣性金屬硅化物薄膜(該薄膜是使能帶間隙充分地擴大的絕緣體)成膜了絕緣體薄膜后，絕緣膜和半導(dǎo)體界面的懸掛鍵，就要通過成膜過程和其后的高溫過程，借助于絕緣性金屬硅化物薄膜而得以保持終端，其結(jié)果是，降低界面的活潑性，顯著提高抗氧化性。同時，由于界面的懸掛鍵已進行了終端，故可以一掃界面缺陷。這種情況，意味著只產(chǎn)生了比在Si和SiO2界面上的界面缺陷密度更低的界面缺陷，作為柵極絕緣膜的制作的基底是非常有效的。
在這里，作為絕緣性金屬硅化物薄膜的形態(tài)，可以考慮以下的3種形態(tài)。第1，以二硅化物MSi2這樣的形式使作為價數(shù)為+2或+4的金屬M成膜1個單層(1ML)的形態(tài)。即，當(dāng)在Si(001)面的(2×1)構(gòu)造上用高溫(取決于物質(zhì)在600～900℃之間)形成1ML的硅化物時，就可以實現(xiàn)非常穩(wěn)定的重構(gòu)構(gòu)造。這時，Si(001)面的懸掛鍵就接受電子被終端，這一次發(fā)現(xiàn)歸因于恰好1ML的硅化物，擴大了間隙而實現(xiàn)了最穩(wěn)定化。在這里，雖然必須邊每次微量地進行控制邊使金屬成膜，但是在金屬量多的情況下，采用在高溫下進行保持的辦法，使之再次離脫是可能的。這是因為相對于1ML附著的構(gòu)造是非常穩(wěn)定的構(gòu)造，附著有多余的金屬的構(gòu)造還會帶來能量的上升的緣故。在除去1ML形成了上述的穩(wěn)定的硅化物之外還存在著多余的金屬的情況下，在高溫下使多余的金屬消除是可能的。但是，若過于高溫，由于也會潛入到內(nèi)部，故需要注意。即存在著合適的溫度。作為在高溫一側(cè)緩和條件的方法，有向硅襯底中摻As的方法(可以不加變動地使用在制作溝道時摻入的方法，逆摻雜的方法)。即，由于可以采用摻As的辦法防止金屬向硅襯底中潛入，故可以變成為更高的高溫使多余的金屬消除。這樣一來，如果使用在高溫下的1ML絕緣性金屬薄膜硅化物的自生成過程，則可以容易地以高精度制作1ML的MSi2構(gòu)造(在后邊所示的實施例中可知Dit已減少到了8×108cm-2eV-1，但是，并不是說該值就是上限。從理論是說，更高的高精度化也是可能的)。金屬M，作為+2價的金屬，從Mg、Ca、Sr、Ba、Co、Ni、Pd、Pt、Cu、Ag、Zn中選出的至少一種元素是有效的，作為4價的金屬，從Ti、Zr、Hf、Mo、W、Ru、Os、Ir中選出的至少一種元素是有效的。
第2，作為價數(shù)為+2的金屬M，以單硅化物MSi的形式，1ML成膜的形態(tài)。即，如果在高溫下在Si(001)面的(2×1)構(gòu)造上形成1ML的硅化物，則可以實現(xiàn)非常穩(wěn)定的重構(gòu)構(gòu)造。這時，Si(001)面的懸掛鍵就接受電子被終端，這一次第1次發(fā)現(xiàn)借助于恰好1ML的硅化物，擴大了間隙而實現(xiàn)了最穩(wěn)定化。
在這里，雖然必須邊每次微量地進行控制邊使金屬成膜，但是在金屬量多的情況下，采用在高溫下進行保持的辦法，使之再次離脫的可能的。這是因為相對于1ML附著的構(gòu)造是非常穩(wěn)定的構(gòu)造，附著有多余的金屬的構(gòu)造還會帶來能量的上升的緣故。如上所述，如果使用在高溫下的過程，則可以容易地以高精度制作1ML的MSi構(gòu)造。金屬M，是從Mg、Ca、Sr、Ba、Co、Ni、Pd、Pt、Cu、Ag、Zn中選出的至少一種元素。
第3，是價數(shù)為+4的金屬M，以單硅化物MSi的形式，1ML成膜的形態(tài)。即，如果在高溫下在Si(001)面的(2×1)構(gòu)造上形成1ML的硅化物，則可以實現(xiàn)非常穩(wěn)定的重構(gòu)構(gòu)造。這時，Si(001)面的懸掛鍵就接受電子被終端，這一次發(fā)現(xiàn)借助于恰好1ML的硅化物，擴大了間隙而實現(xiàn)了最穩(wěn)定化。在這里，雖然必須邊每次微量地進行控制邊使金屬成膜，但是在金屬量多的情況下，采用在中高溫(因物質(zhì)不同為400～700℃)下進行保持的辦法，使之再次離脫的可能的。這是因為相對于1ML附著的構(gòu)造是非常穩(wěn)定的構(gòu)造，附著有多余的金屬的構(gòu)造還會帶來能量的上升的緣故。如上所述，如果使用在高溫下的過程，則可以容易地以高精度制作1ML的MSi構(gòu)造。金屬M，有效的是從Ti、Zr、Hf、Mo、W、Ru、Os、Ir中選出的至少一種元素。
此外，如果在上述絕緣性金屬硅化物上的電介質(zhì)膜中多余地隨機地存在著Sr等的金屬，則在能隙內(nèi)部因產(chǎn)生了金屬性的表面狀態(tài)(電子局部封堵的狀態(tài))，而產(chǎn)生Dit的惡化，界面反應(yīng)性的增大等。但是，如果成膜為使得在上述硅化物上使更為穩(wěn)定的極薄高電阻硅化物具有規(guī)則正確的重構(gòu)構(gòu)造，則可以用由間隙內(nèi)狀態(tài)形成的釘扎效應(yīng)增大硅襯底和絕緣膜的導(dǎo)帶一側(cè)的能帶偏移。而且，由于可以規(guī)則正確地排列，故幾乎不存在對遷移率的影響。
例如，因高介電系數(shù)而為人們熟知的氧化物等，雖然導(dǎo)帶一側(cè)的能帶偏移小而被當(dāng)作了問題，但是采用使用上述釘扎效應(yīng)的辦法，就可以使導(dǎo)帶一側(cè)能帶偏移變成為1.0eV，使價電子帶一側(cè)能帶偏移變成為1.1eV。在這里，所謂高電阻硅化物規(guī)定為意味著在上述絕緣性金屬硅化物上形成硅化物極薄膜，已加上了在能帶間隙中局域化狀態(tài)的狀態(tài)。
倘使用以上的絕緣性金屬硅化物界面構(gòu)造，則作為電介質(zhì)膜的初始膜，無須限于堿土類氧化物(例如，SrO，BaO)。雖然在上述McKee(Vol.293 p468(2001))中限制為堿土類氧化物，但是這是因為由于未形成硅襯底表面的終端而使得界面構(gòu)造不穩(wěn)定的緣故。例如，可以采用在700℃下使單層SrSi2成膜后，在150℃下使非晶HfO2成膜，然后進行500℃退火的辦法進行成膜。由于不需要SrSi2/SrO這樣的界面，可以是僅僅單層硅化物(例如僅僅是SrSi2)，故是非常有效的。
在這里，先對絕緣膜與基底的絕緣性金屬硅化物薄膜之間的關(guān)系簡單地進行歸納?？紤]金屬M作為構(gòu)成要素的本發(fā)明的絕緣性金屬硅化物薄膜。本發(fā)明的特殊的硅化物薄膜，與通常的體硅化物比，對于氧化和氮化是非常穩(wěn)定的。為此，若在通常的情況下，則在使金屬M被氧化的情況下，也不會進行氧化(氮化)。例如，考慮在Si上制作通常的硅化物HfSi2的情況。在其上成膜了TiO2的情況下，就要進行硅化物部分的氧化，最終會在基底上產(chǎn)生低介電系數(shù)層。
相對于此，在作為絕緣性金屬硅化物已制作了HfSi2的情況下，則抗氧化性非常高。為此，即便是在上部使TiO2成膜，在基底部分上也不會產(chǎn)生低介電系數(shù)層。如上所述，對于已用本發(fā)明的絕緣性金屬硅化物薄膜進行了終端的襯底，作為柵極絕緣膜，可以使用如下的各種各樣的物質(zhì)氧化物(SiO2、Al2O3、Y2O3、La2O3、Gd2O3、Ce2O3、CeO2、Ta2O5、HfO2、ZrO2、TiO2、LaAlO3、SrHfO3、SrZrO3、SrTiO3、HfSiO、HfAlO、AlSiO等)、氮化物(Si3N4、AlN、Hf3N4、Zr3N4、Ti3N4等)、氮氧化物(SiON、AlON、YON、LaON、GdON、CeON、TaON、HfON、ZrON、TiON、LaAlON、SrHfON、SrZrON、SrTiON、HfSiON、HfAlON、AlSiON等)等各種各樣的物質(zhì)。之所以可以像這樣地采用這么多的絕緣膜，是因為界面硅化物界面硅化物已極其良好地使襯底表面進行了終端的緣故。
以下，邊參看圖面邊說明本發(fā)明的實施例。
(實施例1)作為本發(fā)明的實施例1，對在硅襯底上設(shè)置有非晶HfO2電介質(zhì)膜的MISFET進行說明。
圖1的剖面圖模式地示出了在本發(fā)明的實施例中使用的MISFET的柵極絕緣膜部分。即，本實施例的MISFET，在硅襯底11的表面部分中形成有源區(qū)(S)15和漏區(qū)(D)16，在形成于它們之間的溝道區(qū)上，隔著絕緣性金屬硅化物薄膜12、柵極絕緣膜13地設(shè)置有柵極電極14。在這里，硅化物薄膜12由1ML的絕緣性金屬硅化物(TiSi2)構(gòu)成，已使硅襯底的懸掛鍵進行了終端。
邊參看圖2和圖3邊按照制造工序?qū)χM行說明。首先，使(001)面的硅襯底11的干凈表面出現(xiàn)為主面。該過程先要進行通常一直使用的HF(氟酸)處理，借助于室溫的臭氧氧化制作極薄氧化膜SiO2，進行表面的保護。把該襯底搬運到MBE裝置內(nèi)，在超高真空中，在250℃下除去最表面的雜質(zhì)，接著采用變成為880℃的高溫的辦法除去表面的極薄氧化膜SiO2。這時，可借助于RHEED(反射高能電子衍射)確認出現(xiàn)干凈表面且變成為2×1構(gòu)造。
其次，如圖2所示，作為絕緣性金屬硅化物薄膜12制作TiSi2薄膜，邊用克努森單元(Knudsen cell)使快門開閉邊每次微量地使Ti消除，邊觀看RHEED信號邊進行控制。使襯底溫度變成為700℃的高溫后，在快門的開閉上動了些腦筋。由于Ti的必要量可以計算為使得TiSi2變成為1ML那樣的量，故可知(1)每次10％地分成9次消除，一直到RHEED信號強度穩(wěn)定下來為止每次都要等待10秒裝入時間，接著(2)每次2％，用4次·等待時間5秒使之成膜，最后(3)用0.5％的高精度用4次·等待時間5秒進行成膜。該工藝，在最后的(3)的過程中，RHEED信號強度的變化極小，可知已迎來了最大強度。此外，在繼續(xù)進行Ti成膜的情況下，可以確認RHEED信號趨于降低。即便是該RHEED信號趨于降低，如果在更高的高溫800℃下把等待時間設(shè)為10秒左右，則可以確認多余的Ti會消除返回到1ML的TiSi2。這樣一來，就可以制作1ML的TiSi2。在這里，已把高溫過程分成為700℃和800℃。在初期階段中做成為100℃左右的低溫的理由，是因為如果在初期階段中過于高溫，則Ti在表面上的活動增大，Ti的固定率變壞的同時，Ti向襯底內(nèi)的潛入也將成為問題的緣故。于是，人們認為最好是導(dǎo)入這樣的過程一直到1ML之前都在700℃下進行，備用于假定存在著超過1ML所需要的量的多余的Ti的情況就暫時使溫度提升到800℃。
在室溫下對該1ML的TiSi2進行STS(掃描隧道譜分析)觀察的結(jié)果，確認已實現(xiàn)了表面的絕緣性，是能帶間隙擴大了的硅化物(以下，叫做絕緣性金屬硅化物)。該表面對于氧在不高于成膜溫度(700℃)下是極其穩(wěn)定的，在避開了界面氧化的形態(tài)下的、在氧中進行氧化物成膜是可能的。相對于此，即便不高于成膜溫度(700℃)，借助于多余的金屬，也易于妨礙絕緣性。即，如果存在著多余的金屬則該多余的量就進行硅化物化，界面變化為金屬。為此，當(dāng)徹底變成為金屬后，對于氧就具有反應(yīng)性，結(jié)果變成為進行界面氧化。
例如在把Ti制作成0.2ML后在其上試著制作非晶HfO2時在界面上就會出現(xiàn)Ti硅酸鹽和SiO2薄膜，形成了厚的低介電系數(shù)層。
其次，把已制作完1ML的TiSi2絕緣膜的硅襯底搬運到濺射裝置內(nèi)。首先使之變成為超高真空后除去表面的雜質(zhì)。然后，如圖2所示，以化合物狀態(tài)(粒子以HfO2或HfO的形態(tài)消除的狀態(tài))在250℃的低溫下使作為高電介質(zhì)絕緣膜13的非晶HfO2層進行濺射成膜。HfO2層要做成為4nm的膜厚。在這里，可從濺射成膜初期就把氧分壓設(shè)定得高一點，采用將之設(shè)定得高一點的辦法(也具有以化合物狀態(tài)成膜的效果)就可以完全地防止在界面上附著金屬狀態(tài)的Hf。
雖然在上述中重要的是從成膜初期就可以提高氧分壓，和使用濺射的化合物狀態(tài)，但是，即便是僅僅用二者中的一方，盡管不像上述那么好但是也可以進行特性良好的成膜。即，采用從初期就把氧分壓做成為高一點進行成膜的辦法，結(jié)果就變成為可以得到各種各樣的成膜方法。例如，可以用MBE法從成膜初期就導(dǎo)入氧進行成膜。此外，即便是用CVD法由于是化合物進行附著的形態(tài)，故被認為可以制作非常好的電介質(zhì)膜。在其次的實施例中示出了其情況。這樣的過程，可以說是正是由于可以制作襯底表面不怕氧的構(gòu)造而才成為可能的過程，可知該絕緣性金屬硅化物薄膜具有非常大的效果。
其次，用濺射法把TiN層(14)成膜為柵極電極用膜。然后，如圖3所示，用非常熟悉的方法形成柵極電極14，以之為掩模向襯底內(nèi)注入雜質(zhì)，形成源區(qū)15、漏區(qū)16。
對于用這樣的方法得到的n型MISFET研究其特性。絕緣膜，是換算成SiO2膜厚后的膜厚(EOT)小到6.7的柵極絕緣膜。此外，測定在加上5MV/cm這么大的電場時的漏電流，得到了0.1A/cm2這樣的非常小的值。
作為比較例，由于在借助于外插求僅僅是SiO2膜的絕緣膜中同樣的EOT中的在5MV/cm下的漏電流時，該漏電流是105A/cm2，高達106倍，故可知可以制作漏電流特性好的絕緣膜。結(jié)果變成為可以制作在硅襯底/電介質(zhì)界面或電介質(zhì)/電極界面上未產(chǎn)生缺陷的良好的構(gòu)造。這時，當(dāng)測定硅襯底與電介質(zhì)之間的界面缺陷密度Dit時，是大體上9×108cm-2eV-1這樣的超過硅襯底上的SiO2薄膜界面最佳化時的值的良好的值。這種情況是使制作硅化物構(gòu)造的過程和在其上制作高電介質(zhì)薄膜的過程最佳化后的結(jié)果的產(chǎn)物。其結(jié)果是得到了超過了在Si/SiO2界面上的電子的遷移率的高的遷移率(550cm2V-1sec-1)，確認該界面制作過程是非常有效的。
此外，即便不是硅襯底而是應(yīng)變硅襯底也可以是同樣的構(gòu)造，可知可以實現(xiàn)因做成為應(yīng)變襯底而得到的遷移率的提高。在1ML絕緣性硅化物的情況下，1％那種程度的襯底晶格常數(shù)的變化是可以吸收的，可以制作完全同樣的構(gòu)造。當(dāng)然，在其上部外延生長電介質(zhì)的情況下，電介質(zhì)部分的晶格常數(shù)和基底襯底的晶格常數(shù)必須目標(biāo)一致為±1.5％左右。在使用非晶電介質(zhì)薄膜的情況下，電介質(zhì)的晶格常數(shù)達不到條件。
于是，在1％應(yīng)變硅襯底上制作成與上述同樣的構(gòu)造。測定應(yīng)變硅襯底與電介質(zhì)之間的界面缺陷密度Dit，是大體上1×109cm-2eV-1這樣的值，與上述硅襯底上的非晶HfO2的情況大體上一致。測定遷移率的結(jié)果，得到了650cm2V-1sec-1這樣高的值，確認了在應(yīng)變硅襯底上形成的絕緣性硅化物薄膜的有效性。
此外，作為另外的比較例，在對硅襯底進行了凈化處理后，進行氫終端，在其上用與上述(用HfO2的濺射法進行成膜)相同的條件下制作了HfO2薄膜。這時，在界面上已經(jīng)產(chǎn)生了Hf硅酸鹽的低介電系數(shù)層，確認已降低了SiO2換算膜厚。同樣，人們還報告說在許多物質(zhì)中，在成膜階段或在通過高溫過程期間內(nèi)在界面上出現(xiàn)了低介電系數(shù)層。相對于此，在存在著本發(fā)明的絕緣性金屬硅化物層的情況下，可知顯著地提高了抗氧化性，可在其上成膜各種各樣的電介質(zhì)膜。
另外，在實施例1中，絕緣性金屬硅化物薄膜的成膜雖然使用的是MBE，但是，也可以使用濺射、CVD、ALD等。在以下的實施例中也是同樣的。
(實施例2)其次，作為本發(fā)明的實施例2，對在硅襯底上設(shè)置有非晶SrHfO3的電介質(zhì)膜的MISFET進行說明。作為形態(tài)來說，由于與實施例1是相同的，故參看圖1-3進行說明。
在本實施例的FET中，絕緣性金屬硅化物薄膜12，是1ML的SrSi2薄膜，已對硅襯底11的懸掛鍵進行了終端。
按照制作工序進行說明。首先，與實施例1同樣，使(001)面的硅襯底11的凈化表面出現(xiàn)為主面。其次，如圖2所示，作為絕緣性金屬硅化物薄膜12制作SrSi2薄膜。邊用克努森單元使快門開閉邊使Sr每次微量地消除，邊觀看RHEED信號邊進行控制，為了形成1ML的絕緣性金屬硅化物薄膜，要進行3階段的成膜，雖然與實施例1是同樣的，但是與實施例1不同之處是使襯底溫度變成為600℃。在超過了RHEED信號強度的最大點后還繼續(xù)使Sr成膜的情況下，雖然RHEED信號強度趨于降低，但是當(dāng)把在更高的溫度700℃等待時間設(shè)為10秒左右時，可以確認多余的Sr會消除從而返回到1ML的SrSi2。在這里，把高溫過程分成為600℃和700℃的理由，與實施例1是相同的，但是，在Sr的情況下平均降低100℃。雖然要對每一種硅化物決定最佳的溫度，但是幾乎所有的物質(zhì)Mg、Ca、Ba、Co、Ni、Pd、Pt、Cu、Ag、Zn、Mo、W、Ru、Os、Ir都可與Sr用同一過程執(zhí)行。也知道一部分可以用與高溫的Ti同樣的過程。該一部分是Ce、Hf、Zr。
在室溫下對該1ML的SrSi2進行STS(掃描隧道譜分析)觀察的結(jié)果，確認已實現(xiàn)了表面的絕緣性，是能帶間隙擴大了的硅化物(絕緣性金屬硅化物)。
該表面對于氧在不高于成膜溫度(600℃)下是極其穩(wěn)定的，在避開了界面氧化的形態(tài)下的、在氧中進行氧化物成膜是可能的。相對于此，即便是在不高于成膜溫度(600℃)下，借助于多余的金屬，也易于妨礙絕緣性。即，如果存在著多余的金屬則該對于的量就進行硅化物化，界面變化為金屬。為此，當(dāng)徹底變成為金屬后，對于氧就具有反應(yīng)性，結(jié)果變成為進行界面氧化。例如在把Sr制作成0.2ML后在其上試著制作非晶HfO2膜時在界面上就會出現(xiàn)Sr硅酸鹽和SiO2薄膜，形成了厚的低介電系數(shù)層。
其次，把已制作完1ML SrSi2絕緣膜的硅襯底搬運到CVD裝置內(nèi)。首先使之變成為超高真空后消除除去表面的雜質(zhì)。然后，如圖2所示，作為高電介質(zhì)絕緣膜13，在250℃的低溫下使非晶SrHfO3層進行成膜。SrHfO3層要做成為4nm的膜厚。在這里，可從濺射成膜初期就把氧分壓設(shè)定得高一點，采用將之設(shè)定得高一點的辦法，就可以完全地防止在界面上附著金屬狀態(tài)的Hf或Sr。然后，在550℃·5分鐘的氧中進行退火。
這時，若測定硅襯底與電介質(zhì)之間的界面缺陷密度Dit，則是大體上8×108cm-2eV-1這樣的良好的值。這種情況是使制作硅化物構(gòu)造的過程和在其上制作高電介質(zhì)薄膜的過程最佳化后的結(jié)果的產(chǎn)物。其結(jié)果是得到了高的遷移率(560cm2V-1sec-1)，確認該界面制作過程是非常有效的。
在1％應(yīng)變硅襯底上制作成與上述同樣的構(gòu)造。測定應(yīng)變硅襯底與電介質(zhì)之間的界面缺陷密度Dit，是大體上9×108cm-2eV-1這樣的值，與上述硅襯底上的非晶SrHfO3的情況大體上一致。測定遷移率的結(jié)果，得到了670cm2V-1sec-1這樣高的值，確認了在應(yīng)變硅襯底上形成的絕緣性硅化物薄膜的有效性。
(實施例3)其次，作為本發(fā)明的實施例3，對在硅襯底上設(shè)置有非晶ZrO2的電介質(zhì)膜的MISFET進行說明。作為形態(tài)來說，由于與實施例1是相同的，故參看圖1-3進行說明。
在實施例3中，絕緣性金屬硅化物薄膜12是1ML的NiSi單硅化物薄膜，已對硅襯底的懸掛鍵進行了終端。
按照制作工序?qū)ζ溥M行說明。首先，使(001)面的硅襯底11的凈化表面出現(xiàn)為主面。該過程與在實施例1中所說明的情況相同。其次，如圖2所示，與實施例1同樣地制作絕緣性金屬硅化物薄膜12(NiSi單硅化物)。邊用克努森單元使快門開閉邊使Ni每次微量地消除，邊觀看RHEED信號邊進行控制。雖然要與實施例1同樣地使NiSi變成為1ML那樣地進行3階段成膜，但是，與實施例1不同之處在于使襯底溫度變成為450℃。
在超過了RHEED信號強度的最大點后還繼續(xù)使Ni成膜的情況下，雖然RHEED信號強度趨于降低，但是當(dāng)趨于該降低的RHEED信號強度，在更高的溫度550℃把等待時間設(shè)為10秒左右時，也可以確認多余的Ni會消除而返回到1ML的NiSi。在實施例3中，也把高溫過程分成為450℃和550℃。NiSi這一方是相當(dāng)?shù)蜏氐睦碛桑且驗閱喂杌锏漠a(chǎn)生溫度低的緣故，對于有效的所有的物質(zhì)(Mg、Ca、Sr、Ba、Co、Ni、Pd、Pt、Cu、Ag、Zn)，都可用完全同樣的過程制作。
在室溫下對該1ML的NiSi進行STS觀察的結(jié)果，確認已實現(xiàn)了表面的絕緣性，是能帶間隙擴大了的硅化物(絕緣性金屬硅化物)。該表面對于氧在不高于成膜溫度(450℃)下是極其穩(wěn)定的，在避開了界面氧化的形態(tài)下的、在氧中進行氧化物成膜是可能的。
相對于此，即便是不高于成膜溫度(450℃)下，多余的金屬也易于妨礙絕緣性。即，如果存在著多余的Ni則該對于的量就進行硅化物化，界面變化為金屬。為此，當(dāng)徹底變成為金屬后，對于氧就具有反應(yīng)性，結(jié)果變成為進行界面氧化。例如在把Ni制作成0.2ML后在其上試著制作非晶HfO2時在界面上就會出現(xiàn)SiO2薄膜，形成了厚的低介電系數(shù)層。
其次，把已制作完1ML的NiSi絕緣膜的硅襯底搬運到CVD裝置內(nèi)。首先使之變成為超高真空后，在250℃下除去表面的雜質(zhì)。然后，如圖2所示，作為高電介質(zhì)絕緣膜13，用250℃的低溫使非晶ZrO2層成膜。ZrO2層要做成為4nm的膜厚。在這里，可從濺射成膜初期就把氧分壓設(shè)定得高一點，采用將之設(shè)定得高一點的辦法就可以完全地防止在界面上附著金屬狀態(tài)的Zr。然后，在550℃·5分鐘的氧中進行退火。這時，雖然硅化物膜的穩(wěn)定性是令人擔(dān)心的，但是，要是在550℃·5分鐘的氧中退火，則在界面上根本不會出現(xiàn)變化。
此外，在這里即便是在進行1050℃的數(shù)秒間的退火的情況下，也會因反映界面構(gòu)造本身是非常穩(wěn)定的事實而不會出現(xiàn)界面低介電系數(shù)層。這時，若測定硅襯底與電介質(zhì)之間的界面缺陷密度Dit，則是大體上2×109cm-2eV-1這樣良好的值。這種情況是使制作硅化物構(gòu)造的過程和在其上制作高電介質(zhì)薄膜的過程最佳化后的結(jié)果的產(chǎn)物。其結(jié)果是得到了高的遷移率(500cm2V-1sec-1)，確認該界面制作過程是非常有效的。
在1％應(yīng)變硅襯底上制作成與上述同樣的構(gòu)造。測定應(yīng)變硅襯底與電介質(zhì)之間的界面缺陷密度Dit，是大體上4×109cm-2eV-1這樣的值，與上述硅襯底上的非晶ZrO2的情況大體上一致。測定遷移率的結(jié)果，得到了600cm2V-1sec-1這樣高的值，確認了在應(yīng)變硅襯底上形成的絕緣性硅化物薄膜的有效性。
(實施例4)其次，作為本發(fā)明的實施例4，對在硅襯底上設(shè)置有外延Ca(Zr，Ti)O3電介質(zhì)膜的MISFET進行說明。作為形態(tài)來說，由于與實施例1是相同的，故參看圖1-3進行說明。
在實施例4中，絕緣性金屬硅化物薄膜12，是1ML的CaSi2薄膜，已對硅襯底的懸掛鍵進行了終端。
按照制作工序進行說明。首先，使(001)面的硅襯底11的凈化表面出現(xiàn)為主面。該過程與在實施例1中所說明的情況相同。其次，如圖2所示，作為絕緣性金屬硅化物薄膜12制作CaSi2薄膜。與實施例1同樣，邊用克努森單元使快門開閉邊使Ca每次微量地消除，邊觀看RHEED信號邊進行控制。雖然要與實施例1同樣地使CaSi2薄膜變成為1ML那樣地進行3階段成膜，但是，在實施例4中，使襯底溫度變成為600℃。在超過了RHEED信號強度的最大點后還繼續(xù)使Ca成膜的情況下，雖然RHEED信號強度趨于降低，但是當(dāng)該以區(qū)域降低的RHEED信號強度在更高的溫度700℃把等待時間設(shè)為10秒左右時，也可以確認多余的Ca會消除而返回到1ML的CaSi2。在實施例4中，把高溫過程分成為600℃和700℃的理由，與實施例1是同樣的，但是在Ca的情況下，是平均降低100℃。
在室溫下對該1ML的CaSi2膜進行STS觀察的結(jié)果，確認已實現(xiàn)了表面的絕緣性，是能帶間隙擴大了的硅化物(絕緣性金屬硅化物)。
該表面對于氧在不高于成膜溫度(600℃)下是極其穩(wěn)定的，在避開了界面氧化的形態(tài)下的、在氧中進行氧化物成膜是可能的。相對于此，即便是在不高于成膜溫度(600℃)下，多余的金屬也易于妨礙絕緣性。即，如果存在著多余的Ca則該多余的量就進行硅化物化，界面變化為金屬。為此，當(dāng)徹底變成為金屬后，對于氧就具有反應(yīng)性，結(jié)果變成為進行界面氧化。例如在把Ca制作成0.2ML后在其上試著制作非晶HfO2膜時在界面上就會出現(xiàn)Ca硅酸鹽和SiO2薄膜，形成了厚的低介電系數(shù)層。
其次，把已制作完1ML的CaSi2絕緣膜保持原狀不變地留在MBE裝置內(nèi)，然后，如圖2所示，制作高電介質(zhì)絕緣膜13。首先恰好1ML地成膜CaO膜。在流動了1.5×1012分子/秒cm2的臭氧流量的狀態(tài)下，在壓力10-7Pa、襯底溫度200℃這樣的低溫下使Ca生長。其次，恰好1ML地使(Zr，Ti)O2膜成膜。在流動1.5×1012分子/秒cm2的臭氧流量的狀態(tài)下，在壓力10-7Pa、襯底溫度200℃下與CaO同條件地生長(Zr、Ti)固溶金屬。之后，采用反復(fù)進行這樣的生長的辦法，形成Ca(Zr，Ti)O3外延生長膜。Ca(Zr，Ti)O3膜要做成為4nm的膜厚。在這里，可從成膜初期就流動臭氧流量，采用從成膜初期就流動臭氧流量的辦法就可以完全地防止在界面上附著金屬狀態(tài)的Ca或Zr、Ti等。然后，在550℃·5分鐘的氧中進行退火。Ca(Ti，Zr)O3的晶格常數(shù)與Si大體上一致，比起SrTiO3來更適合于向Si上進行的外延生長。此外，由于是對于Si的導(dǎo)帶一側(cè)的能帶偏移也大于等于1eV的物質(zhì)，故作為柵極絕緣膜是有效的。
由于在Si與絕緣膜在界面上形成了低介電系數(shù)膜，故雖然以往不曾把Ca(Ti，Zr)O3用做柵極絕緣膜，但是，倘采用本發(fā)明的實施例，則可以極其有效地把Ca(Ti，Zr)O3用做絕緣膜。
(實施例5)其次，作為本發(fā)明的實施例5，對在硅襯底上設(shè)置有非晶SrTiO3電介質(zhì)膜的MISFET進行說明。作為形態(tài)來說，由于與實施例1是相同的，故參看圖1-3進行說明。
在實施例5中，絕緣性金屬硅化物薄膜12，是在1ML的SrSi2薄膜上把硅化物構(gòu)造在構(gòu)成為使得變成為4倍大小的重構(gòu)構(gòu)造的高電阻硅化物薄膜，已對硅襯底的懸掛鍵進行了終端。
按照制作工序進行說明。首先，使(001)面的硅襯底11的凈化表面出現(xiàn)為主面。該過程與在實施例1中所說明的情況相同。其次，如圖2所示，作為絕緣性金屬硅化物薄膜12制作SrSi2薄膜，該過程與實施例2完全相同。然后在襯底溫度600℃的高溫下恰好相當(dāng)于0.0625ML地邊用克努森單元使快門開閉邊使Sr每次微量地消除。這時，若觀察RHEED信號，則雖然信號會暫時消失，但是當(dāng)經(jīng)過了充分的時間后，就會出現(xiàn)在當(dāng)初的絕緣性金屬硅化物薄膜中所示的重構(gòu)構(gòu)造的4倍大小的重構(gòu)構(gòu)造。
在室溫下對該硅化物構(gòu)造進行觀察時，雖然表面表現(xiàn)出了絕緣性，但是在能帶間隙中卻出現(xiàn)了局部狀態(tài)，故判斷為變成為高電阻的半導(dǎo)體狀態(tài)。該表面對于氧在不高于成膜溫度(600℃)下是極其穩(wěn)定的，在避開了界面氧化的形態(tài)的在氧中的氧化物成膜是可能的。該高電阻硅化物，雖然與迄今為止的實施例的絕緣性金屬硅化物具有大體上同等的抗氧化性，但是，即便是在不高于成膜溫度(600℃)下，多余的金屬也會妨礙高電阻性。即，如果存在著多余的Sr則該多余的量就進行硅化物化，界面變化為金屬。為此，當(dāng)徹底變成為金屬后，對于氧就具有反應(yīng)性，結(jié)果變成為進行界面氧化。例如在把Sr制作成0.2ML后在其上試著制作非晶HfO2膜時在界面上就會出現(xiàn)Sr硅酸鹽和SiO2薄膜，形成了厚的低介電系數(shù)層。
其次，把已制作完上述的高電阻硅化物SrSi2膜的硅襯底搬運到CVD裝置內(nèi)。首先使之變成為超高真空后，在250℃下除去表面的雜質(zhì)。然后，在250℃的低溫下使非晶SrTiO3成膜。SrTiO3要做成為20nm的膜厚。在這里，可從成膜初期就把氧分壓設(shè)定得高一點，采用將之設(shè)定得高一點的辦法，就可以完全地防止在界面上附著金屬狀態(tài)的Ti或Sr。然后，在550℃·5分鐘的氧中進行退火。
這時，若測定硅襯底與電介質(zhì)之間的界面缺陷密度Dit，則是大體上1×109cm-2eV-1這樣良好的值。這種情況是使制作硅化物構(gòu)造的過程和在其上制作高電介質(zhì)薄膜的過程最佳化后的結(jié)果的產(chǎn)物。其結(jié)果是得到了高的遷移率(540cm2V-1sec-1)，確認該界面制作過程是非常有效的。在高電阻硅化物構(gòu)造的情況下，雖然在界面上形成了局部狀態(tài)，但是，如上所述，由于形成了正確地保持周期性的構(gòu)造，故可知已排除了歸因于隨機性的散射。其次，作為柵極電極用，借助于濺射成膜TiN層，用非常熟悉的方法，如圖3所示，形成柵極電極14、源區(qū)15、漏區(qū)16。
對于用這樣的方法得到的n型MISFET研究其特性。絕緣膜，是換算成SiO2膜厚后的膜厚(EOT)小到2.6的柵極絕緣膜。此外，測定在加上5MV/cm這么大的電場時的漏電流，得到了1A/cm2這樣非常小的值。通常在SrTiO3的情況下，由于電子勢壘低，故漏電流停不住，若在該膜厚下則是不可能測定的。盡管如此，之所以能夠測定，是因柵極絕緣膜的能帶偏移已上升到了1.0eV的緣故。已成功地使具有高電阻硅化物的能帶間隙中的局部狀態(tài)產(chǎn)生釘扎，使能帶偏移上升。
作為比較例，由于在借助于外插求僅僅是SiO2膜的絕緣膜中同樣的EOT中的在5MV/cm下的漏電流時該漏電流是108A/cm2，高達108倍，故可知可以制作漏電流特性好的絕緣膜。結(jié)果變成為可以制作在硅襯底/電介質(zhì)界面或電介質(zhì)/電極界面上未產(chǎn)生缺陷的良好的構(gòu)造。
(實施例6)其次，作為本發(fā)明的實施例6，對在硅襯底上設(shè)置有非晶LaAlO3的電介質(zhì)膜的MISFET進行說明。作為形態(tài)來說，由于與實施例1是相同的，故參看圖1-3進行說明。
在實施例6中，絕緣性金屬硅化物薄膜12，是1ML的TiSi單硅化物薄膜，已對硅襯底的懸掛鍵進行了終端。
按照制作工序進行說明。首先，與實施例1同樣，使(001)面的硅襯底11的凈化表面出現(xiàn)為主面。然后使硅襯底11變成為高溫(1050℃)進行退火的辦法，使凈化表面的構(gòu)造變成為(1×1)構(gòu)造。
其次，如圖2所示，作為絕緣性金屬硅化物薄膜12制作TiSi單硅化物薄膜，邊用克努森單元使快門開閉邊使Ti每次微量地消除，邊觀察RHEED信號邊進行控制。為了成膜1ML的TiSi，要進行3階段的成膜，這與實施例1是同樣的，但是要使襯底溫度變成為550℃。
在超過了RHEED信號強度的最大點后還繼續(xù)使Ti成膜的情況下，雖然要RHEED信號強度趨于降低，但是當(dāng)在更高的溫度650℃設(shè)等待時間為10秒左右時，可以確認多余的Ti會消除而返回到1ML的TiSi。把高溫過程分成為550℃和650℃的理由，與實施例1是相同的，但是，在TiSi的情況下是相當(dāng)?shù)牡蜏?。由于單硅化物的生成溫度低，對于有效的所有的物質(zhì)(Ti、Zr、Hf、Ce、Mo、W、Ru、Os、Ir)都可以同樣的過程制作。
在室溫下對該1ML的TiSi薄膜進行STS觀察的結(jié)果，確認已實現(xiàn)了表面的絕緣性，是能帶間隙擴大了的硅化物(絕緣性金屬硅化物)。該表面對于氧在不高于成膜溫度(550℃)下是極其穩(wěn)定的，在避開了界面氧化的形態(tài)下的、在氧中進行氧化物成膜是可能的。相對于此，即便是在不高于成膜溫度(550℃)下，多余的金屬也易于妨礙絕緣性。即，如果存在著多余的Ti則該多余的量就進行硅化物化，界面變化為金屬。為此，當(dāng)徹底變成為金屬后，對于氧就具有反應(yīng)性，結(jié)果變成為進行界面氧化。例如在把Ti制作成0.2ML后在其上試著制作非晶HfO2時在界面上就會出現(xiàn)SiO2薄膜，形成了厚的低介電系數(shù)層。
其次，把已制作完上述的高電阻硅化物TiSi絕緣膜的硅襯底搬運到CVD裝置內(nèi)。首先使之變成為超高真空后，在250℃下除去表面的雜質(zhì)。然后如圖2所示，作為高電介質(zhì)絕緣膜13，在250℃的低溫下使非晶LaAlO3成膜。LaAlO3薄膜要做成為4nm的膜厚。在這里，可從成膜初期就把氧分壓設(shè)定得高一點，采用將之設(shè)定得高一點的辦法，就可以完全地防止在界面上附著金屬狀態(tài)的La或Al。然后，在550℃·5分鐘的氧中進行退火。這時，雖然硅化物膜的穩(wěn)定性是令人擔(dān)心的，但是，要是在550℃·5分鐘的氧中退火，則在界面上根本不會出現(xiàn)變化。
此外，在這里即便是在進行1050℃的數(shù)秒間的退火的情況下，也會因反映界面構(gòu)造本身是非常穩(wěn)定的事實而不會出現(xiàn)界面低介電系數(shù)層。
這時，若測定硅襯底與電介質(zhì)之間的界面缺陷密度Dit，則是大體上1×109cm-2eV-1這樣良好的值。這種情況是使制作硅化物構(gòu)造的過程和在其上制作高電介質(zhì)薄膜的過程最佳化后的結(jié)果的產(chǎn)物。其結(jié)果是得到了高的遷移率(520cm2V-1sec-1)，確認該界面制作過程是非常有效的。
在1％應(yīng)變硅襯底上制作成與上述同樣的構(gòu)造。測定應(yīng)變硅襯底與電介質(zhì)之間的界面缺陷密度Dit，是大體上2×109cm-2eV-1這樣的值，與上述硅襯底上的非晶LaAlO3的情況大體上一致。測定遷移率的結(jié)果，得到了630cm2V-1sec-1這樣高的值，確認了在應(yīng)變硅襯底上形成的絕緣性硅化物薄膜的有效性。
作為本發(fā)明的半導(dǎo)體器件的例子，在實施例中雖然說明的是MISFET，但是，本發(fā)明也可以考慮在CMIS等邏輯電路或SRAM、DRAM、閃速存儲器、MRAM、FeRAM等的存儲器(特別是外圍電路)的應(yīng)用，此外，還可以考慮向把它們組合起來混合載置的系統(tǒng)LSI的應(yīng)用。
就如在本發(fā)明的實施例中所說明的那樣，由于半導(dǎo)體襯底的Si的懸掛鍵，可用在以Si為主要成分的半導(dǎo)體襯底上形成的絕緣性金屬硅化物薄膜極其良好地進行終端，故可以得到如下的效果。
(1)即便是通過高溫過程，懸掛鍵的終端也可以維持。
(2)襯底·電介質(zhì)界面的抗氧化性極其優(yōu)良，會成為缺乏反應(yīng)性的界面。
(3)幾乎未發(fā)現(xiàn)襯底/電介質(zhì)界面的缺陷，會形成良好的界面。
因此，在該襯底上再形成電介質(zhì)薄膜和電極以構(gòu)成場效應(yīng)晶體管等的半導(dǎo)體器件的情況下，作為得到了上所說的效果的結(jié)果，與Si/SiO2界面比，可以飛躍地提高器件的遷移率。
由于在該絕緣性金屬硅化成膜過程中表面終端已經(jīng)完成，故表面是非常穩(wěn)定的，抗氧化性也提高了。在其上，還可以使迄今為止未能充分地發(fā)揮特性的各種各樣的高電介質(zhì)材料的成膜。例如，可以不產(chǎn)生低介電系數(shù)層地制作若是在通常的情況下則會形成低介電系數(shù)層SiO2之類的高電介質(zhì)膜(例如，非晶HfO2、非晶ZrO2、非晶SrHfO3、外延Ca(Zr，Ti)O3等)。此外，即便是在LSI制作工序中的高溫過程中也可以形成強的界面。
此外，可以在該絕緣性金屬硅化物上制作規(guī)則良好地排列著的高電阻硅化物。在該情況下，雖然在能帶間隙中產(chǎn)生了局部狀態(tài)，但是呈現(xiàn)出的是半導(dǎo)體性的而不是金屬性的舉動。當(dāng)達到了金屬性的舉動時，由于抗氧化性就會逐漸地下降，故大大限制了使用范圍。相對于此，如果在形成局部狀態(tài)之前的階段，則抗氧化性非常強。采用使用該高電阻硅化物產(chǎn)生費米能級的釘扎的辦法，就可以把硅襯底與柵極絕緣膜之間的能帶偏移控制為使之在導(dǎo)帶一側(cè)和價電子帶一側(cè)變成為同一程度。例如，即便是被做成為雖然是高電介質(zhì)，但是卻幾乎得不到導(dǎo)帶能帶偏移的SrTiO3或TiO2等中也可以把導(dǎo)帶能帶偏移提升到1.0eV。此外，由于可以采用使溫度或成膜速度最佳化的辦法形成規(guī)則良好的排列，故不會產(chǎn)生由界面局部狀態(tài)產(chǎn)生的隨機的散射，載流子的遷移率不會降低。
權(quán)利要求
1.一種半導(dǎo)體器件，具備以Si為主要成分的半導(dǎo)體襯底；在上述半導(dǎo)體襯底上形成的有源元件，上述有源元件包含在上述半導(dǎo)體襯底上形成的絕緣性金屬硅化物薄膜，上述半導(dǎo)體襯底的Si的懸掛鍵由上述絕緣性金屬硅化物薄膜所終端。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，上述絕緣性金屬硅化物薄膜包含金屬M對Si的元素比為1∶2的MSi2，上述金屬M為2價或4價。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，上述金屬M包含從Mg、Ca、Sr、Ba、Co、Ni、Pd、Pt、Cu、Ag、Zn、Ti、Zr、Hf、Ce、Mo、W、Ru、Os、Ir構(gòu)成的組中選出的至少一種元素。
4.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，上述有源元件是包含在上述絕緣性金屬硅化物薄膜上形成的絕緣膜和在其上形成的電極的MIS型場效應(yīng)晶體管。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，上述絕緣膜是從氧化物、氮化物和氮氧化物構(gòu)成的組中選出的一種。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，上述絕緣性金屬硅化物薄膜包含金屬M對Si的元素比為1∶1的MSi，上述金屬M為2價。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，上述金屬包含從Mg、Ca、Sr、Ba、Co、Ni、Pd、Pt、Cu、Ag、Zn構(gòu)成的組中選出的至少一種元素。
8.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，上述半導(dǎo)體器件是包含在上述絕緣性金屬硅化物薄膜上形成的絕緣膜和在其上形成的電極的MIS型場效應(yīng)晶體管。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，上述金屬硅化物薄膜上的絕緣膜是從氧化物、氮化物和氮氧化物構(gòu)成的組中選出的一種。
10.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，上述絕緣性金屬硅化物薄膜包含金屬M對Si的元素比為1∶1的MSi，上述金屬M為4價。
11.根據(jù)權(quán)利要求10所述的半導(dǎo)體器件，上述金屬M包含從Ti、Zr、Hf、Ce、Mo、W、Ru、Os、Ir構(gòu)成的組中選出的至少一種元素。
12.根據(jù)權(quán)利要求10所述的半導(dǎo)體器件，上述半導(dǎo)體器件是包含在上述絕緣性金屬硅化物薄膜上形成的絕緣膜和在其上形成的電極的MIS型場效應(yīng)晶體管。
13.根據(jù)權(quán)利要求12所述的半導(dǎo)體器件，上述絕緣膜是從氧化物、氮化物和氮氧化物構(gòu)成的組中選出的一種。
14.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，還具備被形成為在上述絕緣性金屬硅化物薄膜上具有重構(gòu)構(gòu)造的高電阻硅化物膜。
15.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，上述絕緣性金屬硅化物薄膜被形成為1個單層。
16.根據(jù)權(quán)利要求15所述的半導(dǎo)體器件，上述絕緣性金屬硅化物薄膜包含被形成為在其上部具有重構(gòu)構(gòu)造的高電阻硅化物膜。
17.一種半導(dǎo)體器件的制造方法，具備在以Si為主要成分的襯底上形成1個單層的絕緣性金屬硅化物膜，在上述絕緣性金屬硅化物膜上形成高電介質(zhì)絕緣膜，在上述高電介質(zhì)絕緣膜上選擇性地形成金屬膜。
18.根據(jù)權(quán)利要求17所述的半導(dǎo)體器件的制造方法，上述使絕緣性金屬硅化物膜形成為1個單層，包含在該層中終端上述半導(dǎo)體襯底的懸掛鍵。
19.根據(jù)權(quán)利要求17所述的半導(dǎo)體器件的制造方法，上述使絕緣性金屬硅化物膜形成為1個單層，包含形成高電阻硅化物膜以在該單層的上部具有重構(gòu)構(gòu)造。
20.根據(jù)權(quán)利要求17所述的半導(dǎo)體器件的制造方法，形成上述絕緣性金屬硅化物膜，使用從濺射、CVD、ALD、MBE構(gòu)成的組中選出的一種方法。
全文摘要
半導(dǎo)體器件，具備以Si為主要成分的半導(dǎo)體襯底；在上述半導(dǎo)體襯底上形成的有源元件，上述有源元件包含在上述半導(dǎo)體襯底上形成的絕緣性金屬硅化物薄膜，上述半導(dǎo)體襯底的Si的懸掛鍵以由上述絕緣性金屬硅化物薄膜進行了終端。
文檔編號H01L29/51GK1677691SQ20051005244
公開日2005年10月5日 申請日期2005年2月28日 優(yōu)先權(quán)日2004年3月31日
發(fā)明者清水達雄, 山口豪, 西川幸江 申請人:株式會社東芝