專利名稱：元件形成用襯底及其制造方法和半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及例如在SOI(絕緣體上的硅)襯底上設(shè)置了非SOI區(qū)域的元件形成用襯底及其制造方法。再者，涉及使用了該襯底的半導(dǎo)體裝置。
背景技術(shù)：
近年來，為了提高LSI(大規(guī)模集成電路)的系統(tǒng)性能而在同一半導(dǎo)體芯片上集成邏輯電路和DRAM的技術(shù)正受到注目。另一方面，為了謀求以MOSFET為中心而構(gòu)成的邏輯電路的高性能化，不是在現(xiàn)有的硅襯底上而是在薄膜SOI襯底上形成的SOI-MOSFET正在嶄露頭角，在高性能邏輯用途方面已開始了實(shí)用化。在這些趨勢(shì)中，當(dāng)務(wù)之急是開發(fā)在SOI的高性能邏輯芯片上混合裝載了DRAM的LSI。
但是，對(duì)于SOI-MOSFET來說，由于形成有溝道的體(body)區(qū)的電位是浮動(dòng)的，故由于所謂的襯底浮游效應(yīng)的緣故，產(chǎn)生伴隨電路工作的漏泄電流或閾值等的特性變動(dòng)。因此，不適合應(yīng)用于象DRAM的單元晶體管或讀出放大器電路那樣對(duì)漏泄電流水平、閾值離散性、噪聲等的要求嚴(yán)格的電路。為了從根本上解決襯底浮游效應(yīng)，必須對(duì)于MOSFET圖形設(shè)置來自體部的引出元件區(qū)和接點(diǎn)以控制電位，但為此單元面積或讀出放大器部的面積等大幅度地增加了，存在損害作為DRAM的最大特征的高集成化的問題。
為了避免該問題，提出了各種通過在SOI襯底上設(shè)置非SOI區(qū)域以在非SOI區(qū)域上形成與襯底浮游效應(yīng)的相容性差的電路部的方法(部分SOI)。例如，有下述的方法部分地刻蝕除去SOI襯底的SOI層和埋入絕緣層(BOX層)，在該刻蝕區(qū)域中使硅進(jìn)行有選擇的外延生長(zhǎng)，進(jìn)行研磨使之平坦化來形成非SOI區(qū)域(例如，參照專利文獻(xiàn)1)。此外，也有下述的方法形成用絕緣性襯墊和導(dǎo)電性襯墊包圍了體區(qū)的非SOI區(qū)域，克服浮游體效應(yīng)，而且使SOI區(qū)域與非SOI區(qū)域?qū)щ娦缘馗綦x(例如，參照專利文獻(xiàn)2)。
但是，在上述任一種方法中，沒有關(guān)于作為母體使用的SOI襯底的結(jié)構(gòu)和SOI區(qū)域的BOX層的結(jié)構(gòu)的詳細(xì)的記述。例如，在使用由貼合法制作的SOI晶片作為母體的情況下，由于除去了SOI層和BOX層的一部分露出的支撐襯底的表面是貼合界面，故如果在貼合時(shí)無意地混入的異物殘留在支撐襯底的表面上，則難以形成高品質(zhì)的非SOI區(qū)域。此外，在形成非SOI區(qū)域時(shí)或在非SOI區(qū)域上形成半導(dǎo)體元件時(shí)，難以控制例如在存在金屬污染時(shí)這些污染物對(duì)于半導(dǎo)體元件的影響。
專利文獻(xiàn)1特開平8-17694號(hào)公報(bào)專利文獻(xiàn)2特開平11-17001號(hào)公報(bào)發(fā)明內(nèi)容這樣，以往，在SOI襯底上形成了非SOI區(qū)域的元件形成用襯底中，非SOI區(qū)域的品質(zhì)下降越來越成為問題。
本發(fā)明是考慮了上述情況而進(jìn)行的，其目的在于提供能在SOI襯底上形成高品質(zhì)的非SOI區(qū)域、適合于在同一半導(dǎo)體芯片上集成邏輯電路和DRAM等的元件形成用襯底及其制造方法。
此外，本發(fā)明的另一目的在于提供使用了上述的元件形成用襯底的半導(dǎo)體裝置。
(結(jié)構(gòu))為了解決上述課題，本發(fā)明采用了以下的結(jié)構(gòu)。
即，本發(fā)明是一種元件形成用襯底，其特征在于，具備下述部分而構(gòu)成第1單晶半導(dǎo)體襯底；第2單晶半導(dǎo)體襯底，其經(jīng)氧化膜接合到第1單晶半導(dǎo)體襯底上的一部分上；側(cè)壁絕緣膜，其在第2單晶半導(dǎo)體襯底的側(cè)面上形成；以及單晶半導(dǎo)體層，其在第1單晶半導(dǎo)體襯底上的剩下的部分上形成。
此外，本發(fā)明是一種元件形成用襯底的制造方法，其特征在于，包含下述工序在使各自的主面對(duì)置的狀態(tài)下經(jīng)第1和第2氧化膜將在主面上具有第1氧化膜的第1單晶半導(dǎo)體襯底與在主面上具有第2氧化膜的第2單晶半導(dǎo)體襯底進(jìn)行接合的工序；從與第2單晶半導(dǎo)體襯底的上述主面相反一側(cè)的面到第1和第2氧化膜的中途的深度為止有選擇地刻蝕第2單晶半導(dǎo)體襯底和上述氧化膜的一部分的工序；在第2單晶半導(dǎo)體襯底的刻蝕側(cè)面上形成側(cè)壁絕緣膜的工序；有選擇地刻蝕第2單晶半導(dǎo)體襯底的正下方以外剩下的上述氧化膜的工序；以及在因上述氧化膜的除去而露出的第1單晶半導(dǎo)體襯底上形成單晶半導(dǎo)體層的工序。
此外，本發(fā)明是一種半導(dǎo)體裝置，其特征在于，具備下述部分而構(gòu)成第2單晶半導(dǎo)體襯底，其經(jīng)氧化膜接合到第1單晶半導(dǎo)體襯底上的一部分上；側(cè)壁絕緣膜，其在第2單晶半導(dǎo)體襯底的側(cè)面上形成；單晶半導(dǎo)體層，其在第1單晶半導(dǎo)體襯底上的剩下的部分上形成；第1器件，其在第2單晶半導(dǎo)體襯底上形成，與襯底浮游效應(yīng)的相容性良好；以及第2器件，其在上述單晶半導(dǎo)體層上形成，與襯底浮游效應(yīng)的相容性差。
(作用)按照本發(fā)明，通過經(jīng)氧化膜貼合第1單晶半導(dǎo)體襯底與第2單晶半導(dǎo)體襯底來實(shí)現(xiàn)SOI結(jié)構(gòu)，通過在部分地除去了第2單晶半導(dǎo)體襯底和氧化膜的部分上形成單晶半導(dǎo)體層，可形成非SOI區(qū)域。在此，在襯底貼合時(shí)，通過分別在第1和第2單晶半導(dǎo)體襯底的主面上預(yù)先形成氧化膜，可將在各自的襯底的主面上的異物混入防患于未然。因而，利用第2單晶半導(dǎo)體襯底和氧化膜的部分的除去而露出的第1單晶半導(dǎo)體襯底的主面成為清潔的面，在其上可形成成為非SOI區(qū)域的優(yōu)質(zhì)的單晶半導(dǎo)體層。
如以上詳細(xì)地?cái)⑹龅哪菢?，按照本發(fā)明，可在SOI襯底上形成高品質(zhì)的非SOI區(qū)域，可實(shí)現(xiàn)適合于在同一半導(dǎo)體芯片上集成邏輯電路和DRAM等的元件形成用襯底。而且，通過使用該襯底在同一芯片上集成邏輯元件和DRAM等，可實(shí)現(xiàn)高性能的半導(dǎo)體裝置。


圖1是示出第1實(shí)施例涉及的元件形成用襯底的制造工序的前半部分的剖面圖。
圖2是示出第1實(shí)施例涉及的元件形成用襯底的制造工序的后半部分的剖面圖。
圖3是示出第2實(shí)施例涉及的元件形成用襯底的制造工序的剖面圖。
圖4是示出第3實(shí)施例涉及的元件形成用襯底的制造工序的剖面圖。
圖5是示出第4實(shí)施例涉及的元件形成用襯底的制造工序的剖面圖。
圖6是示出第5實(shí)施例涉及的元件形成用襯底的結(jié)構(gòu)的剖面圖。
圖7是示出各實(shí)施例中的氧化膜耐壓特性和結(jié)漏泄特性的圖。
圖8是示出使用第1實(shí)施例的元件形成用襯底制作的半導(dǎo)體裝置的結(jié)構(gòu)的剖面圖。
符號(hào)說明110支撐側(cè)襯底(第1單晶半導(dǎo)體襯底)111熱氧化膜(第1氧化膜)120有源層側(cè)襯底(第2單晶半導(dǎo)體襯底)121氧化膜(第2氧化膜)130異物141氧化膜142氮化硅膜143抗蝕劑掩模145氮化硅膜(側(cè)壁保護(hù)膜)146非晶質(zhì)Si層147單晶Si層148多晶Si層149熱氧化膜
150凹陷具體實(shí)施方式
以下，利用圖示的實(shí)施例說明本發(fā)明的細(xì)節(jié)。
(第1實(shí)施例)圖1是示出本發(fā)明的第1實(shí)施例涉及的元件形成用襯底的制造工序的前半部分的剖面圖。
首先，如圖1(a)中所示，在由單晶硅晶片構(gòu)成的支撐側(cè)襯底(第1半導(dǎo)體襯底)110的表面上例如利用熱氧化法形成厚度為0.1μm或其以下的氧化膜(SiO2)111。同樣，在由單晶硅晶片構(gòu)成的有源層側(cè)襯底(第2半導(dǎo)體襯底)120的表面上例如利用熱氧化法形成厚度為0.1μm或其以下的氧化膜(SiO2)121。再有，圖中的130表示在襯底接合時(shí)在接合界面上附著的微小的異物(塵埃)。
其次，如圖1(b)中所示，通過使襯底110、120的主面相互間密接，在室溫下接合氧化膜111、121相互間。此時(shí)，雖然在貼合界面上不會(huì)夾入構(gòu)成氧化膜111、121的氧化硅以外的物質(zhì)那樣進(jìn)行貼合，但有時(shí)會(huì)無意地混入異物130。其后，在約1100℃下進(jìn)行強(qiáng)化襯底間的接合用的接合熱處理。接著，利用研磨或刻蝕法進(jìn)行有源層側(cè)襯底120的薄膜化。由此，有源層側(cè)襯底120成為SOI層，氧化膜111、121成為BOX層。
其次，如圖1(c)中所示，在有源層側(cè)襯底120上例如利用熱氧化法形成厚度約為0.05μm的氧化膜(SiO2)141。在其上形成厚度約為0.2μm的氮化硅膜(SiN)142。
其次，如圖1(d)中所示，在氮化硅膜142上形成抗蝕劑掩模143，使用該掩模對(duì)氮化硅膜142和氧化膜141有選擇地進(jìn)行刻蝕。其后，除去抗蝕劑掩模143。
其次，如圖1(e)中所示，使用氮化硅膜142作為掩模，除去有源層側(cè)襯底120的一部分和氧化膜121、111的一部分。具體地說，使用氫氟酸的溶液刻蝕劑，對(duì)有源層側(cè)襯底120進(jìn)行選擇刻蝕，同時(shí)進(jìn)行選擇刻蝕，直到包含貼合氧化膜121、111的界面的位置為止、即直到氧化膜111的中途為止。在該工序中，由于貼合界面的刻蝕率比通常的氧化膜的刻蝕率快，故在BOX層中在橫方向上產(chǎn)生凹陷150。
其次，如圖2(f)中所示，在有源層側(cè)襯底120的側(cè)面部上形成厚度約為0.1μm的側(cè)壁絕緣膜145。具體地說，在整個(gè)面(氮化硅膜142上、氧化膜111上和氮化硅膜142、氧化膜141、有源層側(cè)襯底120、氧化膜121、111的刻蝕側(cè)面)上形成極薄的熱氧化膜(未圖示)，再在其上形成氮化硅膜145。其后，通過用RIE(反應(yīng)性離子刻蝕)對(duì)整個(gè)面進(jìn)行刻蝕，只在有源層側(cè)襯底120的側(cè)壁部上留下氮化硅膜145。利用該工序，將在前面的工序中作成的BOX層中的凹陷150的內(nèi)表面也用氮化硅膜145覆蓋。
其次，如圖2(g)中所示，除去有源層側(cè)襯底120的正下方以外留下的氧化膜111。在該埋入氧化物層的除去中，使用一般使用的氫氟酸類的溶液刻蝕法。由于在該工序中露出的支撐側(cè)襯底110的表面不是貼合界面，故即使是在例如有源層側(cè)襯底120與支撐側(cè)襯底110的貼合時(shí)在貼合界面上無意地混入了異物130的情況，這些混入物也不會(huì)殘留，成為清潔的表面。因而，可在以后的工序中在支撐側(cè)襯底110的露出面上形成優(yōu)質(zhì)的單晶硅層。此外，因?yàn)橛脻穹涛g法除去氧化膜111，故在支撐側(cè)襯底110的表面上也不會(huì)產(chǎn)生因刻蝕導(dǎo)致的損傷。
其次，如圖2(h)中所示，在整個(gè)面上形成非晶質(zhì)硅層146。具體地說，為了除去支撐側(cè)襯底110的表面的自然氧化膜，在氫氣氛下進(jìn)行1000℃、400Pa、3分鐘的氫清潔處理，其后，在圖2(g)中示出的結(jié)構(gòu)的晶片上供給SiH4氣體，在500℃的溫度下在晶片上均勻地形成厚度約為0.3μm的非晶質(zhì)硅層146。
其次，如圖2(i)中所示，為了使非晶質(zhì)硅層146結(jié)晶化，在600℃、25Pa的氫氣氛(氫流量為10L/min)下進(jìn)行結(jié)晶化退火。在該工序中，在支撐側(cè)襯底110上非晶質(zhì)硅層146成為單晶硅層147，在氮化硅膜142上非晶質(zhì)硅層146成為多晶硅層148。
在此，在上述的圖2(g)的工序中，在未露出清潔的支撐襯底表面的情況下，結(jié)晶化不正常地進(jìn)行，在支撐襯底表面上不能形成優(yōu)質(zhì)的單晶硅層。在本實(shí)施例中，由于露出了清潔的支撐襯底表面，故結(jié)晶化正常地進(jìn)行。而且，由于在支撐側(cè)襯底110上以單一的籽晶進(jìn)行結(jié)晶化，故可制作優(yōu)質(zhì)的單晶硅層。
再有，上述的結(jié)晶化退火中的單晶化的速度約為約0.6nm/sec，如果進(jìn)行500sec的處理，則通過單晶化0.3μm的厚度，可在支撐側(cè)襯底110上與氮化硅膜142上的邊界部中以多晶的狀態(tài)下殘留硅。此外，由于氧化膜111、121的凹陷150內(nèi)的硅的周圍被氮化硅膜145包圍，敵難以進(jìn)行結(jié)晶化，成為多晶的狀態(tài)。
其次，如圖2(j)中所示，利用研磨或使用了氫氟酸和硝酸的混合溶液的刻蝕除去氮化硅膜142上的多晶硅層148。在此，由于單晶硅和多晶硅對(duì)于上述的混合溶液的刻蝕選擇比足夠大，故即使是溶液刻蝕，也能只除去多晶硅。接著，在除去了氮化硅膜142和氧化膜141后，在有源層側(cè)襯底120的表面和多晶硅層147的表面上重新形成熱氧化膜(SiO2)149。
利用上述的工序，可制造同時(shí)具有SOI區(qū)域和高品質(zhì)的非SOI區(qū)域的元件形成用襯底。
這樣，按照本實(shí)施例，在制作襯底貼合的SOI襯底時(shí)，通過在兩者的襯底110、120的表面上形成氧化膜111、121，即使假定貼合時(shí)混入了異物130，也可使該異物停留在氧化膜111、121間，在支撐側(cè)襯底110的表面上不會(huì)附著異物。因而，可使支撐側(cè)襯底110的表面保持為清潔的狀態(tài)，在圖2(g)的工序中，可使支撐側(cè)襯底110的清潔的表面露出。因此，可良好地進(jìn)行其后接著進(jìn)行的非晶質(zhì)硅的淀積和單晶化，能以高品質(zhì)形成非SOI區(qū)域。
此外，通過在對(duì)襯底120和氧化膜121、111進(jìn)行選擇刻蝕時(shí)使用溶液刻蝕，可在氧化膜121、111的側(cè)面上形成凹陷150。該凹陷150起到吸收部位(gettering site)的功能，即使在非SOI區(qū)域中存在金屬污染，通過吸收該污染，也可抑制對(duì)在非SOI區(qū)域中形成的半導(dǎo)體器件的不良影響。
再有，優(yōu)選在襯底接合前在各自的襯底110、120的表面上形成的氧化膜111、121的膜厚分別為0.1μm或其以下，合計(jì)為0.2μm或其以下。這是因?yàn)椋绻趸?11、121的膜比該范圍厚，則不能使在SOI層上形成的器件在工作時(shí)發(fā)生的熱散逸開來。即，難以抑制自加熱。再者，對(duì)SOI襯底施加了壓力，載流子的遷移率的性能變差。
(第2實(shí)施例)圖3是示出本發(fā)明的第2實(shí)施例涉及的元件形成用襯底的制造工序的剖面圖。再有，圖3中的310～349與圖1和圖2中的110～149相對(duì)應(yīng)。
本實(shí)施例與前面說明的第1實(shí)施例的不同點(diǎn)在于，進(jìn)行埋入氧化物層的刻蝕，直到不包含貼合界面的位置為止。
在上述圖1(d)中示出的工序后，如圖3(a)中所示，以氮化硅膜342為掩模，除去有源層側(cè)襯底320的一部分和氧化膜321的一部分。具體地說，使用氫氟酸類的溶液刻蝕劑，對(duì)有源層側(cè)襯底320進(jìn)行選擇刻蝕，同時(shí)進(jìn)行選擇刻蝕，直到不包含貼合氧化膜321的界面的位置為止、即到氧化膜321的中途為止。
其次，如圖3(b)中所示，在有源層側(cè)襯底320的側(cè)面部上形成側(cè)壁保護(hù)膜345。側(cè)壁絕緣膜345是氮化硅膜，其形成方法與第1實(shí)施例相同。
其次，如圖3(c)中所示，除去有源層側(cè)襯底320的正下方以外留下的氧化膜321、311。在該埋入氧化物層的除去中，使用一般使用的氫氟酸類的溶液刻蝕法。在該工序中，由于貼合界面的刻蝕率比通常的氧化膜的刻蝕率快，故在BOX層中在橫方向上產(chǎn)生凹陷350。
此外，由于在該工序中露出的支撐側(cè)襯底310的表面不是貼合界面，故即使是在例如有源層側(cè)襯底320與支撐側(cè)襯底310的貼合時(shí)在貼合界面上無意地混入了異物330的情況，這些混入物也不會(huì)殘留，成為清潔的表面。因而，可在以后的工序中在支撐側(cè)襯底310的表面上形成優(yōu)質(zhì)的單晶硅層。此外，因?yàn)橛脻穹涛g法除去氧化膜312、311，故在支撐側(cè)襯底310的表面上也不會(huì)產(chǎn)生因刻蝕導(dǎo)致的損傷。
其次，如圖3(d)中所示，在整個(gè)面上形成非晶質(zhì)硅層346。非晶質(zhì)硅層346的形成方法與第1實(shí)施例相同。
在此之后，與第1實(shí)施例同樣，進(jìn)行使非晶質(zhì)硅層346結(jié)晶化用的結(jié)晶化退火，接著除去氮化硅膜345膜上的硅，進(jìn)而在除去了氮化硅膜345和氧化膜341后，通過重新形成熱氧化膜349，可得到圖3(e)中示出的結(jié)構(gòu)。
利用上述的工序，可制造同時(shí)具有SOI區(qū)域和高品質(zhì)的非SOI區(qū)域的元件形成用襯底。而且，由于最終的結(jié)構(gòu)只是氧化膜311、312的側(cè)面的凹陷350內(nèi)沒有氮化硅膜345，其它的方面與第1實(shí)施例相同，故可得到與第1
(第3實(shí)施例)圖4是示出本發(fā)明的第3實(shí)施例涉及的元件形成用襯底的制造工序的剖面圖。再有，圖4中的410～449與圖1和圖2中的110～149相對(duì)應(yīng)。
本實(shí)施例與前面說明的第1實(shí)施例的不同點(diǎn)在于，在上述圖2(h)、(i)中示出的工序中的硅層的形成中，使用了選擇外延生長(zhǎng)法。
在上述圖2(g)中示出的工序后，如圖4(a)中所示，在支撐側(cè)襯底410的露出表面上對(duì)單晶硅層447有選擇地進(jìn)行外延生長(zhǎng)。具體地說，利用采用了二氯硅烷和鹽酸的選擇外延生長(zhǎng)法，不在氮化硅膜442上生長(zhǎng)硅層，而是只在支撐側(cè)襯底410的表面上對(duì)單晶硅層447進(jìn)行外延生長(zhǎng)。此時(shí)，在第1和第2實(shí)施例中被埋入了多晶硅層的部分成為空洞。該空洞也起到吸收部位的功能。此外，由于沒有在氮化硅膜442上形成多晶硅層，故不需要多晶硅層的除去工藝。
其次，如圖4(b)中所示，在除去了有源層側(cè)襯底420上的氮化硅膜442、445和氧化膜442后，通過重新形成熱氧化膜449，可制造同時(shí)具有SOI區(qū)域和高品質(zhì)的非SOI區(qū)域的元件形成用襯底。
(第4實(shí)施例)圖5是示出本發(fā)明的第4實(shí)施例涉及的元件形成用襯底的制造工序的剖面圖。再有，圖5中的510～549與圖1和圖2中的110～149相對(duì)應(yīng)。
本實(shí)施例與前面說明的第1實(shí)施例的不同點(diǎn)在于，在更高的溫度下進(jìn)行襯底接合用的接合熱處理。
在上述圖1(b)中示出的工序中，不是在1100℃下，而是在約1200℃的更高的溫度下進(jìn)行接合熱處理。由此，氧化膜511、521的接合強(qiáng)度變大，可抑制在貼合界面上的刻蝕率的高速化。
其后，與第1實(shí)施例同樣，形成熱氧化膜541、氮化硅膜542、抗蝕劑掩模543，有選擇地除去氮化硅膜542和熱氧化膜541。其后除去抗蝕劑掩模543。
其次，如圖5(a)中所示，以氮化硅膜542為掩模，除去有源層側(cè)襯底520的一部分和氧化膜521、511的一部分。具體地說，使用氫氟酸類的溶液刻蝕劑，對(duì)有源層側(cè)襯底520進(jìn)行選擇刻蝕，同時(shí)進(jìn)行選擇刻蝕，直到包含貼合氧化膜521、511的界面的位置為止、即到氧化膜511的中途為止。在該工序中，因?yàn)橘N合界面上的氧化膜相互間的結(jié)合退火溫度比第1實(shí)施例高了約100℃，故在BOX層中在橫方向上不產(chǎn)生凹陷。
在此之后，與第1實(shí)施例同樣，如圖5(b)中所示，在有源層側(cè)襯底520的側(cè)面部上形成了由氮化硅構(gòu)成的側(cè)壁絕緣膜545后，如圖5(c)中所示，除去氧化膜511的剩下的部分。
其次，如圖5(d)中所示，只在支撐側(cè)襯底510的表面上形成單晶硅層547。該單晶硅層547的形成方法與第1實(shí)施例相同，在整個(gè)面上形成了非晶質(zhì)硅層后進(jìn)行非晶質(zhì)硅層的結(jié)晶化，進(jìn)而可通過利用研磨或使用了氫氟酸和硝酸的混合溶液的刻蝕除去氮化硅膜542上的硅來進(jìn)行。
其次，如圖5(e)中所示，在除去了有源層側(cè)襯底520上的氮化硅膜542、545和氧化膜542后，通過重新形成熱氧化膜549，可制造同時(shí)具有SOI區(qū)域和高品質(zhì)的非SOI區(qū)域的元件形成用襯底。
(第5實(shí)施例)圖6是示出本發(fā)明的第5實(shí)施例涉及的元件形成用襯底的制造工序的剖面圖。再有，圖6中的610～649與圖1和圖2中的110～149相對(duì)應(yīng)。
本實(shí)施例與前面說明的第1實(shí)施例的不同點(diǎn)在于，在襯底接合時(shí)，在氧化膜611、621間夾有多晶硅層650。
在第1實(shí)施例中的圖1(a)的工序中，在有源層側(cè)襯底620和支撐側(cè)襯底610這兩者的襯底表面上例如利用熱氧化法形成厚度為0.1μm或其以下的氧化膜611、621。然后，在至少一方的氧化膜上形成多晶硅膜650。
其后，通過使襯底610、620的主面相互間密接，在室溫下接合氧化膜611、621的一方與多晶硅膜650。其后，在約1100℃下進(jìn)行強(qiáng)化襯底間的接合用的接合熱處理。之后的工序與第1實(shí)施例完全相同。
即使是這樣的方法，由于僅僅在氧化膜611、621間存在多晶硅膜650，因此也能得到與第1實(shí)施例大致相同的效果。
其次，說明上述的各實(shí)施例中的元件形成用襯底的有意性。在第1～第5實(shí)施例中制作的部分SOI晶片的非SOI區(qū)域中制作氧化膜耐壓評(píng)價(jià)用TEG，在圖7(a)中示出進(jìn)行了耐壓評(píng)價(jià)的結(jié)果。在此，所謂「耐壓C+模式」，其意義與「真性耐壓」相同，是由氧化膜自身的質(zhì)量決定的耐壓。即，不是由于外因性的性能惡化、而是由于內(nèi)因的緣故導(dǎo)致氧化膜自身損壞。
此外，在8英寸的晶片面內(nèi)制作約9000個(gè)pn結(jié)，在圖7(b)中示出評(píng)價(jià)了施加反偏壓時(shí)的結(jié)漏泄特性的結(jié)果。在所謂「高漏泄」的某個(gè)偏置下，顯示出比標(biāo)準(zhǔn)的漏泄電流大了二個(gè)數(shù)量級(jí)或其以上的漏泄電流的情況。
如果與現(xiàn)有例比較，則在任一個(gè)實(shí)施例中，本部分SOI晶片的耐壓都比現(xiàn)有的部分SOI晶片的耐壓高，此外，流過大的結(jié)漏泄電流的芯片較少。這一點(diǎn)可認(rèn)為是由于本實(shí)施例的部分SOI晶片的非SOI區(qū)域的結(jié)晶缺陷少、此外成為漏泄電流的發(fā)生源的金屬雜質(zhì)少的緣故。于是，通過使用本實(shí)施例的部分SOI晶片，可制作比以往品質(zhì)高的半導(dǎo)體元件。
在圖8中示出在利用第1實(shí)施例制作的部分SOI晶片上形成了半導(dǎo)體元件的例子。在由經(jīng)氧化膜811、821接合到支撐側(cè)襯底810上的有源層側(cè)襯底820構(gòu)成的SOI區(qū)域上設(shè)置了邏輯元件，在支撐側(cè)襯底810上形成了單晶硅層847的非SOI區(qū)域上設(shè)置了DRAM。
再有，圖中的830表示異物，845表示氮化硅膜，861、871表示柵電極，862、872表示柵氧化膜，863、873表示源、漏擴(kuò)散層，864、874表示元件隔離用絕緣膜，875表示成為存儲(chǔ)節(jié)點(diǎn)的電容器電極，876表示連接源、漏與電容器電極用的擴(kuò)散層，877表示將電容器電極與襯底進(jìn)行絕緣隔離用的氮化膜，878表示電容器絕緣膜，879表示成為電容器的共同電極的擴(kuò)散層。
這樣，通過在SOI區(qū)域上設(shè)置邏輯元件，可謀求邏輯元件的高性能化，通過在非SOI區(qū)域上設(shè)置DRAM，可減少伴隨電路工作的漏泄電流或閾值等的特性變動(dòng)。即，可同時(shí)在最佳的區(qū)域中形成邏輯元件和DRAM，可實(shí)現(xiàn)在同一半導(dǎo)體芯片上集成了邏輯元件和DRAM的高性能的LSI。
再有，本發(fā)明不限定于上述的各實(shí)施例。部分地除去有源層側(cè)襯底用的刻蝕深度不限于到支撐側(cè)襯底表面的氧化膜的中途或有源層側(cè)襯底表面的氧化膜的中途，也可刻蝕到這些氧化膜的界面。此外，適當(dāng)?shù)貙⒃谥蝹?cè)襯底的表面上形成的氧化膜的厚度、在有源層側(cè)襯底的表面上形成的氧化膜的厚度分別確定在0.1μm或其以下、合計(jì)0.2μm或其以下的范圍內(nèi)。再者，在支撐側(cè)襯底上的單晶硅層的形成時(shí)，在實(shí)施例中在形成了非晶質(zhì)硅層后進(jìn)行了單晶化，但也可在形成了多晶硅層后進(jìn)行單晶化。
此外，在本實(shí)施例中，使用了硅作為第1和第2單晶半導(dǎo)體襯底，但也可使用硅以外的半導(dǎo)體作為這些襯底材料。除此以外，在不脫離本發(fā)明的要旨的范圍內(nèi)，可作各種變形來實(shí)施。
權(quán)利要求
1.一種元件形成用襯底，其特征在于，具備下述部分而構(gòu)成第1單晶半導(dǎo)體襯底；第2單晶半導(dǎo)體襯底，其經(jīng)氧化膜接合到第1單晶半導(dǎo)體襯底上的一部分上；側(cè)壁絕緣膜，其在第2單晶半導(dǎo)體襯底的側(cè)面上形成；以及單晶半導(dǎo)體層，其在第1單晶半導(dǎo)體襯底上的剩下的部分上形成。
2.如權(quán)利要求1中所述的元件形成用襯底，其特征在于第1、第2單晶半導(dǎo)體襯底和上述單晶半導(dǎo)體層是硅，上述氧化膜是氧化硅，上述側(cè)壁絕緣膜是氮化硅。
3.如權(quán)利要求1或2中所述的元件形成用襯底，其特征在于上述氧化膜的厚度為0.2μm或其以下。
4.如權(quán)利要求1～2的任一項(xiàng)中所述的元件形成用襯底，其特征在于在上述氧化膜的側(cè)面上設(shè)置了凹陷。
5.如權(quán)利要求4中所述的元件形成用襯底，其特征在于在上述凹陷內(nèi)埋入了非晶質(zhì)硅或多晶硅。
6.一種元件形成用襯底的制造方法，其特征在于，包含下述工序在使各自的主面對(duì)置的狀態(tài)下經(jīng)第1和第2氧化膜將在主面上具有第1氧化膜的第1單晶半導(dǎo)體襯底與在主面上具有第2氧化膜的第2單晶半導(dǎo)體襯底進(jìn)行接合的工序；從與第2單晶半導(dǎo)體襯底的上述主面相反一側(cè)的面到第1和第2氧化膜的中途的深度為止有選擇地刻蝕第2單晶半導(dǎo)體襯底和上述氧化膜的一部分的工序；在第2單晶半導(dǎo)體襯底的刻蝕側(cè)面上形成側(cè)壁絕緣膜的工序；有選擇地刻蝕第2單晶半導(dǎo)體襯底的正下方以外剩下的上述氧化膜的工序；以及在因上述氧化膜的除去而露出的第1單晶半導(dǎo)體襯底上形成單晶半導(dǎo)體層的工序。
7.如權(quán)利要求6中所述的元件形成用襯底的制造方法，其特征在于作為第1、第2單晶半導(dǎo)體襯底和上述單晶半導(dǎo)體層使用了硅，作為上述氧化膜使用了氧化硅，作為上述側(cè)壁絕緣膜使用了氮化硅。
8.如權(quán)利要求6或7中所述的元件形成用襯底的制造方法，其特征在于將上述氧化膜的厚度設(shè)定為0.2μm或其以下。
9.如權(quán)利要求6或7中所述的元件形成用襯底的制造方法，其特征在于作為有選擇地刻蝕第2單晶半導(dǎo)體襯底和上述氧化膜的一部分的工序，在第2單晶半導(dǎo)體襯底上部分地形成氮化硅膜，以該氮化硅膜為掩模，有選擇地刻蝕第2單晶半導(dǎo)體襯底和上述氧化膜。
10.如權(quán)利要求6中所述的元件形成用襯底的制造方法，其特征在于用反應(yīng)性離子刻蝕或溶液刻蝕進(jìn)行形成上述側(cè)壁絕緣膜前的第2單晶半導(dǎo)體襯底和氧化膜的刻蝕，用溶液刻蝕進(jìn)行形成了上述側(cè)壁絕緣膜后的上述氧化膜的刻蝕。
11.如權(quán)利要求6中所述的元件形成用襯底的制造方法，其特征在于進(jìn)行形成上述側(cè)壁絕緣膜前的第2單晶半導(dǎo)體襯底和氧化膜的刻蝕直到第2氧化膜的中途為止。
12.如權(quán)利要求6中所述的元件形成用襯底的制造方法，其特征在于進(jìn)行形成上述側(cè)壁絕緣膜前的第2單晶半導(dǎo)體襯底和氧化膜的刻蝕直到第1氧化膜的中途為止。
13.如權(quán)利要求6中所述的元件形成用襯底的制造方法，其特征在于進(jìn)行形成上述側(cè)壁絕緣膜前的第2單晶半導(dǎo)體襯底和氧化膜的刻蝕直到第1和第2氧化膜的界面為止。
14.如權(quán)利要求10中所述的元件形成用襯底的制造方法，其特征在于在有選擇地刻蝕上述氧化膜的一部分時(shí)，通過使上述氧化膜的刻蝕側(cè)面后退來設(shè)置凹陷。
15.如權(quán)利要求14中所述的元件形成用襯底的制造方法，其特征在于在上述凹陷內(nèi)埋入非晶質(zhì)硅或多晶硅。
16.如權(quán)利要求9中所述的元件形成用襯底的制造方法，其特征在于作為形成上述單晶半導(dǎo)體層的工序，在上述氮化硅膜和第1單晶半導(dǎo)體層上淀積了非晶質(zhì)半導(dǎo)體層后，通過對(duì)該非晶質(zhì)半導(dǎo)體層進(jìn)行退火，使第1單晶半導(dǎo)體層上的非晶質(zhì)半導(dǎo)體層單晶化，使上述氮化硅膜上的非晶質(zhì)半導(dǎo)體層多晶化，其次，刻蝕上述氮化硅膜上的多晶半導(dǎo)體層。
17.如權(quán)利要求9中所述的元件形成用襯底的制造方法，其特征在于作為形成上述單晶半導(dǎo)體層的工序，只在由第2單晶半導(dǎo)體襯底和上述氧化膜的有選擇的刻蝕而露出的第1單晶半導(dǎo)體層上對(duì)單晶半導(dǎo)體層進(jìn)行外延生長(zhǎng)。
18.一種半導(dǎo)體裝置，其特征在于，具備下述部分而構(gòu)成第2單晶半導(dǎo)體襯底，其經(jīng)氧化膜接合到第1單晶半導(dǎo)體襯底上的一部分上；側(cè)壁絕緣膜，其在第2單晶半導(dǎo)體襯底的側(cè)面上形成；單晶半導(dǎo)體層，其在第1單晶半導(dǎo)體襯底上的剩下的部分上形成；第1器件，其在第2單晶半導(dǎo)體襯底上形成，與襯底浮游效應(yīng)的相容性良好；以及第2器件，其在上述單晶半導(dǎo)體層上形成，與襯底浮游效應(yīng)的相容性差。
19.如權(quán)利要求18中所述的半導(dǎo)體裝置，其特征在于第1器件是邏輯電路元件，第2器件是DRAM元件。
全文摘要
本發(fā)明的目的是能在SOI襯底上形成高品質(zhì)的非SOI區(qū)域，在同一半導(dǎo)體芯片上有效地集成邏輯電路和DRAM。該目的是通過下述方法實(shí)現(xiàn)的。在元件形成用襯底的制造方法中，在使各自的主面對(duì)置的狀態(tài)下經(jīng)氧化膜(111)、(121)將在主面上具有熱氧化膜(111)的支撐側(cè)襯底(110)與在主面上具有熱氧化膜(121)的有源層側(cè)襯底(120)接合后，從與有源層側(cè)襯底(120)的主面相反一側(cè)的面到氧化膜(111)的中途的深度為止有選擇地刻蝕有源層側(cè)襯底(120)和氧化膜(121)、(111)的一部分，其次，在有源層側(cè)襯底(120)的刻蝕側(cè)面部上形成側(cè)壁絕緣膜145，其次，有選擇地刻蝕有源層側(cè)襯底(120)的正下方以外剩下的氧化膜(111)，其次，在由氧化膜的除去而露出的支撐側(cè)襯底(110)上形成單晶半導(dǎo)體層。
文檔編號(hào)H01L21/84GK1518058SQ20041000099
公開日2004年8月4日 申請(qǐng)日期2004年1月17日 優(yōu)先權(quán)日2003年1月21日
發(fā)明者永野元, 一, 新田伸一, 二郎, 山田敬, 佐藤力, 郎, 丹澤勝二郎, 水島一郎 申請(qǐng)人:株式會(huì)社東芝