專利名稱：用于探針測(cè)試和布線接合的i/o位置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及半導(dǎo)體制造，更具體地涉及用于制造在封裝集成電路(IC)芯片時(shí)使用的輸入/輸出(I/O)位置的方法。
背景技術(shù)：
在半導(dǎo)體器件的制造中，在多級(jí)結(jié)構(gòu)中，尤其在制造工藝的后階段(“后段制程”或“BEOL”)的介質(zhì)層中通常鑲嵌金屬線。包含金屬線的最后層(在現(xiàn)有技術(shù)中通常稱為端部過(guò)孔或TV層)將具有在有時(shí)稱為“遠(yuǎn)后段制程”或“遠(yuǎn)BEOL”的工藝中與金屬線接觸形成的金屬襯墊。IC芯片主要使用鋁(Al)形成互連，但是最近使用銅(Cu)。Cu具有較低電阻率的優(yōu)點(diǎn)，但缺點(diǎn)是需要氧化/擴(kuò)散阻擋。金屬襯墊通常用作接合位置，以連接芯片和其它系統(tǒng)部件例如互連的另一級(jí)。常規(guī)連接包括布線接合和焊料凸起。盡管希望減小IC芯片的所有元件的尺寸，但是接合襯墊日趨難于縮減，以及在一些情況下，接合襯墊的面積增加。由于產(chǎn)量(即在給定晶片或襯底上好芯片與所有芯片的百分比)不利地與芯片尤其是邏輯芯片的尺寸相關(guān)，因此芯片面積越大，例如由污染顆粒的沉積引起的損壞的機(jī)會(huì)越大。
布線接合是本領(lǐng)域公知的并且主要使用在IC芯片中，但缺點(diǎn)包括互連位置的有限密度以及在接合位置對(duì)芯片的機(jī)械損壞的可能性。工業(yè)中普遍公知的大多數(shù)當(dāng)前半導(dǎo)體制造工業(yè)利用鋁襯墊用于布線接合和電路測(cè)試。金屬襯墊主要包括鋁(Al)，因?yàn)殇X的反應(yīng)，在其表面上通常將形成氧化物層。
在布線接合之前，通過(guò)在頂層上的關(guān)鍵導(dǎo)電點(diǎn)設(shè)置一組測(cè)試探針，進(jìn)行電路測(cè)試。為了在測(cè)試探針和襯墊金屬之間形成良好的接觸，必須除去表面氧化物(通常通過(guò)公知為“清潔”的技術(shù))。因此接合襯墊的表面將被劃痕或損壞。在一些情況中，襯墊可以被探針刺穿。
利用本領(lǐng)域公知的技術(shù)，例如熱超聲(thermosonic)接合，將布線附裝到具有氧化表面的鋁襯墊，布線通常是具有痕量硅用于硬度的金(Au)。在熱超聲接合中，在金布線穿過(guò)毛細(xì)管突出之后，金布線的末端熔化以形成球。然后使該球向下到接合襯墊上，引起該球變形，并引入超聲力以完成接合。向下力和超聲力通常不足以克服由測(cè)試者引入的損壞，這將導(dǎo)致接合失敗。因此，襯墊趨向于以更大的面積形成，以允許分離探針和在襯墊上的布線接合位置。
在金和鋁之間形成布線接合的另一個(gè)問(wèn)題是金與鋁形成金屬間化合物，其可以降低接合的可靠性。
對(duì)下面的襯底和器件的損壞仍是當(dāng)前集成電路的另一個(gè)問(wèn)題。尤其在利用Cu金屬化的集成電路中，可采用柔軟并且通過(guò)壓力易于損壞的低k介質(zhì)。因此，尤其在柔軟的低k介質(zhì)的情況下，芯片遇到潛在的機(jī)械損壞。因而，通常需要在接合襯墊下的面積沒(méi)有器件，其也增加芯片的總尺寸。
已經(jīng)介紹鎳/金接合襯墊，因?yàn)榻鹗琴F金屬，其將不容易氧化，所以與接合金和鋁相比，接合金布線和金襯墊相對(duì)簡(jiǎn)單(例如，參見(jiàn)U.S.6,534,863，通過(guò)參考結(jié)合其整個(gè)內(nèi)容)。接合力已經(jīng)成功減小至30-50％之間，而沒(méi)有接合故障。然而，在U.S.6,534,863中公開(kāi)的工藝通常利用嚴(yán)格潔凈需求的半導(dǎo)體處理設(shè)備進(jìn)行，并且因此很昂貴。將有利的是提供利用不昂貴的設(shè)備和工藝，形成具有貴金屬表面的I/O襯墊的方法，例如在封裝工業(yè)中可獲得的那些方法。
因此希望形成具有貴金屬的I/O襯墊以允許對(duì)于探針測(cè)試和布線接合的低結(jié)合力，而沒(méi)有損壞下面的襯底，其降低面積的需求，以及降低成本。
考慮到現(xiàn)有技術(shù)的問(wèn)題和缺陷，因此，本發(fā)明的一個(gè)目的是提供用于銅互連的I/O位置，其具有貴金屬表面，在探針測(cè)試之后可以形成可靠的布線接合，并且最小化或沒(méi)有對(duì)下面的襯底的損壞。本發(fā)明的另一個(gè)目的是提供I/O位置，其具有降低的面積需求并且不需要下面的襯底沒(méi)有器件。本發(fā)明再一個(gè)目的是提供形成降低制造成本的I/O位置的方法。本發(fā)明的其它目的和優(yōu)點(diǎn)將通過(guò)本說(shuō)明書(shū)部分地明顯并顯而易見(jiàn)。

發(fā)明內(nèi)容
描述了形成輸入-輸出(I/O)結(jié)構(gòu)的方法，其中通過(guò)在凹槽中選擇性形成以覆蓋銅表面的第一導(dǎo)電阻擋層例如TiW、TiN或TaN，更優(yōu)選TiW，覆蓋具有在第一介質(zhì)層例如氧化物或氮化物中的凹槽的底部暴露的銅導(dǎo)電部分(例如互連)的襯底。在襯底表面上形成第二介質(zhì)，優(yōu)選包含有機(jī)聚合物例如聚酰亞胺，并且在第二介質(zhì)中形成第二凹槽以使在凹槽底部的第一導(dǎo)電阻擋層的至少一部分暴露。保形沉積第二導(dǎo)電阻擋層例如TiW，之后保形沉積籽晶層，優(yōu)選CrCu/Cu，二者均在真空下沉積以確保CrCu/Cu籽晶層與第二導(dǎo)電阻擋層的附著。優(yōu)選第二導(dǎo)電阻擋層在暴露于氧源時(shí)自鈍化。選擇性除去第二介質(zhì)(例如聚酰亞胺)中的凹槽外部的籽晶層，之后在籽晶層上選擇性鍍覆(例如電鍍或無(wú)電鍍)含鎳金屬，和隨后在含鎳層上選擇性鍍覆貴金屬。鍍覆將選擇性發(fā)生，因?yàn)榈诙?dǎo)電阻擋層的自鈍化特性。貴金屬優(yōu)選金。通過(guò)低偏置功率RIE除去第二阻擋層的暴露的場(chǎng)區(qū)域。
相比于現(xiàn)有方法，通過(guò)上述本發(fā)明獲得的優(yōu)點(diǎn)包括成本較低，因?yàn)楸景l(fā)明可以利用比半導(dǎo)體處理工具和工藝的成本低的封裝工具和工藝實(shí)現(xiàn)。所得的I/O結(jié)構(gòu)提供了用于探針測(cè)試和布線接合的公共位置，而不損壞下面的器件和降低芯片的面積。


現(xiàn)在將通過(guò)參考結(jié)合本申請(qǐng)的的附圖更加詳細(xì)地描述本發(fā)明，附圖沒(méi)必要按比例繪制。注意，在附圖中類似的參考標(biāo)號(hào)用于描述類似和相應(yīng)的部分。
圖1示出了本發(fā)明的初始結(jié)構(gòu)的截面圖，該結(jié)構(gòu)包括具有在介質(zhì)中形成的凹槽中暴露的銅互連的襯底。
圖2示出了本發(fā)明的中間步驟的結(jié)構(gòu)的截面圖。
圖3示出了本發(fā)明的中間步驟的結(jié)構(gòu)的截面圖。
圖4示出了本發(fā)明的中間步驟的結(jié)構(gòu)的截面圖。
圖5示出了本發(fā)明的中間步驟的結(jié)構(gòu)的截面圖。
圖6示出了本發(fā)明的中間步驟的結(jié)構(gòu)的截面圖。
圖7示出了本發(fā)明的中間步驟的結(jié)構(gòu)的截面圖。
圖8示出了本發(fā)明的中間步驟的結(jié)構(gòu)的截面圖。
圖9示出了本發(fā)明的中間步驟的結(jié)構(gòu)的截面圖。
圖10示出了本發(fā)明的中間步驟的結(jié)構(gòu)的截面圖。
圖11示出了本發(fā)明的中間步驟的結(jié)構(gòu)的截面圖。
圖12示出了本發(fā)明的中間步驟的結(jié)構(gòu)的截面圖。
圖13示出了根據(jù)本發(fā)明的結(jié)構(gòu)的截面圖，該結(jié)構(gòu)包括布線結(jié)合。
圖14A示出了現(xiàn)有技術(shù)I/O襯墊的平面圖。
圖14B示出了根據(jù)本發(fā)明形成的I/O襯墊的平面圖。
具體實(shí)施例方式
根據(jù)本發(fā)明，描述了以相對(duì)低的成本實(shí)現(xiàn)的具有貴金屬表面的I/O位置和形成I/O位置的方法。本發(fā)明的I/O位置尤其適合用于探針測(cè)試和布線接合。在本發(fā)明的優(yōu)選實(shí)施例的隨后描述中，應(yīng)該理解這里僅作為實(shí)例，并且本發(fā)明可以采用各種襯底和金屬實(shí)踐。參考

根據(jù)本發(fā)明的方法，附圖沒(méi)必要按比例繪制。
參考圖1，提供包括后段制程(BEOL)結(jié)構(gòu)的襯底5，該結(jié)構(gòu)包括金屬導(dǎo)體20，例如鋁(Al)、銅(Cu)等，具有在第一介質(zhì)層10的凹槽25中暴露的表面。例如，該結(jié)構(gòu)可以是BEOL，其中形成金屬導(dǎo)體20作為互聯(lián)結(jié)構(gòu)。利用本領(lǐng)域公知的工藝，包括但不限于光刻和蝕刻工藝形成凹槽。凹槽在I/O襯墊期望位置形成，并且通常具有在50-140μm范圍的寬度，例如，52μm乘以140μm的矩形尺寸。凹槽的深度可以在0.4至約4.0μm的范圍，更優(yōu)選從約0.6-0.8μm。介質(zhì)層10包括多層介質(zhì)材料(為了簡(jiǎn)明，沒(méi)有示出)，例如二氧化硅(SiO2)、氮化硅(SiNx)、SiCOH以及其它合適的介質(zhì)。介質(zhì)優(yōu)選低k介質(zhì)，例如SiCOH、來(lái)自Dow Chemical的SiLK或其它低模量材料。
根據(jù)本發(fā)明，如圖2所示，第一導(dǎo)電阻擋層102在襯底5的表面上保形形成。導(dǎo)電阻擋層102優(yōu)選TiW，但也可以由作為擴(kuò)散阻擋和附著促進(jìn)劑的材料例如TaN、TiN或其它導(dǎo)電材料形成。阻擋層102的厚度優(yōu)選薄，以容易制造以及與互連20的良好導(dǎo)電性，但是足夠厚，以阻擋金屬擴(kuò)散進(jìn)入覆層材料。阻擋層102的厚度優(yōu)選至少約350，以及不大于約500。通過(guò)本領(lǐng)域公知的方法沉積阻擋層102，例如，化學(xué)氣相沉積(CVD)、物理氣相沉積(PVD)、離子化物理氣相沉積(IPVD)、原子層沉積(ALD)等，優(yōu)選通過(guò)CVD。
然后，基本上從凹槽25外部的襯底5的表面除去阻擋層102，從而保留阻擋層25的一部分，以覆蓋在凹槽25中的金屬導(dǎo)體20的表面，如圖3所示。通過(guò)例如化學(xué)機(jī)械拋光(CMP)的技術(shù)，或通過(guò)例如濕蝕刻或干蝕刻如反應(yīng)離子蝕刻的蝕刻工藝，進(jìn)行從凹槽外部的表面除去阻擋層102。只要導(dǎo)體20的表面保持密封，在除去凹槽外部的阻擋層102之后的凹槽的拐角可以變化。在通過(guò)CMP除去的情況下，凹槽的上拐角會(huì)遇到一些損壞(沒(méi)有示出)，但是凹槽25的深度必須充分深以防止從凹槽25的底部除去阻擋層102以及暴露導(dǎo)體20。凹槽的深度可以在0.4至約4.0μm的范圍，更優(yōu)選從約0.6-0.8μm。在通過(guò)蝕刻工藝除去的情況下，由于凹槽區(qū)域的掩蔽(沒(méi)有示出)，阻擋層102的一小部分在凹槽外延伸。
接下來(lái)，形成第二介質(zhì)層105以覆蓋襯底5的表面，如圖4所示。通常，覆蓋介質(zhì)層105將填充凹槽25。第二介質(zhì)層優(yōu)選旋涂介質(zhì)層例如聚酰亞胺、BCB(非光敏的苯并環(huán)丁烯)等，并且更優(yōu)選聚酰亞胺和優(yōu)選光敏?？梢圆捎梅枪饷艚橘|(zhì)，例如氧化物和氮化物，其通過(guò)例如CVD、PEVCD(等離子體增強(qiáng)化學(xué)氣相沉積)方法和本領(lǐng)域公知的其它方法沉積。第二介質(zhì)層105的厚度可以從4至12μm的范圍，優(yōu)選約5-7μm，以及最優(yōu)選6μm。注意如果導(dǎo)電互連是銅，第一導(dǎo)電阻擋層102防止銅污染覆蓋介質(zhì)層105。
接下來(lái)，參考圖5，在第二、覆蓋介質(zhì)層105中形成凹槽27，以使在凹槽25的底部導(dǎo)電阻擋層102的至少一部分直接覆蓋導(dǎo)體20。雖然第二凹槽27優(yōu)選與第一凹槽25對(duì)準(zhǔn)，只要暴露在導(dǎo)體20上的第一導(dǎo)電阻擋層102的底表面的一部分，它可以不對(duì)準(zhǔn)，如圖5所示。對(duì)于封裝IC，覆蓋介質(zhì)層可以作為劃痕保護(hù)層。通過(guò)本領(lǐng)域公知的構(gòu)圖方法形成凹槽27，例如濕或干(如，RIE)蝕刻技術(shù)，以及光刻技術(shù)。優(yōu)選，覆蓋介質(zhì)層105是光敏的，其允許利用光刻工藝，利用在初始結(jié)構(gòu)中用于形成初始凹槽圖形25的相同掩膜構(gòu)圖。這將節(jié)約生產(chǎn)額外的光刻掩膜的成本，并且將避免常規(guī)蝕刻工藝中需要的額外掩蔽材料的形成。在旋涂介質(zhì)的情況下，在構(gòu)圖之后，需要通常根據(jù)使用的材料通過(guò)本領(lǐng)域公知的熱處理固化材料。
現(xiàn)在參考圖6，在襯底5的表面上保形沉積第二導(dǎo)電阻擋層107。第二導(dǎo)電阻擋層107應(yīng)該具有與第二介質(zhì)層105和第一阻擋層102的良好的附著。導(dǎo)電阻擋層107當(dāng)暴露于氧時(shí)也應(yīng)該自鈍化，即充分反應(yīng)以形成作為絕緣體的氧化物，并且將防止隨后鍍覆在所述表面上。適合第二導(dǎo)電阻擋層107的實(shí)例是TaN、TiN，并且優(yōu)選TiW。第二導(dǎo)電阻擋層107可以在真空下通過(guò)例如CVD、PVD等方法沉積。第二導(dǎo)電阻擋層107的厚度應(yīng)該在1500至1600(0.15-0.16μm)的范圍內(nèi)，并且優(yōu)選約1600。
然后在第二導(dǎo)電阻擋層107上沉積第三導(dǎo)電層109，以在第三阻擋層109的上表面上提供銅。第三導(dǎo)電阻擋層109優(yōu)選在真空下沉積，以確保附著到下面的第二導(dǎo)電阻擋層107(例如，防止第二層107表面的氧化)。形成第三導(dǎo)電阻擋層109以提供包括用于鍍覆的籽晶金屬的表面，優(yōu)選銅。可以利用其它籽晶金屬，包括Ru、Rd、In、Os等。優(yōu)選，第三導(dǎo)電(籽晶)層109是漸變的，起始于銅和與CrCu/Cu兼容的金屬的混合物，其從在與第二阻擋層107(如，TiW或TaN的)的界面處的CrCu(優(yōu)選50重量％的Cr與50重量％的Cu)漸變，直到第三(籽晶)層109的表面主要為Cu。可選地，第三導(dǎo)電層109可以由多層形成，其中在與第二阻擋層107的界面處的層包括銅和與第二層107兼容的另一種金屬的混合物，并且上層基本上包括Cu。優(yōu)選，CrCu漸變層約2500至4000，并且銅籽晶層優(yōu)選小于約5000，更優(yōu)選約4500。本發(fā)明對(duì)于第二或第三導(dǎo)電層107、109的具體厚度沒(méi)有限定，其可以為適應(yīng)具體制造設(shè)備的能力而改變。第二和第三層107、109的沉積優(yōu)選連續(xù)地進(jìn)行，例如，在真空中，以在工藝的該階段確保良好的附著和防止在第二阻擋層107上形成鈍化層。
然后從凹槽27的外部區(qū)域除去作為籽晶層的第三導(dǎo)電層109。例如，凹槽27利用光刻工藝保護(hù)性掩蔽以形成保護(hù)抗蝕劑部分111，如圖8所示，其利用構(gòu)圖的光刻掩膜(沒(méi)有示出)形成。用于構(gòu)圖抗蝕劑部分111的掩膜可以與用于形成凹槽25的掩膜相同，除了通過(guò)利用相反的抗蝕劑工藝。例如，如果利用正抗蝕劑形成凹槽25，那么利用負(fù)抗蝕劑通過(guò)相同掩膜形成抗蝕劑部分111。凹槽27的底部的至少一部分必須被覆蓋，其將形成至導(dǎo)電部分20的導(dǎo)電路徑以允許正常的芯片工作。通過(guò)蝕刻工藝如濕蝕刻、RIE或優(yōu)選電蝕刻工藝除去籽晶層109(例如CrCu/Cu)，除了被抗蝕劑部分111保護(hù)的地方。例如利用包括硫酸鹽和丙三醇的水溶液進(jìn)行電蝕刻工藝。
接著，通過(guò)本領(lǐng)域公知的技術(shù)除去抗蝕劑111?？蛇x地，如果充分最小化表面形貌，通過(guò)拋光，如CMP，從凹槽外部的第二阻擋層107除去籽晶層109。所得的結(jié)構(gòu)如圖9所示，其中籽晶層109至少覆蓋凹槽27的底部表面。優(yōu)選籽晶層具有至少一部分沿凹槽27的外部的晶片5的最上表面延伸。這如此實(shí)現(xiàn)，通過(guò)利用與形成第一凹槽25相同的掩膜，例如，通過(guò)利用負(fù)抗蝕劑，并利用過(guò)劑量條件進(jìn)行暴露，如本領(lǐng)域技術(shù)人員所公知。這提供的優(yōu)點(diǎn)是不需要兩種分離的掩膜來(lái)形成構(gòu)圖凹槽25和構(gòu)圖凹槽27。
然后，在籽晶層109上鍍覆含鎳層113，如圖10所示。含鎳層可以基本上為鎳或鎳合金，例如，NiP等。鍍覆利用電鍍工藝或無(wú)電鍍工藝進(jìn)行。注意，根據(jù)本發(fā)明，含鎳層113將僅在籽晶層109上，而不在通過(guò)原氧化物已經(jīng)鈍化的第二阻擋層107上鍍覆。例如，如果電蝕刻工藝在選擇性除去凹槽27外部的籽晶層109時(shí)進(jìn)行，蝕刻溶液中水的存在為自鈍化第二阻擋層107提供氧源。對(duì)于隨后的電鍍第二阻擋層107也作為電極。對(duì)于電鍍，施加的電壓應(yīng)該平衡，從而鎳將在籽晶層109上而不是在當(dāng)前運(yùn)送層107上成核。根據(jù)使用的特定工具的需求調(diào)節(jié)其它因素，如本領(lǐng)域公知的例如電流、流速以及其它工具特定參數(shù)。在無(wú)電鍍情況下，第二阻擋層107提供保護(hù)阻擋，防止化學(xué)藥品如聚酰亞胺進(jìn)入第二介質(zhì)層105。
然后，現(xiàn)在參考圖11，在含鎳層113上鍍覆貴金屬襯墊層115。襯墊層115可以是貴金屬例如金、鉑、或鈀，更優(yōu)選金。貴金屬115的鍍覆通過(guò)電鍍或無(wú)電鍍鍍覆方法進(jìn)行。優(yōu)選在鍍覆貴金屬層115之前不使含鎳層113氧化，例如，通過(guò)在鎳和金鍍覆浴之間利用沖洗浴。鍍覆電壓應(yīng)該平衡，以使貴金屬115將在含鎳層113上，而不在第二阻擋層107(例如TiW)上選擇性成核。貴金屬襯墊115具有的厚度優(yōu)選在0.4-0.6μm的范圍，對(duì)于金襯墊優(yōu)選約0.5μm厚。含鎳層113應(yīng)該充分厚以阻止貴金屬(例如金)和籽晶金屬(例如銅)的混合。例如，利用從Uyemura可以獲得的THRU-NIC CL電鍍?cè)?，?yōu)選厚度約1μm。
然后，從沒(méi)有被襯墊115(即場(chǎng)區(qū)域)覆蓋的區(qū)域除去第二阻擋層107如圖12所示。通過(guò)蝕刻例如濕蝕刻或干蝕刻進(jìn)行除去。只要介質(zhì)層105沒(méi)有損壞，可以利用拋光除去阻擋層107。優(yōu)選進(jìn)行各向異性蝕刻，例如RIE。RIE蝕刻的功率應(yīng)該盡可能的低以從場(chǎng)區(qū)域除去阻擋層107，從而襯墊115可以作為RIE掩膜，以使貴金屬將不濺射。例如，約200瓦的偏置可以充分除去TiW阻擋層而基本上沒(méi)有金襯墊的濺射。用于RIE的功率將依賴于利用的設(shè)備。從場(chǎng)區(qū)域除去阻擋層107之后的結(jié)構(gòu)在圖12中示出。
接著，參考圖13，布線117可以與襯墊115接合。布線117，其優(yōu)選貴金屬例如金，利用例如熱超聲接合、超聲接合或熱壓縮接合的技術(shù)與襯墊115接合。
本發(fā)明的一個(gè)優(yōu)點(diǎn)是襯墊115的尺寸可以設(shè)計(jì)以與襯墊上形成的球的尺寸更接近，與常規(guī)襯墊相比降低了襯墊的尺寸。例如，參考圖14A，在平面圖中示出的常規(guī)襯墊215，例如鋁襯墊，為適合探針標(biāo)記219和布線結(jié)合217，長(zhǎng)度L1通常長(zhǎng)于它的寬度W1。然而，根據(jù)本發(fā)明形成的襯墊115，可以適合探針標(biāo)記(沒(méi)有示出)和隨后在探針標(biāo)記上形成的布線接合117，因此與常規(guī)襯墊的長(zhǎng)度L1相比長(zhǎng)度L2可以充分減小。例如，如果將要接合的布線末端的球具有約45μm的直徑，并且接合工具具有±2μm的位置公差，以及1μm的允許值是可以接收的，那么應(yīng)該設(shè)計(jì)襯墊具有等于它長(zhǎng)度L2的寬度W2，即具有50μm×50μm的尺寸?？紤]一些常規(guī)具有52μm×145μm尺寸的襯墊，尺寸為50μm×50μm的襯墊將提供每襯墊5040μm2的節(jié)約。如果芯片具有100接合襯墊，本發(fā)明將實(shí)現(xiàn)至少500,000μm2的節(jié)約。
申請(qǐng)人已經(jīng)發(fā)現(xiàn)根據(jù)本發(fā)明形成的襯墊導(dǎo)致布線接合所需的接合力30-50％的縮減量。這種低作用力有利于在有源區(qū)域或器件上設(shè)置的襯墊，其在芯片尺寸上將提供進(jìn)一步的改善。
本發(fā)明在制造上也實(shí)現(xiàn)了成本的節(jié)約。當(dāng)在半導(dǎo)體工藝的最后階段期間通常生產(chǎn)常規(guī)I/O襯墊，本發(fā)明允許利用當(dāng)前封裝技術(shù)進(jìn)行I/O襯墊的制造，其為在有機(jī)介質(zhì)上金屬的沉積提供了設(shè)備和工藝，例如在旋涂介質(zhì)如聚酰亞胺上的CrCu/Cu層。在半導(dǎo)體制造階段由于需要高的公差，半導(dǎo)體設(shè)備和工藝的使用比封裝設(shè)備和工藝的使用明顯更昂貴。
盡管通過(guò)具體實(shí)施例描述了本發(fā)明，明顯的是，通過(guò)上述描述，許多替換、修改和變換對(duì)于本領(lǐng)域的技術(shù)人員來(lái)說(shuō)是顯而易見(jiàn)的。因此，本發(fā)明旨在包括落入本發(fā)明和所附權(quán)利要求的范圍和金屬的所有這些替換、修改和變換。
工業(yè)適用性本發(fā)明的結(jié)構(gòu)和方法有用于制造集成電路，尤其有用于為銅互連技術(shù)提供用于探針測(cè)試和布線接合的襯墊。
權(quán)利要求
1.一種制造輸入-輸出結(jié)構(gòu)的方法，包括以下步驟提供包括介質(zhì)層的襯底，所述介質(zhì)層具有在其中形成的凹槽，其中所述凹槽具有包括銅的底表面；在所述襯底上保形沉積第一導(dǎo)電阻擋層；選擇性除去所述凹槽外部的所述第一阻擋層，以使在所述凹槽中保留的所述第一導(dǎo)電阻擋層的一部分至少覆蓋所述底表面；在所述襯底的表面上沉積第二介質(zhì)層；在所述第二介質(zhì)層中形成第二凹槽以暴露覆蓋所述第一凹槽的底表面的所述第一導(dǎo)電阻擋層的至少一部分；在具有所述第二凹槽的所述襯底上保形沉積第二導(dǎo)電阻擋層；在所述第二導(dǎo)電阻擋層上保形沉積籽晶層；從所述第二凹槽外部的所述第二阻擋層的表面選擇性除去所述籽晶層；在所述籽晶層的所述保留部分上選擇性鍍覆含鎳層；以及在所述含鎳層上選擇性鍍覆貴金屬。
2.根據(jù)權(quán)利要求1的方法，其中所述第二介質(zhì)層包括有機(jī)聚合物。
3.根據(jù)權(quán)利要求2的方法，其中所述有機(jī)聚合物包括聚酰亞胺。
4.根據(jù)權(quán)利要求1-3中任何一項(xiàng)的方法，其中所述第二導(dǎo)電阻擋層包括選自TiW、TiN和TaN的一種材料。
5.根據(jù)權(quán)利要求1-4中任何一項(xiàng)的方法，其中所述籽晶層包括CrCu/Cu層。
6.根據(jù)權(quán)利要求1-5中任何一項(xiàng)的方法，其中所述貴金屬選自金、鉑和鈀。
7.根據(jù)權(quán)利要求1-6中任何一項(xiàng)的方法，還包括在選擇性鍍覆貴金屬的所述步驟之后，選擇性除去所述第二阻擋層的暴露部分的步驟。
8.根據(jù)權(quán)利要求7的方法，其中選擇性除去所述第二阻擋層的暴露部分的所述步驟包括在充分低的偏置功率下的反應(yīng)離子蝕刻以使所述貴金屬不濺射。
9.根據(jù)權(quán)利要求1-8中任何一項(xiàng)的方法，還包括以下步驟在所述貴金屬層上進(jìn)行探針測(cè)試，以及在所述貴金屬層的與所述探針測(cè)試基本上相同的位置將布線接合到所述貴金屬層。
10.一種通過(guò)權(quán)利要求1-9中任何一項(xiàng)的方法形成的輸入-輸出結(jié)構(gòu)。
全文摘要
本發(fā)明公開(kāi)了形成輸入－輸出(I/O)結(jié)構(gòu)的方法，其中通過(guò)在凹槽(25)中選擇性形成的第一導(dǎo)電阻擋層(102)覆蓋具有在第一介質(zhì)層(10)中的凹槽(25)的底部暴露的銅導(dǎo)電部分(20)的襯底。在襯底表面上形成第二介質(zhì)(105)，優(yōu)選有機(jī)聚合物例如聚酰亞胺，并且在第二介質(zhì)(105)中形成第二凹槽(27)以使第一導(dǎo)電阻擋層(102)的至少一部分暴露。保形沉積第二導(dǎo)電阻擋層(107)，之后保形沉積籽晶層(109)，二者均在真空下沉積以確保籽晶層(109)與第二導(dǎo)電阻擋層(107)的附著。選擇性除去凹槽(27)外部的籽晶層(107)，之后鍍覆含鎳金屬(113)和隨后鍍覆貴金屬(115)，其將在凹槽(27)中的籽晶層(107)的剩余部分上，而不在第二導(dǎo)電阻擋層(107)鍍覆。通過(guò)低偏置功率RIE從暴露的場(chǎng)區(qū)域除去第二導(dǎo)電阻擋層(107)。本發(fā)明提供了形成用于探針測(cè)試和布線接合的I/O結(jié)構(gòu)的低成本方法，而不損壞下面的器件和降低芯片的面積。
文檔編號(hào)H01L21/50GK1879208SQ200380110704
公開(kāi)日2006年12月13日 申請(qǐng)日期2003年11月18日 優(yōu)先權(quán)日2003年11月18日
發(fā)明者K·S·彼得拉爾卡, T－J·程, S·H·尼克博克, R·P·沃朗, G·F·瓦爾克 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司