專利名稱：源極區(qū)下面具有隱埋p型層的晶體管及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及微電子器件，更具體地說(shuō)，涉及晶體管例如金屬半導(dǎo)體場(chǎng)效應(yīng)晶體管(MESFET)。
背景技術(shù)：
在工作于高頻，諸如射頻(500MHz)、S波段(3GHz)和x波段(10GHz)的同時(shí)，要求高功率處理能力(＞20w)的電路，近年來(lái)，變?yōu)楦恿餍?。由于高功率、高頻電路的增加，對(duì)于能夠可靠工作于射頻和更高頻率，但仍能處理較高的功率負(fù)載的晶體管的需求相應(yīng)增大。以前，雙極性晶體管和功率金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)已經(jīng)用于高功率的用途，但是這樣的器件的功率處理能力在較高工作頻率下可能受到限制。結(jié)型場(chǎng)效應(yīng)晶體管(JFET)一般用于高頻應(yīng)用，但是以前已知的JFET的功率處理能力可能還是受到限制。
最近，已經(jīng)為高頻應(yīng)用開發(fā)了金屬半導(dǎo)體場(chǎng)效應(yīng)晶體管(MESFET)。MESFET結(jié)構(gòu)最好可以用于高頻應(yīng)用，因?yàn)閮H僅多數(shù)載流子承載電流。推薦MESFET設(shè)計(jì)優(yōu)于當(dāng)前的MOSFET設(shè)計(jì)，因?yàn)闁艠O電容減小，允許柵極輸入有較短的切換時(shí)間。因此，盡管所有場(chǎng)效應(yīng)晶體管都只利用多數(shù)載流子來(lái)攜帶電流，但是MESFET的Schottky柵極結(jié)構(gòu)可能使MESFET在高頻應(yīng)用上更好。
除結(jié)構(gòu)的類型以外，或許更基本的是，形成晶體管的半導(dǎo)體材料的特性也影響工作參數(shù)。在影響晶體管工作參數(shù)的特性中，電子遷移率、飽和電子漂移速度、擊穿電場(chǎng)和導(dǎo)熱率可能對(duì)晶體管高頻和高功率特性影響最大。
電子遷移率是在電場(chǎng)存在的情況下，電子能夠多快被加速到它的飽和速度的一種量度。過去，推薦采用電子遷移率高的半導(dǎo)體材料，因?yàn)榭梢杂幂^小的電場(chǎng)產(chǎn)生較大的電流，結(jié)果當(dāng)施加電場(chǎng)時(shí)，得到較快的響應(yīng)時(shí)間。飽和電子漂移速度是電子在所述半導(dǎo)體材料中可以獲得的最高速度。對(duì)于高頻應(yīng)用推薦采用飽和電子漂移速度較高的材料，因?yàn)檩^高的速度意味著從源極到漏極的較短的時(shí)間。
擊穿電場(chǎng)是Schottky結(jié)被擊穿和流過器件柵極的電流驟然增加時(shí)的電場(chǎng)強(qiáng)度。對(duì)于高功率高頻晶體管推薦采用擊穿電場(chǎng)高的材料，因?yàn)榻o定尺寸的材料一般地可以支持較高的電場(chǎng)。較大的電場(chǎng)為較快的暫態(tài)作好準(zhǔn)備，因?yàn)檩^大的電場(chǎng)比較小的電場(chǎng)可以更迅速地加速電子。
導(dǎo)熱率是半導(dǎo)體材料耗散熱量的能力。在典型運(yùn)行中，所有晶體管都產(chǎn)生熱量。高功率和高頻晶體管本身一般比小信號(hào)晶體管產(chǎn)生較大的熱量。隨著半導(dǎo)體材料溫度的上升，一般結(jié)漏電流增大，而且一般由于載流子的遷移率隨著溫度上升而下降，流過場(chǎng)效應(yīng)晶體管的電流減少。因此，若熱量從半導(dǎo)體耗散，則所述材料將保持較低的溫度，并能夠承載較大的電流，而且漏電流較低。
過去，高頻MESFET一直用n型III-V族化合物制造，諸如砷化鎵(GaAs)，因?yàn)樗鼈兊碾娮舆w移率高。盡管這些器件提供提高了的工作頻率和中等增大了的功率處理能力，但是這些材料相對(duì)較低的擊穿電壓和較低的導(dǎo)熱率限制了它們?cè)诟吖β蕬?yīng)用中的可用性。
許多年來(lái)已經(jīng)知道碳化硅(SiC)具有優(yōu)異的物理和電子學(xué)特性，在理論上應(yīng)該可以生產(chǎn)出能夠在比用硅(Si)或者GaAs生產(chǎn)的器件較高溫度、較高功率和較高的頻率下工作的電子器件。約4×106V/cm的高擊穿電場(chǎng)、約2.0×107cm/sec的高電子飽和漂移速度和約4.9W/cm-°K的高導(dǎo)熱率表明，SiC會(huì)適用于高頻、高功率應(yīng)用。遺憾的是，制造上的困難限制了SiC在高功率和高頻應(yīng)用的可用性。
已經(jīng)在硅基片上生產(chǎn)出具有碳化硅溝道層的MESFET(見例如Suzuki等人的美國(guó)專利No.4,762,806和Kondoh等人的4,757,028)。因?yàn)镸ESFET的半導(dǎo)體層是外延生長(zhǎng)的，其上生長(zhǎng)了每一個(gè)外延層的層，會(huì)影響所述器件的特性。因而，生長(zhǎng)征Si襯底上的SiC外延層與生長(zhǎng)在不同襯底上的SiC外延層相比，一般地具有不同的電氣和熱特性。盡管在美國(guó)專利No.4,762,806和4,757,028中描述的Si襯底上的SiC器件可能已經(jīng)呈現(xiàn)改善的熱特性，但是Si襯底的使用一般限制了這樣的器件耗散熱量的能力。另外，SiC在Si上的生長(zhǎng)一般會(huì)在外延層中造成缺陷，導(dǎo)致當(dāng)所述器件工作時(shí)漏電流大。
有人已經(jīng)利用SiC襯底開發(fā)了其它MESFET。1990年6月19日提交的現(xiàn)已放棄的美國(guó)專利申請(qǐng)序列號(hào)No.07/540,488，描述在SiC襯底上生長(zhǎng)的SiC外延層的SiC MESFET。所述公開整個(gè)包括在此作參考。與以前的器件相比，這些器件呈現(xiàn)改善的熱特性，因?yàn)樵赟iC襯底上生長(zhǎng)的外延層晶體質(zhì)量的改善。然而，為了獲得高功率和高頻，可能必需克服SiC較低的電子遷移率的限制。
類似地，Palmour的共同轉(zhuǎn)讓的美國(guó)專利No.5,270,554描述一種SiC MESFET，它具有在SiC的n+區(qū)域上形成的源極和漏極觸點(diǎn)，和在襯底與形成溝道的n型層之間的任選的輕摻雜的外延層。Sriram等人的美國(guó)專利No.5,925,895還描述一種SiC MESFET和作為克服可能降低所述MESFET高頻工作下的性能的″表面效應(yīng)″的結(jié)構(gòu)。Sriram等人還描述一種采用n+源極和漏極觸點(diǎn)區(qū)以及p型緩沖層的SiCMESFET。
另外，傳統(tǒng)的SiC FET(場(chǎng)效應(yīng)管)結(jié)構(gòu)，可以利用偏離柵極一個(gè)具有類似導(dǎo)電類型的輕摻雜區(qū)的很薄的重?fù)诫s的溝道(一種Δ摻雜溝道)，在所述FET的整個(gè)工作范圍，亦即從完全打開(fully open)溝道到接近夾斷電壓的過程中提供恒定的特性。Δ摻雜溝道在Yokogawa等人題為”氮Δ摻雜碳化硅層的電子特性”，MRS Fall Symposium，2000一文和Konstantinov等人題為”低-高-低和Δ摻雜碳化硅結(jié)構(gòu)的研究”，MRS Fall Symposium，2000一文中作了詳細(xì)討論。然而，在SiCMESFET中可以作出進(jìn)一步的改善。
例如，若它們用于高效率、高功率、高線性射頻(RF)應(yīng)用，則所述SiC MESFET具有高的擊穿電壓和相對(duì)較低的漏電流可能是重要的。在一個(gè)提供高擊穿電壓器件的嘗試中已經(jīng)提供具有高度補(bǔ)償?shù)囊r底，諸如釩摻雜的半絕緣SiC。這些器件一般提供適當(dāng)?shù)膿舸╇妷阂约暗偷穆╇娏?，但由于襯底中不希望有的俘獲效應(yīng)，可能犧牲器件的性能。另外，已經(jīng)有人提出在所述FET的溝道下面具有重?fù)诫s的p型層的器件并在提供良好的電子限制作用和低的漏電流方面已經(jīng)獲得成功。然而，這些器件一般包含太多的寄生效應(yīng)，可能降低所述器件的RF性能。因此，就現(xiàn)有的SiC FET器件而言，可以作出進(jìn)一步的改善，以便它們可以在不犧牲所述器件其它的性能特性的情況下改善擊穿電壓。
發(fā)明概要本發(fā)明的實(shí)施例提供一種金屬半導(dǎo)體場(chǎng)效應(yīng)晶體管(MESFET)的單元。所述MESFET單元包括具有源極、漏極和柵極的MESFET。所述柵極設(shè)置在源極和漏極之間并在n型導(dǎo)電溝道層上。p型導(dǎo)電區(qū)設(shè)置在源極的下面并具有伸向漏極的端部。P-型導(dǎo)電區(qū)與n型導(dǎo)電溝道層隔開，而且在電氣上連接到源極。
在本發(fā)明的某些實(shí)施例中，柵極可以延伸到n型導(dǎo)電溝道層中。柵極可以具有第一側(cè)壁和第二側(cè)壁。柵極的第一側(cè)壁可能與柵極的源極側(cè)相關(guān)，而第二側(cè)壁可能與所述柵極的漏極側(cè)相關(guān)。P-型導(dǎo)電區(qū)可以在不延伸過柵極的第一側(cè)壁的情況下從源極的下面延伸到柵極的第一側(cè)壁，在不延伸過柵極的第二側(cè)壁的情況下從源極的下面延伸到柵極的第二側(cè)壁，或者從源極下面延伸到柵極的第一和第二側(cè)壁之間。在某些實(shí)施例中，p型導(dǎo)電區(qū)從源極下面延伸到在第一側(cè)壁的源極側(cè)上第一側(cè)壁的約0.1到約0.3μm之內(nèi)。在某些實(shí)施例中，p型導(dǎo)電區(qū)從源極觸點(diǎn)下面延伸和/或從源極注入?yún)^(qū)下面延伸，而不延伸到漏極觸點(diǎn)下面。P-型導(dǎo)電區(qū)還可以從源極觸點(diǎn)下面延伸和/或從源極源極注入?yún)^(qū)下面延伸，而不延伸到漏極注入?yún)^(qū)下面。
在本發(fā)明的其他實(shí)施例中，MESFET是具有SiC襯底的碳化硅(SiC)MESFET。p型導(dǎo)電區(qū)可以設(shè)置在SiC襯底上。在某些實(shí)施例中，p型導(dǎo)電區(qū)處于SiC襯底內(nèi)。N-型導(dǎo)電溝道層可以包括n型導(dǎo)電SiC，而p型導(dǎo)電區(qū)可以包括p型導(dǎo)電SiC。
在本發(fā)明的再一些實(shí)施例中，p型導(dǎo)電區(qū)可以具有從約1.0×1018cm-3到約1.0×1020cm-3的載流子濃度。n型導(dǎo)電溝道層可以包括第一n型導(dǎo)電溝道層和第二n型導(dǎo)電溝道層。第一n型導(dǎo)電溝道層可以具有約3×1017cm-3的載流子濃度，而第二n型導(dǎo)電溝道層可以具有約1×1016cm-3的載流子濃度。第一n型導(dǎo)電溝道層可以具有約0.28μm的厚度，而第二n型導(dǎo)電溝道層可以具有約900的厚度。在本發(fā)明的某些實(shí)施例中，n型導(dǎo)電溝道層包括第一、第二和第三n型導(dǎo)電溝道層。第一、第二和第三n型導(dǎo)電溝道層可以具有各自的第一、第二和第三載流子濃度。
在本發(fā)明的某些實(shí)施例中，MESFET還可以包括SiC襯底上的緩沖層。可以在所述緩沖層中形成p型導(dǎo)電區(qū)。所述p型層也可以在所述SiC襯底內(nèi)形成。p型層可以延伸到所述緩沖層或者SiC襯底中約0.4μm。
在本發(fā)明的其他實(shí)施例中，所述緩沖層可以具有約2μm的厚度。所述緩沖層可以包括p型導(dǎo)電SiC并且可以具有從約0.5×1015cm-3到約3×1015cm-3的載流子濃度。所述緩沖層還可以包括n型導(dǎo)電SiC，并具有小于約5×1014cm-3的載流子濃度。最后，所述緩沖層可以包括未摻雜的SiC。
在本發(fā)明的再一些實(shí)施例中，MESFET可以是砷化鎵(GaAs)MESFET或者氮化鎵(GaN)MESFET。MESFET可以具有可以是GaAs或者GaN的襯底?？梢栽贕aAs或者GaN襯底上設(shè)置p型導(dǎo)電區(qū)。N-型導(dǎo)電溝道層可以包括n型導(dǎo)電砷化鎵(GaAs)或者GaN，而p型導(dǎo)電區(qū)可以包括p型導(dǎo)電GaAs或者GaN。
在本發(fā)明的某些實(shí)施例中，MESFET還可以包括在n型溝道層上分別限定源極和漏極的第一和第二歐姆觸點(diǎn)?？梢栽谠礃O和漏極之間設(shè)置露出所述n型溝道層的第一凹槽。柵極可以設(shè)置在第一凹槽內(nèi)并延伸到所述n型溝道層內(nèi)。可以在源極附近設(shè)置露出所述p型導(dǎo)電區(qū)的接觸通孔，并且可以在所露出的p型導(dǎo)電區(qū)上設(shè)置第三歐姆觸點(diǎn)。
在本發(fā)明的其他實(shí)施例中，可以在漏極的第二歐姆觸點(diǎn)上設(shè)置第一覆蓋層，并且可以分別在源極的第一和第三歐姆觸點(diǎn)上以及所述p型導(dǎo)電區(qū)的暴露部分上設(shè)置第二覆蓋層。第二覆蓋層可以在電氣上連接源極的第一歐姆觸點(diǎn)和所述p型導(dǎo)電區(qū)暴露部分的第三歐姆觸點(diǎn)。
在本發(fā)明的再一些實(shí)施例中，MESFET還可以包括源極和漏極下面的n型導(dǎo)電溝道層內(nèi)SiC的注入的n型導(dǎo)電區(qū)。SiC的注入的n型導(dǎo)電區(qū)的載流子濃度可以大于n型導(dǎo)電溝道層的載流子濃度。第一和第二歐姆觸點(diǎn)設(shè)置在SiC的n型導(dǎo)電區(qū)上。SiC的注入的n型導(dǎo)電區(qū)可以具有約1×1019cm-3的載流子濃度。第一、第二和第三歐姆觸點(diǎn)可以包括鎳觸點(diǎn)。
在本發(fā)明的某些實(shí)施例中，為柵極設(shè)置雙凹槽結(jié)構(gòu)。第一凹槽可以設(shè)置在源極和漏極之間，露出所述n型溝道層。第一凹槽可以具有第一和第二側(cè)壁。第二凹槽可以設(shè)置在第一凹槽的第一和第二側(cè)壁之間。柵極可以設(shè)置在第二凹槽內(nèi)，并延伸到所述n型導(dǎo)電溝道層內(nèi)。
在本發(fā)明的某些實(shí)施例中，第二緩沖層可以設(shè)置在所述p型導(dǎo)電區(qū)和所述n型導(dǎo)電溝道層之間。第二緩沖層可以包括p-類型SiC，并且可以具有從約1×1016cm-3到約5×1016cm-3的載流子濃度，但是一般約為1.5×1016cm-3。緩沖層可以具有從約0.5μm到約1.0μm的厚度。
在本發(fā)明的其他實(shí)施例中，n型導(dǎo)電溝道層和第二緩沖層可以形式一個(gè)臺(tái)面，其側(cè)壁形成晶體管的周邊并伸展到n型溝道層和第二緩沖層。所述臺(tái)面的側(cè)壁還可以伸展到襯底中的所述p型導(dǎo)電區(qū)?？梢栽趎型導(dǎo)電溝道層上形成氧化物層。
在本發(fā)明的再一些實(shí)施例中，柵極包括n型導(dǎo)電溝道層上鉻的第一柵極層。柵極還可以包括第一柵極層上的覆蓋層。覆蓋層可以包括鉑和金。作為另一方案，柵極可以包括n型導(dǎo)電溝道層上鎳的第一柵極層。柵極還可以包括所述第一柵極層上的覆蓋層。所述覆蓋層可以包括金。所述柵極還可以設(shè)置在雙凹槽結(jié)構(gòu)內(nèi)，所述雙凹槽結(jié)構(gòu)具有延伸到n型導(dǎo)電溝道層中約600的底板。所述柵極的長(zhǎng)度可以是從約0.4μm到約0.7μm。從源極到柵極的距離可以是從約0.5μm到約0.7μm。從漏極到柵極的距離可以是從約1.5μm到約2μm。在一個(gè)包括多個(gè)單元的MESFET中，從第一柵極到第二柵極的距離可以是從約20μm到約50μm。
某些實(shí)施例中，設(shè)置晶體管的單元。所述晶體管單元具有源極、漏極和柵極。晶體管的柵極處于源極和漏極之間，并在半導(dǎo)體材料第一層上。p型導(dǎo)電區(qū)設(shè)置在源極下面并具有伸向漏極的端部。p型導(dǎo)電區(qū)與第一半導(dǎo)體材料層隔開并在電氣上連接到源極。
在本發(fā)明的其他實(shí)施例中，柵極延伸到第一半導(dǎo)體材料層中。所述晶體管可以包括碳化硅(SiC)晶體管、基于砷化鎵(GaAs)的晶體管、基于砷化鋁鎵(AlGaAs)的晶體管、基于氮化鎵(GaN)的晶體管和/或基于氮化鋁鎵的晶體管。正如這里使用的，術(shù)語(yǔ)基于GaN、基于AlGaN、基于GaAs、基于AlGaAs是指二元、三元和四元化合物，諸如GaN，AlGaN和AlInGaN的相應(yīng)的化合物。例如，基于GaN的晶體管可以包括GaN區(qū)域、AlGaN區(qū)域、InAlGaN區(qū)域等。
盡管上面主要參照MESFET描述了本發(fā)明，但是還提供其它的類型晶體管，具體地說(shuō)，MESFET以及制造晶體管的方法。
附圖的簡(jiǎn)要描述

圖1是按照本發(fā)明實(shí)施例的晶體管的剖面圖；圖2A至2G說(shuō)明按照本發(fā)明實(shí)施例的晶體管制造中的處理步驟；圖3是按照本發(fā)明其他實(shí)施例的晶體管的剖面圖；圖4是按照本發(fā)明其他實(shí)施例的晶體管的剖面圖；圖5是按照本發(fā)明其他實(shí)施例的晶體管的剖面圖；圖6是按照本發(fā)明實(shí)施例的晶體管的平面圖；圖7A至7B是說(shuō)明傳統(tǒng)的MESFET漏極電流-電壓特性的曲線圖；以及圖8A和8B是說(shuō)明按照本發(fā)明實(shí)施例的MESFET的漏極電流-電壓特性的曲線圖。
本發(fā)明的詳細(xì)說(shuō)明現(xiàn)將參照說(shuō)明本發(fā)明不同實(shí)施例的圖1至8B來(lái)描述本發(fā)明。正如附圖中說(shuō)明的，為了說(shuō)明的目的，各層或各區(qū)域的尺寸是夸張的，因而是為說(shuō)明本發(fā)明的一般結(jié)構(gòu)而提供的。另外，本發(fā)明的不同方面是參照在襯底上或者其它的層上形成的層而描述的。正如本專業(yè)的技術(shù)人員將會(huì)正確評(píng)價(jià)的，說(shuō)到一個(gè)層″在″另一個(gè)或者襯底上形成時(shí)，是想說(shuō)可以插入附加的層。說(shuō)到一個(gè)層在另一個(gè)層或者襯底上形成，而且沒有插入層時(shí)，在這里描述為″直接在″所述層或者襯底上形成。另外，相對(duì)術(shù)語(yǔ)，諸如”下面”，可以在這里用來(lái)描述一個(gè)層或者區(qū)域與另一個(gè)層或者區(qū)域的如同附圖中說(shuō)明的關(guān)系。應(yīng)該明白，這些術(shù)語(yǔ)除附圖中描繪的方向以外，是想要包括器件的不同的方向。例如，若附圖中所述器件翻轉(zhuǎn)過來(lái)，則被描述為在其它的層或者區(qū)域″下面″的層或者區(qū)域，現(xiàn)在定向?yàn)樵谶@些其它的層或者區(qū)域的″上面″。在這種情況下，″下面″這一術(shù)語(yǔ)打算既包括上面，又包括下面。類似的號(hào)碼在所有附圖中指類似的元件。
應(yīng)該明白，盡管第一和第二這些術(shù)語(yǔ)在這里用來(lái)描述不同的區(qū)域、層和/或段，但是這些區(qū)域、層和/或段應(yīng)該不限于這些術(shù)語(yǔ)。這些術(shù)語(yǔ)只用以把一個(gè)區(qū)域、層或者段與另一個(gè)區(qū)域、層或者段區(qū)分。因而，下面討論的第一區(qū)域、層或者段可以說(shuō)成是第二區(qū)域、層或者段，類似地，第二區(qū)域、層或者段可以說(shuō)成是第一區(qū)域、層或者段，而不脫離本發(fā)明的傳授。
現(xiàn)將在下面參照說(shuō)明本發(fā)明不同實(shí)施例和本發(fā)明實(shí)施例不同的制造過程的圖1至8B，詳細(xì)描述本發(fā)明的實(shí)施例。提供一種晶體管例如一種金屬半導(dǎo)體場(chǎng)效應(yīng)晶體管(MESFET)，它在MESFET的源極下面具有p型導(dǎo)電區(qū)，后者具有伸向所述MESFET漏極的端部。正如下面所詳細(xì)描述的，所述p型導(dǎo)電區(qū)的存在例如p型導(dǎo)電碳化硅(SiC)可以例如在不折中器件其它的性能特性的情況下提供具有改善的擊穿電壓的器件?？梢蕴峁└纳频膿舸╇妷?，是因?yàn)閜型導(dǎo)電區(qū)的存在可以抑制電子從源極注入，這本身可以提高擊穿電壓。按照本發(fā)明實(shí)施例的晶體管可以用于例如高效率線性功率放大器，諸如利用復(fù)調(diào)制方案，諸如碼分多址(CDMA)和/或?qū)拵DMA(WCDMA)的基站用的功率放大器。
現(xiàn)將參見圖1，詳細(xì)描述根據(jù)本發(fā)明實(shí)施例的晶體管例如金屬半導(dǎo)體場(chǎng)效應(yīng)晶體管(MESFET)。正如在圖1看到的，設(shè)置襯底10。襯底10可以是p型或者n型導(dǎo)電或者半絕緣的單一的晶體塊碳化硅(SiC)襯底。P-型或者n型襯底10可以是非常輕摻雜的。襯底可以是由選自6H、4H、15R或者3C碳化硅的碳化硅形成的。盡管在這里本發(fā)明是參照SiC襯底描述的，但是本發(fā)明不應(yīng)限于SiC。例如，在某些實(shí)施例中，襯底10還可以包括例如砷化鎵(GaAs)和/或氮化鎵(GaN)。
例如，p型碳化硅的任選的緩沖層12可以設(shè)置在襯底10上。緩沖層12可以由6H，4H，15或者3C polytype的p型導(dǎo)電碳化硅形成。緩沖層12可以例如具有從約0.5×1015cm-3到約3.0×1015cm-3的載流子濃度。適當(dāng)?shù)膿诫s劑包括鋁、硼和/或鎵。緩沖層12可以具有約2.0μm的厚度。盡管在上面緩沖層12被描述為p型碳化硅，但是本發(fā)明不應(yīng)限于這種配置。作為另一方案，緩沖層12可以是未摻雜的碳化硅(亦即不是有意摻雜的)或者非常輕摻雜的n型導(dǎo)電碳化硅。若利用非常輕摻雜的n型碳化硅作為緩沖層12，則緩沖層12的載流子濃度最好小于約5.0×1014cm-3。
如圖1中還說(shuō)明的，p+區(qū)14設(shè)置在所述器件的源極的下面，其一端伸向所述器件的漏極。正如這里使用的，″p+″者″n+″指的是由比相鄰或者同一層或者另一個(gè)層或者襯底較高的載流子濃度定義的區(qū)域。在本發(fā)明的某些實(shí)施例中，p+導(dǎo)電區(qū)14可以從源極觸點(diǎn)26下面延伸和/或從n+源極注入?yún)^(qū)13下面延伸，不延伸到n+漏極注入?yún)^(qū)17的下面。在本發(fā)明的其他實(shí)施例中，p+導(dǎo)電區(qū)14可以從源極觸點(diǎn)26下面延伸和/或下從n+源極注入?yún)^(qū)13下面延伸，但不延伸到漏極觸點(diǎn)22的下面。在再一些其他實(shí)施例中，p+導(dǎo)電區(qū)14還可以在不延伸過柵極的第一側(cè)壁31的情況下從源極觸點(diǎn)26下面延伸和/或從n+源極注入?yún)^(qū)13下面延伸到柵極的第一側(cè)壁31；在不延伸過柵極的第二側(cè)壁33的情況下從源極觸點(diǎn)26下面延伸和/或從n+源極注入?yún)^(qū)13下面延伸到柵極第二側(cè)壁33；或者從源極26下面延伸和/或從n+源極注入?yún)^(qū)13的下面延伸到柵極24的第一側(cè)壁31和第二側(cè)壁33之間的點(diǎn)。在本發(fā)明的某些實(shí)施例中，p+導(dǎo)電區(qū)14可以延伸到源極側(cè)柵極24的第一側(cè)壁31的約0.1到約0.3μm范圍內(nèi)的點(diǎn)。
p+區(qū)14是一個(gè)p型導(dǎo)電例如p型導(dǎo)電碳化硅的區(qū)。對(duì)于p+區(qū)14，載流子濃度從約1.0×1018cm-3到約1.0×1020cm-3可能是適當(dāng)?shù)?，但是載流子濃度最好盡可能高。載流子濃度在整個(gè)p+區(qū)14可能不是恒定的，但是載流子濃度最好在p+區(qū)14的表面盡可能高，以便促進(jìn)其上歐姆觸點(diǎn)的形成。在本發(fā)明的某些實(shí)施例中，正在圖3中說(shuō)明的，p+導(dǎo)電區(qū)14可以設(shè)置在襯底10內(nèi)。p+導(dǎo)電區(qū)14可以例如在緩沖層12或者襯底10中延伸約0.4μm。源極區(qū)下面p+導(dǎo)電區(qū)的存在可以抑制電子從源極注入，因而，可能提供一改善的擊穿電壓。另外，p+導(dǎo)電區(qū)14不延伸到漏極區(qū)下面這一事實(shí)可以阻止寄生下效應(yīng)引入器件，因而器件性能可以不受影響。
緩沖層12可以設(shè)置在襯底10和第二緩沖層16之間。第二緩沖層16可以是例如載流子濃度從約1×1016cm-3到約5×1016cm-3的，但是一般約為1.5×1016cm-3的p型碳化硅。p型碳化硅緩沖層16還可以具有從約0.5μm到約1.0μm的厚度。盡管在上面把第二緩沖層16描述為p型導(dǎo)電碳化硅，但應(yīng)明白，本發(fā)明不限于此配置。作為另一方案，例如第二緩沖層16可以是n型導(dǎo)電，例如，正如以上就緩沖層12而論述的，非常輕摻雜的n型導(dǎo)電SiC或者未摻雜的SiC。正如3說(shuō)明的，在本發(fā)明的某些實(shí)施例中，第二緩沖層16可以直接設(shè)置在襯底10上。
如圖1說(shuō)明的，n型導(dǎo)電溝道層18設(shè)置在第二緩沖層16上。N-型導(dǎo)電溝道層18可以由6H、4H、15R或者3Cpolytypen型導(dǎo)電碳化硅形成。n型導(dǎo)電溝道層可以包括一層或多層例如具有不同的載流子濃度的n型導(dǎo)電碳化硅。例如，如圖4說(shuō)明的，n型導(dǎo)電溝道層18可以包括第一n型導(dǎo)電溝道層15和和第二n型導(dǎo)電溝道層19。作為另一方案，正如Sriram的共同轉(zhuǎn)讓的美國(guó)專利申請(qǐng)序號(hào)No.10/136,456中詳細(xì)討論的，n型導(dǎo)電溝道層18可以包括第一、第二和第三n型導(dǎo)電SiC層。所述專利申請(qǐng)的公開內(nèi)容好象陳述的那樣作為一個(gè)整體附此作參考。
正如在圖1中還說(shuō)明的，n+區(qū)域13和17分別設(shè)置在所述器件的源極和漏極區(qū)內(nèi)。區(qū)域13和17一般是n型導(dǎo)電碳化硅，并且其載流子濃度大于n型導(dǎo)電溝道層18的載流子濃度。對(duì)于n+區(qū)域13和17，約1×1019cm-3的載流子濃度可能是適當(dāng)?shù)模d流子濃度最好盡可能高。
歐姆觸點(diǎn)26和22分別設(shè)置在注入?yún)^(qū)13和17上，并彼此隔開，以便提供源極觸點(diǎn)26和漏極觸點(diǎn)22。歐姆觸點(diǎn)25設(shè)置在p+導(dǎo)電區(qū)14上，以便提供p+觸點(diǎn)25。歐姆觸點(diǎn)25、26和22最好由鎳或者其它適當(dāng)?shù)慕饘傩纬?。通過例如在電氣上把p+歐姆觸點(diǎn)25連接到源極觸點(diǎn)26，使p+導(dǎo)電區(qū)14維持與所述源極相同的電位。在所述器件的暴露表面上，還可以設(shè)置絕緣層20，諸如氧化物。
按照本發(fā)明的某些實(shí)施例的晶體管包括第一凹槽43和接觸通孔42。第一凹槽43設(shè)置在第一和第二區(qū)域13和17之間，亦即在源極區(qū)和漏極區(qū)之間。第一凹槽43延伸到n型導(dǎo)電溝道層18，并露出n型導(dǎo)電溝道層18。接觸通孔42設(shè)置在源極區(qū)13附近，并露出p+區(qū)14的至少一部份。
按照本發(fā)明實(shí)施例的晶體管可以包括雙凹槽結(jié)構(gòu)，如圖4說(shuō)明的，包含第一和第二凹槽。具體地說(shuō)，第一凹槽53具有底板60，穿過第一n型導(dǎo)電溝道層19延伸到第二n型溝道層15。第二凹槽54設(shè)置在第一凹槽的側(cè)壁61、62之間。第一凹槽53的第一側(cè)壁61處于源極26和柵極24之間，而第一凹槽53的第二側(cè)壁62處于漏極22和柵極24之間。第二凹槽54的底板延伸到第二n型導(dǎo)電溝道層15中例如一段約600的距離。在Sriram的共同轉(zhuǎn)讓的美國(guó)專利申請(qǐng)序號(hào)No.10/136,56中還討論雙凹槽結(jié)構(gòu)。
再次參見圖1，柵極觸點(diǎn)24可以設(shè)置在第一凹槽43內(nèi)源極區(qū)13和漏極區(qū)17之間。在具有如上所述的雙凹槽結(jié)構(gòu)的本發(fā)明的實(shí)施例中，如圖4說(shuō)明的，柵極24可以設(shè)置在第二凹槽54內(nèi)。另外，在本發(fā)明的某些實(shí)施例中，如圖5說(shuō)明的，柵極觸點(diǎn)24可以設(shè)置在n型導(dǎo)電溝道層18上，并可以不設(shè)置在例如第一凹槽43或第二凹槽54內(nèi)。
柵極觸點(diǎn)24可以由鉻、鉑、硅化鉑、鎳和/或TiWN，然而，本專業(yè)技術(shù)人員已知可以達(dá)到Schottky效應(yīng)的其它的金屬，諸如金也可以使用。Schottky柵極觸點(diǎn)24一般具有三層結(jié)構(gòu)。這樣的一種結(jié)構(gòu)可以具有優(yōu)點(diǎn)，因?yàn)殂t(Cr)粘著力強(qiáng)。例如，柵極觸點(diǎn)24可以任選地包括鉻(Cr)的第一柵極層，包含n型導(dǎo)電溝道層18。柵極觸點(diǎn)24還可以包括鉑(Pt)和金或者其它導(dǎo)電率高的金屬的覆蓋層32。作為另一方案，柵極觸點(diǎn)24可以包括n型導(dǎo)電溝道層18上第一凹槽43中第一鎳層。柵極觸點(diǎn)24還可以包括第一鎳層上的覆蓋層，包括一個(gè)金層。
正如在圖1中還說(shuō)明的，金屬覆蓋層28、30和32可以分別設(shè)置在所述源極和p+觸點(diǎn)26和25、漏極觸點(diǎn)22和柵極觸點(diǎn)24上。覆蓋層28、30和32可以是金、銀、鋁、鉑和/或銅。其它適當(dāng)?shù)母邔?dǎo)電金屬也可以用作覆蓋層。另外，金屬覆蓋層28可以在電氣上把所述p+區(qū)14的p+觸點(diǎn)25連接到源極觸點(diǎn)26。
在選擇MESFET的尺寸時(shí)，柵極的寬度定義為垂直于電流流動(dòng)方向的柵極尺寸。如圖1截面所示，柵極寬度進(jìn)入紙面并且穿出紙面。柵極的長(zhǎng)度是柵極平行于電流流動(dòng)方向的尺寸。正如在圖1剖視圖看到的，柵極長(zhǎng)度是柵極24與n型導(dǎo)電溝道層18接觸的尺寸。例如，按照本發(fā)明的某些實(shí)施例的MESFET的柵極長(zhǎng)度可以是從約0.4μm到約0.7μm。另一個(gè)重要的尺寸是圖1剖面圖所示的源極到柵極的距離，從源極觸點(diǎn)26或者n+區(qū)域13到柵極觸點(diǎn)24的距離。按照本發(fā)明的某些實(shí)施例的源極到柵極的距離可以是從約0.5μm到約0.7μm。另外，從漏極22到柵極24的距離可以是從約1.5μm到約2μm。本發(fā)明的實(shí)施例還可以包括MESFET的多個(gè)單元，而從所述單元的第一柵極到第二柵極的距離可以是例如從約20μm到約50μm。
圖2A至2H說(shuō)明按照本發(fā)明實(shí)施例的FET的制造。正如在圖2看到的，可以在襯底10上生長(zhǎng)或者淀積任選的緩沖層12。襯底10可以是半絕緣SiC襯底、p型襯底或n型襯底。襯底10可以是非常輕摻雜的。緩沖層12可以是p型導(dǎo)電碳化硅，具有約3.0×1015cm-3或者更低的載流子濃度，但是一般為1.0×1015cm-3或者更低。作為另一方案，緩沖層12可以是n型碳化硅或者未摻雜的碳化硅。
若襯底10是半絕緣的，則它可以如在Carter等人的題為″無(wú)釩支配(Domination)的半絕緣的碳化硅″的共同轉(zhuǎn)讓的美國(guó)專利No.6,218,680中所描述的那樣制造。所述專利申請(qǐng)的公開內(nèi)容好象陳述的那樣作為一個(gè)整體附此作參考。這樣的一種半絕緣的襯底的生產(chǎn)方法是，給碳化硅襯底提供足夠高的點(diǎn)缺陷等級(jí)和足夠高的p型和n型摻雜劑的匹配程度，使得碳化硅襯底的電阻率由點(diǎn)缺陷支配。完成這樣的一種支配的方法可以是，在高溫下利用重金屬、過渡部分或者其它深度俘獲部分(的濃度小于約1×1016cm-3、最好小于約1.0×1014cm-3的原料粉末來(lái)制造碳化硅襯底。例如，可以使用約2360℃和2380℃之間的溫度，同時(shí)，點(diǎn)火區(qū)(seed)是比較低的約300℃到約500℃。因而，半絕緣的襯底最好基本上沒有重金屬、過渡部分摻雜劑或者其它深度捕獲部分，諸如釩，使得襯底的電阻率不受這樣的重金屬或者過渡部分支配。盡管半絕緣的襯底最好沒有這樣的重金屬、過渡部分摻雜劑或者深度捕獲部分，但若這樣的材料的存在對(duì)這里所描述的MESFET電氣特性不發(fā)生重大影響，則這樣的部分可以以可測(cè)量的量存在，而仍能從本發(fā)明的傳授中受益。
如圖2A還說(shuō)明的，可以為對(duì)p+區(qū)14進(jìn)行注入而形成掩模45。一般通過例如鋁、硼和/或鎵的離子注入來(lái)形成p+區(qū)14，隨后進(jìn)行高溫退火。適當(dāng)?shù)耐嘶饻囟瓤梢允菑募s1300℃到約1600℃，一般約為1500℃?？梢栽诓槐谎谀?5覆蓋的區(qū)域上進(jìn)行離子注入，以便如圖2B說(shuō)明的，形成p+區(qū)14。因而，若緩沖層12存在，則將離子注入緩沖層12的各部分，或者注入襯底10，以便提供p型導(dǎo)電的例如p型導(dǎo)電碳化硅的重?fù)诫s區(qū)。一旦注入，便對(duì)摻雜劑進(jìn)行退火，以便激活所述注入劑。p型導(dǎo)電的重?fù)诫s區(qū)可以在緩沖層12或者襯底10中延伸約0.4μm。
正如在圖2B看到的，在緩沖層12上生長(zhǎng)或者淀積第二緩沖層16和n型導(dǎo)電溝道層18。應(yīng)該明白，若不包括緩沖層12，則第二緩沖層16和n型導(dǎo)電溝道層18可以在襯底10上生長(zhǎng)或者淀積。如圖2B說(shuō)明的，第二緩沖層16在緩沖層12上形成，而n型導(dǎo)電溝道層18在第二緩沖層16上形成。
如圖2C說(shuō)明的，可以為對(duì)n+區(qū)域13和17進(jìn)行注入而形成掩模50。通過例如氮(N)或者磷(P)的離子注入來(lái)形成區(qū)域13和17，隨后進(jìn)行高溫退火。適當(dāng)?shù)耐嘶饻囟瓤梢允菑募s1100℃到約1600℃。如圖2D說(shuō)明的，離子注入可以在不被掩模50覆蓋的區(qū)域上進(jìn)行，以便形成n+區(qū)域13和17。這樣，離子便注入n型導(dǎo)電溝道層18的各部分，以便提供重?fù)诫s的n型導(dǎo)電的例如n型導(dǎo)電的SiC的區(qū)域，其載流子濃度高于n型導(dǎo)電溝道層18。一旦注入，便對(duì)摻雜劑進(jìn)行退火，以便激活注入劑。
正如在圖2D看到的，可以蝕刻襯底10、緩沖層12、p+區(qū)14、第二緩沖層16和n型導(dǎo)電溝道層18，形成一個(gè)孤立的臺(tái)面。所述臺(tái)面具有側(cè)壁55、57，側(cè)壁55、57由定義所述晶體管周邊的襯底10、緩沖層12、p+區(qū)14、第二緩沖層16和n型導(dǎo)電溝道層18定義。所述臺(tái)面的側(cè)壁向下延伸過p+導(dǎo)電區(qū)14?？梢赃@樣形成所述臺(tái)面，使得所述臺(tái)面延伸到所述器件的襯底10中，如圖2D所示。所述臺(tái)面可以延伸過器件的耗盡區(qū)，以便把流入器件的電流限定在所述臺(tái)面上，并減小所述器件的電容。所述臺(tái)面最好通過對(duì)上述器件進(jìn)行反應(yīng)性離子蝕刻形成，然而，本專業(yè)技術(shù)人員已知的其它方法也可以用來(lái)形成所述臺(tái)面。另外，若不利用臺(tái)面，則可以利用其它的方法諸如質(zhì)子轟擊、借助補(bǔ)償原子的反摻雜或者本專業(yè)的技術(shù)人員已知的其它方法來(lái)隔離所述器件。
在某些實(shí)施例中，可以只蝕刻第二緩沖層16和n型導(dǎo)電溝道層18，以便如圖4所示，形成孤立的臺(tái)面。在這些實(shí)施例中，側(cè)壁55、57是由定義所述晶體管周邊的第二緩沖層16和n型導(dǎo)電溝道層18定義的。
圖2D進(jìn)一步說(shuō)明所述MESFET第一凹槽43的形成。可以通過以下方法來(lái)形成第一凹槽43形成掩模47，然后通過n型導(dǎo)電溝道層18進(jìn)行蝕刻，以便按照掩模47來(lái)形成第一凹槽43?？梢酝ㄟ^蝕刻處理，諸如干式或濕式蝕刻處理來(lái)形成第一凹槽43。例如，可以通過干式蝕刻例如電子回旋共振(ECR)或者感應(yīng)耦合等離子體(ICP)蝕刻來(lái)形成第一凹槽43?？梢匀コ谀?7。
如上所述，本發(fā)明的實(shí)施例可以包括雙凹槽結(jié)構(gòu)，代替單一凹槽43。如圖4說(shuō)明的，可以通過以下方法來(lái)形成雙凹槽結(jié)構(gòu)的第一凹槽53形成用于第一凹槽53的掩模，并通過第一n型導(dǎo)電溝道層19進(jìn)行蝕刻，以便按照所述掩模形成第一凹槽53?？梢栽谛纬傻谝话疾?3之后形成絕緣層。如圖2G說(shuō)明的，形成所述歐姆觸點(diǎn)之后，可以通過以下方法來(lái)形成雙凹槽結(jié)構(gòu)的第二凹槽54形成用于第二凹槽的第二掩模并按照所述掩模蝕刻所述凹槽?？梢詫⒌诙型導(dǎo)電溝道層15蝕刻到例如約600的距離，以便形成第二凹槽54。制造雙凹槽結(jié)構(gòu)的方法也在Sriram的共同轉(zhuǎn)讓的美國(guó)專利申請(qǐng)書序號(hào)No.10/136,456中討論。
圖2E說(shuō)明在如以上所論述的形成第一凹槽43之后形成例如氧化物層的絕緣層20?？梢栽诂F(xiàn)有的結(jié)構(gòu)，亦即在孤立的臺(tái)面、n+區(qū)域13和17、n型導(dǎo)電溝道層18和第一凹槽43的暴露表面生長(zhǎng)或者淀積絕緣層20。氧化處理可以去除例如可能已經(jīng)被蝕刻處理?yè)p壞的SiC，還可以把可能在蝕刻表面下已經(jīng)建立的粗糙度平滑掉。
如圖2F說(shuō)明的，可以蝕刻穿過絕緣層20到達(dá)n+區(qū)域13和17的接觸窗口。可以在重?fù)诫sp+區(qū)14上面的絕緣層20上蝕刻第三接觸窗口41。然后可以蒸發(fā)鎳，以便分別淀積源極和漏極觸點(diǎn)26和22。如圖2F說(shuō)明的，可以將鎳退火，以便形成歐姆觸點(diǎn)26和22。這樣的一種淀積和退火處理可以利用本專業(yè)的技術(shù)人員已知的傳統(tǒng)技術(shù)進(jìn)行。例如，可以在從約950℃到約1100℃的的溫度下對(duì)歐姆觸點(diǎn)26和22退火約2分鐘。然而，也可以利用其它的時(shí)間和溫度。例如，從約30秒到約10分鐘的時(shí)間是可以接受的。
如圖2G說(shuō)明的，可以形成MESFET的接觸通孔42。可以在絕緣層20中，在由窗口41限定的MESFET的一部分中蝕刻接觸通孔42?？梢晕g透n型導(dǎo)電溝道層18和第二緩沖層16，露出p+導(dǎo)電區(qū)14以便形成接觸通孔42。例如，蝕刻處理可以是干式或濕式蝕刻處理。正如在圖2G中還說(shuō)明的，可以蒸發(fā)鎳，以便淀積p+觸點(diǎn)25?？梢詫?duì)鎳進(jìn)行退火，以便形成歐姆觸點(diǎn)25。這樣的一種淀積和退火處理可以利用本專業(yè)的技術(shù)人員已知的傳統(tǒng)技術(shù)進(jìn)行。例如，可以在從約600℃到約1050℃的溫度下對(duì)歐姆觸點(diǎn)25進(jìn)行退火。
圖2H說(shuō)明柵極觸點(diǎn)24和覆蓋層28、30和32的形成。例如，可以在絕緣材料20中開窗口，并且可以在第一凹槽43內(nèi)淀積一層鉻。一般，通過蒸發(fā)式淀積來(lái)形成鉻層。然后可以通過鉑和金的淀積完成柵極結(jié)構(gòu)。正如本專業(yè)的技術(shù)人員也將會(huì)正確評(píng)價(jià)的，可以在柵極結(jié)構(gòu)的形成之前或者之后形成覆蓋層28和30。事實(shí)上，若利用鈦/鉑/金結(jié)構(gòu)，則覆蓋層的鉑和金部分可以在相同的處理步驟作為柵極結(jié)構(gòu)的鉑和金部分形成。相應(yīng)地，可以在柵極觸點(diǎn)的形成之前或者在柵極觸點(diǎn)的形成之后形成覆蓋層28和30。正如還說(shuō)明的，源極觸點(diǎn)26和p+觸點(diǎn)共享單一的覆蓋層28，后者在電氣上把源極連接到重?fù)诫s的p型導(dǎo)電區(qū)14。作為另一方案，正如以上所論述的，第一凹槽43可以是雙凹槽結(jié)構(gòu)，而柵極可以設(shè)置在雙凹槽結(jié)構(gòu)內(nèi)。
現(xiàn)將參見圖3，討論按照本發(fā)明其他實(shí)施例的晶體管的剖面圖。在以前描述的附圖中，類似的號(hào)碼標(biāo)示類似的部分，因而這些部分的詳細(xì)說(shuō)明從略。正如在圖3看到的，設(shè)置襯底10。襯底10可以是例如SiC、GaAs或GaN。p+區(qū)14設(shè)置在所述器件的源極下面，而且p+區(qū)14的一端伸向所述器件的漏極。在本發(fā)明的某些實(shí)施例中，p+導(dǎo)電區(qū)14可以從源極觸點(diǎn)26下面延伸和/或從n+源極注入?yún)^(qū)13下面延伸到n+漏極注入?yún)^(qū)17下面。在本發(fā)明的其他實(shí)施例中，p+導(dǎo)電區(qū)14可以從源極觸點(diǎn)26下面延伸和/或在不延伸到漏極觸點(diǎn)22下面的情況下從n+源極下面延伸。在本發(fā)明圖3說(shuō)明的實(shí)施例中，p+導(dǎo)電區(qū)14設(shè)置在襯底10內(nèi)。
第二緩沖層16設(shè)置在襯底10和p+導(dǎo)電區(qū)14上。n型導(dǎo)電溝道層18設(shè)置在第二緩沖層16上。N+區(qū)域13和17分別設(shè)置在所述器件的源極區(qū)和漏極區(qū)內(nèi)。歐姆觸點(diǎn)26和22分別設(shè)置在注入?yún)^(qū)13和17上，并彼此隔開，以便提供源極觸點(diǎn)26和漏極觸點(diǎn)22。歐姆觸點(diǎn)25設(shè)置在p+導(dǎo)電區(qū)14上，以便提供p+觸點(diǎn)25。例如，通過在電氣上把p+歐姆觸點(diǎn)25連接到源極觸點(diǎn)26，使p+導(dǎo)電區(qū)14維持與所述源極相同的電位。在器件的暴露表面上還設(shè)置絕緣層20，諸如氧化物。
第一凹槽43設(shè)置在第一和第二n+區(qū)域13和17之間，亦即在源極區(qū)和漏極區(qū)之間。第一凹槽43延伸到n型導(dǎo)電溝道層18內(nèi)，并露出n型導(dǎo)電溝道層18。在源極區(qū)13附近設(shè)置接觸通孔42并露出p+區(qū)域的至少一部份。柵極觸點(diǎn)24設(shè)置在第一凹槽43內(nèi)源極區(qū)13和漏極區(qū)17之間。如在圖3中還說(shuō)明的，金屬覆蓋層28、30和32可以分別設(shè)置在源極和p+觸點(diǎn)26和25、漏極觸點(diǎn)22和柵極觸點(diǎn)24上。另外，金屬覆蓋層28可以在電氣上把p+區(qū)14的p+觸點(diǎn)25連接到源極觸點(diǎn)26。
現(xiàn)參見圖4，討論按照本發(fā)明其他實(shí)施例的晶體管的剖面圖。類似的號(hào)碼指的是以前描述的圖中類似的部分，因而這些部分的詳細(xì)說(shuō)明從略。如在圖4看到的，設(shè)置襯底10。襯底10可以是例如SiC、GaAs或GaN。p+區(qū)14設(shè)置在所述器件的源極下面，并且p+區(qū)14的一端伸向所述器件的漏極。在本發(fā)明的某些實(shí)施例中，p+導(dǎo)電區(qū)14可以從源極觸點(diǎn)26下面延伸，和/或在不延伸到n+漏極注入?yún)^(qū)17下面的情況下從n+源極注入?yún)^(qū)13下面延伸。在本發(fā)明的其他實(shí)施例中，p+導(dǎo)電區(qū)14可以從源極觸點(diǎn)26下面延伸和/或在不延伸到漏極觸點(diǎn)22下面的情況下從n+源極下面延伸。P+導(dǎo)電區(qū)14設(shè)置在襯底10內(nèi)。緩沖層16設(shè)置在襯底襯底10和p+導(dǎo)電區(qū)14上。緩沖層16可以是例如p型導(dǎo)電碳化硅，具有約1.5×1016cm-3的載流子濃度和約0.5μm的厚度。
第一n型導(dǎo)電溝道層15設(shè)置在緩沖層16上。第一n型導(dǎo)電溝道層15可以具有例如約3×1017cm-3的載流子濃度和約0.28μm的厚度。第二n型導(dǎo)電溝道層19可以在第一n型溝道層15上，并可以具有例如約1×1016cm-3的載流子濃度和約900的厚度。
在所述器件的源極區(qū)和漏極區(qū)內(nèi)分別設(shè)置n+區(qū)域13和17。歐姆觸點(diǎn)26和22分別設(shè)置在注入?yún)^(qū)13和17上，并彼此隔開，以便提供源極觸點(diǎn)26和漏極觸點(diǎn)22。歐姆觸點(diǎn)25設(shè)置在p+導(dǎo)電區(qū)14上，以便提供p+觸點(diǎn)25。通過例如在電氣上把p+歐姆觸點(diǎn)25連接到源極觸點(diǎn)26，使p+導(dǎo)電區(qū)14維持與所述源極相同的電位。在所述器件的暴露表面上還設(shè)置絕緣層20，諸如氧化物?？梢晕g刻第二緩沖區(qū)緩沖層16、第一n型導(dǎo)電溝道層15和第二n型導(dǎo)電層19，以便形成一個(gè)孤立的臺(tái)面。正如說(shuō)明的，所述臺(tái)面包括定義所述晶體管周邊的側(cè)壁55、57。
如圖4說(shuō)明的，在圖4的晶體管內(nèi)設(shè)置雙凹槽結(jié)構(gòu)。雙凹槽結(jié)構(gòu)設(shè)置在第一和第二n+區(qū)域13和17之間，亦即在源極區(qū)和漏極區(qū)之間。第一凹槽53具有底板60，通過第二n型導(dǎo)電溝道層19延伸到第一n型導(dǎo)電溝道層15，并露出第一n型導(dǎo)電溝道層15。在某些實(shí)施例中，第一凹槽53可以延伸到第一n型導(dǎo)電溝道層15。第二凹槽54設(shè)置在所述第一凹槽的側(cè)壁61、62之間。第一凹槽53的第一側(cè)壁61處在源極26和柵極24之間，而第一凹槽53的第二側(cè)壁62處在漏極22和柵極24之間。第二凹槽54的底板延伸到第二n型導(dǎo)電溝道層15中例如約600的距離。
接觸通孔42設(shè)置在源極區(qū)附近，并露出所述p+區(qū)域的至少一部份。柵極觸點(diǎn)24設(shè)置在第二凹槽54內(nèi)源極區(qū)13和漏極區(qū)17之間。正如在圖4還說(shuō)明的，金屬覆蓋層28、30和32可以分別設(shè)置在所述源極和p+觸點(diǎn)26和25、漏極觸點(diǎn)22和柵極觸點(diǎn)24上。另外，金屬覆蓋層28可以在電氣上把p+區(qū)14的p+觸點(diǎn)25連接到源極觸點(diǎn)26。
現(xiàn)將參見圖5討論按照本發(fā)明其他實(shí)施例的MESFET的剖面圖。類似的號(hào)碼指的是以前描述的圖中類似的部分，因而這些部分的描述從略。如圖5說(shuō)明的，柵極24設(shè)置在n型導(dǎo)電溝道層18上，而不是設(shè)置在單一或者雙凹槽內(nèi)。
現(xiàn)將參見圖6，描述按照本發(fā)明的某些實(shí)施例的MESFET的平面圖(頂視圖)。如圖6說(shuō)明的，在襯底10上設(shè)置多個(gè)單元。柵極24位于源極區(qū)26和漏極區(qū)22之間。如圖6說(shuō)明的，源極觸點(diǎn)26和漏極觸點(diǎn)22是叉指式的。覆蓋層28在電氣上通過設(shè)置在接觸通孔43內(nèi)的p+觸點(diǎn)(未示出)把源極區(qū)26連接到p+區(qū)域(未示出)。
圖7A至7B是分別說(shuō)明傳統(tǒng)的MESFET在低電壓和高電壓下漏極電流-電壓特性的曲線圖。圖8A和8B是分別說(shuō)明按照本發(fā)明實(shí)施例的MESFET在低電壓和高電壓下的漏極電流-電壓特性。在圖7A、7B、8A和8B中說(shuō)明的數(shù)據(jù)是從在同一塊晶片制造的傳統(tǒng)的MESFET器件和按照本發(fā)明實(shí)施例的MESFET器件獲得的。在同一塊晶片制造這些器件，可以減少晶片特性的變動(dòng)造成的不確定性的數(shù)量。
現(xiàn)參見圖7A和8A傳統(tǒng)的MESFET和按照本發(fā)明實(shí)施例的MESFET，在低的漏極電壓下可以具有類似的特性。然而，如圖7B和8B說(shuō)明的，在高的漏極電壓下，例如漏極電壓超過70伏時(shí)，傳統(tǒng)的MESFET遭受過量的漏電流和低跨導(dǎo)(圖7B)。這些器件的特性可以降低這樣的器件的功率輸出和RF增益。反之，如圖8B說(shuō)明的，包括p型導(dǎo)電層的按照本發(fā)明實(shí)施例的MESFET可以在高的漏極電壓下提供低的漏電流和增大的跨導(dǎo)。
盡管本發(fā)明在這里是參照具有特定的層、區(qū)域和凹槽的特定的MESFET描述的，但應(yīng)明白，本發(fā)明的實(shí)施例不限于上述MESFET。按照本發(fā)明實(shí)施例的源極區(qū)下面的p型導(dǎo)電區(qū)可以包含在其它的類型的晶體管中。例如，按照本發(fā)明實(shí)施例的p型導(dǎo)電區(qū)可以包含在Allen等人題為”碳化硅金屬半導(dǎo)體場(chǎng)效應(yīng)晶體管”的共同轉(zhuǎn)讓的美國(guó)專利申請(qǐng)序號(hào)No.09/567,717中描述的MESFET中。所述專利申請(qǐng)的公開內(nèi)容好象陳述的那樣作為一個(gè)整體附此作參考。
正如上面簡(jiǎn)短描述的，按照本發(fā)明實(shí)施例的晶體管在所述晶體管的源極區(qū)下面提供p型導(dǎo)電區(qū)，所述p型導(dǎo)電區(qū)的一端伸向所述晶體管的漏極區(qū)。所述p型導(dǎo)電區(qū)的存在可以例如在不折中所述器件的其它性能特性的情況下提供具有改善了擊穿電壓的器件，因?yàn)樗鰌型導(dǎo)電區(qū)可以抑制電子從所述源極的注入。這可以提供優(yōu)于犧牲器件性能特征來(lái)獲得高擊穿電壓的傳統(tǒng)的場(chǎng)效應(yīng)晶體管的優(yōu)點(diǎn)。
盡管本發(fā)明在這里是參照SiC MESFET描述的，但本發(fā)明的實(shí)施例不限于SiC MESFET。例如，按照本發(fā)明實(shí)施例的MESFET可以是例如砷化鎵(GaAs)MESFET或者氮化鎵(GaN)MESFET。具體地說(shuō)，若本發(fā)明就GaAs MESFET進(jìn)行描述，則p型導(dǎo)電區(qū)可以是p型導(dǎo)電的GaAs區(qū)域，n型導(dǎo)電溝道層可以是n型導(dǎo)電的GaAs層等等。
附圖和說(shuō)明書中，已經(jīng)公開本發(fā)明典型的推薦實(shí)施例，盡管使用了具體的術(shù)語(yǔ)，但是它們只是用于類屬和描述意義，而不是用于限制的目的，本發(fā)明的范圍在以下權(quán)利要求書中提出。
權(quán)利要求
1.一種金屬半導(dǎo)體場(chǎng)效應(yīng)晶體管(MESFET)的單元，它包括MESFET，它具有源極、漏極和柵極，所述柵極在所述源極和所述漏極之間，并在n型導(dǎo)電溝道層上；和p型導(dǎo)電區(qū)，它在所述源極的下面并且具有伸向所述漏極的端部，所述p型導(dǎo)電區(qū)與所述n型導(dǎo)電溝道層彼此隔開并在電氣上連接到所述源極。
2.如權(quán)利要求1所述的MESFET，其中所述柵極延伸到所述n型導(dǎo)電溝道層內(nèi)。
3.如權(quán)利要求1所述的MESFET，其中所述柵極具有第一側(cè)壁和第二側(cè)壁，所述第一側(cè)壁在所述柵極的源極側(cè)，而所述第二側(cè)壁在所述柵極的漏極側(cè)，并且其中所述p型導(dǎo)電區(qū)在不延伸過所述柵極的所述第一側(cè)壁的情況下從所述源極的下面延伸到所述柵極的所述第一側(cè)壁。
4.如權(quán)利要求1所述的MESFET，其中所述柵極具有第一側(cè)壁和第二側(cè)壁，所述第一側(cè)壁在所述柵極的源極側(cè)，而所述第二側(cè)壁在所述柵極的漏極側(cè)，而且其中所述p型導(dǎo)電區(qū)從所述源極的下面延伸到所述第一側(cè)壁的所述源極側(cè)上所述第一側(cè)壁的約0.1到約0.3μm范圍內(nèi)。
5.如權(quán)利要求1所述的MESFET，其中所述柵極具有第一側(cè)壁和第二側(cè)壁，所述第一側(cè)壁在所述柵極的源極側(cè)，而所述第二側(cè)壁在所述柵極的漏極側(cè)，而且其中所述p型導(dǎo)電區(qū)在不延伸過所述柵極的所述第二側(cè)壁的情況下，從所述源極下面延伸到所述柵極的所述第二側(cè)壁。
6.如權(quán)利要求1所述的MESFET，其中所述柵極具有第一側(cè)壁和第二側(cè)壁，所述第一側(cè)壁在所述柵極的所述源極側(cè)，而所述第二側(cè)壁在所述柵極的所述漏極側(cè)，而且其中所述p型導(dǎo)電區(qū)從所述源極下面延伸到所述柵極的所述第一和第二側(cè)壁之間。
7.如權(quán)利要求1所述的MESFET，其中所述p型導(dǎo)電區(qū)在不延伸到漏極觸點(diǎn)下面的情況下從源極觸點(diǎn)和/或源極注入?yún)^(qū)的下面延伸。
8.如權(quán)利要求1所述的MESFET，其中所述p型導(dǎo)電區(qū)在不延伸到漏極注入?yún)^(qū)下面的情況下從源極觸點(diǎn)和/或源極注入?yún)^(qū)下面延伸。
9.如權(quán)利要求1所述的MESFET，其中還包括碳化硅(SiC)襯底，所述p型導(dǎo)電區(qū)設(shè)置在所述SiC襯底上，其中所述n型導(dǎo)電溝道層包括n型導(dǎo)電碳化硅(SiC)，而且其中所述p型導(dǎo)電區(qū)包括p型導(dǎo)電SiC。
10.如權(quán)利要求1所述的MESFET，其中還包括碳化硅(SiC)襯底，所述p型導(dǎo)電區(qū)的至少一部份設(shè)置在所述SiC襯底內(nèi)。
11.如權(quán)利要求9所述的MESFET，其中所述p型導(dǎo)電區(qū)設(shè)置在所述SiC襯底內(nèi)而且延伸到所述SiC襯底中約0.4μm。
12.如權(quán)利要求9所述的MESFET，其中所述p型導(dǎo)電區(qū)具有從約1.0×1018cm-3到約1.0×1020cm-3的載流子濃度。
13.如權(quán)利要求9所述的MESFET，其中所述n型導(dǎo)電溝道層包括所述p型導(dǎo)電區(qū)上的第一n型導(dǎo)電溝道層和在所述第一n型導(dǎo)電溝道層上的第二n型導(dǎo)電溝道層。
14.如權(quán)利要求13所述的MESFET，其中所述第一n型導(dǎo)電溝道層具有約3×1017cm-3的載流子濃度，而且其中所述第二n型導(dǎo)電溝道層具有約1×1016cm-3的載流子濃度。
15.如權(quán)利要求14所述的MESFET，其中所述第一n型導(dǎo)電溝道層具有約0.28μm的厚度，而所述第二n型導(dǎo)電溝道層具有約900的厚度。
16.如權(quán)利要求15所述的MESFET，其中所述p型導(dǎo)電SiC區(qū)處于所述SiC襯底內(nèi)，而且延伸到所述SiC襯底中約0.4μm。
17.如權(quán)利要求9所述的MESFET，其中所述n型導(dǎo)電溝道層包括第一、第二和第三n型導(dǎo)電SiC溝道層，而且其中所述第一、第二和第三所述n型導(dǎo)電溝道層具有各自的第一、第二和第三載流子濃度。
18.如權(quán)利要求9所述的MESFET，其中還包括所述SiC襯底上的所述緩沖層，其中所述p型導(dǎo)電區(qū)在所述緩沖層內(nèi)形成。
19.如權(quán)利要求18所述的MESFET，其中所述緩沖層具有約2μm的厚度。
20.如權(quán)利要求19所述的MESFET，其中所述p型導(dǎo)電區(qū)延伸到所述緩沖層中約0.4μm。
21.如權(quán)利要求18所述的MESFET，其中所述緩沖層包括以下各種材料中的至少一種p型導(dǎo)電SiC，它具有從約0.5×1015cm-3到約3×1015cm-3的載流子濃度；n型導(dǎo)電SiC，它具有小于約5×1014cm-3的載流子濃度；以及未摻雜的SiC。
22.如權(quán)利要求1所述的MESFET，其中還包括襯底，所述p型導(dǎo)電區(qū)設(shè)置在所述襯底上；其中所述襯底包括n型導(dǎo)電砷化鎵(GaAs)和n型導(dǎo)電氮化鎵(GaN)中的至少一種；其中所述n型導(dǎo)電溝道層包括n型導(dǎo)電GaAs和n型導(dǎo)電GaN中的至少一種；以及其中所述p型導(dǎo)電區(qū)包括p型導(dǎo)電GaAs和p型導(dǎo)電GaN中的至少一種。
23.如權(quán)利要求1所述的MESFET，其中還包括在所述n型溝道層上的第一和第二歐姆觸點(diǎn)，它們分別定義所述源極和所述漏極；第一凹槽，它設(shè)置在所述源極和所述漏極之間，露出所述n型溝道層，所述柵極設(shè)置在所述第一凹槽內(nèi)并延伸到所述溝道層中；接觸通孔，它在所述源極附近，露出所述p型導(dǎo)電區(qū)；和第三歐姆觸點(diǎn)，在所述露出的p型導(dǎo)電區(qū)上。
24.如權(quán)利要求23所述的MESFET，其中還包括分別在所述漏極的所述第二歐姆觸點(diǎn)上的第一覆蓋層和在所述源極的所述第一和第三歐姆觸點(diǎn)上和所述p型導(dǎo)電區(qū)的暴露部分上的第二覆蓋層，其中所述第二覆蓋層在電氣上連接所述源極的所述第一歐姆觸點(diǎn)和所述p型導(dǎo)電區(qū)暴露部分的所述第三歐姆觸點(diǎn)。
25.如權(quán)利要求23所述的MESFET，其中還包括在所述源極和所述漏極下面的所述n型導(dǎo)電溝道層內(nèi)的注入的n型導(dǎo)電區(qū)，所述n型導(dǎo)電區(qū)的載流子濃度大于所述n型導(dǎo)電溝道層的載流子濃度，其中，所述第一和第二歐姆觸點(diǎn)設(shè)置在SiC的所述n型導(dǎo)電區(qū)上。
26.如權(quán)利要求25所述的MESFET，其中所述SiC的注入n型導(dǎo)電區(qū)具有約1×1019cm-3的載流子濃度。
27.如權(quán)利要求23所述的MESFET，其中所述第一、第二和第三歐姆歐姆觸點(diǎn)包括鎳觸點(diǎn)。
28.如權(quán)利要求1所述的MESFET，其中還包括在所述n型溝道層上分別定義所述源極和所述漏極的第一和第二歐姆觸點(diǎn)；第一凹槽，它設(shè)置在所述源極和所述漏極之間，露出所述n型溝道層，所述第一凹槽具有第一和第二側(cè)壁；第二凹槽，它設(shè)置在所述第一凹槽的所述第一和第二側(cè)壁之間，所述柵極設(shè)置在所述第二凹槽內(nèi)并延伸到所述n型導(dǎo)電溝道層；接觸通孔，它在所述源極附近，露出所述p型導(dǎo)電區(qū)；和第三歐姆觸點(diǎn)，它在所述暴露的p型導(dǎo)電區(qū)上。
29.如權(quán)利要求28所述的MESFET，其中所述n型導(dǎo)電溝道層包括第一和第二導(dǎo)電層，其中所述第一凹槽通過所述第一n型導(dǎo)電溝道層延伸到所述第二n型導(dǎo)電溝道層，并露出所述第二n型導(dǎo)電溝道層，并且其中所述第二凹槽延伸到所述第二n型導(dǎo)電區(qū)。
30.如權(quán)利要求29所述的MESFET，其中所述第二凹槽延伸到所述第二n型導(dǎo)電區(qū)中約600。
31.如權(quán)利要求1所述的MESFET，其中還包括所述p型導(dǎo)電區(qū)和所述n型導(dǎo)電溝道層之間的第二緩沖層。
32.如權(quán)利要求31所述的MESFET，其中所述第二緩沖層包括p型SiC、n型SiC和未摻雜的SiC中的至少一種。
33.如權(quán)利要求31所述的MESFET，其中所述第二緩沖層包括p型SiC，并具有從約1.0×1016cm-3到約5.0×1016cm-3的載流子濃度。
34.如權(quán)利要求33所述的MESFET，其中所述第二緩沖層具有約1.5×1016cm-3的載流子濃度。
35.如權(quán)利要求31所述的MESFET，其中所述第二緩沖層具有從約0.5μm到約1.0μm的厚度。
36.如權(quán)利要求31所述的MESFET，其中所述n型導(dǎo)電溝道層和所述第二緩沖層形成具有側(cè)壁的臺(tái)面，所述各側(cè)壁定義所述晶體管周邊并延伸到所述n型溝道層和所述第二緩沖層。
37.如權(quán)利要求36所述的MESFET，其中所述臺(tái)面的所述各側(cè)壁延伸到所述p型導(dǎo)電區(qū)并且延伸到所述襯底中。
38.如權(quán)利要求1所述的MESFET，其中所述柵極包括所述n型導(dǎo)電溝道層上的所述第一柵極鉻層。
39.如權(quán)利要求38所述的MESFET，其中所述柵極還包括所述第一柵極層上的覆蓋層，其中所述覆蓋層包括鉑和金。
40.如權(quán)利要求1所述的MESFET，其中所述柵極包括所述n型導(dǎo)電溝道層上的鎳的第一柵極層。
41.如權(quán)利要求40所述的MESFET，其中所述柵極還包括所述第一柵極層上的覆蓋層，其中所述覆蓋層包括金。
42.如權(quán)利要求1所述的MESFET，其中所述柵極具有從約0.4μm到約0.7μm的長(zhǎng)度。
43.如權(quán)利要求1所述的MESFET，其中從所述源極到所述柵極的距離是從約0.5μm到約0.7μm。
44.如權(quán)利要求1所述的MESFET，其中從所述漏極到所述柵極的距離是從約1.5μm到約2μm。
45.一種包括多個(gè)按照權(quán)利要求1的單元的MESFET，其中，從第一柵極到第二柵極的距離是從約20μm到約50μm。
46.一種金屬半導(dǎo)體場(chǎng)效應(yīng)晶體管(MESFET)的單元，它包括碳化硅(SiC)MESFET，它具有源極、漏極和柵極，所述柵極在所述源極和所述漏極之間并在n型導(dǎo)電SiC溝道層上；和p型導(dǎo)電SiC區(qū)，它在所述源極下面，并具有伸向所述漏極的端部，所述p型導(dǎo)電SiC區(qū)與所述n型導(dǎo)電SiC溝道層彼此隔開并且在電氣上連接到所述源極。
47.如權(quán)利要求46所述的MESFET，其中所述柵極延伸到所述n型導(dǎo)電SiC溝道層。
48.一種形成金屬半導(dǎo)體場(chǎng)效應(yīng)晶體管(MESFET)的方法，所述方法包括形成具有源極、漏極和柵極的MESFET，所述柵極在所述源極和所述漏極之間并在n型導(dǎo)電溝道層上；以及形成在所述源極下面并且具有伸向所述漏極的端部的p型導(dǎo)電區(qū)，所述p型導(dǎo)電區(qū)與所述n型導(dǎo)電溝道層彼此隔開并且在電氣上連接到所述源極。
49.如權(quán)利要求48所述的方法，其中形成所述柵極的步驟包括形成延伸到所述n型導(dǎo)電溝道區(qū)中的所述柵極。
50.如權(quán)利要求48所述的方法，其中所述柵極具有第一側(cè)壁和第二側(cè)壁，所述第一側(cè)壁在所述柵極的源極側(cè)，而所述第二側(cè)壁在所述柵極的漏極側(cè)；以及其中形成所述p型導(dǎo)電區(qū)的步驟包括形成在不延伸過所述柵極的所述第一側(cè)壁的情況下從所述源極下面延伸到所述柵極的所述第一側(cè)壁的所述p型導(dǎo)電區(qū)。
51.如權(quán)利要求48所述的方法，其中所述柵極具有第一側(cè)壁和第二側(cè)壁，所述第一側(cè)壁在所述柵極的源極側(cè)，所述第二側(cè)壁在所述柵極的漏極側(cè)；以及其中形成所述p型導(dǎo)電區(qū)的步驟包括形成從所述源極下面延伸到所述源極側(cè)上所述柵極的所述第一側(cè)壁的約0.1到約0.3μm范圍內(nèi)的所述p型導(dǎo)電區(qū)。
52.如權(quán)利要求48所述的方法，其中所述柵極具有第一側(cè)壁和第二側(cè)壁，所述第一側(cè)壁在所述柵極的源極側(cè)，而所述第二側(cè)壁在所述柵極的漏極側(cè)；以及其中形成所述p型導(dǎo)電區(qū)的步驟包括形成在不延伸過所述柵極的所述第二側(cè)壁的情況下從所述源極下面延伸到所述柵極的所述第二側(cè)壁的所述p型導(dǎo)電區(qū)。
53.如權(quán)利要求48所述的方法，其中所述柵極具有第一側(cè)壁和第二側(cè)壁，所述第一側(cè)壁在所述柵極的源極側(cè)，而所述第二側(cè)壁在所述柵極的漏極側(cè)；以及其中形成所述p型導(dǎo)電區(qū)的步驟包括形成從所述源極下面延伸到所述柵極的所述第一和第二側(cè)壁之間的所述p型導(dǎo)電區(qū)。
54.如權(quán)利要求48所述的方法，其中形成所述p型導(dǎo)電區(qū)的步驟包括形成在不延伸到所述漏極觸點(diǎn)下面的情況下從源極觸點(diǎn)和/或源極注入?yún)^(qū)下面延伸的所述p型導(dǎo)電區(qū)。
55.如權(quán)利要求48所述的方法，其中形成所述p型導(dǎo)電區(qū)的步驟包括形成在不延伸到所述漏極注入?yún)^(qū)下面的情況下從源極觸點(diǎn)和/或源極注入?yún)^(qū)延伸的所述p型導(dǎo)電區(qū)。
56.如權(quán)利要求48所述的方法，其中還包括形成碳化硅(SiC)襯底，其中，形成所述p型導(dǎo)電區(qū)的步驟包括在所述SiC襯底上形成所述p型導(dǎo)電區(qū)，其中所述n型導(dǎo)電溝道層包括n型導(dǎo)電SiC，而且其中所述p型導(dǎo)電區(qū)包括p型導(dǎo)電SiC。
57.如權(quán)利要求56所述的方法，其中還包括在所述SiC襯底上形成緩沖層，所述緩沖層設(shè)置在所述SiC襯底和所述n型導(dǎo)電溝道層之間。
58.如權(quán)利要求57所述的方法，其中形成所述p型導(dǎo)電區(qū)的步驟包括把p型摻雜劑注入所述緩沖層；以及對(duì)所述p型摻雜劑進(jìn)行退火，以便激活所述p型摻雜劑。
59.如權(quán)利要求57所述的方法，其中形成所述緩沖層的步驟包括形成p型導(dǎo)電SiC層、形成n型導(dǎo)電SiC層和形成未摻雜的SiC層中的至少一個(gè)步驟。
60.如權(quán)利要求57所述的方法，其中形成所述緩沖層的步驟包括生長(zhǎng)所述緩沖層和淀積所述緩沖層中的至少一個(gè)步驟。
61.如權(quán)利要求56所述的方法，其中形成所述n型導(dǎo)電溝道層的步驟包括在所述SiC襯底上形成所述第一n型導(dǎo)電溝道層，所述第一n型導(dǎo)電溝道層具有第一載流子濃度；以及在所述第一n型導(dǎo)電溝道層上形成第二n型導(dǎo)電溝道層，其中所述第二n型導(dǎo)電溝道層的第二載流子濃度小于所述第一n型導(dǎo)電溝道層的所述第一載流子濃度。
62.如權(quán)利要求61所述的方法，其中所述第一載流子濃度約為3×1017cm-3，而且其中所述第二載流子濃度約為1×1016cm-3。
63.如權(quán)利要求61所述的方法，其中形成所述p型導(dǎo)電SiC區(qū)的步驟包括在所述SiC襯底內(nèi)注入p型摻雜劑。
64.如權(quán)利要求63所述的方法，其中注入p型摻雜劑的步驟還包括對(duì)p型摻雜劑進(jìn)行退火，以便激活所述p型摻雜劑。
65.如權(quán)利要求56所述的方法，其中形成所述n型導(dǎo)電層的步驟包括在SiC襯底上形成具有第一載流子濃度的第一n型導(dǎo)電溝道層；在所述第一n型導(dǎo)電溝道層上形成具有第二載流子濃度的第二n型導(dǎo)電溝道層；以及在所述第二n型導(dǎo)電溝道層上形成具有第三載流子濃度的第三n型導(dǎo)電溝道層。
66.如權(quán)利要求48所述的方法，其中還包括形成氮化鎵(GaN)襯底，其中形成所述p型導(dǎo)電區(qū)的步驟包括在所述GaN襯底上形成所述p型導(dǎo)電區(qū)，其中形成所述n型導(dǎo)電溝道層的步驟包括形成n型導(dǎo)電GaN溝道層，以及其中形成所述p型導(dǎo)電區(qū)的步驟包括形成p型導(dǎo)電GaN區(qū)。
67.如權(quán)利要求48所述的方法，其中還包括形成砷化鎵(GaAs)襯底，其中形成所述p型導(dǎo)電區(qū)的步驟包括在所述GaAs襯底上形成所述p型導(dǎo)電區(qū)，其中形成所述n型導(dǎo)電溝道層的步驟包括形成n型導(dǎo)電GaAs溝道層，以及其中形成所述p型導(dǎo)電區(qū)的步驟包括形成p型導(dǎo)電GaAs區(qū)域。
68.如權(quán)利要求48所述的方法，其中還包括在所述源極和所述漏極之間形成第一凹槽，露出所述n型導(dǎo)電溝道層，所述柵極設(shè)置在所述第一凹槽內(nèi)，并延伸到所述n型導(dǎo)電溝道層；在所述n型導(dǎo)電溝道層上并且在所述第一凹槽內(nèi)形成氧化物層；在所述n型溝道層上形成分別定義所述源極和所述漏極的第一和第二歐姆觸點(diǎn)；在所述源極附近形成露出所述p型導(dǎo)電區(qū)的接觸通孔；以及在所述暴露的p型導(dǎo)電區(qū)上形成第三歐姆觸點(diǎn)。
69.如權(quán)利要求68所述的方法，其中形成所述第一凹槽的步驟包括在所述n型導(dǎo)電溝道層上形成用于所述第一凹槽的掩模；以及按照所述掩模在所述n型導(dǎo)電溝道層上進(jìn)行蝕刻。
70.如權(quán)利要求68所述的方法，其中形成所述接觸通孔的步驟包括在所述p型導(dǎo)電層附近的所述氧化物層內(nèi)蝕刻用于所述接觸通孔的接觸窗口；以及通過所述接觸窗口在所述n型導(dǎo)電溝道層和第二緩沖層上進(jìn)行蝕刻，以便露出所述p型導(dǎo)電層。
71.如權(quán)利要求68所述的方法，其中形成所述氧化物層的步驟包括在所述MESFET上生長(zhǎng)氧化物層。
72.如權(quán)利要求68所述的方法，其中形成所述氧化物層的步驟包括在所述MESFET上淀積所述氧化物層。
73.如權(quán)利要求68所述的方法，其中形成第一、第二和第三歐姆觸點(diǎn)的步驟包括在所述源極、所述漏極和所述p型導(dǎo)電區(qū)附近蝕刻穿過所述氧化物層的接觸窗口；在所述源極和所述漏極附近的所述接觸窗口內(nèi)形成所述第一和第二歐姆觸點(diǎn)；通過所述接觸窗口在所述n型導(dǎo)電溝道層和第二所述緩沖層上進(jìn)行蝕刻，以便露出所述p型導(dǎo)電層；以及在所述暴露的p型導(dǎo)電層上形成所述第三歐姆觸點(diǎn)。
74.如權(quán)利要求73所述的方法，其中所述第一、第二和第三歐姆觸點(diǎn)包括鎳。
75.如權(quán)利要求68所述的方法，其中還包括在所述漏極的所述第二歐姆觸點(diǎn)上形成第一覆蓋層；以及分別在所述源極和所述p型導(dǎo)電區(qū)暴露部分的所述第一和第三歐姆觸點(diǎn)上形成第二覆蓋層，其中所述第二覆蓋層在電氣上把所述源極上的所述第一歐姆觸點(diǎn)連接到所述p型導(dǎo)電區(qū)暴露部分的所述第三歐姆觸點(diǎn)。
76.如權(quán)利要求68所述的方法，其中還包括把n型摻雜劑注入所述源極和所述漏極下面的所述n型導(dǎo)電溝道層內(nèi)的SiC區(qū)，以便形成n型導(dǎo)電SiC的重?fù)诫s區(qū)，所述n型導(dǎo)電SiC的重?fù)诫s區(qū)的載流子濃度高于所述n型導(dǎo)電溝道層的載流子濃度；其中形成所述第一和第二歐姆觸點(diǎn)的步驟包括在所述重?fù)诫s區(qū)上形成所述第一和第二歐姆觸點(diǎn)。
77.如權(quán)利要求76所述的方法，其中注入n型摻雜劑的步驟還包括對(duì)所述n型摻雜劑進(jìn)行退火，以便激活所述n型摻雜劑。
78.如權(quán)利要求48所述的方法，其中還包括在所述n型溝道層上形成分別定義所述源極和所述漏極的第一和第二歐姆觸點(diǎn)；在所述源極和所述漏極之間形成露出所述n型溝道層的第一凹槽，所述第一凹槽具有第一和第二側(cè)壁；在所述第一凹槽的所述第一和第二側(cè)壁之間形成第二凹槽，所述柵極設(shè)置在所述第二凹槽內(nèi)并延伸到所述n型導(dǎo)電溝道層內(nèi)；在所述源極附近形成暴露所述p型導(dǎo)電區(qū)的接觸通孔；以及在所述暴露的p型導(dǎo)電區(qū)上形成第三歐姆觸點(diǎn)。
79.如權(quán)利要求78所述的方法，其中形成所述n型導(dǎo)電溝道層的步驟包括形成第一和第二n型導(dǎo)電溝道層，其中形成所述第一凹槽的步驟包括形成穿過所述第一n型導(dǎo)電溝道層延伸到所述第二n型導(dǎo)電溝道層的所述第一凹槽，以便露出所述第二n型導(dǎo)電溝道層，并且其中形成所述第二凹槽的步驟包括形成延伸到所述第二n型導(dǎo)電區(qū)中的所述第二凹槽。
80.如權(quán)利要求79所述的方法，其中形成所述第二凹槽的步驟還包括形成延伸到所述n型導(dǎo)電區(qū)中約600的所述第二凹槽。
81.如權(quán)利要求48所述的方法，其中還包括在所述p型導(dǎo)電區(qū)和所述n型導(dǎo)電溝道層之間形成第二緩沖層。
82.如權(quán)利要求81所述的方法，其中形成所述第二緩沖層的步驟包括在所述p型導(dǎo)電區(qū)上生長(zhǎng)所述第二緩沖層。
83.如權(quán)利要求81所述的方法，其中形成所述第二緩沖層的步驟包括在所述p型導(dǎo)電區(qū)上淀積所述第二緩沖層。
84.如權(quán)利要求81所述的方法，其中還包括蝕刻所述n型導(dǎo)電溝道層和所述第二緩沖層，以便形成具有定義所述晶體管周邊的側(cè)壁的臺(tái)面。
85.一種形成MESFET的方法，所述方法包括在SiC襯底上形成用于p型導(dǎo)電注入劑的掩模；注入所述p型導(dǎo)電注入劑，并通過退火激活所述p型導(dǎo)電注入劑，以便形成p型導(dǎo)電SiC區(qū)，使得所述p型導(dǎo)電SiC區(qū)在所述源極的下面并具有伸向所述漏極的端部，所述p型導(dǎo)電SiC區(qū)與n型導(dǎo)電SiC溝道層彼此隔開并在電氣上連接到所述源極，其中所述n型導(dǎo)電SiC溝道層包括第一n型導(dǎo)電SiC溝道層和第二n型導(dǎo)電SiC溝道層；在所述SiC襯底和所述p型導(dǎo)電SiC區(qū)上形成緩沖層；在所述緩沖層上形成所述第一n型導(dǎo)電SiC溝道層；在所述第一n型導(dǎo)電SiC層上形成所述第二n型導(dǎo)電SiC溝道層；形成用于n型導(dǎo)電SiC注入劑的掩模；注入所述n型導(dǎo)電SiC注入劑并通過退火激活所述n型導(dǎo)電SiC注入劑，以便在所述第二n型導(dǎo)電SiC溝道層內(nèi)定義相應(yīng)的源極和漏極區(qū)；蝕刻所述第一和第二n型導(dǎo)電SiC溝道層和所述緩沖層，以便形成臺(tái)面；形成用于第一凹槽的掩模并在所述源極區(qū)和所述漏極區(qū)之間蝕刻所述第一凹槽，所述第一凹槽露出所述第一n型導(dǎo)電SiC溝道層，并且所述第一凹槽具有第一和第二側(cè)壁；在所述第一和第二n型導(dǎo)電SiC溝道層上、在所述源極和所述漏極區(qū)上以及在所述第一凹槽內(nèi)形成氧化物層；在所述氧化物層內(nèi)打通用于所述源極、所述漏極和p型導(dǎo)電SiC觸點(diǎn)的窗口；在所述打通的窗口內(nèi)形成用于所述源極和漏極的第一和第二歐姆觸點(diǎn)；形成用于第二凹槽的掩模，并在所述第二n型導(dǎo)電SiC溝道層中所述第一凹槽的所述第一和第二側(cè)壁之間蝕刻所述第二凹槽；穿過所述第一和第二n型導(dǎo)電溝道層進(jìn)行蝕刻，并且穿過用于所述p型導(dǎo)電SiC觸點(diǎn)的所述接觸窗口蝕刻第二緩沖層，以便露出所述p型導(dǎo)電SiC區(qū)；在所述暴露的p型導(dǎo)電SiC區(qū)上形成第三歐姆觸點(diǎn)；在所述第二凹槽內(nèi)形成柵極；以及在所述歐姆觸點(diǎn)和所述柵極上形成覆蓋層，其中所述源極和所述p型導(dǎo)電SiC區(qū)的所述暴露部分共享單一的覆蓋層，所述單一的覆蓋層在電氣上連接所述源極和所述p型導(dǎo)電SiC區(qū)。
86.一種晶體管單元，它包括晶體管，它具有源極、漏極和柵極，所述柵極處在所述源極和所述漏極之間并且在第一半導(dǎo)體材料層上；以及所述p型導(dǎo)電區(qū)，它在所述源極的下面并具有伸向所述漏極的端部，所述p型導(dǎo)電區(qū)與所述第一半導(dǎo)體材料層彼此隔開并在電氣上連接到所述源極。
87.如權(quán)利要求86所述的晶體管，其中所述柵極延伸到第一半導(dǎo)體材料層內(nèi)。
88.如權(quán)利要求86所述的晶體管，其中所述晶體管包括碳化硅(SiC)晶體管。
89.如權(quán)利要求86所述的晶體管，其中所述晶體管包括基于砷化鎵(GaAs)的晶體管。
90.如權(quán)利要求86所述的晶體管，其中所述晶體管還包括基于砷化鎵鋁(AlGaAs)的晶體管。
91.如權(quán)利要求86所述的晶體管，其中所述晶體管包括基于氮化鎵(GaN)的晶體管。
92.如權(quán)利要求86所述的晶體管，其中所述晶體管還包括基于氮化鎵鋁(AlGaN)的晶體管。
全文摘要
本發(fā)明提供金屬半導(dǎo)體場(chǎng)效應(yīng)管(MESFET)的單元。MESFET的單元包括源極(13)、漏極(17)和柵極(24)。柵極(24)設(shè)置在源極(13)和漏極(17)之間，并在n型導(dǎo)電溝道層(18)上。P型導(dǎo)電區(qū)(14)設(shè)置在源極下面并且具有伸向所述漏極(17)的端部。P型導(dǎo)電區(qū)(14)與n型導(dǎo)電溝道區(qū)域(18)隔開并且在電氣上連接到源極(13)。
文檔編號(hào)H01L29/812GK1717811SQ200380104488
公開日2006年1月4日 申請(qǐng)日期2003年10月2日 優(yōu)先權(quán)日2002年11月26日
發(fā)明者S·斯里拉姆 申請(qǐng)人:克里公司