專利名稱：有源矩陣顯示裝置的制作方法
技術領域：
本發(fā)明涉及半導體器件的結構及其制造方法，其中p溝道和n溝道薄膜晶體管形成于同一襯底上。本發(fā)明特別涉及包括置于玻璃襯底上的薄膜晶體管的互補金屬化物半導體(CMOS)器件的電路結構及其制造方法。
背景技術：
在一種制造薄膜晶體管所用的常規(guī)技術中，硅層形成于玻璃襯底上，該硅層用于制造薄膜晶體管。目前有源矩陣液晶顯示裝置制造廠多數已采用這種技術。
通常，液晶為顯示器是將液晶夾在一對玻璃襯底中間構成的。當把電壓加在構成以矩陣形式設置的大量像素的液晶層上時，液晶的光特性發(fā)生變化。結果，液晶顯示器顯示出與所加電壓相應的圖像。
有源矩陣液晶顯示器一般是在以矩陣形式設置的上述像素中設置薄膜晶體管而構成的。這些薄膜晶體管控制饋送到分立像素和從分立像素輸出的電荷。
普通結構的有源矩陣液晶顯示器電路(稱作外圍驅動電路)基本上由集成電路(驅動IC)構成，該電路用于驅動按幾百行乘幾百列形式設置于有源矩陣區(qū)中的薄膜晶體管，所述集成電路利用例如載帶自動焊(TAB)技術與玻璃襯底的外部相連。
這種結構的一個問題是，驅動IC外裝于玻璃襯底的外部，制造這種有源矩陣液晶顯示器的工藝復雜。例如，每個驅動IC與工作狀況測試設備的對準變得很復雜。另一個問題是，在外部安裝驅動IC時，每個有源矩陣液晶顯示器上均會產生一個突起部分。在將有源矩陣液晶顯示器組裝成各種電子設備時，這會損害其多種應用中的電位。
解決上述問題的一種方法是，直接在玻璃襯底上同時形成具有薄膜晶體管的外圍驅動電路自身。該方法可以形成集成器件結構。而且，會產生簡化制造工藝和增強可靠性及擴大其應用范圍的有益效果。
在具有這樣整體地形成的外圍驅動器電路的有源矩陣液晶顯示器中，需用CMOS電路構成外圍驅動器電路。CMOS電路是一種基本電子電路，其中n溝道和p溝道晶體管聯(lián)接在一起構成互補結構。
下面將參照圖4(A)-4(D)介紹在玻璃襯底上制造CMOS電路常規(guī)方法的一個實例。
首先，如圖4(A)所示，在玻璃襯底401上生長構成基底層的氧化硅膜402。然后，在氧化硅膜402上淀積可以是結晶硅層也可以是非晶硅層的有源層403和404，并形成覆蓋有源層403和404且用作柵絕緣層的另一氧化硅膜405。在圖4(A)中，有源層403是構成n溝道薄膜晶體管有源層的島狀區(qū)，而有源層404是構成p溝道薄膜晶體管有源層的島狀區(qū)。
接著，如圖4(B)所示，形成由如硅化物之類的導電材料組成的柵極406和407，并在圖4(C)所示工件的整個表面上注入磷離子。結果，數字408、410、411和413所表示的部分變成n型區(qū)。磷離子注入的劑量為1×1015/cm2-2×1015/cm2，注入條件是使表面磷離子濃度為1×1020/cm2或更高。
隨后，形成光刻膠掩膜414，選擇地覆蓋n溝道薄膜晶體管，并以比上述磷離子注入劑量高3-5倍的劑量注入硼離子，如圖4(D)所示。這使得n型區(qū)411和413(圖4(C))變成相反的導電類型或p型。以自對準方式形成p溝道薄膜晶體管的源區(qū)415、漏區(qū)416和溝道區(qū)412。需要上述這種重摻雜的原因是，區(qū)415、412和416必須形成p-i-p結。在圖4(D)所示結構中，數字408、409和410分別表示n溝道薄膜晶體管的源區(qū)、溝道區(qū)和漏區(qū)。
上述制造方法中，無需在圖4(C)所示處理步驟形成光刻膠掩膜。盡管這有利于簡化制造工藝，但該方法存在以下問題。
首先，在極高的摻雜量下將雜質離子注入光刻膠掩模414引起光刻膠材料自身性質的變化，這將會導致生產過程中發(fā)生失效的幾率增加。更具體地說，在摻雜后不能去除光刻膠材料，或在去膠后仍會殘留有部分光刻膠材料。
第二，不能忽視流過溝道區(qū)412和漏區(qū)416間結的坎止電流的存在。這是因為，為了改變導電類型，與圖4(D)右邊所示的p溝道薄膜晶體管的溝道區(qū)412相鄰的漏區(qū)416是極高雜質濃度的摻雜區(qū)，其中加入了遠比正常生產p溝道器件所需摻雜量高的雜質離子。
第三，由于不希望有注入的硼離子的遷移率，所以有一些硼離子不可避免地摻入溝道區(qū)412，致使根本無法實現(xiàn)基本的電特性，或常常不能實現(xiàn)這些電特性。
第四，圖4(D)所示工藝步驟所需的高摻雜量離子注入會使離子注入機或等離子摻雜機過載。致使這些設備中由于污染和其維修引起各種問題。
第五個問題是，高摻雜量地注入離子可能會導致工藝時間加長。
第六個問題是在用激光退火時發(fā)生的。通常，完成圖4(D)所示的工藝步驟后，要去除光刻膠掩膜414，然后為了激活摻雜劑并對已注入雜質離子區(qū)進行退火要進行退火工藝，用激光照射產品。(此方法在用低耐熱玻璃襯底時有效的。)由于區(qū)415和416用遠大于區(qū)408和410的雜質離子量摻雜，所以前者的結晶度會嚴重受損。因此，區(qū)408和410與區(qū)415和416這兩組區(qū)之間的光吸收與波長的關系大不相同。在這種情況下，這兩組區(qū)之間的激光退火效果也極不同，這是不利的。圖4(D)左邊和右邊展示的n溝道薄膜晶體管和p溝道薄膜晶體管之間的電特性會有很大差異。

發(fā)明內容
本發(fā)明的總目的是提供一種解決在同時以高摻雜量離子注入形成n溝道薄膜晶體管和p溝道薄膜晶體管時產生的上述問題的方法。
本發(fā)明的更具體的目有是，彌補在用薄膜晶體管構成CMOS電路時n溝道薄膜晶體管和p溝道薄膜晶體管之間電特性差異的不利影響，從而提供高性能CMOS電路。
根據本發(fā)明，一種半導體器件包括整體地形成于單個襯底上的n溝道薄膜晶體管(NTFT)和p溝道薄膜晶體管(PTFT)，其中輕摻雜漏(LDD)區(qū)選擇地形成于n溝道薄膜晶體管中，p溝道薄膜晶體管的源區(qū)和漏區(qū)只用產生p導電性的雜質摻雜，由產生n和p導電性的雜質摻雜的區(qū)靠近p溝道薄膜晶體管的源區(qū)和漏區(qū)形成。
以下將參照具體實施詳細說明。例如，在圖3(B)中，位于左邊的n溝道薄膜晶體管和位于右邊的p溝道薄膜晶體管構成一CMOS電路。在該CMOS電路結構中，由低雜質濃度區(qū)構成的輕摻雜漏區(qū)124只置于左邊n溝道薄膜晶體管的溝道區(qū)和漏區(qū)之間。此輕摻雜漏區(qū)的作用是通過調節(jié)加于溝道區(qū)和漏區(qū)間的場強來減小截止電流。它還用于通過增大其源和漏間的電阻來極大地降低薄膜晶體管中載流子遷移率。
在用硅作半導體時，產生n導電性的典型雜質是磷(P)，產生p導電性的典型雜質是硼(B)。
圖3所示的上述CMOS電路結構的p溝道薄膜晶體管沒有任何像輕摻雜漏區(qū)那樣的特殊緩沖區(qū)。然而，在n和/或p溝道薄膜晶體管中，通過形成于每個柵極側面上的絕緣膜提供偏移柵區(qū)。偏移柵區(qū)的作用與輕摻雜漏區(qū)相同。
在以后的實施例中，如圖1(E)所示，在離子注入時，陽極氧化膜114和115作掩模，并形成偏移柵區(qū)，如在柵極的側面上所測得那樣，其寬度幾乎與陽極氧化膜的厚度相等。如果這些偏移柵區(qū)的寬度太小，它們便起不到偏移柵區(qū)的作用。
本發(fā)明的半導體器件的其它重要特點如下。圖1(E)所示的工藝中，區(qū)128和130由于被陽極氧化膜112和113掩蔽而未在磷離子工藝中被摻雜，這些區(qū)在圖2(C)所示此后的摻雜工藝中摻雜硼離子(參見圖3(B))。因此，這些區(qū)只含產生p導電性的雜質。本發(fā)明者分別稱p溝道薄膜晶體管中的這些區(qū)128和130為源和漏區(qū)。
另外，在圖1(E)所示上述磷離子摻雜工藝中，用磷離子摻雜與源和漏區(qū)128和130相鄰的區(qū)127和131。因此，這些區(qū)含形成n型和p型導電類型的兩種雜質。本發(fā)明者清楚地將這些區(qū)127和131與源區(qū)128和漏區(qū)130區(qū)分開，并將它們稱作接觸盤，因為它們只用作與源和漏區(qū)電接觸的連接電極。
因此，本發(fā)明的半導體器件的特征在于，p溝道薄膜晶體管的源區(qū)和漏區(qū)分別夾在由產生n導電性和p型類型的雜質摻區(qū)的區(qū)之一與溝道區(qū)之間。
如果用形成單一導電類型的雜質摻雜n和/或p溝薄膜晶體管的溝道區(qū)，則溝道區(qū)能夠有效地控制閾值電壓，該電壓是薄膜晶體管的重要電特性之一。例如，這可以通過把形成p導電性的硼離子加到n溝道薄膜晶體管的溝道區(qū)和把形成n導電性的磷離子加到p溝道薄膜晶體管的溝道區(qū)來實現(xiàn)。
在本發(fā)明的變形中，半導體器件包括整體地形成于單個襯底上的n溝道薄膜晶體管和p溝道薄膜晶體管，其中偏移柵區(qū)形成于n溝道薄膜晶體管中，其寬度大于形成于p溝道薄膜晶體管中的偏移柵區(qū)的寬度，p溝道薄膜晶體管的源區(qū)和漏區(qū)只用產生p導電性的雜質摻雜，由產生n導電性和p導電性的雜質摻雜的區(qū)靠近p溝道薄膜晶體管的源區(qū)和漏區(qū)形成。
在本發(fā)明的另一種變形中，半導體器件包括含按矩陣形設置的n溝道薄膜晶體管的有源矩陣區(qū)、和驅動有源矩陣區(qū)的n溝道薄膜晶體管的外圍驅動電路，有源矩陣區(qū)和外圍驅動電路形成于單一襯底上，其中外圍驅動電路包括一內含互連構成互補結構的n和p溝道薄膜晶體管的電路，輕摻雜漏區(qū)和/或偏移柵區(qū)選擇地形成于外圍驅動電路的每個n溝道薄膜晶體管中，外圍驅動電路的p溝道薄膜晶體管的源區(qū)和漏區(qū)只用產生p導電性的雜質摻雜，由產生n導電性和p導電性的雜質摻雜的區(qū)靠近該源區(qū)和漏區(qū)形成。
在本發(fā)明的再一種變形中，半導體器件包括含按矩陣形設置的p溝道薄膜晶體管的有源矩陣區(qū)、和驅動有源矩陣區(qū)的p溝道薄膜晶體管的外圍驅動電路，有源矩陣區(qū)和外圍驅動電路形成于單一襯底上，其中外圍驅動電路包括由n和p溝道薄膜晶體管互連構成互補結構的電路，輕摻雜漏區(qū)和/或偏移柵區(qū)選擇地形成于外圍驅動電路的每個n溝道薄膜晶體管中，外圍驅動電路和有源矩陣的每個p溝道薄膜晶體管的源區(qū)和漏區(qū)只用產生p導電性的雜質摻雜，由產生n導電性和p導電性的雜質摻雜的區(qū)靠近該源區(qū)和漏區(qū)形成。
根據本發(fā)明，制造其中n溝道薄膜晶體管和p溝道薄膜晶體管整全地形成于單個襯底上的半導體器件的方法包括以下步驟第一步，在由可陽極氧化材料構成的柵極側面上選擇地表成多孔結構的陽極氧化膜；第二步，用陽極氧化膜作掩模，摻入產生n導電性的雜質；第三步，除去陽極氧化膜；第四步，用光刻膠選擇地掩蔽形成p溝道薄膜晶體管的區(qū)域；第五步，用柵極和第四步所施加的光刻膠作掩膜，摻入產生n導電性的雜質，在陽極氧化膜所在的區(qū)域之下形成輕摻雜漏區(qū)；第六步、去除第四步中施加的光刻膠；第七步，用光刻膠選擇地掩蔽形成n溝道薄膜晶體管的區(qū)域，第八步，用柵極和第七步所加的光刻膠作掩模，摻入產生p導電性的雜質；其中，在第八步中，只用產生p導電性的雜質摻雜的區(qū)形成于陽極氧化膜所在區(qū)之下，而用形成n型和p型導電性的雜質摻雜區(qū)靠近只用產生p導電性的雜質摻雜區(qū)形成。
在上述第二、五、八步驟，將加速雜質離子通過柵絕緣層注放，來摻入產生n導電性或p導電性的雜質。這便可以減小對薄膜晶體管的有源層的損傷。
制造n溝道薄膜晶體管和p溝道薄膜晶體管整體地形成于單個襯底上的半導體器件的方法包括以下步驟第一步，在由可陽極氧化的材料構成的柵極側面上形成多孔結構的陽極氧化膜；第二步，用陽極氧化膜作掩模，摻入產生n導電性的雜質；第三步，除去陽極氧化膜；第四步，用光刻膠選擇地掩蔽形成n溝道薄膜晶體管的區(qū)域；第五步，用柵極和光刻膠作掩模，摻入產生p導電性的雜質，其中，在第二步驟，偏移柵區(qū)選擇地形成于n溝道薄膜晶體管中，其寬度由多孔結構的陽極氧化膜限定。
與圖5所示的一個特定實施例所采用的結構相同，上述結構的特征是，偏移柵區(qū)515和517的實際尺寸是由多孔結構的陽極氧化膜505的寬度限定的。如果另一精細且致密的陽極氧化膜500很厚的話，則它也有助于偏移柵區(qū)515和517的形成。
在制造結晶硅膜的一個改型方法中，制造用來形成n和p溝道薄膜晶體管的有源層的結晶硅膜的工藝包括以下步驟第一步，在非晶硅膜上形成加速結晶化的金屬元素；第二步，通過熱處理，將非晶硅膜轉化成結晶硅膜；第三步，通過在含鹵族元素的氣氛中加熱，在結晶硅膜頂上形成熱氧化層；第四步，除去熱氧化層，其中，在第三步驟，通過所進行的吸雜操作，結晶硅膜中殘余的金屬元素被吸收進熱氧化層。
最好在500-700℃的溫度范圍內進行上述第二步驟，在700-1200℃的溫度范圍內進行第三步驟。
下面將用如下的1-10實施例本來詳細說明本發(fā)明。


圖1(A)-1(E)是展示根據第一實施例的制造CMOS結構薄膜晶體管電路的工藝步驟的示意圖；
圖2(A)-2(D)是展示根據第一實施例的制造CMOS結構薄膜晶體管電路的工藝步驟的示意圖；這些步驟是圖1(A)-1(E)所示步驟之后的步驟；圖3(A)和3(B)是展示根據第一實施例的制造CMOS結構薄膜晶體管電路的工藝步驟的示意圖；這些步驟是圖2(A)-2(D)所示步驟之后的步驟；圖4(A)-4(D)是展示制造常規(guī)CMOS結構薄膜晶體管電路的工藝步驟的示意圖；圖5(A)-5(D)是展示根據第二實施例的制造CMOS結構薄膜晶體管電路的工藝步驟的示意圖；圖6(A)-6(D)是展示根據第七實施例的制造CMOS結構薄膜晶體管電路的工藝步驟的示意圖；圖7(A)-7(E)是展示根據第九實施例的形成薄膜晶體管的半導體層的工藝步驟的示意圖。
具體實施例方式
第一實施例圖1(A)-1(E)、圖2(A)-2(D)和圖3(A)-3(B)展示了根據第一實施例的制造薄膜晶體管的工藝步驟，其中用在玻璃襯底上形成的薄膜晶體管構成CMOS結構。
首先，如圖1(A)所示，在玻璃襯底101上形成構成底層的氧化硅膜102。用合適的技術，例如，濺射法或等離子化學汽相淀積(CVD)法生長厚約3000埃的氧化硅膜102。例如可用康寧7059或康寧1737玻璃板作玻璃襯底101。另外，也可用高耐熱性能的石英襯底作透光襯底，雖然這種襯底較貴。
形成了氧化硅膜102后，制作在以后用來形成薄膜晶體管的有源層的硅薄膜。在本實施例中，首先生長500埃厚的非晶硅膜(未示出)作初始層。制作非晶硅膜既可用等離子CVD法也可用低壓熱CVD法。
在形成了未示出的非晶硅膜后，將之轉變成結晶硅膜(未示出)。這種轉變是通過激光照或熱處理非晶硅膜、或通過激光照和熱處理的組合來實現(xiàn)的。在結晶處理過程中，可以用在非晶硅膜表面上形成加速結晶化的金屬元素的方法。這種結晶方法的細節(jié)詳見日本特許公開6-232059和6-244103。
使這樣獲得但未圖示出的晶硅膜構圖，形成n溝道薄膜晶體管的半導體層104和p溝道薄膜晶體管的半導體層105，如圖1(A)所示。
接著，用等離子CVD法，淀積厚度在500-2000埃之間(一般在1000-1500埃之間)的另一氧化硅膜103，該膜用作柵絕緣層。另外也可用氧氮化硅膜、氮化硅膜或其它絕緣膜構成柵絕緣層。
此時，便獲得了圖1(A)所示結構。為了簡便，用如單組n和p溝道薄膜晶體管的實例來說明本實施例。但一般用于有源矩陣液晶顯示器的薄膜晶體管電路一般包含幾百以上組形成于玻璃襯底上的n和p溝道薄膜晶體管。
參見圖1(B)，淀積以后將構成柵極11和12的鋁膜106。該鋁膜106含0.2wt％的鈧防止形成小丘和晶須。鋁膜106可以由濺射法或電子束蒸發(fā)法形成。小丘和晶須分別是脊骨和針狀的突起物，它們是由于鋁的非正常生長形成的。小丘和晶須的存在會導致相鄰布線間或縱向上分離的靠近布線間的矩路或串線。在本實施例的變形中，可以用可陽極氧化的鉭或其它金屬代替鋁。
在形成了鋁膜106后，用電解液陽極氧化鋁膜106表面，其中鋁膜106作陽極。用該陽極氧化工藝便形成了精細且致密結構的薄陽極氧化膜107。用于本實施例的電解液是用氨中和含3％酒石酸的1，2-亞乙基二醇制作的。該陽極氧化工藝的有利之處在于，可以獲得精細化學結構的陽極氧化膜，可以控制所加電壓調節(jié)其厚度。在本實施例中，陽極氧化膜107的厚度設定為約100埃。陽極氧膜107用于改善將在圖1(B)所示的此后步驟中形成的光刻膠掩模的粘附性。
在獲得了該結構后，形成光刻膠掩模108和109。然后，用光刻膠掩模108和109使鋁膜106和陽極氧化膜107構圖，得到圖形110和111，如圖1(C)所示。
圖形110和111是鋁膜106的保留物，在電解液即3％草酸溶液中對它們進行陽極氧化，其中以圖形110和111作陽極。在該陽極氧化過程中，因為精細且致密結構的陽極氧化膜107的保留部分和光刻膠掩模108和109仍在圖形110和111的頂上，所以只選擇地陽極氧化圖形110和111的側面。在陽極氧化后，形成多孔結構的陽極氧化膜112和113。這些陽極氧化膜112和113可以生長到約幾微米厚。
在本實施例中，陽極氧化膜112和113的厚度設定為約7000埃。陽極氧化的深度決定了此后將說明的低摻雜濃度區(qū)的實際尺寸。由經驗可知，這些多孔陽極氧化膜112和113最好長到6000-8000埃厚。通過調節(jié)陽極氧化的時間周期可以控制它們的厚度。
此時便形成了上述的柵極11和12。在得到了圖1(D)所示結構后，除去光刻掩模108和109。
再用由氨中和含3％酒石酸的1，2-亞乙基二醇制作的電解液陽極氧化圖1(D)所示工件的表面。在該陽極氧化過程中，電解液透入到多孔陽極氧化膜112和113中。結果，形成了由圖1(E)中數字114和115表示的精細且致密結構的陽極氧化膜。陽極氧化膜114和115的厚度設定為500-4000埃，通過調節(jié)加電壓的時間周期可以控制它們的厚度。先前提到的陽極氧化膜107的保留部分被吸入或合并成陽極氧化膜114和115。
接著，用產生n導電性的磷離子摻雜圖1(E)所示工作的整個表面。該摻雜工藝采用等離子摻雜法或離子摻雜法，劑量為0.2×1015/cm2-5×1015/cm2的高劑量，但劑量更好是1×1015/cm2-2×1015/cm2。
通過圖1(E)所示摻雜工藝形成高濃度注入磷離子的區(qū)116至119。
然后用混有鋁的酸除去多孔結構的陽極氧化膜112和113。直接在陽極氧化膜112和113之下的有源區(qū)基本上是本征的，因為這些區(qū)沒注入任何離子。
隨后，如圖2(A)所示，形成光刻膠掩模120，覆蓋構成p溝道薄膜晶體管的器件構件，如2(B)所示，再以0.1×1014/cm2-5×1014/cm2的低劑量注入磷離子，注入劑量最好是0.3×1014/cm2-1×1014/cm2。這意味著圖2(B)所示的磷離子注入是以低于圖1(E)所示磷離子注入的摻雜量進行的。結果，區(qū)122和124變成用磷離子輕摻雜的低摻雜濃度區(qū)，而區(qū)121和125變成用磷離子較重摻雜的高摻雜濃度區(qū)。
通過圖2(B)所示摻雜過程，區(qū)121變成n溝道薄膜晶體管的源區(qū)，區(qū)122和124變成低摻雜濃度區(qū)，區(qū)125變成n溝道薄膜晶體管的漏區(qū)。而且，由數字123表示的區(qū)變成基本為本征的溝道區(qū)。應注意，已知區(qū)124一般為輕摻雜漏區(qū)(LDD)。
盡管未示出，但存在著被溝道區(qū)123與低摻雜濃度區(qū)122和124之間的陽極氧化膜114間斷的磷離子注入區(qū)。這些區(qū)被稱作偏移柵區(qū)，它們的厚度等于陽極氧化膜114的厚度。由于偏移柵區(qū)未注入任何離子，所以它們基本上是本征的。然而，由于沒有柵電壓加于其上，偏移柵區(qū)不形成導電溝道，只是用于減小所加的電場強度，并且用作抑制電路退化的電阻性元件(不完全，但實際可以這樣認為)。然而，要指出的是，如果偏移柵區(qū)寬度太小，便起不到偏移柵區(qū)的作用。
接著，如圖2(C)所示，除去光刻膠掩模120，形成另一光刻膠掩模126，覆蓋構成n溝道薄膜晶體管的器件構件。然后，以0.2×1015/cm2-10×1015/cm2的劑量注入硼離子，注入劑量最好為1×1015/cm2-2×1015/cm2。圖2(C)中的硼離子的劑量高于圖1(E)中磷離子的劑量。
在圖2(C)的參雜工藝中形成的由數字127和131表示的區(qū)實際上用作與引出電極電接觸的接觸盤。(這些區(qū)此后稱為接觸盤)。更具體說，區(qū)127和131明顯地既與源區(qū)又與漏區(qū)有區(qū)別，并不象圖2(C)左邊示出的n溝道薄膜晶體管那樣。
數字128和數字130表示的是圖2(C)中右邊所示的p溝道薄膜晶體管的源區(qū)和漏區(qū)。只將硼離子注入基本是本征型的區(qū)，形成這些區(qū)128和130。因此，這些區(qū)中不存在其它導電型離子，這就是說容易控制摻雜濃度，形成優(yōu)良的p-i結。而且，由于離子注入使這些區(qū)的結晶性退化較小。
盡管偏移柵區(qū)由陽極氧化膜115以自對準的方式形成，但實際上它們在p溝道薄膜晶體管中并不很重要。這是因為由經驗可知p溝道薄膜晶體管的退化幾乎不受任何因素的影響。
如上所述，以自對準的方式形成p溝道薄膜晶體管的源區(qū)128和漏區(qū)130。數字129表示的區(qū)中沒有雜質注入，該區(qū)形成溝道區(qū)。正如已說明過的，區(qū)127和131分別是從源區(qū)128和漏區(qū)130引出電流的接觸盤。
盡管在本實施例中溝道區(qū)123和129中沒注入任何雜質，但上述結構可以變化，可以用雜質摻雜溝道區(qū)123和129，使它們具有特定的導電類型，用于控制閾值電壓。
在完成了圖2(C)所示的摻雜工藝后，除去光刻膠掩模126，得到圖2(D)所示結構。為了激活摻雜劑并使雜質離子注入區(qū)退火，激光照射圖2(D)所示工作的整個表面。在該工藝步驟，在n溝道薄膜晶體管的源和漏區(qū)121、125與p溝道薄膜晶體管的源和漏區(qū)128、130之間的結晶體沒有很大差異的情況下，進行激光照射。結晶性的差異不大的原因是p溝道薄膜晶體管的源和漏區(qū)的結晶結構在圖2(C)的摻雜工藝期間沒受什么損傷的緣故。
因此，利用圖2(D)中的激光照射對源和漏區(qū)的退火后，兩薄膜晶體管間的退火作用可以修正這種差異。換言之，可以消除n和p溝道薄膜晶體管的電特性的不同。
在獲得了圖2(D)所示的結構后，如圖3(A)所示，生長4000埃厚的層間絕緣膜132。層間絕緣膜132可以是氧化硅膜、氧氮化硅膜、氮化硅膜或多層結構膜。無論用哪種類型的硅化物絕緣材料，皆可以由等離子CVD法或熱CVD法形成層間絕緣膜132。
然后，形成接觸孔，并形成n溝道薄膜晶體管的源極133和漏極134。同時形成的是p溝道薄膜晶體管的源極135和漏極136。此時，獲得圖3(B)所示結構。
使工件構圖，制作n溝道薄膜晶體管的漏極134和p溝道薄膜晶體管的漏極136間的連線，并使兩種薄膜晶體管的柵極11和12互連，完成CMOS結構。
參見圖3(B)，低摻雜濃度區(qū)122和124置于這種CMOS結構的n溝道薄膜晶體管中。
低摻雜濃度區(qū)122和124有以下作用減小截止電流；防止熱載流子造成的薄膜晶體管退化；及加大源和漏間的電阻，由此降低n溝道薄膜晶體管的載流子遷移率。
使用圖3(B)所示的CMOS結構時遇到的一般問題是，n和p溝道薄膜晶體管間電特性的不同產生的反作用。在用上述實施例所討論的結晶硅膜時，n溝道薄膜晶體管中載流子的遷移率在100-150Vs/cm2；然而，一般p溝道薄膜晶體管中可得到的遷移率為30-80Vs/cm2。而且，熱載流子會使n溝道薄膜晶體管退化，盡管這個問題在p溝道薄膜晶體管中并不重要。通常CMOS電路中并不特別需要低截止電流特性。
在這些條件下，上述實施例使用其中的n溝道薄膜晶體管包括低摻雜濃度區(qū)122和124的CMOS結構，因而具有以下優(yōu)點。具體說，由于本實施例的CMOS結構可以降低n溝道薄膜晶體管中載流子遷移率，并可以防止其退化，從而實現(xiàn)了n和p溝道薄膜晶體管間電特性的全面平衡，由此改善了CMOS電路的工作特性。
另外，CMOS結構中重要的是，半導體層由構成圖1(E)、2(B)和2(C)所示注入工藝中的柵絕緣層的氧化硅膜103覆蓋。此時即使注入雜質離子，也可以保護半導體層表面不受損傷和污染。這極有利于提高生產率和器件可靠性。
還要指出的是，上述實施例在任何工藝步驟皆沒有以高摻雜量注入雜質離子。這樣做的作用是防止光刻膠掩模性質變化，減小由于其性質發(fā)生變化而造成的工藝缺陷發(fā)生的幾率。
第二實施例本發(fā)明的第二實施例提供一種薄膜晶體管CMOS結構，其中偏移柵區(qū)只形成于n溝道薄膜晶體管中。不像第一實施例所述的偏移柵區(qū)那樣，本實施例的偏移柵區(qū)由多孔結構的陽極氧化膜形成。(在第一例中，偏移柵區(qū)利用有精細且致密結構的最終保留的陽極氧化膜形成。)與低摻雜濃度區(qū)類似，典型實例是LDD區(qū)，偏移柵區(qū)有以下作用減小截止電流；加大源和漏間的電阻，由此降低n溝道薄膜晶體管的載流孔子遷移率；防止熱載流子造成的薄膜晶體管退化。
圖5(A)-5(D)展示了第二實施例的制造CMOS結構的薄膜晶體管電路的方法的工藝步驟。首先，通過與圖1(A)-1(E)所示相同的工藝步驟制備圖5(A)所示的工件。
參見圖5(A)，數字500表示有精細且致密結構的陽極氧化膜，該膜圍繞柵極形成。該陽極氧化膜500的厚度可以設定為500-4000埃。在本實施例中，陽極氧化膜500的厚度為600埃。
設定圖5(A)中數字505和506表示的多孔陽極氧化膜厚為2000-4000埃。陽極氧化膜505的厚度決定了將在以后形成的偏移柵區(qū)的實際尺寸。盡管被陽極氧化膜505所圍繞的有精細且致密結構的陽極氧化膜500的厚度也影響先前第一實施例中所討論的偏移柵區(qū)嚴格的實際尺寸，但由于其厚度僅約500埃，這里不考慮陽極氧化膜500的存在。
此時，以0.2×1015/cm2-5×1015/cm2的高劑量，最好以1×1015/cm2-2×1015/cm2的劑量，由等離子摻雜法或離子摻雜法注入磷離子。以該摻雜量將磷離子重注入到區(qū)501和504。這就是說，區(qū)501和504將形成高摻雜濃度區(qū)。
然后除去多孔陽極氧化膜505和506，得到圖5(B)所示結構，其中，數字507和508表示未摻雜磷離子區(qū)。
接著，形成光刻膠掩模509，覆蓋n溝道薄膜晶體管，并注入硼離子，如圖5(C)所示。該摻雜工藝是以0.2×1015/cm2-1×1015/cm2的注入劑量，最好是1×1015/cm2-2×1015/cm2的劑量，利用等離子摻雜法或離子摻雜法進行的。
上述摻雜工藝的結果是，數字510、511、513和514表示的區(qū)形成p型區(qū)，而數字512表示的區(qū)形成基本為本征的溝道區(qū)。與第一實施例所述的相同，區(qū)511用作源區(qū)，區(qū)513用作漏區(qū)，區(qū)510和514分別用作與源區(qū)511和漏區(qū)513形成電接觸的接觸盤。由于源區(qū)511和漏區(qū)513在摻雜硼離子前皆為本征區(qū)，所以這些區(qū)容易通過圖5(C)的硼離子注入工藝轉化成p型區(qū)。因此，在該摻雜工藝中可選用最小劑量的硼離子。
p溝道薄膜晶體管的源區(qū)511、溝道區(qū)512、漏區(qū)513及接觸盤510和514皆是以如上所述的自對準方式形成的。
然后，除去光刻膠掩模509，得到圖5(D)所示結構，數字501表示的是源區(qū)，數字502表示的是漏區(qū)，數字516表示的是n溝道薄膜晶體的溝道區(qū)。而且，數字515和517表示的是構成上述偏移柵區(qū)的區(qū)。偏移柵區(qū)515和517沒有受來自柵極的電場的作用，也沒有用作源或漏區(qū)。這些區(qū)515和517的作用是分別調節(jié)源區(qū)501和溝道區(qū)516間的電場強度，特別是漏區(qū)502和溝道區(qū)516間的電場強度。這些偏移柵區(qū)515和517皆是利用多孔結構的陽極氧化膜以自對準方式形成的。
另一方面，p溝道薄膜晶體管中不存在偏移柵區(qū)。(盡管嚴格說偏移柵區(qū)是由具有精細且致密結構的最終保留的陽極氧化膜形成的，但由于p溝道薄膜晶體管中的偏移柵區(qū)實際尺寸大小，這里忽略之。)與第一實施例所述相同，第二實施例的上述結構實際上降低了n溝道薄膜晶體管中載流子的遷移率，防止了工作特性的退化，因而可改善n和p溝道薄膜晶體管間的平衡性。
第三實施例本發(fā)明的第三實施例是第一實施例的一個變形。具體說，按相反順序注入磷離子的圖2(B)所示摻雜工藝和注入硼離子的圖2(C)所示摻雜工藝。然而，顯然第三實施例具有與第一實施例相同的優(yōu)點，這意味著可以分別控制磷離子和硼離子的濃度。
第四實施例第四實施例是第一實施例的另一變形。具體說，以大劑量(重摻雜)注入磷離子的圖1(E)所示摻雜工藝和以低劑量(輕摻雜)注入磷離子的摻雜工藝彼此替換。
在以下對第四實施例的說明中用到圖1(A)-1(E)、2(A)-2(D)和3(A)-3(B)，其中與第一實施例中相同或相似的部件用相同的參考數字表示。
在與第一實施例相同的步驟后得到了圖1(E)所示結構，然后注入磷離子。但該摻雜工藝按與第一實施例的圖2(B)所示相同的輕摻雜條件進行，因而在該工藝中注入磷離子形成的區(qū)116和119有比第一實施例中所述區(qū)低的摻雜濃度。
形成光刻膠掩模120，以與圖2(A)所示相同方式覆蓋將構成p溝道薄膜晶體管的器件單元，然后如圖2(B)所示，又注入磷離子。然而，在這種情況下，按與第一實施例的圖1(E)所示相同的重摻雜條件進行摻雜工藝。因此，該工藝形成的芡122和124具有比第一實施例所述區(qū)高的參雜劑濃度。
隨后，按與第一實施例相同的方式形成n和p溝道薄膜晶體管。
根據本實施例，n和p溝道薄膜晶體管的半導體層104和105受到同樣的離子注入損傷，原因是在輕摻雜后進行重摻雜。這就是說，按與圖2(D)所示相同的條件，通過激光照射對兩薄膜晶體管的源區(qū)和漏區(qū)退火，兩薄膜晶體管間的退火作用可以消除它們之間的差異。換言之，在第四實施例中，可以修正n和p溝道薄膜晶體管間電特性的不同。
另外，本實施例的n溝道薄膜晶體管，其LDD區(qū)124中摻雜濃度與第一實施例不同。由于本實施例以高于第一實施例的摻雜量注入雜質離子，所以LDD區(qū)124的電阻減小。因此，第四實施例提供了一種在電流特性極為重要的情況下特別有利的CMOS結構。
第五實施例第五實施例涉及一種結構，其中為了得到合乎要求的n溝道薄膜晶體管閾值電壓，其溝道假定為輕的p導電性。
該實施例的工藝步驟基丁與示于圖1(A)-1(E)、2(A)-2(D)和3(A)-3(B)的第一實施例的各步驟相同。與第一實施例相比，第五實施例的特征在于，在生長用作形成半導體層104和105的初始層的非晶硅膜時，加入了少量乙硼烷(B2H6)。乙硼烷的實際用量應根據n溝道薄膜晶體管所需閾值電壓而定。更具體說，乙硼烷的用量應定為使最終量在溝道區(qū)中的硼元素的濃度在約1×1017/cm2-5×1017/cm2的范圍內。
該實施例的優(yōu)點在于，可以通過添加少量乙硼烷隨意調節(jié)閾值電壓。
第六實施例上述第五實施例具有這樣一種結構，即使n溝道薄膜晶體管的溝道區(qū)為烴的p導電性，以實現(xiàn)所需閾電壓。然而，在第三實施例的結構中，不可能自由控制p溝道薄膜晶體管的閾值電壓。
為了解決這個問題，在該實施例中，在圖(A)所示狀態(tài)下，或在先于圖1(A)所示狀態(tài)形成柵絕緣層之前，選擇地向半導體導以104和/或105注入雜質離子。
例如，在形成柵絕緣層103前，掩蔽半導體層105，然后以特定的摻雜量將硼離子注入半導體層104，使半導體層104變成輕的p型區(qū)。隨后，掩蔽半導體層104，以特定的摻雜量將磷離子注入半導體層105，使半導體層105變成輕的n型區(qū)。
該實施例提供一種能分別調節(jié)n和p溝道薄膜晶體管的閾值電壓的結構。
根據第五實施例，在將雜質離子注入了半導體層104和/或105后，最好熱處理或激光照射工件進行退火處理。退火有利于激活雜質離子和修復雜質離子的注入造成的損傷。
第七實施例本發(fā)明的第七實施例涉及一種結構，其中除第一實施例的低摻雜濃度區(qū)122和124(圖2(B))外，不形成有偏移棚區(qū)。
通常，偏移柵區(qū)好的作用是，它們可用于防止熱載流子造成的退化，減小截止電流，特別是通過增大源和漏間的電阻來降低載流子遷移率，這就是說偏移柵區(qū)與低摻雜濃度區(qū)的作用相同，一個典型例子是LDD區(qū)。
圖6(A)-6(D)示出了第七實施例的制造CMOS結構薄膜晶體管電路的工藝步驟。除上述之外，該實施例的工藝步驟基本與示于圖1(A)-1(E)、2(A)-2(D)和3(A)-3(B)的第一實施例相同。另外，用與圖1(A)-1(E)、2(A)-2(D)和3(A)-3(B)中所用的相同的參考數字表示與第一實施例相同的部件。
與第一實施例相比，第七實施例的特征在于，分別以圖6(A)所示較大厚度形成有精細且致密結構的陽極氧化膜601和602，覆蓋柵極11和12。具體說，陽極氧化膜601和602生長至2000-4000埃厚。盡管它們的厚度還可以再增加，但若太厚則陽極氧化工藝需要用超過300V的電壓，這會產生重復性和操作安全性的問題。
基本上以與第一實施例中所述的相同方式形成這些具有精細且致密結構的陽極氧化膜601和602，只是根據所需膜厚改變所加電壓。通常，膜厚越大，則所加電壓越高。
隨后，形成光刻膠掩模120，覆蓋構成p溝道薄膜晶體管的器件單元，并注入磷離子，如圖6(B)所示。磷離子的注入是按與第一實施例相同的參雜量進行的。該摻雜工藝的結果是，以自對準的方式形成了源區(qū)121、漏區(qū)125和溝道區(qū)123。該摻雜工藝還形成了低摻雜濃度區(qū)122和124，其中低摻雜濃度區(qū)124用作LDD區(qū)。
另外，在溝道區(qū)123的兩側邊上形成一對偏移柵區(qū)603。這些偏移柵區(qū)603不用作源或漏區(qū)。偏移柵區(qū)603的大概尺寸由在圖6(A)所示過程中形成于柵極11表面上的精細陽極氧化膜601的厚度決定。
在圖6(B)所示工藝過程完成后，除去光刻膠掩模120，形成另一光刻膠掩模126，覆蓋構成n溝道薄膜晶體管的器件單元。然后，如圖6(C)所示，以與第一實施例相同的摻雜量注入硼離子。該過程的結果是，以自對準的方式形成了源區(qū)128、漏區(qū)130和溝道區(qū)129。該摻雜過程還形成了接觸盤127和131。另外，如圖6(C)所示，還形成了一對尺寸相當陽極氧化膜602厚度的偏移柵區(qū)604。
現(xiàn)在除去光刻膠掩模126，獲得圖6(D)所示結構，并用激光照射工件，對它進行退火。
根據本實施例的CMOS結構，左邊示出的n溝道薄膜晶體管包括低摻雜濃度區(qū)122和124及偏移柵區(qū)603的組合。本發(fā)明者將這種低摻雜濃度區(qū)與偏移柵區(qū)的組合命名為高阻漏(HRD)區(qū)。盡管右邊示出的p溝道薄膜晶體管沒有任何低摻雜濃度區(qū)，但它包含有偏移柵區(qū)604。
如果使精細陽極氧化膜601和602的厚度逐漸變小，則偏移柵區(qū)603和604的作用會因此減小，并最終得到與第一實施例相同的結構。
然而，并不存在確定偏移柵區(qū)603和604的最小厚度或形成可作偏移柵區(qū)所需陽極氧化膜601和602的最小厚度的明顯分界線。因此，可以說，雖然在第一實施例中可以忽略偏移柵區(qū)的存在，但即使在第一實施例的結構中源和溝道區(qū)間及漏和溝道區(qū)間實際上仍存在偏移柵區(qū)。
第八實施例本發(fā)明的第八實施例涉及一種結構，其中有源矩區(qū)和驅動有源矩陣區(qū)的外圍驅動電路整體地形成于玻璃襯底上。
通常，形成休成有源矩陣液晶顯示器的一個襯底這樣構成，即至少一個執(zhí)行開關操作的薄膜晶體管設置于以矩形式排列的數個像素的每一個中，驅動有源矩區(qū)的外圍電路布置在有源矩陣區(qū)的外圍。所有這些電路皆形成于單個玻璃(或石英)襯底上。
如果將本發(fā)明應用于這種結構的有源矩陣液晶顯示器，則能在分立的像素中形成具有低截止電流特性的n溝道薄膜晶體管，用具有極佳特性的CMOS電路構成外圍電路。
更具體說，第八實施例提供一種結構，其中外圍電路具有1(A)-1(E)、2(A)-2(D)和3(A)-3(B)所示的CMOS結構，并且這些圖中所示的n溝道薄膜晶體管設置于有源矩陣區(qū)中。
設置于有源矩陣區(qū)中的薄膜晶體管最好應具有盡可能低的截止電流，因為要求它們在特定的時間周期內使電荷存儲于分立的像素電極中。示于圖3(B)在左邊的具有低摻雜濃度區(qū)122和124的n溝道薄膜晶體管最適合于該目的。
另一方面，常用CMOS電路構成外圍驅動電路。需要構成CMOS電路以改善其性能的n和p溝道薄膜晶體管的電特性盡可能的平衡。示于圖1(A)-1(E)、2(A)-2(D)和3(A)-3(B)中的第一實施例最適于這種目的。
第八實施例的上述結構提供了一個集成有源矩陣液晶顯示器，包括有源矩陣區(qū)中的n溝道薄膜晶體管電路和外圍驅動電路，兩電路皆具有如上所述的合乎要求的特性。
盡管根據上述說明本實施例使用了具有低摻雜濃度區(qū)(LDD區(qū))的n溝道薄膜晶體管，但也可以使用如第二實施例中所述的那樣的含偏移柵區(qū)的n溝道薄膜晶體管。另外，也可以使用如第七實施例所述的具有HRD區(qū)的n溝道薄膜晶體管。
第八實施例的另一變形中，在有源矩陣區(qū)設置了p溝道薄膜晶體管來代替n溝道薄膜晶體管。這種變形的優(yōu)點是，因為p溝道薄膜晶體管較耐退化，所以提高了圖像顯示區(qū)的可靠性。
第九實施例與上述第一實施例中所述相同，在使非晶硅膜結晶化時可以使用加速結晶化的金屬元素。(在第九實施例的以下描述中用鎳作金屬元素的例子)。然而，眾所周知，在結晶工藝后，在結晶硅膜中仍殘留有一定量的鎳。
如果有源層中含鎳濃度超過了特定極限，則會對薄膜晶體管的電特性起反作用。(本發(fā)明者的研究發(fā)現(xiàn)，該極限為5×1019/cm2。)第九實施例提供一種除去構成薄膜晶體管的半導體層的結晶硅膜中殘留的金屬元素的方法。下面參照圖7(A)-7(E)詳細說明該首先，制備有絕緣表面的襯底701。該襯底701應具有高耐熱性。這是因為根據本實施例在形成結晶硅膜時處理溫度偶爾會超過1000℃。
在該實施例中，襯底701是石英襯底，利用濺射法，在襯底701的頂上，形成3000埃厚的氧氮化硅膜702，作緩沖層。
然后，利用等離子CVD法或低壓熱CVD法生長500埃厚的非晶硅膜703。例如，可以用硅烷(SiH4)或乙硅烷(Si2H6)作形成膜的氣體。低壓熱CVD法形成的非晶硅膜703容易獲得較大晶粒，因為在以后的結晶工藝中晶核出現(xiàn)的可能性較小。
在非晶硅膜703形成后，在氧氣氛中用紫外線照射工件，以在非晶硅膜703的表面上形成極薄氧化層(未示出)。該氧化層使得工件表面在以下將說明的應用溶液工藝中引入鎳時潤濕性增強(圖7(A))。
然后，把含一定濃度鎳的鎳鹽溶液滴到工件上，形成如圖7(B)所示的水膜704。如果考慮到在以后將說明的加熱后會殘留不希望的雜質，則最好用硝酸鎳鹽溶液作鎳鹽溶液。盡管也可用醋酸鎳溶液，但因為它含碳，在以后的加熱處理后容易產生殘留在硅膜上的碳化物，最好不用。
在圖7(B)所示狀態(tài)中，用旋轉器將水膜704鋪開，使水膜704中所含鎳原子直接與未示出的形成于非晶硅膜703上的氧化層接觸。
在惰性氣氛中，在450℃溫度下，對工件進行脫氫處理約1小時，然后，在500-700℃(典型為550-600℃)，加熱處理1-24小時，使非晶硅膜703晶化，以此方式獲得圖7(C)所示的結晶硅膜705。
先前直接與未示出的覆蓋非晶硅膜703的氧化層接觸的鎳原子通過氧化層擴散到非晶硅膜703中，用作加速晶化的催化劑。具體說，鎳與硅反應，形成硅化物，然后該硅化物作晶核，圍繞它將發(fā)生晶化。通過調節(jié)上述應用溶液工藝中鎳鹽溶液的濃度，便可以容易地控制上述工藝中注入的鎳濃度。
在加熱處理的結晶完成后，用激光或用相同輻射能量的光照射工件，可以進一步提高結晶硅膜705的結晶度。用該后來的處理可以使在加熱處理后仍殘余的小部分非晶硅完全結晶。
用更高溫度進一步熱處理這樣得到的結晶硅膜705。具體地，這種熱處理的溫度設定為700-1200℃(典型為800-1000℃)，處理時間設定為1和12小時(典型為6小時)。重要的是在圖7(D)所示的加熱處理中使用含鹵族元素(在本實施例中使用氯(Cl))的氣氛。
第九實施例的特征在于，通過在含鹵族元素的氣氛中進行加熱處理，可以除去殘留在結晶硅膜705中的鎳原子。更具體地，這種加熱處理利用鹵族元素的吸雜作用，可以將殘留的鎳原子吸收到并固定于形成于結晶硅膜705上的熱氧化層706中。
制備用于該實施例的含鹵素元素的氣氛的方法如下。首先，向氮氣氛中加入10vol％的氧，然后加入3vol％(相對于氧的體積)的鹽酸(HCl)。在該氣氛中，一般在950℃的溫度下，進行圖7(D)所示的加熱處理6小時。加入這種低體積比的氧的原因是，如果氧的比例太高，氧化層706的生長太快，很難進行充分地吸雜。
盡管在該實施例中選用氯(Cl)作鹵族元素，并以鹽酸氣的形式加入，但也可以用其它氣體制備含鹵族元素的氣氛。例如，可以選取氟化氫(HF)、溴化氫(HBr)、氯(Cl2)、氟(F2)和溴(Br2)中的一種或幾種。還可以用鹵素的氫氧化物。
在任何情況下，在圖7(D)所示的加熱工藝過程中，殘留在結晶硅膜705中的鎳原子會被吸收到熱氧化層706中。于是便從結晶硅膜705中除去了鎳原子，并得到幾乎平含鎳原子的結晶硅膜707。
如位錯和堆疊層錯等晶體缺陷幾乎不存在，在這樣的硅原子間進行復合時使可消除硅原子懸空鍵。這是因為，上述加熱處理在更高的950℃溫度下進行的。而且，仍殘存的懸空鍵會被結晶硅膜707中所含有的氫和鹵素原子中斷。這就是說在結晶硅膜707中存在氫和鹵素原子。
在完成了圖7(D)所示的工藝后，除去用作吸雜點的熱氧化層706。這樣做的目的是防止鎳原子反擴進結晶硅膜707中。
使結晶硅膜707構圖成島形，形成n溝道薄膜晶體管的半導體層708和p溝道薄膜晶體管的半導體層709，如圖7(E)所示。
通過與在第一實施例中所述的相同的以下步驟可以完成n和p溝道薄膜晶體管。
由于根據第九實施例的上述工藝形成的薄膜晶體管的半導體層708和709幾首不含金屬元素(在本實施例中為鎳)，所以實際上它們不會因金屬元素而發(fā)生退化或特性退化。換言之，本實施例可以利用薄膜晶體管構成可靠性極佳的包括有源矩陣區(qū)和外圍驅動電路的電路。
第十實施例本發(fā)明的第十實施例涉及一種進一步去除仍殘存在第九實施例的上述結構中的鎳原子的方法。
在該實施例中，在含鹵素元素的氧化氣氛中，加熱處理利用鎳的結晶化工藝獲得的結晶硅膜，形成熱氧化層。由于該熱氧化層吸收鎳原子，最后它將含比結晶硅膜濃度高的鎳原子。
在形成了熱氧化層后，除去之。這種操作可充分地減小結晶硅膜中殘存的鎳原子濃度。利用其它金屬元素而不用鎳來加速硅的結晶也可以獲得同樣的效果。
下面通過例子更具體地說明本實施例，在含3vol％鹽酸(HCl)的氧氣氛中，熱處理利用鎳的結晶化工藝得到的結晶硅膜，形成熱氧化層。
氧化層的厚度最好不小于200埃。這樣便可以降低殘存于結晶硅膜中的鎳原子濃度。
由于在熱處理期間用去了不穩(wěn)定的硅成分來形成熱氧化層，所以可以減少結晶硅膜中的缺陷，提高其晶體結構的質量。
將本發(fā)明用于半導體器件時，可以產生以下有益效果(1)由于在任何處理步驟皆不需要以極高的摻雜量注入雜質，所以可以避免光刻膠性質的變化。
(2)只在n溝道薄膜晶體管中形成低摻雜濃度區(qū)，便可以減小截止電流。
(3)在用兩種類型的薄膜晶體管結合構成CMOS結構時，可以實現(xiàn)n和p溝道薄膜晶體管之間電特性的平衡。
(4)因為在注入雜質離子產生p導電性時靠近溝道區(qū)的區(qū)基本上是本征的，所以容易形成p-i結和使對有源區(qū)的損傷最小。
(5)由于用如氧化硅膜之類的絕緣層覆蓋著有源層，所以可以避免在注入雜質離子時可能發(fā)生的污染和表面損傷。
權利要求
1.一種有源矩陣顯示裝置，其特征在于，該裝置包括在襯底上形成的有源矩陣電路和驅動器電路；所述驅動器電路至少包括第一薄膜晶體管和第二薄膜晶體管；所述第一薄膜晶體管包括含有第一源/漏區(qū)、一對輕摻雜區(qū)及它們之間的第一溝道形成區(qū)的第一半導體層，以及隔著第一柵絕緣層鄰接于所述第一溝道形成區(qū)的第一柵電極；所述第二薄膜晶體管包括含有第二源/漏區(qū)及它們之間的第二溝道形成區(qū)的第二半導體層，以及隔著第二柵絕緣層鄰接于所述第二溝道形成區(qū)的第二柵電極；其中所述第二溝道形成區(qū)與所述第二源/漏區(qū)直接接觸，含n型雜質與p型雜質的一對區(qū)段分別鄰接于所述第二源/漏區(qū)而形成，且所述一對區(qū)段中至少有一個與電極連接。
2.一種有源矩陣顯示裝置，其特征在于，該裝置包括在襯底上形成的有源矩陣電路和驅動器電路；所述驅動器電路至少包括第一薄膜晶體管和第二薄膜晶體管；所述第一薄膜晶體管包括含有第一源/漏區(qū)、一對輕摻雜區(qū)及它們之間的第一溝道形成區(qū)的第一半導體層，以及隔著第一柵絕緣層鄰接于所述第一溝道形成區(qū)的第一柵電極；所述第二薄膜晶體管包括含有第二源/漏區(qū)及它們之間的第二溝道形成區(qū)的第二半導體層，以及隔著第二柵絕緣層鄰接于所述第二溝道形成區(qū)的第二柵電極；其中所述第二溝道形成區(qū)與含p型雜質的所述第二源/漏區(qū)直接接觸，含n型雜質與p型雜質的一對區(qū)段分別鄰接于所述第二源/漏區(qū)而形成，且所述一對區(qū)段中至少有一個與電極連接。
3.一種有源矩陣顯示裝置，其特征在于，該裝置包括在襯底上形成的有源矩陣電路和驅動器電路；所述驅動器電路至少包括一個薄膜晶體管，所述薄膜晶體管包括含有源/漏區(qū)及它們之間的溝道形成區(qū)的半導體層，以及隔著柵絕緣層鄰接于所述溝道形成區(qū)的柵電極；其中所述溝道形成區(qū)與所述源/漏區(qū)直接接觸，含n型雜質與p型雜質的一對區(qū)段分別鄰接于所述源/漏區(qū)而形成，且所述一對區(qū)段中至少有一個與電極連接。
4.一種有源矩陣顯示裝置，其特征在于，該裝置包括在襯底上形成的有源矩陣電路和驅動器電路；所述驅動器電路至少包括一個薄膜晶體管，所述薄膜晶體管包括含有源/漏區(qū)及它們之間的溝道形成區(qū)的半導體層，以及隔著柵絕緣層鄰接于所述溝道形成區(qū)的柵電極；其中所述溝道形成區(qū)與含p型雜質的所述源/漏區(qū)直接接觸，含n型雜質與p型雜質的一對區(qū)段分別鄰接于所述源/漏區(qū)而形成，且所述一對區(qū)段中至少有一個與電極連接。
5.如權利要求1與2之一所述的有源矩陣顯示裝置，其特征在于所述第一源/漏區(qū)包含n型雜質。
6.如權利要求1與2之一所述的有源矩陣顯示裝置，其特征在于所述第一溝道形成區(qū)和所述第二溝道形成區(qū)包含賦予一導電率的雜質。
7.如權利要求1與2之一所述的有源矩陣顯示裝置，其特征在于所述第一半導體層和所述第二半導體層包含氫和鹵素。
8.一種至少含有一個在襯底上形成的p溝道薄膜晶體管的半導體裝置，其特征在于，所述p溝道薄膜晶體管包括含有源/漏區(qū)及它們之間的溝道形成區(qū)的半導體層，以及隔著柵絕緣層鄰接于所述溝道形成區(qū)的柵電極；其中所述溝道形成區(qū)與所述源/漏區(qū)直接接觸，含n型雜質與p型雜質的一對區(qū)段分別鄰接于所述源/漏區(qū)而形成，且所述一對區(qū)段中至少有一個與電極連接。
9.一種至少含有一個在襯底上形成的p溝道薄膜晶體管的半導體裝置，其特征在于，所述p溝道薄膜晶體管包括含有源/漏區(qū)及它們之間的溝道形成區(qū)的半導體層，以及隔著柵絕緣層鄰接于所述溝道形成區(qū)的柵電極；其中所述溝道形成區(qū)與所述源/漏區(qū)直接接觸，且一對接觸區(qū)分別鄰接于所述源/漏區(qū)而形成。
10.如權利要求8與9之一所述的半導體裝置，其特征在于所述溝道形成區(qū)包含賦予一導電率的雜質。
11.如權利要求8與9之一所述的半導體裝置，其特征在于所述半導體層包含氫和鹵素。
12.如權利要求3與4之一所述的有源矩陣顯示裝置，其特征在于所述溝道形成區(qū)包含賦予一導電率的雜質。
13.如權利要求3與4之一所述的有源矩陣顯示裝置，其特征在于所述半導體層包含氫和鹵素。
全文摘要
一種有源矩陣顯示裝置，其特征在于，該裝置包括在襯底上形成的有源矩陣電路和驅動器電路；所述驅動器電路至少包括第一薄膜晶體管和第二薄膜晶體管；所述第一薄膜晶體管包括含有第一源/漏區(qū)、一對輕摻雜區(qū)及它們之間的第一溝道形成區(qū)的第一半導體層，以及隔著第一柵絕緣層鄰接于所述第一溝道形成區(qū)的第一柵電極；所述第二薄膜晶體管包括含有第二源/漏區(qū)及它們之間的第二溝道形成區(qū)的第二半導體層，以及隔著第二柵絕緣層鄰接于所述第二溝道形成區(qū)的第二柵電極；其中所述第二溝道形成區(qū)與所述第二源/漏區(qū)直接接觸，含n型雜質與p型雜質的一對區(qū)段分別鄰接于所述第二源/漏區(qū)而形成，且所述一對區(qū)段中至少有一個與電極連接。
文檔編號H01L27/12GK1504820SQ200310124529
公開日2004年6月16日 申請日期1997年2月9日 優(yōu)先權日1996年2月9日
發(fā)明者山崎舜平, 福永健司, 司 申請人:株式會社半導體能源研究所