專利名稱：異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件及其制造方法。
背景技術(shù)：
通常，在移動手機的發(fā)射器中，需要功率放大器在較低的電壓下工作并且具有較低的接通電阻。GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件用做功率放大器。
在第一種現(xiàn)有技術(shù)的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件中(參見Yasunori BITO等人的“64％ Efficiency Enhancement-Mode PowerHeterojunction FET for 3.5V Li-Ion Battery Operated Personal DigitalCellular Phones”的圖2，1998 IEEE MTT-S Int.Microwave Symp-Dig.，439-442頁，1998年6月)，通過外延生長工藝依次生長溝道層、未摻雜的AlGaAs肖特基層、未摻雜的GaAs層以及摻雜Si的n+型帽蓋層，雙溝槽結(jié)構(gòu)提供在摻雜Si的n+型帽蓋層和未摻雜的肖特基層中。然后，借助雙溝槽結(jié)構(gòu)，柵電極形成在未摻雜的肖特基層上，歐姆源電極和歐姆漏電極形成在摻雜Si的n+型帽蓋層上。這將在下面詳細介紹。
在以上介紹的第一種現(xiàn)有技術(shù)的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件中，由于采用了雙溝槽結(jié)構(gòu)，可以降低接通電阻。
然而在以上介紹的第一種現(xiàn)有技術(shù)的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件中，由于柵電極直接接觸未摻雜的AlGaAs肖特基層，因此兩者之間的有效肖特基勢壘很小，即約1.0eV，以至于柵極的開啟電壓Vf很小，約0.7V。因此，在正常的操作時，柵電極正向?qū)?，產(chǎn)生柵極漏電流。
在第二種現(xiàn)有技術(shù)的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件中(參見Shigeki WADA等人的“0.1-μm p+-GaAs Gate HJFET’s Fabricated UsingTwo-Step Dry-Etching and Selective MOMBE Growth Techniques”，IEEETransactions on Electron Devices，Vol.45，No.6，1383-1389頁，1998年6月)，通過第一外延生長工藝，依次生長溝道層、未摻雜的AlGaAs肖特基層以及摻雜Si的n+型帽蓋層，并且溝槽結(jié)構(gòu)提供在摻雜Si的n+型帽蓋層中。然后通過第二外延生長工藝，摻雜碳的p+型GaAs層生長在未摻雜的InGaAs肖特基層上。然后柵電極形成在摻雜碳的p+型AlGaAs肖特基層上，歐姆源電極和歐姆漏電極形成在摻雜Si的n+型帽蓋層上。這將在下面詳細介紹。
在以上介紹的第二種現(xiàn)有技術(shù)的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件中，由于摻雜碳的p+型GaAs層與它下面的層形成p+-n結(jié)，阻擋未摻雜的InGaAs溝道層中形成的溝道內(nèi)電子的有效肖特基勢壘顯著增加。也就是，該有效肖特基勢壘增加到摻雜碳的p+型GaAs層的帶隙的程度，例如1.4eV。
然而在以上介紹的第二種現(xiàn)有技術(shù)的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件中，雖然與以上介紹的第一種現(xiàn)有技術(shù)的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件相比，有效肖特基勢壘從約1.0eV到1.4eV增加了0.4eV，但與以上介紹的第一種現(xiàn)有技術(shù)的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件相比，由于摻雜碳的p+型GaAs層與未摻雜的AlGaAs肖特基層直接接觸，柵極開啟電壓Vf從約0.7V到約0.9V僅增加了0.2V。因此，在正常的操作時，柵電極仍然正向?qū)óa(chǎn)生柵極漏電流。
在第三種現(xiàn)有技術(shù)的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件中(參見K.NISHI等人的“High Current/gm self-Alignment PJ-HFET ofCompletely Enhancement-Mode Operation”，Extended Abstracts of the1998 International Conference on Solid-State Devices and Materials，396-397頁，1998)，通過外延生長工藝依次生長溝道層、未摻雜的AlGaAs肖特基層、未摻雜的GaAs肖特基層以及摻雜碳的p+型GaAs層。此外，柵電極形成在摻雜碳的p+型GaAs層上。此外，n+型接觸區(qū)、歐姆源電極和歐姆漏電極形成在n+型接觸區(qū)上。這也將在下面詳細介紹。
在以上介紹的第三種現(xiàn)有技術(shù)的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件中，在外延生長的摻雜碳的p+型GaAs層中沒有引入缺陷，因此與以上介紹的第二種現(xiàn)有技術(shù)的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件相比，柵極開啟電壓Vf可以增加到1.12V，增加約0.22V。
然而在以上介紹的第三種現(xiàn)有技術(shù)的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件中，接通電阻很大，這將在下面詳細介紹。
發(fā)明概述本發(fā)明的一個目的是提供一種具有高柵極開啟電壓和低接通電阻的異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件。
根據(jù)本發(fā)明，在異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件中，溝道層形成在GaAs襯底上，不包含鋁的第一半導(dǎo)體層形成在溝道層上。第一導(dǎo)電類型的第一和第二帽蓋層形成在第一半導(dǎo)體層上，以在第一半導(dǎo)體層上產(chǎn)生溝槽。第一和第二歐姆電極分別形成在第一和第二帽蓋層上。第二導(dǎo)電類型的第二半導(dǎo)體層形成在溝槽內(nèi)的第一半導(dǎo)體層上，第二半導(dǎo)體層與第一和第二帽蓋層隔開。柵電極形成在第二半導(dǎo)體層上。
此外，在異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件的制造方法中，通過第一外延生長工藝，在GaAs襯底上生長至少一個溝道層、沒有鋁的第一半導(dǎo)體層、第一導(dǎo)電類型的寬溝槽蝕刻終止層以及第一導(dǎo)電類型的帽蓋層。然后，使用寬溝槽蝕刻終止層作為終止層選擇性地除去帽蓋層，在帽蓋層內(nèi)產(chǎn)生溝槽。然后由SiO2等制成的絕緣層淀積在整個表面上。然后將絕緣層開孔露出第一半導(dǎo)體層。之后，通過第二外延生長生長第二導(dǎo)電類型的第二半導(dǎo)體層，由此第二半導(dǎo)體層掩埋在溝槽中并接觸第一半導(dǎo)體層。然后，柵電極形成在第二半導(dǎo)體層上。最后，歐姆電極形成在帽蓋層上。


參考附圖從下面與現(xiàn)有技術(shù)比較的說明書中，將更清楚地理解本發(fā)明，其中圖1示出了第一種現(xiàn)有技術(shù)的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件的剖面圖；圖2示出了第二種現(xiàn)有技術(shù)的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件的剖面圖；圖3示出了第三種現(xiàn)有技術(shù)的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件的剖面圖；圖4示出了根據(jù)本發(fā)明的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件的第一實施例的剖面圖；圖5A到5H示出了圖4的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件的制造方法的剖面圖；圖6和7示出了圖4的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件的第一和第二改型的剖面圖；圖8示出了根據(jù)本發(fā)明的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件的第二實施例的剖面圖；圖9A示出了圖8器件的柵極溝槽深度特性；圖9B示出了圖8器件的柵極擊穿電壓-最大漏電流特性；圖10A到10J示出了圖8的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件的制造方法的剖面圖；以及圖11、12、13、14、15、16、17和18示出了圖8的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件的第一、第二、第三、第四、第五、第六、第七和第八改型的剖面圖。
具體實施例方式
在說明優(yōu)選實施例之前，參考圖1、2和3介紹現(xiàn)有技術(shù)的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件(晶體管)。
在圖1中，示出了第一種現(xiàn)有技術(shù)的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件(參見Shigeki WADA等人的“0.1-μm p+-GaAs Gate HJFET’sFabricated Using Two-Step Dry-Etching and Selective MOMBE GrowthTechniques”的圖2，IEEE Transactions on Electron Devices，Vol.45，No.6，1383-1389頁，1998年6月)，參考數(shù)字1表示半絕緣的GaAs襯底。此外，通過外延生長工藝在GaAs襯底上依次生長未摻雜的AlGaAs緩沖層2、摻雜Si的n+型AlGaAs電子提供層3、未摻雜的AlGaAs間隔層4、未摻雜的InGaAs溝道層5、未摻雜的AlGaAs間隔層6、摻雜Si的n+型AlGaAs電子提供層7、未摻雜的AlGaAs肖特基層8、未摻雜的GaAs肖特基層9、摻雜Si的n+型AlGaAs寬溝槽蝕刻終止層10以及摻雜Si的n+型GaAs帽蓋層11。此外，由二氧化硅制成的絕緣層12形成在未摻雜的GaAs肖特基層9上。而且，借助未摻雜的GaAs層9內(nèi)的溝槽，由鋁等制成的柵電極13形成在未摻雜的AlGaAs肖特基層8上。此外，由AuGe/Au制成的歐姆源電極14S和歐姆電極14D形成在摻雜Si的n+型GaAs帽蓋層11上。
在圖1的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件中，由于采用了雙溝槽結(jié)構(gòu)，歐姆源電極14S和歐姆電極14D之間的接通電阻可以降低。
然而在圖1的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件中，由于柵電極13直接接觸未摻雜的AlGaAs肖特基層8，因此兩者之間的有效肖特基勢壘很小，即約1.0eV，以至于柵極的開啟電壓Vf很小，約0.7V。因此，在正常的操作時，柵電極正向?qū)óa(chǎn)生柵極漏電流。
應(yīng)該注意當(dāng)柵極漏電流為1Ma/mm時，定義了柵極開啟電壓。
在圖2中，示出了第二種現(xiàn)有技術(shù)的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件(參見Shigeki WADA等人的“0.1-μm p+-GaAs Gate HJFET’sFabricated Using Two-Step Dry-Etching and Selective MOMBE GrowthTechniques”，IEEE Transactions on Electron Devices，Vol.45，No.6，1383-1389頁，1998年6月)，參考數(shù)字201表示半絕緣的GaAs襯底。此外，通過第一外延生長工藝，依次生長未摻雜的AlGaAs緩沖層202、摻雜Si的n+型AlGaAs電子提供層203、未摻雜的InGaAs溝道層204、摻雜Si的n+型InGaAs電子提供層205、未摻雜的AlGaAs肖特基層206以及摻雜Si的n+型GaAs帽蓋層207。而且，由二氧化硅制成的絕緣層208形成在未摻雜的AlGaAs肖特基層206上。此外，然后通過第二外延生長工藝，借助絕緣層208內(nèi)的溝槽，摻雜碳的p+型GaAs層209生長在未摻雜的AlGaAs肖特基層206上。此外，由鋁等制成的柵電極210形成在摻雜碳的p+型GaAs層209上。而且，由AuGe/Au等制成的歐姆源電極211S和歐姆漏電極211D形成在摻雜Si的n+型GaAs帽蓋層207上。
在圖2的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件中，由于摻雜碳的p+型GaAs層209與它下面的層形成p+-n結(jié)，阻擋未摻雜的p+型InGaAs溝道層204中形成的溝道內(nèi)電子的有效肖特基勢壘顯著增加。也就是，該有效肖特基勢壘增加到摻雜碳的p+型GaAs層209的帶隙的程度，例如1.4eV。
然而在圖2的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件中，雖然與圖1的第一種現(xiàn)有技術(shù)的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件相比，有效肖特基勢壘從約1.0eV到1.4eV增加了0.4eV，但圖1的第一種現(xiàn)有技術(shù)的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件相比，柵極開啟電壓Vf從約0.7V到約0.9V僅增加了0.2V。因此，在正常的操作時，柵電極仍然正向?qū)óa(chǎn)生柵極漏電流。
柵極開啟電壓Vf沒有增加的原因在于摻雜碳的p+型GaAs層209直接外延生長在未摻雜的AlGaAs肖特基層206上。也就是，未摻雜的AlGaAs肖特基層206暴露到空氣，未摻雜的AlGaAs肖特基層206的鋁成分與氧活躍地反應(yīng)，由此在其上產(chǎn)生氧化鋁。由于很難除去氧化鋁，氧化鋁在外延生長的摻雜碳的p+型GaAs層209中引入了缺陷，由此柵極開啟電壓Vf降低產(chǎn)生柵極漏電流。
在圖3中，示出了第三種現(xiàn)有技術(shù)的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件(參見K.NISHI等人的“High Current/gm self-Alignment PJ-HFET of Completely Enhancement-Mode Operation”，Extended Abstractsof the 1998 International Conference on Solid-State Devices andMaterials，396-397頁，1998)，參考數(shù)字301表示半絕緣的GaAs襯底。此外，通過外延生長工藝依次生長未摻雜的AlGaAs緩沖層302、摻雜Si的n+型AlGaAs電子提供層303、未摻雜的AlGaAs間隔層304、未摻雜的InGaAs溝道層305、未摻雜的AlGaAs間隔層306、摻雜Si的n+型AlGaAs電子提供層307、未摻雜的AlGaAs肖特基層308、未摻雜的GaAs肖特基層309以及摻雜碳的p+型GaAs層310。并且，由WSi等制成的柵電極311形成在摻雜碳的p+型GaAs層310上。此外，通過與柵電極311和摻雜碳的p+型GaAs層310自對準(zhǔn)的Si注入，n+型接觸區(qū)312S和312D形成在襯底301和層302到309。此時，柵電極311和摻雜碳的p+型GaAs層310大于圖3中示出的。通過圖3中示出的蝕刻工藝，在柵電極311和摻雜碳的p+型GaAs層310進一步減小之后，由AuGe/Au等制成的歐姆源電極313S和歐姆漏電極313D分別形成在n+型接觸區(qū)312S和312D上。
在圖3的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件中，由于摻雜碳的p+型GaAs層310以及從302到309的其它層在相同的外延生長工藝中生長，因此摻雜碳的p+型GaAs層310沒有與未摻雜的AlGaAs肖特基層308接觸，因此在摻雜碳的p+型GaAs層310的底部沒有氧化物，因此在外延生長的摻雜碳的p+型GaAs層310中沒有引入缺陷，由此與圖2的第二種現(xiàn)有技術(shù)的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件相比，柵極開啟電壓Vf可以增加到1.12V，增加約0.22V。
然而在圖3的第三種現(xiàn)有技術(shù)的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件中，歐姆源電極313S和歐姆漏電極313D的接通電阻很大。也就是，由于歐姆源電極313S和歐姆漏電極313D分別連接到n+型接觸區(qū)312S和312D，因此兩者之間的接觸電阻變大，增加了接通電阻。而且，由于在未摻雜的InGaAs溝道層305中產(chǎn)生的溝道和未摻雜的GaAs肖特基層309的表面之間的距離很小，因此通過未摻雜的GaAs肖特基層309的表面耗盡區(qū)降低了溝道中薄層載流子的濃度，由此柵電極311和n+型接觸區(qū)312S和312D之間區(qū)域的表面電阻大，也增加了接通電阻。特別是，當(dāng)圖3的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件施加到具有正閾值電壓的增強型場效應(yīng)晶體管，由于摻雜碳的p+型GaAs層310和以上提到的溝道區(qū)之間的距離進一步減小，因此溝道中薄層載流子的濃度進一步減小，由此每單元面積的以上提到的表面電阻為幾千Ω。由此，圖3的GaAs場效應(yīng)型半導(dǎo)體器件不能應(yīng)用到在如3V的低壓下工作的移動手機。
在圖4中，示出了根據(jù)本發(fā)明的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件的第一實施例，對應(yīng)于圖2的摻雜碳的p+型GaAs層209的摻雜碳的p+型GaAs層15添加到圖1的部件中。此外，摻雜碳的p+型GaAs層15接觸未摻雜的GaAs肖特基層9，而不是未摻雜的AlGaAs肖特基層8。
由于摻雜碳的p+型GaAs層15沒有接觸其中鋁部件容易氧化的未摻雜的AlGaAs肖特基層8，因此柵極開啟電壓Vf可以增加到約1.2V。
同樣，與圖1的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件類似的方式，歐姆源電極14S和歐姆漏電極14D之間的接通電阻可以變小，即，約2Ω·mm。
下面參考圖5A到5H介紹圖4的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件的制造方法。
首先，參考圖5A，使用分子束外延(MBE)法或金屬有機汽相外延(MOVPE)法通過第一外延生長工藝在半絕緣的GaAs襯底1上依次生長約50nm厚的未摻雜的AlGaAs緩沖層2、約4nm厚其內(nèi)摻雜有約3×1018Si原子cm-3的n+型AlGaAs電子提供層3、約2nm厚未摻雜的AlGaAs間隔層4、約15nm厚未摻雜的InGaAs溝道層5、約2nm厚未摻雜的AlGaAs間隔層6、約9nm厚其內(nèi)摻雜有約3×1018Si原子cm-3的n+型AlGaAs電子提供層7、約7nm厚的AlGaAs肖特基層8、約5nm厚的未摻雜的GaAs肖特基層9、約5nm厚其內(nèi)摻雜有約4×1018Si原子cm-3的n+型AlGaAs寬溝槽蝕刻終止層10以及約100nm厚其內(nèi)摻雜有約4×1018Si原子cm-3的n+型GaAs帽蓋層11。
接下來，參考圖5B，通過光刻工藝形成光致抗蝕劑圖形21。然后使用光致抗蝕劑圖形21作為掩模并且n+型AlGaAs寬溝槽蝕刻終止層10作為終止層通過干蝕刻工藝蝕刻n+型GaAs帽蓋層11。此時，也蝕刻了部分n+型AlGaAs寬溝槽蝕刻終止層10。由此，在n+型GaAs帽蓋層11中產(chǎn)生寬溝槽11a。
隨后，參考圖5C，通過清洗工藝完全除去剩余的n+型AlGaAs寬溝槽蝕刻終止層10。然后，除去光致抗蝕劑圖形21。由此，寬溝槽11a進一步增加產(chǎn)生寬溝槽10a。
接下來，參考圖5D，通過化學(xué)汽相淀積(CVD)工藝，由二氧化硅制成的絕緣層12淀積在整個表面上。
之后，參考圖5E，通過光刻工藝形成光致抗蝕劑圖形22。然后使用光致抗蝕劑圖形22作為掩模通過蝕刻工藝蝕刻絕緣層12。由此，露出未摻雜的GaAs肖特基層9。然后，除去光致抗蝕劑圖形22。
隨后，參考圖5F，使用MOVPE法通過第二外延生長工藝，約80nm厚其內(nèi)摻雜有1×1020碳原子cm-3的摻雜碳的p+型GaAs層15選擇性地生長在露出的未摻雜的GaAs肖特基層9上。
此后，參考圖5G，通過濺射工藝形成WSi制成的柵電極13。然后，通過光刻和蝕刻工藝構(gòu)圖柵電極13。
接下來，參考圖5H，通過光刻和蝕刻工藝進一步構(gòu)圖絕緣層12。由此，露出n+型GaAs層11。
最后，再參考圖4，通過蒸發(fā)和剝離工藝，由AuGe制成的歐姆層淀積在露出的n+型GaAs帽蓋層11上。然后，使歐姆層合金化并通過光刻和蝕刻工藝構(gòu)圖。由此，形成歐姆源電極14S和歐姆漏電極14D。
在圖6中，示出了圖4的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件的第一改型，用摻雜Si的n+型InGaP寬溝槽蝕刻終止層10’代替圖4的摻雜Si的n+型AlGaAs寬溝槽蝕刻終止層10。即使在圖6的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件中，柵極開啟電壓Vf也可以增加到約1.2V。同樣，接通電阻可以很小，即約2Ω·mm。
在圖7中，示出了圖4的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件的第二改型，用摻雜Si的n+型InGaP寬溝槽蝕刻終止層10”代替圖4的摻雜Si的n+型AlGaAs寬溝槽蝕刻終止層10。摻雜碳的p+型GaAs層15接觸摻雜Si的n+型InGaP寬溝槽蝕刻終止層10”，終止層10”不包括容易氧化的鋁。即使在圖7的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件中，柵極開啟電壓Vf也可以增加到約1.2V。同樣，接通電阻可以很小，即約2Ω·mm。
當(dāng)制造圖7的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件時，由于不需要摻雜Si的n+型InGaP寬溝槽蝕刻終止層10”的完整除去工藝，因此可以簡化制造步驟。
在圖8中，示出了根據(jù)本發(fā)明的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件的第二實施例，未摻雜的AlGaAs柵極溝槽終止層16和未摻雜的GaAs層17添加到圖4的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件的部件中，通過提供在未摻雜的AlGaAs柵極溝槽終止層16和未摻雜的GaAs層17中的柵極溝槽，摻雜碳的p+型GaAs層15形成在未摻雜的GaAs肖特基層9上。
以圖4中的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件的相同方式，由于摻雜碳的p+型GaAs層15沒有接觸其中鋁部件容易氧化的未摻雜的AlGaAs肖特基層8，因此柵極開啟電壓Vf可以增加到約1.2V。與圖1的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件類似的方式，歐姆源電極14S和歐姆漏電極14D之間的接通電阻可以很小，即約1.6Ω·mm。同樣，跨導(dǎo)可以增加到約470mS/mm。
此外，由于摻雜碳的p+型GaAs層15部分掩埋在未摻雜的AlGaAs柵極溝槽終止層16和未摻雜的GaAs層17中的柵極溝槽中，因此可以降低摻雜Si的n+型AlGaAs寬溝槽蝕刻終止層10和摻雜Si的n+型GaAs帽蓋層11中寬溝槽周圍的表面電阻。也就是，半導(dǎo)體表面的表面電位耗盡了溝道中積聚的電子。InGaAs溝道層5和未摻雜的GaAs層17之間的距離增加降低了溝道中積聚電子的表面電位效應(yīng)。因此，通過采用未摻雜的AlGaAs層16和未摻雜的GaAs層17，溝道中的薄層載流子的濃度增加。
例如，如圖9A所示，示出了圖8的半導(dǎo)體器件為具有0.3V正閾值電壓的增強型的表面電阻特性，當(dāng)由未摻雜的AlGaAs柵極溝槽蝕刻終止層16和未摻雜的GaAs層17的厚度表示的柵極溝槽深度大于5nm時，溝道中的薄層載流子的濃度大于1×1012cm-2并且寬溝槽周圍的表面電阻小于1000Ω/□。同樣，當(dāng)表示的柵極溝槽深度為20nm時，產(chǎn)生的溝道中的薄層載流子的濃度為2.3×1012cm-2，并且寬溝槽周圍的表面電阻為450Ω/□。
同樣，在圖8中，由于由摻雜碳的p+型GaAs層15的帶隙確定肖特基勢壘，因此即使摻雜碳的p+型GaAs層15部分掩埋在柵極溝槽內(nèi)時，也可以保持高的柵極擊穿電壓。而且，通過采用掩埋的p+型GaAs層15降低的寄生電阻不僅降低接通電阻，而且增加了器件的最大漏電流。另一方面，在圖1中，肖特基勢壘由AlGaAs肖特基層8和GaAs層9共同確定。如果柵極13的掩埋量增加，則降低了柵極擊穿電壓，這是因為GaAs和柵極之間的肖特基勢壘比AlGaAs和柵極的低0.3eV，如圖9B所示，其中圖9B示出了柵極電壓-最大漏電流特性，圖8的器件示出了比圖1的器件高的最大漏電流和高的柵極擊穿電壓。
下面參考圖10A到10J介紹圖8的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件的制造方法。
首先，參考圖10A，使用MBE法或MOVPE法通過第一外延生長工藝在半絕緣的GaAs襯底1上依次生長約50nm厚的未摻雜的AlGaAs緩沖層2、約4nm厚其內(nèi)摻雜有約3×1018Si原子cm-3的n+型AlGaAs電子提供層3、約2nm厚未摻雜的AlGaAs間隔層4、約15nm厚未摻雜的InGaAs溝道層5、約2nm厚未摻雜的AlGaAs間隔層6、約9nm厚其內(nèi)摻雜有約3×1018Si原子cm-3的n+型AlGaAs電子提供層7、約7nm厚的AlGaAs肖特基層8、約5nm厚的未摻雜的GaAs肖特基層9、約5nm厚未摻雜的AlGaAs柵極溝槽蝕刻終止層16、約15nm厚的GaAs層17、約5nm厚其內(nèi)摻雜有約4×1018Si原子cm-3的n+型AlGaAs寬溝槽蝕刻終止層10以及約100nm厚其內(nèi)摻雜有約4×1018Si原子cm-3的n+型GaAs帽蓋層11。
接下來，參考圖10B，通過光刻工藝形成光致抗蝕劑圖形21。然后通過干蝕刻工藝使用光致抗蝕劑圖形21作為掩模并且n+型AlGaAs寬溝槽蝕刻終止層10作為終止層蝕刻n+型GaAs帽蓋層11。此時，也蝕刻了部分n+型AlGaAs寬溝槽蝕刻終止層10。由此，在n+型GaAs帽蓋層11中產(chǎn)生寬溝槽11a。
隨后，參考圖10C，通過清洗工藝完全除去剩余的n+型AlGaAs寬溝槽蝕刻終止層10。然后，除去光致抗蝕劑圖形21。由此，寬溝槽11a進一步增加，產(chǎn)生寬溝槽10a。
接下來，參考圖10D，通過CVD工藝，由二氧化硅制成的絕緣層12淀積在整個表面上。
之后，參考圖10E，通過光刻工藝形成光致抗蝕劑圖形22。然后使用光致抗蝕劑圖形22作為掩模通過蝕刻工藝蝕刻絕緣層12。由此，露出未摻雜的GaAs層17。然后，除去光致抗蝕劑圖形22。
隨后，參考圖10F，使用構(gòu)圖的絕緣層12作為掩模和未摻雜的AlGaAs柵極溝槽終止層16作為終止層蝕刻未摻雜的GaAs層17。此時，也蝕刻了部分未摻雜的AlGaAs層16。
之后，參考圖10G，通過清洗工藝完全除去剩余的未摻雜的AlGaAs柵極溝槽終止層16。由此，露出了未摻雜的GaAs肖特基層9。
接下來，參考圖10H，使用MOVPE法通過第二外延生長工藝，約80nm厚其內(nèi)摻雜有1×1020碳原子cm-3的摻雜碳的p+型GaAs層15生長在露出的未摻雜的GaAs肖特基層9上。
此后，參考圖10I，通過濺射工藝形成WSi制成的柵電極13。然后，通過光刻和蝕刻工藝構(gòu)圖柵電極13。
之后，參考圖10J，通過光刻和蝕刻工藝進一步構(gòu)圖絕緣層12。由此露出n+型GaAs層11。
最后，再參考圖8，通過蒸發(fā)和剝離工藝，由AuGe制成的歐姆層淀積在露出的n+型GaAs帽蓋層11上。然后，使歐姆層合金化并通過光刻和蝕刻工藝構(gòu)圖。由此，形成歐姆源電極14S和歐姆漏電極14D。
在圖11中，示出了圖8的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件的第一改型，用摻雜Si的n+型InGaP寬溝槽蝕刻終止層10’代替圖8的摻雜Si的n+型AlGaAs寬溝槽蝕刻終止層10。即使在圖11的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件中，柵極開啟電壓Vf也可以增加到約1.2V。同樣，接通電阻可以很小，即約1.6Ω·mm。
在圖12中，示出了圖8的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件的第二改型，用摻雜Si的n+型InGaP寬溝槽蝕刻終止層10”代替圖8的摻雜Si的n+型AlGaAs寬溝槽蝕刻終止層10。摻雜碳的p+型GaAs層15接觸摻雜Si的n+型InGaP寬溝槽蝕刻終止層10”，終止層10”不包括容易氧化的鋁。即使在圖12的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件中，柵極開啟電壓Vf也可以增加到約1.2V。同樣，接通電阻可以很小，即約1.6Ω·mm。
當(dāng)制造圖12的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件時，由于不需要摻雜Si的n+型InGaP寬溝槽蝕刻終止層10”的完整除去工藝，因此可以簡化制造步驟。
在圖13中，示出了圖8的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件的第三改型，刪除了圖8的摻雜Si的n+型AlGaAs電子提供層3、未摻雜的AlGaAs間隔層4和6以及AlGaAs肖特基層8，用摻雜Si的GaAs溝道層5’代替圖8中的未摻雜的InGaAs溝道層5。即使在圖13的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件中，柵極開啟電壓Vf也可以增加到約1.2V。同樣，接通電阻可以很小，即約1.6Ω·mm。
當(dāng)制造圖13的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件時，由于層3、4、6和8不需要，因此可以簡化制造步驟。
在圖14中，示出了圖8的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件的第四改型，用摻雜碳的p+型AlGaAs層15’代替圖8的摻雜碳的p+型GaAs層15。
在圖14的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件中，AlGaAs的帶隙通常大于GaAs的(Eg＝1.424eV)。也就是，AlxGa1-xAs的帶隙近似于Eg＝1.424+1.247x(0≤x≤0.45)＝1.900+0.125x+0.143x2(0.45≤x≤1.0)因此，如果AlGaAs的帶隙比GaAs的大約0.3eV，那么有效肖特基勢壘約1.7eV。由此，柵極開啟電壓Vf可以增加到約1.5V。同樣，歐姆源電極14S和歐姆漏電極14D之間的接通電阻可以很小，即約1.6Ω·mm。
在圖15中，示出了圖8的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件的第五改型，用摻雜碳的p+型InGaP層15”代替圖8的摻雜碳的pu+型GaAs層15。
在圖15的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件中，由于InGaP的帶隙通常大于GaAs的(Eg＝1.424eV)。也就是，InGaP的帶隙Eg為1.8到1.9eV。如果InGaP的帶隙Eg比GaAs的大約0.4eV，那么有效肖特基勢壘約1.8eV。由此，柵極開啟電壓Vf可以增加到約1.6V。同樣，歐姆源電極14S和歐姆漏電極14D之間的接通電阻可以很小，即約1.6Ω·mm。
在圖16中，示出了圖8的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件的第六改型，用其內(nèi)摻雜有約5×1017Si原子cm-3的摻雜硅的GaAs肖特基層9’代替圖8的未摻雜的GaAs肖特基層9。
在圖16的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件中，由于GaAs肖特基層9’為n+型，因此摻雜碳的p+型GaAs層15和摻雜硅的n+型GaAs肖特基層9’之間的有效肖特基勢壘增加，由此，柵極開啟電壓Vf可以增加到約1.2V。同樣，由于摻雜硅的GaAs肖特基層9’有助于降低了歐姆源電極14S和歐姆漏電極14D之間的接通電阻，因此接通電阻可以很小，即約1.6Ω·mm。
在圖1 7中，示出了圖8的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件的第七改型，用其內(nèi)摻雜有約5×1017Si原子cm-3的摻雜硅的n+型AlGaAs層16’代替圖8的未摻雜的AlGaAs層16。
在圖17的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件中，由于AlGaAs層16’為n+型，因此摻雜碳的p+型GaAs層15和摻雜硅的n+型AlGaAs層16’之間的有效肖特基勢壘增加，由此，柵極開啟電壓Vf可以增加到約1.2V。同樣，由于摻雜硅的n+型GaAs層6’有助于降低歐姆源電極14S和歐姆漏電極14D之間的接觸電阻，因此歐姆源電極14S和歐姆漏電極14D之間的接通電阻可以很小，即約1.9Ω·mm。
在圖18中，示出了圖8的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件的第八改型，用摻雜Si的n+型InGaP寬溝槽蝕刻終止層10’代替圖8的摻雜Si的n+型AlGaAs寬溝槽蝕刻終止層10，用其內(nèi)摻雜有約2×1019Si原子cm-3的摻雜硅的n+型InxGa1-xAs帽蓋層11’a和其內(nèi)有約2×1019Si原子cm-3的摻硅的n+型In0.5Ga0.5As帽蓋層11’b代替圖8的摻雜硅的n+型GaAs帽蓋層11。由于InGaAs與GaAs晶格不匹配，因此摻硅n+型InxGa1-xAs帽蓋層11’a(0≤x＜0.5)插在摻雜Si的n+型InGaP寬溝槽蝕刻終止層10’和摻雜硅的n+型In0.5Ga0.5As帽蓋層11’b之間。
在圖18的GaAs異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件中，柵極開啟電壓Vf可以增加到約1.2V。同樣，由于摻雜硅的n+型InGaAs帽蓋層11’a和11’b有助于降低歐姆源電極14S和歐姆漏電極14D之間的接觸電阻，因此歐姆源電極14S和歐姆漏電極14D之間的接通電阻可以很小，即約1.5Ω·mm。
圖13、14、15、16和18中示出的第二實施例的改型可以應(yīng)用于圖4的第一實施例。
在以上介紹的實施例中，除碳之外的如Mg或Zn的p型雜質(zhì)可以摻雜到p+型GaAs層15、p+型AlGaAs層15’或p+型InGaP層15”內(nèi)。同樣，如果溝道層存儲了p型載流子，那么GaAs層15、AlGaAs層15’以及InGaP層15”可以是n+型。
此外，在以上介紹的各實施例中，絕緣層13可以由SiNx或SiNxO制成。
如上所述，根據(jù)本發(fā)明，可以增加?xùn)艠O開啟電壓Vf，并且可以降低導(dǎo)通電流。
權(quán)利要求
1.一種異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件，包括GaAs襯底(1)；形成在所述GaAs襯底上的溝道層(5，5’)；形成在所述溝道層(9，9)上不包含鋁的第一半導(dǎo)體層；形成在所述第一半導(dǎo)體層上的第一導(dǎo)電類型的第一和第二帽蓋層(11，11’，11’a，11’b)，所述第一和第二帽蓋層在所述第一半導(dǎo)體層上產(chǎn)生第一溝槽(11a)；分別形成在所述第一和第二帽蓋層上的第一和第二歐姆電極(14S，14D)；形成在所述第一溝槽內(nèi)的所述第一半導(dǎo)體層上的第二導(dǎo)電類型的第二半導(dǎo)體層(15，15’，15”)，所述第二半導(dǎo)體層與所述第一和第二帽蓋層隔開；以及形成在所述第二半導(dǎo)體層上的柵電極(13)。
2.根據(jù)權(quán)利要求1中的異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件，其中所述溝道層包括未摻雜的InGaAs層(5)。
3.根據(jù)權(quán)利要求1中的異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件，其中所述溝道層包括所述第一導(dǎo)電類型的GaAs層(5’)。
4.根據(jù)權(quán)利要求1中的異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件，其中所述第一半導(dǎo)體層包括未摻雜的GaAs層(9)。
5.根據(jù)權(quán)利要求1中的異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件，其中每個所述第一和第二帽蓋層包括GaAs層。
6.根據(jù)權(quán)利要求1中的異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件，還包括所述第一和第二帽蓋層下面的所述第一導(dǎo)電類型的寬溝槽蝕刻終止層(10，10’)。
7.根據(jù)權(quán)利要求6中的異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件，其中所述寬溝槽蝕刻終止層包括AlGaAs層(10)。
8.根據(jù)權(quán)利要求6中的異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件，其中所述寬溝槽蝕刻終止層包括InGaP層(10，10’)。
9.根據(jù)權(quán)利要求8中的異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件，其中所述InGaP層(10”)接觸所述第二半導(dǎo)體層。
10.根據(jù)權(quán)利要求1中的異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件，其中所述第二半導(dǎo)體層包括GaAs層(15)。
11.根據(jù)權(quán)利要求1中的異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件，其中所述第二半導(dǎo)體層包括AlGaAs層(15’)。
12.根據(jù)權(quán)利要求1中的異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件，其中所述第二半導(dǎo)體層包括InGaP層(15”)。
13.根據(jù)權(quán)利要求1中的異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件，其中所述帽蓋層包括InxGa1-xAs(0≤x＜0.5)帽蓋層(11’a)；以及形成在InxGa1-xAs帽蓋層上的In0.5Ga0.5As帽蓋層(11’b)，所述器件還包括所述InxGa1-xAs帽蓋層下面的所述第一導(dǎo)電類型的InGaP寬溝槽蝕刻終止層(10’)。
14.根據(jù)權(quán)利要求1中的異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件，還包括插在所述第一半導(dǎo)體層和所述第一和第二帽蓋層之間并且具有第二溝槽的第三半導(dǎo)體層(16，16’，17)，所述第二半導(dǎo)體層穿過所述第三半導(dǎo)體層的第二溝槽到達所述第一半導(dǎo)體層。
15.根據(jù)權(quán)利要求14中的異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件，其中所述第三半導(dǎo)體層具有大于5nm的厚度。
16.根據(jù)權(quán)利要求14中的異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件，其中所述第三半導(dǎo)體層包括未摻雜的AlGaAs層(16)；以及形成在所述未摻雜的AlGaAs層上的未摻雜的GaAs層(17)。
17.根據(jù)權(quán)利要求16中的異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件，其中所述第一半導(dǎo)體層(9’)為所述第一導(dǎo)電類型。
18.根據(jù)權(quán)利要求14中的異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件，其中所述第三半導(dǎo)體層包括所述第一導(dǎo)電類型的AlGaAs層(16’)；以及形成在所述未摻雜的AlGaAs層上的未摻雜的GaAs層(17)。
19.一種異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件的制造方法，包括通過第一外延生長工藝，在GaAs襯底(1)上生長至少一個溝道層(5，5’)、沒有鋁的第一半導(dǎo)體層(9，9’)、第一導(dǎo)電類型的寬溝槽蝕刻終止層(10)以及所述第一導(dǎo)電類型的帽蓋層(11，11’，11’a，11’b)；使用所述寬溝槽蝕刻終止層作為終止層，選擇性地除去所述帽蓋層，在所述帽蓋層內(nèi)產(chǎn)生第一溝槽；產(chǎn)生所述第一溝槽之后，在整個表面上淀積絕緣層(12)；將所述絕緣層開孔，露出所述第一半導(dǎo)體層；通過第二外延生長工藝生長第二導(dǎo)電類型的第二半導(dǎo)體層，由此所述第二半導(dǎo)體層掩埋在所述第一溝槽中并接觸所述第一半導(dǎo)體層；在所述第二半導(dǎo)體層上形成柵電極(13)；以及在所述帽蓋層上形成歐姆電極(14S，14D)。
20.根據(jù)權(quán)利要求19的方法，其中所述溝槽層包括未摻雜的InGaAs層(5)。
21.根據(jù)權(quán)利要求19的方法，其中所述溝道層包括所述第一導(dǎo)電類型的GaAs層(5’)。
22.根據(jù)權(quán)利要求19的方法，其中所述第一半導(dǎo)體層包括未摻雜的GaAs層(9)。
23.根據(jù)權(quán)利要求19的方法，其中所述帽蓋層包括GaAs層。
24.根據(jù)權(quán)利要求19的方法，其中所述所述寬溝槽蝕刻終止層包括AlGaAs層(10)。
25.根據(jù)權(quán)利要求19中的方法，其中所述寬溝槽蝕刻終止層包括InGaP層(10，10’)。
26.根據(jù)權(quán)利要求19中的方法，還包括在產(chǎn)生所述第一溝槽之后，與所述帽蓋層自對準(zhǔn)地部分除去所述寬溝槽蝕刻終止層。
27.根據(jù)權(quán)利要求19中的方法，其中所述第二半導(dǎo)體層包括GaAs層(15)。
28.根據(jù)權(quán)利要求19中的方法，其中所述第二半導(dǎo)體層包括AlGaAs層(15’)。
29.根據(jù)權(quán)利要求19中的方法，其中所述第二半導(dǎo)體層包括InGaP層(15”)。
30.根據(jù)權(quán)利要求19中的方法，其中所述帽蓋層包括InxGa1-xAs(0≤x＜0.5)帽蓋層(11’a)；以及形成在所述InxGa1-xAs帽蓋層上的In0.5Ga0.5As帽蓋層(11’b)，所述器件還包括所述InxGa1-xAs帽蓋層下面的所述第一導(dǎo)電類型的InGaP寬溝槽蝕刻終止層(10’)。
31.根據(jù)權(quán)利要求19中的方法，還包括通過第一外延生長，生長插在所述第一半導(dǎo)體層和所述帽蓋層之間的第三半導(dǎo)體層(16，16’，17)，將所述絕緣層開孔包括對第三半導(dǎo)體層開孔，產(chǎn)生第二溝槽，所述第二半導(dǎo)體層穿過所述第三半導(dǎo)體層的第二溝槽，到達所述第一半導(dǎo)體層。
32.根據(jù)權(quán)利要求31中的方法，其中所述第三半導(dǎo)體層具有大于5nm的厚度。
33.根據(jù)權(quán)利要求31中的方法，其中所述第三半導(dǎo)體層包括未摻雜的AlGaAs層(16)；以及形成在所述未摻雜的AlGaAs層上的未摻雜的GaAs層(17)。
34.根據(jù)權(quán)利要求33中的方法，其中所述第一半導(dǎo)體層(9’)為所述第一導(dǎo)電類型。
35.根據(jù)權(quán)利要求31中的方法，其中所述第三半導(dǎo)體層包括所述第一導(dǎo)電類型的AlGaAs層(16’)；以及形成在所述未摻雜的AlGaAs層上的未摻雜的GaAs層(17)。
全文摘要
在異質(zhì)結(jié)場效應(yīng)型半導(dǎo)體器件中，溝道層(5，5)形成在GaAs襯底(1)上，不包含鋁的第一半導(dǎo)體層形成在溝道層(9，9)上。第一導(dǎo)電類型的第一和第二帽蓋層(11，11’，11’a，11’b)形成在所述第一半導(dǎo)體層上，在第一半導(dǎo)體層上產(chǎn)生溝槽(11a)。第一和第二歐姆電極(14S，14D)分別形成在所述第一和第二帽蓋層上。第二導(dǎo)電類型的第二半導(dǎo)體層(15，15’，15”)形成在溝槽內(nèi)的第一半導(dǎo)體層上，第二半導(dǎo)體層與第一和第二帽蓋層隔開。柵電極(13)形成在第二半導(dǎo)體層上。
文檔編號H01L29/812GK1507074SQ20031011798
公開日2004年6月23日 申請日期2003年11月26日 優(yōu)先權(quán)日2002年11月26日
發(fā)明者尾藤康則 申請人:Nec化合物半導(dǎo)體器件株式會社