專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及試圖提高對(duì)來自外部的氫和水分的進(jìn)入的耐性的半導(dǎo)體器件及其制造方法。
背景技術(shù)：
近來，強(qiáng)電介質(zhì)存儲(chǔ)器(Fe RAM)中的配線尺度為0.35μm，在形成層間絕緣膜時(shí)主要采用等離子CVD法。
另外，在強(qiáng)電介質(zhì)存儲(chǔ)器中，為了防止氫向強(qiáng)電介質(zhì)電容器擴(kuò)散而形成直接覆蓋強(qiáng)電介質(zhì)電容器的氧化鋁膜作為氫擴(kuò)散防止膜。
然而近來對(duì)強(qiáng)電介質(zhì)存儲(chǔ)器微細(xì)化的要求也在提高，隨著微細(xì)化，強(qiáng)電介質(zhì)電容器及其配線的間隙變成嚴(yán)格，另外氧化鋁膜的覆蓋范圍比較小。因此，在以前的構(gòu)造中，還不能說強(qiáng)電介質(zhì)電容器的保護(hù)已經(jīng)很充分，強(qiáng)電介質(zhì)電容器的劣化一直成為問題。
另外，關(guān)于層間絕緣膜，在形成有多層配線構(gòu)造時(shí)，在強(qiáng)電介質(zhì)電容器和配線等之間，往往在層間絕緣膜中形成空隙。從而不容易獲得高的可靠性。
還有，高的耐濕性不僅是強(qiáng)電介質(zhì)而且?guī)缀跏撬械陌雽?dǎo)體器件所要求的性質(zhì)。
因此，有在多層配線構(gòu)造中，在2個(gè)配線層之間設(shè)置SiN膜的方案。然而這樣的構(gòu)造的耐濕性也不是充分的。
專利文獻(xiàn)1特開2001-36026號(hào)公報(bào)專利文獻(xiàn)2特開2001-15703號(hào)公報(bào)。

發(fā)明內(nèi)容
本發(fā)明的目的在于，提供能阻止強(qiáng)電介質(zhì)電容器等半導(dǎo)體元件劣化的半導(dǎo)體器件及其制造方法。
在本發(fā)明的第1半導(dǎo)體器件中，設(shè)置半導(dǎo)體基板、形成在上述半導(dǎo)體基板的上方的強(qiáng)電介質(zhì)電容器、和直接覆蓋上述強(qiáng)電介質(zhì)電容器且其表面的傾斜度比上述強(qiáng)電介質(zhì)電容器表面的傾斜度小的絕緣膜；并且在上述絕緣膜上形成防止氫向上述強(qiáng)電介質(zhì)電容器擴(kuò)散的氫擴(kuò)散防止膜。
在本發(fā)明的第2半導(dǎo)體器件中，設(shè)置半導(dǎo)體基板、形成在上述半導(dǎo)體基板上的半導(dǎo)體元件、和形成在上述半導(dǎo)體基板的上方并連接在上述半導(dǎo)體元件上的焊盤；并且在上述1個(gè)或2個(gè)以上的配線層中在位于最上方的最上配線層與上述焊盤之間形成防止水分進(jìn)入其下層側(cè)的水分進(jìn)入防止膜。
按照本發(fā)明的第1半導(dǎo)體器件的制造方法，在半導(dǎo)體基板的上方形成強(qiáng)電介質(zhì)電容器后，形成直接覆蓋上述強(qiáng)電介質(zhì)電容器且其表面的傾斜度比上述強(qiáng)電介質(zhì)電容器的表面的傾斜度小的絕緣膜。并且在上述絕緣膜上形成防止氫向上述強(qiáng)電介質(zhì)電容器擴(kuò)散的氫擴(kuò)散防止膜。
按照本發(fā)明的第2半導(dǎo)體器件的制造方法，在半導(dǎo)體基板上形成半導(dǎo)體元件后，在上述半導(dǎo)體元件的上方形成1個(gè)或大于等于2個(gè)的配線層。接著在位于上述1個(gè)或大于等于2個(gè)配線層中最上方的最上方配線層的上方形成防止水分進(jìn)入其下層側(cè)的水分進(jìn)入防止膜。并且在上述水分進(jìn)入防止膜的上方形成連接在上述半導(dǎo)體元件上的焊盤。


圖1是表示按照本發(fā)明實(shí)施方式的方法制造的強(qiáng)電介質(zhì)存儲(chǔ)器的存儲(chǔ)單元陣列的結(jié)構(gòu)的電路圖。
圖2A至圖2G是以工藝順序表示本發(fā)明第1實(shí)施方式的強(qiáng)電介質(zhì)存儲(chǔ)器的制造方法的剖面圖。
圖3A至圖3E是以工藝順序表示本發(fā)明的第2實(shí)施方式的強(qiáng)電介質(zhì)存儲(chǔ)器的制造方法的剖面圖。
具體實(shí)施例方式
下面參照附圖具體說明本發(fā)明的實(shí)施方式。圖1是表示通過本實(shí)施方式的方法制造的強(qiáng)電介質(zhì)存儲(chǔ)器(半導(dǎo)體器件)的存儲(chǔ)單元陣列的結(jié)構(gòu)的電路圖。
在該存儲(chǔ)單元陣列中設(shè)置向一個(gè)方向延伸的多條位線3，和向相對(duì)位線3延伸的方向垂直的方向多條字線4以及板線5。另外，以與這些位線3、字線4和板線5結(jié)構(gòu)的格子相匹配的方式，將多個(gè)與本實(shí)施方式有關(guān)的強(qiáng)電介質(zhì)存儲(chǔ)器的存儲(chǔ)單元配置成陣列狀。在各存儲(chǔ)單元中設(shè)置強(qiáng)電介質(zhì)電容器1和MOS晶體管2。
MOS晶體管2的柵極連接在字線4上，另外MOS晶體管2的一個(gè)源極·漏極連接在位線3上，而另一個(gè)源極·漏極連接在強(qiáng)電介質(zhì)電容器1的一個(gè)電極上。而且強(qiáng)電介質(zhì)電容器1的另一電極連接在板線5上。另外，各字線4和板線5被在與它們的延伸方向同一方向并排的多個(gè)MOS晶體管2共有。同樣，各位線3被在與其延伸方向同一方向并排的多個(gè)MOS晶體管共有。常把字線4和板線5延伸的方向、位線3延伸的方向分別稱為行方向、列方向。
這樣構(gòu)成的強(qiáng)電介質(zhì)存儲(chǔ)器的存儲(chǔ)單元陣列中可以根據(jù)設(shè)置在強(qiáng)電介質(zhì)電容器1中的強(qiáng)電介質(zhì)膜的極化狀態(tài)存儲(chǔ)數(shù)據(jù)。
(第1實(shí)施方式)接著說明本發(fā)明的第1實(shí)施方式。在此，為了方便起見，將各存儲(chǔ)單元的結(jié)構(gòu)與其制造方法一起說明。圖2A至圖2G是以工藝順序表示的本發(fā)明的第1實(shí)施方式的強(qiáng)電介質(zhì)存儲(chǔ)器(半導(dǎo)體器件)的制造方法的剖面圖。另外，在圖2A至圖2G中示出了共有1條位線(相當(dāng)于圖1中的位線3)的2個(gè)MOS晶體管的部分。
在第1實(shí)施方式中，首先如圖2A所示，在硅基板等半導(dǎo)體基板11的表面上形成勢(shì)阱12。接著在半導(dǎo)體基板11的表面上例如通過STI(Shallow Trench Isolation)形成元件隔離區(qū)域13。接著，通過在勢(shì)阱12的表面上形成柵極絕緣膜14、柵極電極15、罩膜16、側(cè)壁17、源極·漏極擴(kuò)散層18和硅化物層19，來形成MOS晶體管20作為開關(guān)元件。該MOS晶體管20相當(dāng)于圖1中的MOS晶體管2。另外，雖然在各MOS晶體管20上形成供源極和漏極用的2個(gè)源極·漏極擴(kuò)散層18，但使其一個(gè)在2個(gè)MOS晶體管20間共有。
接著，在整個(gè)面上形成氮氧化硅膜21，以便覆蓋MOS晶體管20，再在整個(gè)面上形成SiO2膜22作為層間絕緣膜，通過CMP(化學(xué)機(jī)械拋光Chemical Mechanical Polishing)等平坦化SiO2膜22。形成氮氧化硅膜21，以防止形成SiO2膜22時(shí)柵極絕緣膜14等的水分引起劣化。
然后，如圖2B所示，在SiO2膜22上形成平面構(gòu)造的強(qiáng)電介質(zhì)電容器23。強(qiáng)電介質(zhì)電容器23由順次層疊的下部電極23a、強(qiáng)電介質(zhì)膜23b和上部電極23c構(gòu)成。該強(qiáng)電介質(zhì)電容器23相當(dāng)于圖1中的強(qiáng)電介質(zhì)電容器1。
接著，如圖2c所示，形成其表面的傾斜度比強(qiáng)電介質(zhì)電容器23的表面的傾斜度小的絕緣膜24。作為絕緣膜24可以例如用TEOS(四乙基正硅酸鹽)和O3，通過常壓CVD法形成不添加雜質(zhì)的SiO2膜(NSG(No-doped Silicate Glass)膜)、添加P的SiO2膜(PSG(Phospho SilicateGlass)膜)、添加B和P的SiO2膜(BPSG(Boron Phospho Silicate Glass)膜)、添加F的SiO2膜(FSG(Fluoro Silicate Glass)膜)等。另外，作為絕緣膜24也可以例如通過高密度等離子(HDPHigh Density Plasma)CVD法形成NSG膜、PSG膜、BPSG膜、FSG膜、SiON膜等。作為絕緣膜24也可以通過等離子CVD法形成SiO2膜、SiON膜。
但在通過常壓CVD法或等離子CVD法形成絕緣膜24的場(chǎng)合，優(yōu)選的是，在其后通過對(duì)絕緣膜24進(jìn)行用N2或N2O的等離子處理，使絕緣膜24中的水分減少并且改善絕緣膜24的膜質(zhì)。另外，這時(shí)的處理溫度優(yōu)選的是，設(shè)定在200℃至450℃。
另外，在通過常壓CVD法形成絕緣膜24的場(chǎng)合，優(yōu)選的是，在其之前通過等離子CVD法將SiO2膜或SiON膜形成為300至1000左右。這是為了提高覆蓋范圍和防止水分進(jìn)入到強(qiáng)電介質(zhì)電容器23中。
另外，優(yōu)選的是，將成膜時(shí)的半導(dǎo)體基板11的溫度設(shè)定在175℃至350℃。這是因?yàn)槿绻麥囟炔蛔?75℃會(huì)使覆蓋范圍降低，而如果溫度超過350℃時(shí)，會(huì)破壞已經(jīng)形成的強(qiáng)電介質(zhì)電容器23。
接著，如圖2D所示，在絕緣膜24上形成氧化鋁膜25作為氫擴(kuò)散防止膜。因?yàn)樵趶?qiáng)電介質(zhì)電容器23的側(cè)面等上存在很陡的部分，以直接覆蓋強(qiáng)電介質(zhì)電容器23的方式形成氧化鋁膜時(shí)，往往覆蓋范圍不足，在本實(shí)施方式中，形成絕緣膜24，因?yàn)槠浔砻娴膬A斜度小，所以不會(huì)發(fā)生氧化鋁膜25的覆蓋范圍降低的問題。
接著如圖2E所示，在整個(gè)面上形成Si氧化膜26作為層間絕緣膜，然后通過CMP等進(jìn)行Si氧化膜26的平坦化。
然后，如圖2F所示，用形成圖形和蝕刻技術(shù)，通過在Si氧化膜26、氧化鋁膜25、絕緣膜24、SiO2膜22和氮氧化硅膜21上形成達(dá)到各硅化物層19的接點(diǎn)孔，來開口插頭接點(diǎn)部。然后在各連接孔內(nèi)形成阻擋金屬膜(未示出)，在其內(nèi)部通過利用例如CVD法埋入W膜進(jìn)行CMP平坦化W膜，來形成W插頭27和28。W插頭28是連接在被2個(gè)MOS晶體管20共有的硅化物層19上的W插頭。W插頭27是連接在其余的硅化物層19上的W插頭。
接著如圖2G所示，利用形成圖形和蝕刻技術(shù)，在Si氧化膜26、氧化鋁膜25和絕緣膜24上形成達(dá)到上部電極23c的接點(diǎn)孔。然后在Si氧化膜26上形成通過接點(diǎn)孔連接上部電極23c和W插頭27的配線29、和連接在W插頭28上的配線30。
另外，優(yōu)選的是，在配線29和30形成前，在氧氣氛、氮?dú)夥栈蛩鼈兊幕旌蠚怏w的氣氛中對(duì)強(qiáng)電介質(zhì)電容器23進(jìn)行400℃至600℃的退火，通過進(jìn)行這樣的退火來消除在那之前的工序產(chǎn)生的強(qiáng)電介質(zhì)電容器23的特性的劣化。
然后再進(jìn)行層間絕緣膜的形成，接點(diǎn)插頭的形成和從下面開始第2層以下的配線形成等。然后，形成例如由氧化硅膜和Si3N4膜組成的鈍化膜，完成具有強(qiáng)電介質(zhì)電容器的強(qiáng)電介質(zhì)存儲(chǔ)器。另外，在上層配線形成時(shí)，將連接在下部電極23a上的配線(未示出)連接在板線(相當(dāng)于圖1中的板線5)上，將配線29連接在位線(相當(dāng)于圖1中的位線3)上。就柵極電極15，也可以把其本身作為字線，另外在上層配線上，也可以將柵極電極15連接在字線上。
按照這樣的第1實(shí)施方式，因?yàn)檠趸X膜25的覆蓋范圍不會(huì)發(fā)生問題，所以可以確實(shí)防止水分進(jìn)入強(qiáng)電介質(zhì)電容器23，即，能更可靠地保護(hù)強(qiáng)電介質(zhì)電容器23。
特別是，在通過高密度等離子CVD法形成氮氧化硅膜作為絕緣膜24的場(chǎng)合，因?yàn)樵摻^緣膜24作為防止水分進(jìn)入的膜起作用，所以使強(qiáng)電介質(zhì)電容器23的保護(hù)更加牢固。
優(yōu)選的是，氫擴(kuò)散防止膜的厚度是10nm至100nm。這是因?yàn)楫?dāng)厚度不足10nm時(shí)，不能充分防止氫的擴(kuò)散，而厚度超過100nm時(shí)，氫擴(kuò)散防止膜的蝕刻變得困難。
另外，作為氫擴(kuò)散防止膜，除了氧化鋁膜外，也可以用氮氧化鋁、氧化鉭、氧化鈦膜等形成。
(第2實(shí)施方式)下面說明本發(fā)明的第2實(shí)施方式。在此，為了方便起見，將半導(dǎo)體器件的構(gòu)造與其制造方法一起進(jìn)行說明。圖3A至圖3E是按工藝順序表示本發(fā)明的第2實(shí)施方式中的強(qiáng)電介質(zhì)存儲(chǔ)器(半導(dǎo)體器件)的制造方法的剖面圖。
在第2實(shí)施方式中，與第1實(shí)施方式同樣，在半導(dǎo)體基板(未示出)上形成半導(dǎo)體元件(未示出)后，如圖3A所示，在半導(dǎo)體基板的上方形成層間絕緣膜31。
接著，在層間絕緣膜31上順次層疊下部電極的原料膜(下部電極膜)、強(qiáng)電介質(zhì)膜和上部電極的原料膜(上部電極膜)，通過對(duì)上部電極膜和強(qiáng)電介質(zhì)膜形成圖形來形成上部電極34和強(qiáng)電介質(zhì)電容器絕緣膜33。接著，在整個(gè)面上形成氧化鋁膜35，通過對(duì)氧化鋁膜35和下部電極膜形成圖形來形成下部電極32。然后在整個(gè)面上形成氧化鋁膜36。氧化鋁膜35和36的厚度例如分別為50nm左右，20nm左右。
然后，在整個(gè)面上形成層間絕緣膜37，在層間絕緣膜37、氧化鋁膜36和層間絕緣膜31上形成接點(diǎn)孔，在該接點(diǎn)孔內(nèi)埋入W插頭38，再在層間絕緣膜37、氧化鋁膜36和氧化鋁膜35上形成分別達(dá)到上部電極34和下部電極32的接點(diǎn)孔。然后在層間絕緣膜37上形成連接在上部電極34上的A1配線39、連接在下部電極32上A1配線40，和連接在W插頭38上的A1配線41。接著在整個(gè)面上形成厚度20nm左右的氧化鋁膜42，在其上面形成層間絕緣膜43。
接著，在層間絕緣膜43和氧化鋁膜42上形成達(dá)到A1配線41的接點(diǎn)孔。在該接點(diǎn)孔內(nèi)埋入W插頭44。接著在層間絕緣膜43上形成A1配線45。
然后，如圖3B所示，通過等離子CVD法以TEOS為原料形成厚度為2.2μm左右的SiO2膜46。然后通過CMP將SiO2膜46研磨到1.0μm左右的厚度進(jìn)行平坦化。然后通過對(duì)SiO2膜46進(jìn)行用N2O的等離子處理，來減少在SiO2膜46中存在的水分。
接著，如圖3C所示，在整個(gè)面上通過等離子CVD法以TEOS為原料形成厚度為100nm左右的SiO2膜47。然后通過對(duì)SiO2膜47進(jìn)行用N2O的等離子處理，來減少在SiO2膜47中存在的水分。接著在SiO2膜47上形成氧化鋁膜48作為水分進(jìn)入防止膜，在其上面通過等離子CVD法以TEOS為原料形成厚度為100nm左右的SiO2膜49。然后對(duì)SiO2膜49進(jìn)行用N2O的等離子處理，來減少在SiO2膜49中存在的水分。然后形成達(dá)到A1配線45的接點(diǎn)孔，在該接點(diǎn)孔內(nèi)埋入W插頭50。氧化鋁膜48的厚度為例如50nm左右。
但是在利用HDP(高密度等離子)CVD法形成SiO2膜46后，在SiO2膜46中不發(fā)生孔隙的場(chǎng)合，也可以在利用CMP的平坦化后，根據(jù)需要不進(jìn)行N2O等離子處理和不形成SiO2膜47，而直接在SiO2膜46上形成氧化鋁膜48。
接著，如圖3D所示，在SiO2膜49上形成A1配線51。這時(shí)如圖3E所示，在與A1配線51同樣的層上也形成引線連接用的焊盤54。即，在SiO2膜49上形成A1膜，通過對(duì)其形成圖形，來由同樣的A1膜形成A1配線51和焊盤54。
然后，如圖3D和3E所示，在整個(gè)面上用高密度等離子順次形成SiO2膜52和Si3N4膜53作為鈍化膜。然后用高密度等離子在SiO2膜52和Si3N4膜53上形成暴露焊盤54的一部分的開口部。
按照這樣的第2實(shí)施方式，可以更可靠地防止水分進(jìn)入半導(dǎo)體元件(強(qiáng)電介質(zhì)電容器等)中。即，雖然在通過覆蓋強(qiáng)電介質(zhì)電容器和配線等的方式形成水分進(jìn)入防止膜的場(chǎng)合，水分進(jìn)入到水分進(jìn)入防止膜上并集中在那里，然后有進(jìn)入到半導(dǎo)體元件的危險(xiǎn)，但如本實(shí)施方式那樣，如果在焊盤54與最上層的配線層之間形成水分進(jìn)入防止膜(氧化鋁膜48)，則水分更難到達(dá)半導(dǎo)體元件，可以確實(shí)防止水分進(jìn)入。
另外，在第2實(shí)施方式中作為水分進(jìn)入防止膜用的氧化鋁膜48也有防止氫擴(kuò)散的作用。因此，優(yōu)選的是，作為水分進(jìn)入防止膜不僅能防止水分進(jìn)入，也能用于防止氫擴(kuò)散。
在此，就本申請(qǐng)發(fā)明人實(shí)際進(jìn)行的耐濕試驗(yàn)結(jié)果進(jìn)行說明。在該耐濕試驗(yàn)中，將已制造的半導(dǎo)體器件放置在規(guī)定的溫度和濕度的條件下，調(diào)查72小時(shí)后、168小時(shí)后和336小時(shí)后是否正常工作。在表1至表3中示出了該結(jié)果。在實(shí)施例1中，與第2實(shí)施方式1相同，在最上配線層(位于最上方的配線層)與焊盤之間形成氧化鋁膜作為水分進(jìn)入防止膜。另外，在實(shí)施例2中不形成實(shí)施例1的那樣的膜。表1至表3中的(不合格的數(shù))的分母是在測(cè)定中用的試樣的總數(shù)，分子是判斷為不正常工作的失敗的總數(shù)，如表1至3所示，在與第2實(shí)施方式1有關(guān)的實(shí)施例1中，長(zhǎng)期的耐濕性非常優(yōu)秀。
另外也可以以覆蓋最上層的配線層的方式用高密度等離子CVD法形成絕緣膜后，在其上面形成水分進(jìn)入防止層。
另外，水分進(jìn)入防止膜的厚度優(yōu)選的是在10nm至100nm。這是因?yàn)槿绻穸炔蛔?0nm，不能充分防止水分的進(jìn)入，而如果厚度超過100nm，則水分進(jìn)入防止膜的蝕刻變得困難。
另外，作為水分進(jìn)入防止膜，除了氧化鋁膜；也可以形成氮化硅膜、氮氧化硅膜、氧化鉭膜、氧化鈦膜等。
另外，焊盤不限于引線接合用，例如也可以在焊盤上形成凸部。
在第1和第2實(shí)施方式中的任何一個(gè)中，氧化鋁膜的形成方法不受特別限定。例如也可以用物理蒸鍍法或MOCVD法形成氧化鋁膜，另外也可以用由下述的化學(xué)式表示的加水分解形成氧化鋁膜。
(化學(xué)式)
另外，當(dāng)形成鈍化膜時(shí)，通過高密度等離子CVD法形成Si3N4膜下的氧化硅膜，或優(yōu)選的是通過高密度等離子CVD法形成2個(gè)氧化硅膜，然后在這2個(gè)氧化硅膜之間形成氫擴(kuò)散防止膜，在上側(cè)的氧化硅膜上形成Si3N4膜。另外也可以將TEOS氧化膜作為Si3N4膜下的氧化硅膜用。
另外，配線材料也不限于Al，例如也可以用Cu配線或Al-Cu合金配線。另外，當(dāng)形成接點(diǎn)的接頭時(shí)，優(yōu)選的是在進(jìn)埋入W接頭前在接點(diǎn)孔內(nèi)形成由順次形成的TiN膜和Ti膜組成的的阻擋金屬膜或只由TiN膜組成的阻擋金屬膜。
另外，作為強(qiáng)電介質(zhì)電容器的電容絕緣膜(強(qiáng)電介質(zhì)膜)可以用例如PZT(Pb(Zr，Ti)O3)膜或SBT(SrBi2Ta2O9)膜等。用于形成這些膜的方法也不受特別限定，例如可以通過MOCVD法形成。
并且，如果同時(shí)使用第1實(shí)施方式和第2實(shí)施方式，則可以得到兩者的效果。
工業(yè)上的實(shí)用性如以上詳細(xì)描述那樣，按照本發(fā)明，利用氫擴(kuò)散防止膜或水分進(jìn)入防止膜可以更可靠地防止氫或水分的進(jìn)入。從而可以提高可靠性，并且提高合格率和生產(chǎn)性。
表1

表2

表3

權(quán)利要求
1.一種半導(dǎo)體器件，其特征在于，具有半導(dǎo)體基板，形成在上述半導(dǎo)體基板的上方的強(qiáng)電介質(zhì)電容器，直接覆蓋上述強(qiáng)電介質(zhì)電容器，且其表面的傾斜度比上述強(qiáng)電介質(zhì)電容器表面的傾斜度小的絕緣膜，形成在上述絕緣膜上，并防止氫向上述強(qiáng)電介質(zhì)電容器擴(kuò)散的氫擴(kuò)散防止膜。
2.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于上述絕緣膜是用高密度等離子CVD法形成的膜。
3.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于上述半導(dǎo)體絕緣膜是從由不添加雜質(zhì)的氧化硅膜、氮氧化硅膜、添加氟的氧化硅膜、添加磷的氧化硅膜、和添加硼和磷的氧化硅膜組成的組中選擇的一種膜。
4.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于上述氫擴(kuò)散防止膜是從由從氧化鋁膜、氮氧化鋁膜、氧化鉭膜和氧化鈦膜組成的組中選擇的一種膜。
5.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于上述氫擴(kuò)散防止膜的厚度是10nm至100nm。
6.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，具有形成在上述半導(dǎo)體基板上的半導(dǎo)體元件，形成在上述半導(dǎo)體基板的上方，并連接在上述半導(dǎo)體元件上的焊盤，形成在上述半導(dǎo)體元件與上述焊盤之間的1個(gè)或大于等于2個(gè)配線層，形成在位于上述1個(gè)或大于等于2個(gè)配線層中最上方的最上配線層與上述焊盤之間并防止水分進(jìn)入其下層側(cè)的水分進(jìn)入防止膜。
7.如權(quán)利要求6所述的半導(dǎo)體器件，其特征在于上述水分進(jìn)入防止膜是從由氧化鋁膜、氮化硅膜和氮氧化硅膜組成的組中選擇的一種膜。
8.一種半導(dǎo)體器件，其特征在于，具有半導(dǎo)體基板，形成在上述半導(dǎo)體基板上的半導(dǎo)體元件，形成在上述半導(dǎo)體基板的上方，并連接在上述半導(dǎo)體元件上的焊盤，形成在上述半導(dǎo)體元件與上述焊盤之間的1個(gè)或大于等于2個(gè)配線層，形成在位于上述1個(gè)或大于等于2個(gè)配線層中最上方的最上配線層與上述焊盤之間并防止水分進(jìn)入其下層側(cè)的水分進(jìn)入防止膜。
9.如權(quán)利要求8所述的半導(dǎo)體器件，其特征在于具有為了覆蓋上述最上配線層而通過高密度等離子CVD法形成的絕緣膜。
10.如權(quán)利要求8所述的半導(dǎo)體器件，其特征在于上述水分進(jìn)入防止膜是從由氧化鋁膜、氮化硅膜和氮氧化硅膜組成的組中選擇的一種膜。
11.如權(quán)利要求8所述的半導(dǎo)體器件，其特征在于上述水分進(jìn)入防止膜的厚度是10nm至100nm。
12.如權(quán)利要求8所述的半導(dǎo)體器件，其特征在于具有形成在上述半導(dǎo)體基板與上述最上配線層之間的某一層上的強(qiáng)電介質(zhì)電容器。
13.一種半導(dǎo)體器件的制造方法，其特征在于，具有在半導(dǎo)體基板的上方形成強(qiáng)電介質(zhì)電容器的工序，形成直接覆蓋上述強(qiáng)電介質(zhì)電容器且其表面的傾斜度比上述強(qiáng)電介質(zhì)電容器的表面的傾斜度小的絕緣膜的工序，在上述絕緣膜上形成防止氫向上述強(qiáng)電介質(zhì)電容器擴(kuò)散的氫擴(kuò)散防止膜的工序。
14.如權(quán)利要求13所述的半導(dǎo)體器件的制造方法，其特征在于通過高密度等離子CVD法形成上述絕緣膜。
15.如權(quán)利要求14所述的半導(dǎo)體器件的制造方法，其特征在于將形成上述絕緣膜時(shí)的上述半導(dǎo)體基板的溫度設(shè)定為175℃至350℃。
16.如權(quán)利要求13所述的半導(dǎo)體器件的制造方法，其特征在于形成從由不添加雜質(zhì)的氧化硅膜、氮氧化硅膜、添加氟的氧化硅膜、添加磷的氧化硅膜、和添加硼和磷的氧化硅膜組成的組中選擇的一種膜作為上述絕緣膜。
17.如權(quán)利要求13所述的半導(dǎo)體器件的制造方法，其特征在于形成從氧化鋁膜、氮氧化鋁膜、氧化鉭膜和氧化鈦膜組成的組中選擇的一種膜作為上述氫擴(kuò)散防止膜。
18.如權(quán)利要求13所述的半導(dǎo)體器件的制造方法，其特征在于將上述氫擴(kuò)散防止膜的厚度設(shè)定為10nm至100nm。
19.如權(quán)利要求13所述的半導(dǎo)體器件的制造方法，其特征在于通過常壓CVD法或等離子CVD法以四乙基正硅酸鹽為原料形成上述絕緣膜。
20.如權(quán)利要求19所述的半導(dǎo)體器件的制造方法，其特征在于在形成上述絕緣膜的工序后，具有對(duì)上述絕緣膜進(jìn)行用N2或N2O的等離子的等離子處理的工序。
21.如權(quán)利要求20所述的半導(dǎo)體器件的制造方法，其特征在于在進(jìn)行上述等離子處理工序中，將處理室內(nèi)的溫度設(shè)定為200℃至450℃。
22.如權(quán)利要求17所述的半導(dǎo)體器件的制造方法，其特征在于通過物理蒸鍍法、MOCVD法或加水分解法形成上述氧化鋁膜。
23.如權(quán)利要求22所述的半導(dǎo)體器件的制造方法，其特征在于通過高密度等離子CVD法或等離子CVD法形成氧化硅膜或氮氧化硅膜作為上述絕緣膜。
24.如權(quán)利要求13所述的半導(dǎo)體器件的制造方法，其特征在于形成上述絕緣膜的工序具有通過等離子CVD法形成氧化硅膜或氮氧化硅膜的工序，以及通過常壓CVD法以四乙基正硅酸鹽為原料形成不添加雜質(zhì)的氧化硅膜的工序。
25.如權(quán)利要求13所述的半導(dǎo)體器件的制造方法，其特征在于在形成上述強(qiáng)電介質(zhì)電容器的工序前，具有在上述半導(dǎo)體基板上形成半導(dǎo)體元件的工序，在形成上述氫擴(kuò)散防止膜的工序后，具有在上述強(qiáng)電介質(zhì)電容器的上方形成1個(gè)或大于等于2個(gè)配線層的工序，在位于上述1個(gè)或大于等于2個(gè)配線層中最上方的最上配線層的上方形成防止水分進(jìn)入到其下層側(cè)的水分進(jìn)入防止膜的工序，以及在上述水分進(jìn)入防止膜的上方形成連接在上述半導(dǎo)體元件上的焊盤的工序。
26.如權(quán)利要求25所述的半導(dǎo)體器件的制造方法，其特征在于形成從電氧化鋁膜、氮化硅膜和氮氧化硅膜組成的組中選擇的一種膜，作為上述水分進(jìn)入防止膜。
27.如權(quán)利要求13所述的半導(dǎo)體器件的制造方法，其特征在于在形成上述氫擴(kuò)散防止膜的工序后，具有在上述氫擴(kuò)散防止膜上形成層間絕緣膜的工序，對(duì)上述層間絕緣膜進(jìn)行平坦化的工序，在上述層間絕緣膜、上述氫擴(kuò)散防止膜和上述絕緣膜上形成到達(dá)上述強(qiáng)電介質(zhì)電容器的一部分的接點(diǎn)孔的工序，在含有從由氧和氮組成的組中選擇的至少一種氣體的氣氛中對(duì)上述強(qiáng)電介質(zhì)電容器進(jìn)行400℃至600℃的退火的工序，以及形成通過上述接點(diǎn)孔連接在上述強(qiáng)電介質(zhì)電容器上的配線的工序。
28.一種半導(dǎo)體器件的制造方法，其特征在于，具有在半導(dǎo)體基板上形成半導(dǎo)體元件的工序，在上述半導(dǎo)體元件的上方形成1個(gè)或大于等于2個(gè)配線層的工序，在位于上述1個(gè)或大于等于2個(gè)的配線層中最上方的最上配線層的上方形成防止水分進(jìn)入其下層側(cè)的水分進(jìn)入防止膜的工序，以及在上述水分進(jìn)入防止膜的上方形成連接在上述半導(dǎo)體元件上的焊盤的工序。
29.如權(quán)利要求28所述的半導(dǎo)體器件的制造方法，其特征在于在形成上述水分進(jìn)入防止膜的工序前，具有通過高密度等離子CVD法形成覆蓋上述最上配線層的絕緣膜的工序。
30.如權(quán)利要求28所述的半導(dǎo)體器件的制造方法，其特征在于形成從氧化鋁膜、氮化硅膜和氮氧化硅膜組成的組中選擇的1種膜作為上述水分進(jìn)入防止膜。
31.如權(quán)利要求28所述的半導(dǎo)體器件的制造方法，其特征在于將上述水分進(jìn)入防止膜的厚度設(shè)定為10nm至100nm。
32.如權(quán)利要求28所述的半導(dǎo)體器件的制造方法，其特征在于在形成上述水分進(jìn)入防止膜的工序之前，具有通過等離子CVD法以四乙基正硅酸鹽為原料形成覆蓋上述最上配線層的絕緣膜的工序。
33.如權(quán)利要求28所述的半導(dǎo)體器件的制造方法，其特征在于在形成上述水分進(jìn)入防止膜的工序之前，具有通過等離子CVD法以四乙基正硅酸鹽為原料形成覆蓋上述最上配線層的第1絕緣膜的工序，進(jìn)行上述第1絕緣膜的平坦化的工序，對(duì)上述第1絕緣膜用N2O的等離子進(jìn)行等離子處理的工序，通過等離子CVD法以四乙基正硅酸鹽為原料在上述第1絕緣膜上形成第2絕緣膜的工序，對(duì)上述第2絕緣膜用N2O的等離子進(jìn)行等離子處理的工序；以及在形成上述焊盤的工序之前，具有通過等離子CVD法以四乙基正硅酸鹽為原料在上述水分進(jìn)入防止膜上形成第3絕緣膜的工序，和對(duì)上述第3絕緣膜用N2O的等離子進(jìn)行等離子處理的工序。
34.如權(quán)利要求28所述的半導(dǎo)體器件的制造方法，其特征在于具有與在上述半導(dǎo)體元件的上方上形成1個(gè)或大于等于2個(gè)配線層的工序并行地在上述半導(dǎo)體基板的上方形成強(qiáng)電介質(zhì)電容器的工序。
全文摘要
在形成強(qiáng)電介質(zhì)電容器(23)后，通過高密度等離子CVD法或常壓CVD法形成表面的傾斜度小的絕緣膜(24)。然后在絕緣膜(24)上形成氧化鋁膜(25)。按照這樣的方法，不會(huì)發(fā)生氧化膜(25)的覆蓋范圍低的問題，并且可以確實(shí)保護(hù)強(qiáng)電介質(zhì)電容器(23)。
文檔編號(hào)H01L27/115GK1714452SQ0382557
公開日2005年12月28日 申請(qǐng)日期2003年4月24日 優(yōu)先權(quán)日2003年4月24日
發(fā)明者和泉宇俊, 齋藤仁, 佐次田直也, 西鄉(xiāng)薰, 永井孝一 申請(qǐng)人:富士通株式會(huì)社