亚洲成年人黄色一级片,日本香港三级亚洲三级,黄色成人小视频,国产青草视频,国产一区二区久久精品,91在线免费公开视频,成年轻人网站色直接看

半導(dǎo)體器件及其制造方法

文檔序號:7120419閱讀:151來源:國知局
專利名稱:半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域
本發(fā)明涉及具有元件區(qū)域和用于將元件區(qū)域與外部進行電連接的焊盤區(qū)域的半導(dǎo)體器件及其制造方法。
背景技術(shù)
近年來,隨著半導(dǎo)體元件的高集成化和芯片尺寸的縮小化,布線的微細化和多層布線化迅速地發(fā)展。在具有這樣的多層布線的邏輯器件中,布線延遲漸漸成為器件信號延遲的一個主要原因。器件信號延遲與布線電阻值和布線容量之積成比例,就改善布線延遲,即提高器件的動作速度來說,降低布線電阻值是重要的。
因此,為了實現(xiàn)布線的低電阻化,已在研究形成Cu布線來取代以往的Al布線。但是,在Cu的物質(zhì)特性和上述芯片尺寸縮小化的背景下,直接腐蝕Cu膜而形成Cu布線的方法中開始產(chǎn)生技術(shù)性的限制。因此,通過在層間絕緣膜中形成孔圖形或溝圖形,并埋入Cu布線材料來形成布線的工藝,被稱為所謂的鑲嵌(ダマシン/damascene)工藝方法的研發(fā)迅速發(fā)展。
而且,近年來,在實現(xiàn)器件的動作速度高速化上,不斷要求降低同層間、不同層間的電容量(布線電容)。因此,提出在層間絕緣膜上采用低介電常數(shù)絕緣膜,但低介電常數(shù)絕緣膜與以往的以具有硅氧烷鍵那樣硅氧化膜作為基礎(chǔ)的材料比較,楊氏模量、硬度、熱膨脹等的物性值極大地不同,由此產(chǎn)生以下所述的制造工序上的不適狀況。
一般地,為了促進介電常數(shù)低,需要進行原子或分子這樣的材料內(nèi)部的構(gòu)造變化,如果原子間距離、分子間距離拉開,則促進介電常數(shù)的下降,同時結(jié)合力由于原子間距離、分子間距離被拉開而變?nèi)?,成為熱或機械性的特性、對藥液的抗性等容易受到影響的材料。
在通過微細加工形成的LSI的焊盤區(qū)域中,與布線構(gòu)造內(nèi)的布線圖形相比,需要最終形成圖形比較大的電極焊盤。這里,電極焊盤用于在形成LSI的半導(dǎo)體構(gòu)造后的電路試驗、TEG(Test Element Group)等的開發(fā)中的特性評價等用的將LSI的元件區(qū)域和外部進行電連接。因此,是大小大致為40μm~100μm左右的整面布線。
半導(dǎo)體通常形成在被稱為晶片的圓形襯底上,在制造工序完成后,作為芯片被切出,加工成為可抑制對芯片產(chǎn)生各種外部干擾的影響的塑料封裝或陶瓷封裝的加工。此外,封裝具有適合外部電路大小的電極,在形成用于將電極焊盤和封裝側(cè)電極進行電連接的引線鍵合、突點時,進行拉伸試驗等,即對于焊盤區(qū)域內(nèi)部附加機械力,然后確認是否進行了良好的連接。
可是,如果進行上述那樣的壓入造成的壓接和拉伸試驗,則在焊盤區(qū)域內(nèi)部產(chǎn)生應(yīng)力。由于低介電常數(shù)材料的楊氏模量一般較小,所以在電極焊盤上增加外力的情況下,用低介電常數(shù)材料構(gòu)成的低介電常數(shù)層容易變形,這種附加的力最終結(jié)果,在由溝圖形和孔圖形形成的連接孔的布線材料部分中保留。
這樣,在使用與布線材料相比楊氏模量小的層間絕緣膜的情況下,對電極焊盤的引線鍵合、突點形成時等的壓入造成的壓接和拉伸試驗等產(chǎn)生的內(nèi)部應(yīng)力會集中在布線材料部分。如果這種應(yīng)力集中在布線材料部分并達到屈服應(yīng)力,則在焊盤區(qū)域的布線功能上產(chǎn)生故障。

發(fā)明內(nèi)容
本發(fā)明是鑒于上述問題點的發(fā)明,目的在于提供一種半導(dǎo)體器件及其制造方法,其能夠防止焊盤區(qū)域中的內(nèi)部應(yīng)力發(fā)生時其應(yīng)力偏向集中在連接孔上,避免因此引起的布線功能惡化。
本發(fā)明人深入研究的結(jié)果,發(fā)現(xiàn)了以下所示的本發(fā)明的諸方式。
本發(fā)明以半導(dǎo)體器件作為對象,該半導(dǎo)體器件包括在低介電常數(shù)絕緣膜中包含布線構(gòu)造的元件區(qū)域;以及焊盤區(qū)域,其用于將所述元件區(qū)域和外部進行電連接,附隨所述元件區(qū)域而形成所述低介電常數(shù)絕緣膜來構(gòu)成。在本發(fā)明中,其特征在于,在所述焊盤區(qū)域內(nèi)形成于所述低介電常數(shù)絕緣膜中的第1連接孔的占有密度高于所述元件區(qū)域的所述布線構(gòu)造的任意部位中的第2連接孔的占有密度。
此外,本發(fā)明還以半導(dǎo)體器件的制造方法作為對象,所述半導(dǎo)體器件具有元件區(qū)域和用于將所述元件區(qū)域與外部進行電連接的焊盤區(qū)域。與本發(fā)明相關(guān)的半導(dǎo)體器件的制造工序的特征在于,包括在所述焊盤區(qū)域與所述元件區(qū)域一起形成低介電常數(shù)絕緣膜的工序;以及在所述焊盤區(qū)域中形成第1連接孔,在所述元件區(qū)域中形成第2連接孔的工序,其中,以比所述元件區(qū)域的任意部位中的所述第2連接孔的占有密度高的密度來形成所述第1連接孔的占有密度。
而且,本發(fā)明人還發(fā)現(xiàn)了作為本發(fā)明另一方式的半導(dǎo)體器件的設(shè)計方法。該設(shè)計方法以半導(dǎo)體器件的設(shè)計方法作為對象,該方法用于附隨元件區(qū)域而形成將所述元件區(qū)域和外部進行電連接的焊盤區(qū)域的布線構(gòu)造。即,其特征在于,按下述方式進行設(shè)計,附隨所述元件區(qū)域而在所述焊盤區(qū)域中形成低介電常數(shù)絕緣膜,在所述焊盤區(qū)域和所述元件區(qū)域中分別形成第1連接孔和第2連接孔時,以比所述元件區(qū)域的任意部位中的所述第2連接孔的占有密度高的密度來形成所述第1連接孔的占有密度。


圖1是表示通路層發(fā)生的內(nèi)部應(yīng)力和通路層中的通路的面積比例的關(guān)系的曲線圖。
圖2是表示通路層發(fā)生的內(nèi)部應(yīng)力和通路層中的通路的面積比例的關(guān)系的曲線圖。
圖3A、圖3B是以工序順序表示與本發(fā)明一個實施方式相關(guān)的半導(dǎo)體器件的制造方法的剖視圖。
圖4A、圖4B是接續(xù)圖3A、圖3B,以工序順序表示與本發(fā)明一個實施方式相關(guān)的半導(dǎo)體器件的制造方法的剖視圖。
圖5A、圖5B是接續(xù)圖4A、圖4B,以工序順序表示與本發(fā)明一個實施方式相關(guān)的半導(dǎo)體器件的制造方法的剖視圖。
圖6A、圖6B是接續(xù)圖5A、圖5B,以工序順序表示與本發(fā)明一個實施方式相關(guān)的半導(dǎo)體器件的制造方法的剖視圖。
圖7A、圖7B是接續(xù)圖3A、圖3B,以工序順序表示與本發(fā)明一個實施方式相關(guān)的半導(dǎo)體器件的制造方法的剖視圖。
圖8A、圖8B是接續(xù)圖7A、圖7B,以工序順序表示與本發(fā)明一個實施方式相關(guān)的半導(dǎo)體器件的制造方法的剖視圖。
圖9A、圖9B是接續(xù)圖8A、圖8B,以工序順序表示與本發(fā)明一個實施方式相關(guān)的半導(dǎo)體器件的制造方法的剖視圖。
圖10A、圖10B是接續(xù)圖9A、圖9B,以工序順序表示與本發(fā)明一個實施方式相關(guān)的半導(dǎo)體器件的制造方法的剖視圖。
圖11A、圖11B是接續(xù)圖10A、圖10B,以工序順序表示與本發(fā)明一個實施方式相關(guān)的半導(dǎo)體器件的制造方法的剖視圖。
圖12是接續(xù)圖11A、圖11B,以工序順序表示與本發(fā)明一實施方式相關(guān)的半導(dǎo)體器件的制造方法的剖視圖。
圖13A是表示與本發(fā)明第1實施方式相關(guān)的焊盤形成區(qū)域的Cu多層布線構(gòu)造的結(jié)構(gòu)的俯視圖。
圖13B是表示與本發(fā)明第1實施方式相關(guān)的焊盤形成區(qū)域的Cu多層布線構(gòu)造的結(jié)構(gòu)的剖視圖。
圖14是通過單鑲嵌法來構(gòu)成與本發(fā)明第1實施方式的焊盤形成區(qū)域同樣的Cu多層布線構(gòu)造時的剖視圖。
圖15A是表示與比較例1相關(guān)的焊盤形成區(qū)域的結(jié)構(gòu)例的俯視圖。
圖15B是表示與比較例1相關(guān)的焊盤形成區(qū)域的結(jié)構(gòu)例的剖視圖。
圖16是用于說明與比較例1相關(guān)的焊盤形成區(qū)域的結(jié)構(gòu)中產(chǎn)生的問題點的圖。
圖17是用于說明與比較例1相關(guān)的焊盤形成區(qū)域的結(jié)構(gòu)中產(chǎn)生的另一問題點的圖。
圖18是表示與比較例2相關(guān)的焊盤形成區(qū)域的結(jié)構(gòu)例的圖。
圖19是用于說明與比較例2相關(guān)的焊盤形成區(qū)域的結(jié)構(gòu)中產(chǎn)生的問題點的圖。
圖20是用于說明與比較例2相關(guān)的焊盤形成區(qū)域的結(jié)構(gòu)中產(chǎn)生的另一問題點的圖。
圖21A是表示與本發(fā)明第2實施方式相關(guān)的焊盤形成區(qū)域的Cu多層布線構(gòu)造的結(jié)構(gòu)的俯視圖。
圖21B是表示與本發(fā)明第2實施方式相關(guān)的焊盤形成區(qū)域的Cu多層布線構(gòu)造的結(jié)構(gòu)的剖視圖。
圖22A是表示與本發(fā)明第3實施方式相關(guān)的焊盤形成區(qū)域的Cu多層布線構(gòu)造的結(jié)構(gòu)的俯視圖。
圖22B是表示與本發(fā)明第3實施方式相關(guān)的焊盤形成區(qū)域的Cu多層布線構(gòu)造的結(jié)構(gòu)的剖視圖。
圖23A是表示與本發(fā)明第4實施方式相關(guān)的焊盤形成區(qū)域的Cu多層布線構(gòu)造的結(jié)構(gòu)的俯視圖。
圖23B是表示與本發(fā)明第4實施方式相關(guān)的焊盤形成區(qū)域的Cu多層布線構(gòu)造的結(jié)構(gòu)的剖視圖。
圖24A是表示與本發(fā)明第5實施方式相關(guān)的焊盤形成區(qū)域的Cu多層布線構(gòu)造的結(jié)構(gòu)的俯視圖。
圖24B是表示與本發(fā)明第5實施方式相關(guān)的焊盤形成區(qū)域的Cu多層布線構(gòu)造的結(jié)構(gòu)的剖視圖。
圖25A是表示與本發(fā)明第6實施方式相關(guān)的焊盤形成區(qū)域的Cu多層布線構(gòu)造的結(jié)構(gòu)的俯視圖。
圖25B是表示與本發(fā)明第6實施方式相關(guān)的焊盤形成區(qū)域的Cu多層布線構(gòu)造的結(jié)構(gòu)的剖視圖。
圖26A是表示與本發(fā)明第7實施方式相關(guān)的焊盤形成區(qū)域的Cu多層布線構(gòu)造的結(jié)構(gòu)的俯視圖。
圖26B是表示與本發(fā)明第7實施方式相關(guān)的焊盤形成區(qū)域的Cu多層布線構(gòu)造的結(jié)構(gòu)的剖視圖。
圖27是表示與本發(fā)明第8實施方式相關(guān)的焊盤形成區(qū)域的Cu多層布線構(gòu)造的結(jié)構(gòu)的俯視圖。
圖28是表示與本發(fā)明第9實施方式相關(guān)的焊盤形成區(qū)域的Cu多層布線構(gòu)造的結(jié)構(gòu)的俯視圖。
圖29A是表示與本發(fā)明第10實施方式相關(guān)的焊盤形成區(qū)域的Cu多層布線構(gòu)造的結(jié)構(gòu)的俯視圖。
圖29B是表示與本發(fā)明第10實施方式相關(guān)的焊盤形成區(qū)域的Cu多層布線構(gòu)造的結(jié)構(gòu)的剖視圖。
圖30A是表示與本發(fā)明第11實施方式相關(guān)的焊盤形成區(qū)域的Cu多層布線構(gòu)造的結(jié)構(gòu)的俯視圖。
圖30B是表示與本發(fā)明第11實施方式相關(guān)的焊盤形成區(qū)域的Cu多層布線構(gòu)造的結(jié)構(gòu)的剖視圖。
圖31A是表示與本發(fā)明第11實施方式相關(guān)的焊盤形成區(qū)域的Cu多層布線構(gòu)造的另一結(jié)構(gòu)例的俯視圖。
圖31B是表示與本發(fā)明第11實施方式相關(guān)的焊盤形成區(qū)域的Cu多層布線構(gòu)造的另一結(jié)構(gòu)的剖視圖。
圖32是表示與本發(fā)明第12實施方式相關(guān)的焊盤形成區(qū)域的Cu多層布線構(gòu)造的結(jié)構(gòu)的剖視圖。
圖33是表示與本發(fā)明第13實施方式相關(guān)的元件形成區(qū)域和焊盤形成區(qū)域的Cu多層布線構(gòu)造的結(jié)構(gòu)的剖視圖。
圖34是表示與本發(fā)明第14實施方式相關(guān)的元件形成區(qū)域和焊盤形成區(qū)域的Cu多層布線構(gòu)造的結(jié)構(gòu)的剖視圖。
圖35是表示與本發(fā)明第15實施方式相關(guān)的元件形成區(qū)域和焊盤形成區(qū)域的Cu多層布線構(gòu)造的結(jié)構(gòu)的剖視圖。
圖36是表示與本發(fā)明第16實施方式相關(guān)的元件形成區(qū)域和焊盤形成區(qū)域的Cu多層布線構(gòu)造的結(jié)構(gòu)的剖視圖。
具體實施例方式
—本發(fā)明的基本要點—因在引線鍵合和突點形成時附加的力而在焊盤區(qū)域中產(chǎn)生內(nèi)部應(yīng)力。內(nèi)部應(yīng)力因布線材料和層間絕緣膜的楊氏模量的不同而偏向集中在埋入了布線材料的連接孔側(cè),該內(nèi)部應(yīng)力例如達到布線材料的屈服應(yīng)力點時,會給焊盤區(qū)域的布線功能上帶來故障。為了消除這樣的現(xiàn)有的問題點,本發(fā)明人發(fā)現(xiàn)了本發(fā)明的獨有的結(jié)構(gòu),即將焊盤區(qū)域中的連接孔的占有密度形成得大于元件區(qū)域的任何部位中的連接孔的占有密度。通過這種結(jié)構(gòu)來防止內(nèi)部應(yīng)力偏向集中在連接孔上,并避免布線功能的可靠性下降。
這里所說的連接孔,是指為了連接上層布線和下層布線而將布線材料埋入到通孔中的一部分布線構(gòu)造。在以下的說明中,將該一部分布線構(gòu)造稱為整體布線構(gòu)造中的通路部。此外,作為本發(fā)明人發(fā)現(xiàn)的獨有的結(jié)構(gòu),也可以將焊盤區(qū)域的連接孔的占有密度形成得大于元件區(qū)域任意部位中的連接孔的占有密度。即使是這種結(jié)構(gòu),也能夠同樣具有上述本發(fā)明的作用及效果。
—層間絕緣膜和布線構(gòu)造中的通路部(連接孔)的力學(xué)特性—
這里,說明層間絕緣膜和布線構(gòu)造中的通路部的力學(xué)特性。這里,以用于對突點與電極焊盤的接合力進行評價的拉伸試驗為前提進行說明。層間絕緣膜與其膜厚相比水平方向的擴展大,所以為了簡化說明,考慮其拉伸應(yīng)力垂直附加的情況。因此,可以認為在通路部和層間絕緣膜中產(chǎn)生相同量的變形。此時,通路部上附加的應(yīng)力σm在通路部的楊氏模量為Em、通路部和層間絕緣膜上產(chǎn)生的變形為ε時,由下式1表示。
σm=Em×ε …(式1)同樣地,層間絕緣膜上附加的應(yīng)力σi在層間絕緣膜的楊氏模量為Ei時,由下式2表示。
σi=Ei×ε …(式2)根據(jù)式1和式2,Cu膜和層間絕緣膜上施加的應(yīng)力之比如下式3那樣,成為楊氏模量之比。
σm∶σi=Em∶Ei …(式3)例如,將Cu的楊氏模量作為Em、將低介電常數(shù)絕緣材料的“SiLK(SiLKDow Chemical社的注冊商標,聚烯丙醚類化合物構(gòu)成的有機絕緣膜材料)”的楊氏模量作為Ei來代入式3,而另一方面,作為比較的對象,將Cu的楊氏模量作為Em、SiO2的楊氏模量作為Ei代入式3,則變?yōu)橄旅娴氖?、式5。再有,Cu、“SiLK”及SiO2是從下記的表1中引用的。
σcu∶σsilk=1∶0.020 …(式4)σcu∶σsio=1∶0.55 …(式5)如式4和式5所示,通路部和層間絕緣膜中施加的內(nèi)部應(yīng)力之比,與層間絕緣膜由硅氧化膜構(gòu)成的情況相比,用低介電常數(shù)絕緣膜構(gòu)成的一方在層間絕緣膜上施加的內(nèi)部應(yīng)力的比例變低。
下面,求出通路部和層間絕緣膜上施加的應(yīng)力值的算出式。拉伸應(yīng)力試驗造成的外力F和通路部及層間絕緣膜支承的力的平衡,由下式6表示。這里,Sm是通路部的面積,同樣Si是層間絕緣膜的面積。
F=σm×Sm+σi×Si …(式6)將式1和式2代入式6時,分別通過下面的式7和式8來表示。
F=σm×Sm+(Ei/Em)×σm×Si=σm×(Sm+(Ei/Em)×Si) …(式7)F=(Ei/Em)×σi×Sm+σi×Si=σi×((Em/Ei)×Sm+Si) …(式8)
分別對于σm、σi求解式7和式8,作為通路部和層間絕緣膜的面積比例的函數(shù)形成曲線的函數(shù)示于圖1和圖2。再有,在圖1中,表示在直徑40μm的圓形的電極焊盤中附加了40gf的拉伸應(yīng)力的情況,在圖2中,表示在直徑50μm的圓形的電極焊盤中附加了20gf的拉伸應(yīng)力的情況。
首先,說明圖1的曲線圖時,在用硅氧化膜構(gòu)成層間絕緣膜,用Cu膜構(gòu)成通路部的情況下(在圖中,為SiO2/Cu),即使層間絕緣膜的面積比例增加,通路部上施加的內(nèi)部應(yīng)力也不會增加很多。與此相對,在用“SiLK”構(gòu)成層間絕緣膜,用Cu膜構(gòu)成通路部(在圖中,為“SiLK”/Cu)的情況下,如果層間絕緣膜的面積比例增加,則通路部的內(nèi)部應(yīng)力急劇地增加。
此外,在圖1的曲線圖中,示出了粒徑為0.1μm、0.5μm、1.0μm的Cu的屈服應(yīng)力點,而在用“SiLK”構(gòu)成層間絕緣膜的情況下,可知按照層間絕緣膜的面積比例通路部上施加的內(nèi)部應(yīng)力達到屈服應(yīng)力點。再有,Cu的屈服應(yīng)力點是施加其以上的應(yīng)力時在Cu上產(chǎn)生屈服的應(yīng)力值。這樣,可知在用粒徑相同的Cu膜構(gòu)成通路部的情況下,根據(jù)用“SiLK”構(gòu)成層間絕緣膜、或用硅氧化膜構(gòu)成層間絕緣膜來的不同,達到屈服應(yīng)力點的層間絕緣膜的面積比例存在近兩倍的不同。
而且,在圖1的曲線圖中,由低介電常數(shù)絕緣材料的多孔硅氧烷類的“IPS(Interpapenetrated Siloxane觸媒化成工業(yè)株式會社的注冊商標)”、有機硅酸鹽玻璃(在圖中,“BD(Black Diamond)アプライドマテリアル(公司名)社的注冊商標)構(gòu)成層間絕緣膜,用Cu膜構(gòu)成通路部的情況中也分別對“IPS”/Cu,“BD”/Cu進行表示?!癐PS”和“BD”的楊氏模量分別為11(Gpa)、5.5(Gpa)的低值,所以與用“SiLK”構(gòu)成層間絕緣膜的情況同樣,隨著層間絕緣膜的面積比例的增加,施加于通路部的內(nèi)部應(yīng)力急劇地增加。
圖2的曲線圖表示用“SiLK”構(gòu)成層間絕緣膜且用Cu膜構(gòu)成通路部的情況(在圖中,為Cu/“SiLK”)、用硅氧化膜構(gòu)成層間絕緣膜且用Cu膜構(gòu)成通路部的情況(在圖中,為Cu/SiO2)、以及用多孔硅氧烷類的“IPS”構(gòu)成層間絕緣膜且用Cu膜構(gòu)成通路部的情況(在圖中,為Cu/“IPS”)。
圖2所示的例子是在與圖1的例子不同的條件下的嘗試,仍然可看到在用低介電常數(shù)絕緣材料“SiLK”形成層間絕緣膜的情況下,如果層間絕緣膜的面積比例增加,則內(nèi)部應(yīng)力急劇地施加到通路部上而達到Cu的屈服應(yīng)力點的情況。與此相對,在用硅氧化膜形成層間絕緣膜的情況下,即使層間絕緣膜的面積比例增加,施加到通路部上的內(nèi)部應(yīng)力也不會很多,不會達到Cu屈服應(yīng)力點。
此外,圖2中表示層間絕緣膜上施加的內(nèi)部應(yīng)力,在用多孔硅氧烷類“IPS”、“SiLK”構(gòu)成層間絕緣膜的情況下,如果層間絕緣膜的面積比例增加,在一定時候?qū)娱g絕緣膜上附加的內(nèi)部應(yīng)力急劇地增加,會達到各自的斷裂應(yīng)力點。再有,這里所說的斷裂應(yīng)力點,是指如果附加其以上的應(yīng)力則產(chǎn)生斷裂的應(yīng)力值。與此相對,在用硅氧化膜構(gòu)成層間絕緣膜的情況下,即使層間絕緣膜的面積比例增加,附加在層間絕緣膜上的內(nèi)部應(yīng)力也不會增加很多,不會達到其斷裂應(yīng)力點。
在本發(fā)明中,用低介電常數(shù)絕緣材料來構(gòu)成層間絕緣膜,以實現(xiàn)同層間、不同層間的電容量(布線電容)的降低,特別是該低介電常數(shù)材料優(yōu)選使用有機硅酸鹽玻璃“BD”、“SiLK”、“IPS”等的楊氏模量小于等于20GPa的材料。但是,如上述那樣,在用有機硅酸鹽玻璃“BD”、“SiLK”、“IPS”等的低介電常數(shù)絕緣材料來構(gòu)成電極焊盤下的層間絕緣膜的情況下,因產(chǎn)生內(nèi)部應(yīng)力而在通路部和層間絕緣膜上容易發(fā)生障礙,有降低布線功能的可靠性的危險。與此相對,本發(fā)明通過高密度地配置電極焊盤下的通路部,可以防止內(nèi)部應(yīng)力偏向集中在通路部的情況。
以下,參照附圖詳細地說明本發(fā)明的實施方式。圖3A~圖12是以工序順序表示與本發(fā)明實施方式相關(guān)的半導(dǎo)體器件的制造方法的簡要剖視圖。
—MOS晶體管構(gòu)造的形成—首先,在硅襯底上形成MOS晶體管構(gòu)造。
具體地說,如圖3A所示,在硅襯底1的元件分離區(qū)域中通過STI(ShallowTrench Isolation)法來形成元件分離構(gòu)造2,并在元件形成區(qū)域中劃定元件有源區(qū)域,在焊盤形成區(qū)域中在整個面上形成元件分離構(gòu)造2。
接著,通過熱氧化法,只在元件形成區(qū)域的元件有源區(qū)域中形成柵絕緣膜3。然后,通過CVD法,在整個面上堆積多晶硅膜,并通過構(gòu)成圖形而只在元件有源區(qū)域中形成柵電極4。
接著,以柵電極4作為掩模,將雜質(zhì)以低濃度淺離子注入后,通過CVD法堆積硅氧化膜,對整個面進行各向異性腐蝕,由此只在柵電極4的側(cè)面上殘留所述硅氧化膜,而形成側(cè)阱5。然后,以柵電極4和側(cè)阱5作為掩模,再次將雜質(zhì)以高濃度深離子注入,形成LDD構(gòu)造的源/漏極6。
接著,在整個面上形成硅氮化膜7后,堆積作為層間絕緣膜的硅氧化膜8。然后,為了使源/漏極6的一部分表面露出,而對硅氧化膜8進行構(gòu)圖,并形成接觸孔9。
接著,以覆蓋接觸孔9的內(nèi)壁面的方式,在形成了成為基底膜的TiN膜10后,堆積鎢,以將其埋入接觸孔9,并通過CMP(Chemical-MechanicalPolishing)法,使表面平坦化而形成鎢栓塞。再有,為了將柵電極4和布線進行電連接,在柵電極4上也需要栓塞,但這里,面對源/漏極6的栓塞和面對柵電極4的栓塞為不在同一剖面上的栓塞,在圖3A和以下所示的附圖中省略面對柵電極4的栓塞的圖示。
—Cu布線構(gòu)造的形成;單鑲嵌法—接著,在上述MOS晶體管構(gòu)造上形成Cu布線構(gòu)造。這里,首先說明通過雙鑲嵌法來形成Cu多層布線的情況。
如圖3B所示,在成為布線層的層間絕緣膜的硅氧化膜8上,以70nm左右的膜厚形成作為腐蝕制止膜的碳化硅膜(SiC膜)11。接著,分別以350nm、150nm左右的膜厚形成成為布線層的層間絕緣膜的有機硅酸鹽玻璃膜(SiOC膜)12、通過CMP法進行研磨工序時的成為保護膜的硅氧化膜(SiO膜)101后,涂敷光致抗蝕劑13,實施曝光、顯影而形成布線圖形14。
接著,如圖4A所示,以形成了布線圖形14的光致抗蝕劑13作為掩模,使用包含CF類氣體的混合氣體對有機硅酸鹽玻璃膜12和硅氧化膜101進行各向異性腐蝕,直至碳化硅膜11露出。
接著,通過灰化(アツシング/ashing)而除去了殘存的光致抗蝕劑13后,使用含有CHF類氣體的混合氣體,通過腐蝕而除去碳化硅膜11,形成布線溝。這里,如果硅氧化膜8因灰化而不會受到損傷,則使用含有CF類氣體的混合氣體,一次地對硅氧化膜101、有機硅酸鹽玻璃膜12和碳化硅膜11進行腐蝕,然后,通過灰化來除去光致抗蝕劑13也可以。然后,施加適度的熱處理,通過脫氣而除去碳化硅膜11和有機硅酸鹽玻璃膜12吸濕的材料。
接著,在以30nm左右的膜厚形成例如氮化鉭(TaN)構(gòu)成的阻擋金屬膜15后,以1500nm左右的膜厚形成Cu膜16。這里,作為成膜Cu膜16成膜的方法,如果采用在阻擋金屬膜15上通過濺射裝置來成膜晶種(seed)金屬膜后,將晶種金屬膜用作電極的電鍍法,則可以成膜Cu膜16。
接著,如圖4B所示,通過CMP法進行研磨直至露出硅氧化膜101后,形成只在布線溝內(nèi)殘留Cu膜16。接著,依次形成成為腐蝕制止膜及Cu擴散防止膜的碳化硅膜(SiC膜)17、成為層間絕緣膜的有機硅酸鹽玻璃膜18、成為布線層形成時的腐蝕制止膜的碳化硅膜19、成為布線層的層間絕緣膜的有機硅酸鹽玻璃膜20、以及成為通過CMP法進行研磨工序時的保護膜的硅氧化膜21。這里,碳化硅膜17以70nm左右的膜厚形成,有機硅酸鹽玻璃膜18以600nm左右的膜厚形成,碳化硅膜19以70nm左右的膜厚形成,有機硅酸鹽玻璃膜20以350nm左右的膜厚形成,硅氧化膜21以150nm左右的膜厚形成。
接著,通過在硅氧化膜21上涂敷光致抗蝕劑22,并實施曝光、顯影,來形成用于形成通孔的通路圖形23。此時,在焊盤形成區(qū)域中形成具有大于元件形成區(qū)域的截面積的通路圖形23。
接著,如圖5A所示,以硅氧化膜21、有機硅酸鹽玻璃膜20、碳化硅膜19、有機硅酸鹽玻璃膜18的順序,一邊變更各種工藝條件一邊使用包含CF類氣體的混合氣體來進行各向異性腐蝕,直至露出碳化硅膜17。由此,在焊盤形成區(qū)域中形成與元件形成區(qū)域相比面積大的通孔24。
接著,在用涂敷和溶解的方法在通孔的下方部位埋入了用作保護膜的樹脂25后,在整個面上涂敷光致抗蝕劑26,實施曝光、顯影而形成布線圖形27。
接著,如圖5B所示,以形成了布線圖形27的光致抗蝕劑26作為掩模,使用包含CF類氣體的混合氣體對硅氧化膜21和有機硅酸鹽玻璃膜20進行各向異性腐蝕,直至露出碳化硅膜19,并形成布線溝102。接著,通過灰化同時除去光致抗蝕劑26和樹脂25。
接著,如圖6A所示,使用包含CF類氣體的混合氣體,進行各向異性腐蝕而除去在通孔24的底部殘留的碳化硅膜17和在布線溝102的底部殘留的碳化硅膜19。接著,施加適度的熱處理,通過脫氣而除去Cu膜16的接觸面、碳化硅膜17、有機硅酸鹽玻璃膜18、碳化硅膜19及有機硅酸鹽玻璃膜20吸濕的材料后,以30nm左右的膜厚形成例如由氮化鉭構(gòu)成的阻擋金屬膜121,并通過電鍍法將Cu膜28以1500nm左右的膜厚埋入在布線溝102及通孔24中。
接著,如圖6B所示,對Cu膜28和阻擋金屬膜121通過CMP法進行研磨,直至露出硅氧化膜21,并只在布線溝102和通孔24內(nèi)殘留Cu膜28和阻擋金屬膜121。以后,在將用Cu膜28形成的布線作為電極焊盤的情況下,在該布線層上形成了具有覆蓋膜功能的硅氮化膜29后,在其一部分上形成開孔。然后,在該開孔部中例如連接金線而使電極焊盤和外部進行電連接。而且在上層形成布線構(gòu)造的情況下,通過重復(fù)進行與圖3A~圖6B同樣的制造工序,可以形成進一步的多層布線構(gòu)造。
此外,作為電極焊盤的其他結(jié)構(gòu)例,也可以在Cu膜28上形成Al層,用與該Al層粘結(jié)性良好的Al金線來連接外部和電極焊盤,在Al層上形成突點,從而形成可防止Cu膜28的表面露出而腐蝕的結(jié)構(gòu)。
通過以上,在焊盤形成區(qū)域的電極焊盤下面形成與元件形成區(qū)域相比截面積大的通孔。因此,如果在焊盤形成區(qū)域中形成與元件形成區(qū)域相同數(shù)目或其數(shù)目以上的通路部,則與元件形成區(qū)域相比,可以高密度地形成焊盤形成區(qū)域的通路部的占有密度。由此,在產(chǎn)生內(nèi)部應(yīng)力時,可以防止過度的負載集中在通路部,可以避免在通路部(Cu膜)中引起屈服等、對電極焊盤的施加外力時的布線功能的惡化因素。
此外,如果與元件形成區(qū)域的任意部位的通路部的占有密度相比焊盤形成區(qū)域的通路部的占有密度形成得高,則當(dāng)然可以獲得上述效果,但觀察局部元件形成區(qū)域的某一部位(例如,通路部的占有密度最低的部位),至少與該部位的通路部的占有密度相比,如果焊盤形成區(qū)域的通路部的占有密度形成得高,則同樣可以具有上述效果。
—Cu多層布線構(gòu)造的形成;單鑲嵌法—下面,說明Cu多層布線構(gòu)造的利用單鑲嵌法的制造方法。由于根據(jù)圖3A已經(jīng)說明了MOS晶體管構(gòu)造的形成,所以這里將其省略。
首先,如圖7A所示,在成為層間絕緣膜的硅氧化膜8上以70nm左右的膜厚形成成為腐蝕制止膜的碳化硅膜30。接著,分別以350nm、150nm左右的膜厚形成有機硅酸鹽玻璃膜31和硅氧化膜32。
接著,在硅氧化膜32上涂敷光致抗蝕劑33,實施曝光、顯影,并在有機硅酸鹽玻璃膜31和硅氧化膜32中形成用于形成布線溝的布線圖形34。
接著,如圖7B所示,以形成了布線圖形34的光致抗蝕劑33作為掩模,用含有CF類氣體的混合氣體對有機硅酸鹽玻璃膜31和硅氧化膜32進行各向異性腐蝕,直至露出碳化硅膜30。接著,在通過灰化而除去殘留的光致抗蝕劑33后,用包含CHF類氣體的混合氣體,通過腐蝕而除去碳化硅膜30,并形成布線溝。這里,如果硅氧化膜8通過灰化而不會受到損傷,則用含有CF類氣體的混合氣體一次性地對硅氧化膜32、有機硅酸鹽玻璃膜31和碳化硅膜30進行腐蝕,然后,通過灰化而除去光致抗蝕劑33也可以。接著,施加適度的熱處理,通過脫氣來除去有機硅酸鹽玻璃膜31和碳化硅膜30吸濕的材料。
接著,如圖8A所示,在以30nm左右的膜厚形成例如TaN構(gòu)成的阻擋金屬膜35后,以1500nm左右的膜厚形成Cu膜36。
接著,如圖8B所示,通過CMP法進行研磨,直至露出硅氧化膜32,從而只在布線溝內(nèi)殘留Cu膜36。接著,依次形成成為腐蝕制止膜和Cu擴散防止膜的碳化硅膜37、成為通孔層的層間絕緣膜的有機硅酸鹽玻璃膜38、以及硅氧化膜39。這里,碳化硅膜37以70nm左右的膜厚形成,有機硅酸鹽玻璃膜38以450nm左右的膜厚形成,硅氧化膜39以150nm左右的膜厚形成。
接著,通過在硅氧化膜39上涂敷光致抗蝕劑40,并實施曝光、顯影,來形成用于形成通孔的通路圖形41。此時,在焊盤形成區(qū)域中形成與元件形成區(qū)域相比具有截面積大的通路圖形41。
接著,如圖9A所示,一邊變更各種工藝條件,一邊用含有CF類氣體的混合氣體對硅氧化膜39和有機硅酸鹽玻璃膜38進行各向異性腐蝕,直至露出碳化硅膜37。
接著,如圖9B所示,用含有CHF類氣體的混合氣體對在通孔42的底部殘留的碳化硅膜37進行各向異性腐蝕而除去。由此,在焊盤形成區(qū)域中形成與元件形成區(qū)域相比截面積大的通孔42。接著,施加適度的熱處理,通過脫氣而除去Cu膜36的接觸面、碳化硅膜37和有機硅酸鹽玻璃膜38吸濕的材料后,以30nm左右的膜厚形成由氮化鉭構(gòu)成的阻擋金屬膜43,并通過電鍍法將Cu膜44以1500nm左右的膜厚埋入在通孔42中。
接著,如圖10A所示,通過CMP法來研磨Cu膜44和阻擋金屬膜43,直至露出硅氧化膜39,并只在通孔42內(nèi)殘留Cu膜44和阻擋金屬膜43。
接著,如圖10B所示,依次形成成為腐蝕制止膜和Cu擴散防止膜的碳化硅膜103、成為布線層的層間絕緣膜的有機硅酸鹽玻璃膜104、以及成為通過CMP法進行研磨工序時的保護膜的硅氧化膜105。這里,碳化硅膜103以70nm左右的膜厚形成,有機硅酸鹽玻璃膜104以350nm左右的膜厚形成,硅氧化膜105以150nm左右的膜厚形成。接著,通過在硅氧化膜105上涂敷光致抗蝕劑106,并實施曝光、顯影,從而形成用于形成布線溝的布線圖形107。
接著,如圖11A所示,以形成了布線圖形107的光致抗蝕劑106作為掩模,用含有CF類氣體的混合氣體對硅氧化膜105和有機硅酸鹽玻璃膜104進行各向異性腐蝕直至露出碳化硅膜103后,通過灰化而除去殘留的光致抗蝕劑106。然后,對碳化硅膜103進行各向異性腐蝕而直至露出硅氧化膜39,并形成布線溝110。接著,施加適度的熱處理,通過脫氣而除去Cu膜44的接觸面、有機硅酸鹽玻璃膜104和碳化硅膜103吸濕的材料。
接著,如圖11B所示,在以30nm左右的膜厚形成例如由氮化鉭構(gòu)成的阻擋金屬膜108后,通過電鍍法以1500nm左右的膜厚在布線溝110中埋入Cu膜109。
接著,如圖12所示,通過CMP法來研磨Cu膜109和阻擋金屬膜108直至露出硅氧化膜105,并只在布線溝110內(nèi)殘留Cu膜109和阻擋金屬膜108。以后,在將用Cu膜109形成的布線作為電極焊盤的情況下,在該布線層上形成具有覆蓋膜功能的氮化硅膜111后,在其一部分上形成開孔,并在開孔部中例如連接金線而使電極焊盤和外部進行電連接。而且,在上層形成布線構(gòu)造的情況下,通過重復(fù)進行與圖8B~圖12同樣的制造工序,可以形成進一步的多層布線構(gòu)造。
此外,作為電極焊盤的其他結(jié)構(gòu)例,也可以在Cu膜109上形成Al層,用與該Al層粘結(jié)性良好的Al金線來連接外部和電極焊盤,或在Al層上形成突點,從而形成可防止Cu膜109的表面露出而被腐蝕的結(jié)構(gòu)。
這樣,即使通過單鑲嵌法,也在焊盤形成區(qū)域中形成與元件形成區(qū)域相比截面積大的通路部。因此,如果在焊盤形成區(qū)域中形成與元件形成區(qū)域相同數(shù)目或其數(shù)目以上的通路部,則與元件形成區(qū)域相比,可以使焊盤形成區(qū)域的通路部的占有密度達到高密度。此外,為了高密度地形成焊盤形成區(qū)域的通路部,除了增大形成各通路部的截面積以外,可以在元件形成區(qū)域和焊盤形成區(qū)域的雙方間以同等的截面積來形成通路部,且比元件形成區(qū)域更多地形成焊盤形成區(qū)域的每單位面積的通路部的數(shù)目。
此外,如果與元件形成區(qū)域的任意部位的通路部的占有密度相比焊盤形成區(qū)域的通路部的占有密度形成得高,則當(dāng)然可以獲得上述效果,但觀察局部元件形成區(qū)域的某一部位(例如,通路部的占有密度最低的部位),至少與該部位的通路部的占有密度相比,如果焊盤形成區(qū)域的通路部的占有密度形成得高,則同樣可以具有上述效果。
<第1實施方式>
圖13A、圖13B是表示與本發(fā)明第1實施方式相關(guān)的焊盤形成區(qū)域的Cu多層布線構(gòu)造的結(jié)構(gòu)的俯視圖和剖視圖。以下說明的第1~第16的實施方式經(jīng)由與上述說明同樣的制造工序來制造,所以省略其詳細的說明。再有,圖13B是表示沿圖13A的平面圖中所示的點劃線的焊盤形成區(qū)域的剖面結(jié)構(gòu)。
與第1實施方式相關(guān)的焊盤形成區(qū)域如圖13A、13B所示,通過雙鑲嵌法來形成,在被布線內(nèi)包的區(qū)域中均等地分布多個通路部,與元件形成區(qū)域的某個部位相比,高密度地配置有通路部。在圖13A、圖13B上,示出了具有圓形狀的剖面結(jié)構(gòu)的通路部,但也可以采用矩形狀或其他任意形狀。作為制造方法,通過對圖4B所示的光致抗蝕劑22的通路圖形23進行變更,可形成與本實施方式相關(guān)的通路部。再有,這里所謂的‘被內(nèi)包的區(qū)域’是指在布線形成區(qū)域的下方中被該區(qū)域內(nèi)包的區(qū)域。
此外,在本實施方式中,說明了通過雙鑲嵌法形成的焊盤形成區(qū)域,但如圖14所示,可以通過單鑲嵌法來形成具有同樣的通路部結(jié)構(gòu)的Cu多層布線構(gòu)造。作為這種情況的制造方法,通過對圖8B所示的光致抗蝕劑40的通路圖形41進行變更,可以形成與本實施方式相關(guān)的通路部。
<比較例1>
這里,作為比較例1來說明通過與上述第1實施方式同樣的雙鑲嵌法可形成的焊盤形成區(qū)域的結(jié)構(gòu)例。圖15A、圖15B是表示與比較例1相關(guān)的焊盤形成區(qū)域的結(jié)構(gòu)例的俯視圖和剖視圖。如圖15A、15B所示,在比較例1中,為了防止內(nèi)部應(yīng)力偏向集中在通路部47側(cè),在被布線48內(nèi)包的區(qū)域中形成完全除去了低介電常數(shù)絕緣膜的大的通路部47。
但是,為了形成與比較例1相關(guān)的通路部47,需要形成與元件形成區(qū)域相比具有相當(dāng)大的截面積的通孔49。因此,在元件形成區(qū)域的通孔中以符合基準的膜厚埋入布線材料(例如,Cu)50的情況下,如圖16所示,在焊盤形成區(qū)域側(cè)會產(chǎn)生表面臺階差。
這里,具體地驗證在焊盤形成區(qū)域側(cè)產(chǎn)生表面臺階差的現(xiàn)象。在電鍍法中各向同性地促進Cu膜的成膜,因此側(cè)面與從底面的生長同時開始生長。例如,如果元件形成區(qū)域和焊盤形成區(qū)域中的通孔的深度為800nm,元件形成區(qū)域的通孔的寬度為1.4μm,當(dāng)從兩側(cè)面堆積的Cu膜為700nm以上時,則通孔完全被埋沒。另一方面,在焊盤形成區(qū)域側(cè)形成有比元件形成區(qū)域大的寬度、例如具有5μm寬度的通孔的情況下,不能在深度和寬度兩者上都埋沒該通孔,在該部分中形成表面臺階差。
與此相對,與本發(fā)明第1實施方式相關(guān)的焊盤形成區(qū)域保留與元件形成區(qū)域相比截面積大的通路部,將它們均等地分布來配置。因此,在元件形成區(qū)域和焊盤形成區(qū)域間埋沒各個通孔而所需的膜厚之差不會很大,可以容易地消除上述表面臺階差的問題。此外,如本實施方式或以下說明的實施方式那樣,實際上以高密度配置通路部的情況下,在形成通孔的腐蝕工序后,最好是以不成為不穩(wěn)定的狀態(tài)的程度來設(shè)計低介電常數(shù)絕緣膜。
圖17是用于說明與上述比較例1相關(guān)的焊盤形成區(qū)域的結(jié)構(gòu)中產(chǎn)生的其他問題點的圖。為了避免與上述表面臺階差相關(guān)的問題點,在對通孔49和布線溝5 1埋入Cu膜50時,例如根據(jù)相當(dāng)?shù)哪ず駚砺袢隒u膜50。因此,為了只在通孔49和布線溝51內(nèi)殘留Cu膜50,在通過CMP法的研磨工序中隨著該膜厚需要研磨相當(dāng)?shù)哪ず瘢瑫黾舆^研磨(over polish)量。
這里,隨著要研磨的膜厚而增加過研磨量的原因在于,在通過CMP法的研磨工序中根據(jù)規(guī)定的范圍來研磨對象膜。例如,對于1μm膜厚的層,在根據(jù)10%的范圍進行研磨的情況下,直至研磨到該膜下100nm的位置。與此相對,在對于1.5μm膜厚的層實施同樣的研磨的情況下,直至研磨到該膜下150nm的位置。這樣,要研磨的膜厚越變厚,則將進一步多余地研磨該膜下的層。
這樣,在要研磨的膜厚越變厚則過研磨量增加,如圖18中的虛線所示,附帶在其上的侵蝕(erosion)量和凹陷(dishing)量也增加,在布線構(gòu)造中產(chǎn)生不適狀況。這里,凹陷是因Cu膜50和其他膜的研磨率的不同成產(chǎn)生的現(xiàn)象,如本比較例那樣,軟材質(zhì)的Cu膜50在研磨對象面中占有寬的面積的情況下,在Cu膜50表面上會特別顯著地形成凹陷。
此外,侵蝕是依賴于研磨對象層中的Cu膜50的密度而發(fā)生的現(xiàn)象,如本比較例那樣,在Cu膜50高密度地形成在研磨對象面上的情況下,切削Cu膜50周邊的阻擋金屬膜等,會露出有機硅酸鹽玻璃膜52。因此,通過由CMP法的研磨工序中所包含的濕法工藝,有機硅酸鹽玻璃膜52成為吸濕的狀態(tài),在該狀態(tài)下,如果在有機硅酸鹽玻璃膜52表面上成膜碳化硅膜,進而實施脫氣處理等,則有機硅酸鹽玻璃膜52和碳化硅膜間的粘結(jié)性下降,誘發(fā)剝落等。
而且,在因凹陷而在Cu膜50表面上產(chǎn)生臺階差的情況下,如果在Cu膜50的上方形成一定膜厚的層間絕緣膜,則在該層間絕緣膜表面上也產(chǎn)生反映了Cu膜50的表面臺階差形狀的臺階差。因此,在其上方涂敷的光致抗蝕劑的厚度上進一步出現(xiàn)局部的變化,對光致抗蝕劑的曝光時的聚焦范圍會降低。
此外,因在該層間絕緣膜上產(chǎn)生表面臺階差,還產(chǎn)生以下問題。例如,在Cu膜50上還形成布線等(Cu膜)的情況下,對形成于Cu膜50上方的層間絕緣膜進行構(gòu)圖,并埋入Cu后,需要通過CMP法對其表面進行研磨的工序。但是,在層間絕緣膜表面上存在上述那樣的臺階差部分,所以在研磨工序后,不僅在形成于層間絕緣膜的通路或布線圖形內(nèi),而且在該臺階差部分也會殘存Cu。因此,在臺階差部分內(nèi)形成多個布線或通路部的情況下,布線會因殘存在臺階部分的Cu而發(fā)生短路,會在布線構(gòu)造中產(chǎn)生不適狀況。
另一方面,隨著Cu膜50的表面臺階差,在對上層的層間絕緣膜表面上產(chǎn)生的臺階差進行研磨來平坦化的情況下,Cu膜50的表面臺階差部分上的層間絕緣膜的膜厚比其他部分厚,在后面的對該層間絕緣膜的腐蝕工序中導(dǎo)致腐蝕范圍的下降。
與此相對,與上述第1實施方式相關(guān)的焊盤形成區(qū)域由于在元件形成區(qū)域和焊盤形成區(qū)域中埋沒各個通孔而所需的膜厚之差不會很大,所以不需要為了確保表面的平坦性而過厚地埋入Cu膜。因此,可以避免隨著過研磨量的增加,凹陷和侵蝕造成的布線構(gòu)造的不適狀況。
<比較例2>
這里,將通過單鑲嵌法可形成的焊盤形成區(qū)域的結(jié)構(gòu)例作為比較例2進行說明。圖18是表示與比較例2相關(guān)的焊盤形成區(qū)域的結(jié)構(gòu)例的圖。如圖18所示,在比較例2中,為了防止內(nèi)部應(yīng)力偏向集中在通路部54側(cè),在被未圖示的上層布線內(nèi)包的區(qū)域中形成將低介電常數(shù)絕緣膜53完全除去的大的通孔。
但是,為了形成通路部54,需要形成與元件形成區(qū)域相比,容量相當(dāng)大的通孔。因此,在元件形成區(qū)域的通孔中用符合基準的膜厚來埋入布線材料(例如,Cu)的情況下,如圖19所示,在焊盤形成區(qū)域的表面上會產(chǎn)生臺階差。
與此相對,圖14所示的與本發(fā)明實施方式相關(guān)的焊盤形成區(qū)域形成與元件形成區(qū)域相比截面積大的通路部,并均等地分布配置,因此在元件形成區(qū)域和焊盤形成區(qū)域間埋沒各個通孔而所需的膜厚之差不會很大,可以容易地消除上述表面臺階差所引起的問題點。
圖20是用于說明與上述比較例2相關(guān)的焊盤形成區(qū)域的結(jié)構(gòu)中產(chǎn)生的其他問題點的圖。為了避免與上述表面臺階差相關(guān)的問題,在對通孔進行Cu膜埋入時,例如根據(jù)相當(dāng)?shù)哪ず駚磉M行埋入。因此,在用于形成通路部54的由CMP法的研磨工序中,隨著其膜厚而需要研磨相當(dāng)?shù)哪ず瘢^研磨量會增加。這樣,在與比較例2相關(guān)的焊盤形成區(qū)域的制造過程中過研磨量會增加,如圖20中的虛線所示,附帶其上的侵蝕量和凹陷量會增加,在布線構(gòu)造上會產(chǎn)生不適狀況。
與此相對,圖14所示的焊盤結(jié)構(gòu),在元件形成區(qū)域和焊盤形成區(qū)域中埋沒各個通孔而所需的膜厚之差不會很大,所以不需要為了確保表面的平坦性而過厚地埋入Cu膜。因此,可以避免隨著過研磨量的增加,凹陷和磨蝕造成的布線構(gòu)造的不適狀況。
<第2實施方式>
圖21A、圖21B是表示與本發(fā)明第2實施方式相關(guān)的焊盤形成區(qū)域的Cu多層布線構(gòu)造的結(jié)構(gòu)的俯視圖和剖視圖。再有,圖21B的剖視圖是表示沿圖21A的俯視圖的點劃線的焊盤形成區(qū)域的剖面結(jié)構(gòu)的圖。
如圖21B所示,第2實施方式的焊盤形成區(qū)域是通過雙鑲嵌法形成的區(qū)域,在被布線56內(nèi)包的區(qū)域中均等地分布多個溝狀通路部55,與元件形成區(qū)域的任何部位相比,高密度地配置通路部。
此外,如圖21A的俯視圖中所示的溝狀通路部55當(dāng)然也可以用單鑲嵌法來構(gòu)成(但是,這種情況下的焊盤形成區(qū)域的剖面結(jié)構(gòu)與圖21B有所不同)。在用雙鑲嵌法構(gòu)成溝狀通路部55的情況下,可構(gòu)成該溝狀通路部55的區(qū)域被制約在由布線56內(nèi)包的區(qū)域內(nèi),而在單鑲嵌法的情況下,在焊盤形成區(qū)域中的低介電常數(shù)絕緣膜112的任意部位都可形成溝狀通路部55。
而且,與本實施方式相關(guān)的溝狀通路部55的配置方向沒有特別限定。即,圖21A所示的溝狀通路部55可在任意的方向形成。
<第3實施方式>
圖22A、圖22B是表示與本發(fā)明第3實施方式相關(guān)的焊盤形成區(qū)域的Cu多層布線構(gòu)造的結(jié)構(gòu)的俯視圖和剖視圖。再有,圖22B的剖視圖是表示沿圖22A的俯視圖中所示的點劃線的焊盤形成區(qū)域的剖面結(jié)構(gòu)的圖。
如圖22B所示,與第3實施方式相關(guān)的焊盤形成區(qū)域是通過雙鑲嵌法形成的區(qū)域,在被布線57內(nèi)包的區(qū)域中均等地分布多個同心溝狀通路部58,與第1實施方式同樣,與元件形成區(qū)域相比,高密度地配置有通路部。
此外,圖22A的俯視圖所示的同心溝狀通路部58當(dāng)然可用單鑲嵌法來構(gòu)成(但是,這種情況下的焊盤形成區(qū)域的剖面結(jié)構(gòu)與圖22B有所不同)。在用雙鑲嵌法構(gòu)成同心溝狀通路部58的情況下,可構(gòu)成該同心溝狀通路部58的區(qū)域被制約在由布線57內(nèi)包的區(qū)域內(nèi),而在單鑲嵌法的情況下,在焊盤形成區(qū)域中的低介電常數(shù)絕緣膜113的任意部位都可形成同心溝狀通路部58。
而且,如圖22A所示,與本實施方式相關(guān)的同心溝狀通路部58為周圍被包圍的結(jié)構(gòu)。因此,在同心溝狀通路部58因引線接合等施加的外力而達到屈服應(yīng)力,受其影響而在同心溝狀通路部58內(nèi)側(cè)的低介電常數(shù)絕緣膜113中產(chǎn)生斷裂的情況下,可實現(xiàn)對該斷裂施加制動作用的作為制止斷裂的高性能。
<第4實施方式>
圖23A、圖23B是表示與本發(fā)明第4實施方式相關(guān)的焊盤形成區(qū)域的Cu多層布線構(gòu)造的結(jié)構(gòu)的俯視圖和剖視圖。再有,圖23B的剖視圖是表示沿圖23A的俯視圖所示的點劃線的焊盤形成區(qū)域的剖面結(jié)構(gòu)的圖。
如圖23B所示,與第4實施方式相關(guān)的焊盤形成區(qū)域是通過雙鑲嵌法形成的區(qū)域,在被布線60內(nèi)包的區(qū)域中均等地組合分布多個交叉線狀、T字狀和L字狀的溝狀通路部61,與第1實施方式同樣,與元件形成區(qū)域相比,高密度地配置有通路部61。
此外,圖23A的俯視圖所示的溝狀通路部61當(dāng)然可用單鑲嵌法來構(gòu)成(但是,這種情況下的焊盤形成區(qū)域的剖面結(jié)構(gòu)與圖23B有所不同)。在用雙鑲嵌法構(gòu)成溝狀通路部61的情況下,可構(gòu)成該溝狀通路部61的區(qū)域被制約在由布線60內(nèi)包的區(qū)域內(nèi),而在單鑲嵌法的情況下,在焊盤形成區(qū)域中的低介電常數(shù)絕緣膜的任意部位都可形成溝狀通路部61。
<第5實施方式>
圖24A、圖24B是表示與本發(fā)明第5實施方式相關(guān)的焊盤形成區(qū)域的Cu多層布線構(gòu)造的結(jié)構(gòu)的俯視圖和剖視圖。再有,圖24B的剖視圖是表示沿圖24A的俯視圖所示的點劃線的焊盤形成區(qū)域的剖面結(jié)構(gòu)的圖。
如圖24B所示,與第5實施方式相關(guān)的焊盤形成區(qū)域是通過雙鑲嵌法形成周圍被包圍的格子狀的溝狀通路部63的區(qū)域,與第1實施方式同樣,與元件形成區(qū)域相比,高密度地配置有通路部。
此外,如圖24A的俯視圖所示的溝狀通路部63當(dāng)然可用單鑲嵌法來構(gòu)成(但是,這種情況下的焊盤形成區(qū)域的剖面結(jié)構(gòu)與圖24B有所不同)。在用雙鑲嵌法構(gòu)成溝狀通路部63的情況下,可構(gòu)成該溝狀通路部63的區(qū)域被制約在由布線115內(nèi)包的區(qū)域內(nèi),而在單鑲嵌法的情況下,在焊盤形成區(qū)域中的低介電常數(shù)絕緣膜116的任意部位都可形成溝狀通路部63。
而且,如圖24A所示,與本實施方式相關(guān)的溝狀通路部63為周圍被包圍的結(jié)構(gòu)。因此,在溝狀通路部63因引線接合等附加的外力而達到屈服應(yīng)力,受其影響而在溝狀通路部63內(nèi)側(cè)的低介電常數(shù)絕緣膜116中產(chǎn)生斷裂的情況下,可實現(xiàn)對該斷裂施加制動作用的作為制止斷裂的高性能。
<第6實施方式>
圖25A、圖25B是表示與本發(fā)明第6實施方式相關(guān)的焊盤形成區(qū)域的Cu多層布線構(gòu)造的結(jié)構(gòu)的俯視圖和剖視圖。再有,圖25B的剖視圖是表示沿圖25A的俯視圖中所示的點劃線的焊盤形成區(qū)域的剖面結(jié)構(gòu)的圖。
如圖25B所示,與第6實施方式相關(guān)的焊盤形成區(qū)域,在電極焊盤中形成有格子狀布線65。由此,在CMP時的研磨對象面中降低Cu膜的面積和密度,可降低此時產(chǎn)生的凹陷量和侵蝕量。
此外,與本實施方式相關(guān)的焊盤形成區(qū)域在電極焊盤下具有與第1實施方式同樣的通路部的結(jié)構(gòu),避免內(nèi)部應(yīng)力偏向集中于通路部66的情況。
而且,圖25A的俯視圖所示的通路部66當(dāng)然可用單鑲嵌法來構(gòu)成(但是,焊盤形成區(qū)域的剖面結(jié)構(gòu)與圖25B有所不同)。在用雙鑲嵌法構(gòu)成通路部66的情況下,可構(gòu)成該通路部66的區(qū)域被制約在由布線65內(nèi)包的區(qū)域內(nèi),而在單鑲嵌法的情況下,在焊盤形成區(qū)域中的低介電常數(shù)絕緣膜117的任意部位都可形成通路部66。
<第7實施方式>
圖26A、圖26B是表示與本發(fā)明第7實施方式相關(guān)的焊盤形成區(qū)域的Cu多層布線構(gòu)造的結(jié)構(gòu)的俯視圖和剖視圖。再有,圖26B的剖視圖是表示沿圖26A的俯視圖中所示的點劃線的焊盤形成區(qū)域的剖面結(jié)構(gòu)的圖。
與第7實施方式相關(guān)的焊盤形成區(qū)域與上述第6實施方式同樣在電極焊盤中形成有格子狀布線67。由此,在CMP時的研磨對象面中降低Cu膜的面積和密度,可降低此時產(chǎn)生的凹陷量和侵蝕量。
此外,與本實施方式相關(guān)的焊盤形成區(qū)域形成將多個交叉線狀、T字狀和L字狀的溝狀通路部組合的通路部68,與第1實施方式同樣,具有密度比元件形成區(qū)域高的通路結(jié)構(gòu),防止內(nèi)部應(yīng)力偏向集中于通路部68。
而且,圖26A的俯視圖所示的通路部68當(dāng)然可用單鑲嵌法來構(gòu)成(但是,焊盤形成區(qū)域的剖面結(jié)構(gòu)與圖26B有所不同)。在用雙鑲嵌法構(gòu)成通路部68的情況下,可構(gòu)成該通路部68的區(qū)域被制約在由布線67內(nèi)包的區(qū)域內(nèi),而在單鑲嵌法的情況下,在焊盤形成區(qū)域中的低介電常數(shù)絕緣膜118的任意部位都可形成通路部66。
<第8實施方式>
圖27是表示與本發(fā)明第8實施方式相關(guān)的Cu多層布線構(gòu)造的結(jié)構(gòu)俯視圖。與第8實施方式相關(guān)的焊盤形成區(qū)域在被格子狀布線69內(nèi)包的區(qū)域內(nèi)單方向地形成多個溝狀通路部70,與第1實施方式同樣,具有密度比元件形成區(qū)域高的通路結(jié)構(gòu)。此外,與第8實施方式相關(guān)的焊盤形成區(qū)域的電極焊盤中,與上述第6實施方式同樣,形成有格子狀布線,在CMP時的研磨對象面中可降低Cu膜的面積和密度,可降低此時產(chǎn)生的凹陷量和侵蝕量。
<第9實施方式>
圖28是表示與本發(fā)明第9實施方式相關(guān)的焊盤形成區(qū)域的Cu多層布線構(gòu)造的結(jié)構(gòu)的俯視圖。第9實施方式的焊盤形成區(qū)域形成了在被格子狀布線71內(nèi)包的區(qū)域內(nèi)單方向延長的溝狀通路部72、以及在溝狀通路部72間沿其垂直方向上延長的溝狀通路部73,與第1實施方式同樣,具有密度比元件形成區(qū)域高的通路結(jié)構(gòu)。此外,與第9實施方式相關(guān)的焊盤形成區(qū)域的電極焊盤中,與上述第6實施方式同樣,形成有格子狀布線71。由此,在CMP時的研磨對象面中可降低Cu膜的面積和密度,可降低此時產(chǎn)生的凹陷量和侵蝕量。
<第10實施方式>
圖29A、圖29B是表示與本發(fā)明第10實施方式相關(guān)的焊盤形成區(qū)域的Cu多層布線構(gòu)造的結(jié)構(gòu)例的俯視圖和剖視圖。再有,圖29B的剖視圖是表示沿圖29A的俯視圖中所示的點劃線的焊盤形成區(qū)域的剖面結(jié)構(gòu)的圖。
與第10實施方式相關(guān)的焊盤形成區(qū)域也與上述第6實施方式同樣,在電極焊盤中形成有格子狀布線74,在CMP時的研磨對象面中降低Cu膜的面積和密度,并可降低此時產(chǎn)生的凹陷量和侵蝕量。
如圖29B所示,與本實施方式相關(guān)的焊盤形成區(qū)域是通過雙鑲嵌法來形成的,形成與布線74同樣形狀的格子狀通路部75,與第1實施方式同樣,具有密度比元件形成區(qū)域高的通路結(jié)構(gòu)。此外,如圖29A所示,與本實施方式相關(guān)的格子狀通路部75為周圍被包圍的結(jié)構(gòu)。因此,在格子狀通路部75因引線接合等附加的外力而達到屈服應(yīng)力,受其影響而在格子狀通路部75內(nèi)側(cè)的低介電常數(shù)絕緣膜119中產(chǎn)生斷裂的情況下,可實現(xiàn)對該斷裂施加制動作用的作為制止斷裂的高性能。
<第11實施方式>
圖30A、圖30B是表示與本發(fā)明第11實施方式相關(guān)的Cu多層布線構(gòu)造的結(jié)構(gòu)例的俯視圖和剖視圖。再有,圖30B是表示圖30A的俯視圖中所示的焊盤形成區(qū)域的剖面結(jié)構(gòu)的圖。
與第11實施方式相關(guān)的焊盤形成區(qū)域也與上述第6實施方式同樣,在電極焊盤中形成有格子狀布線76。由此,在CMP時的研磨對象面中降低Cu膜的面積和密度,并可降低此時產(chǎn)生的凹陷量和侵蝕量。
如圖30B所示,與本實施方式相關(guān)的焊盤形成區(qū)域是通過單鑲嵌法來形成的,形成與布線76同樣形狀的格子狀通路部77,與第1實施方式同樣,具有密度比元件形成區(qū)域高的通路結(jié)構(gòu)。此外,如圖30B所示,與本實施方式相關(guān)的格子狀通路部77為周圍被包圍的結(jié)構(gòu)。因此,在格子狀通路部77因引線接合等附加的外力而達到屈服應(yīng)力,受其影響而在格子狀通路部77內(nèi)側(cè)的低介電常數(shù)絕緣膜120中產(chǎn)生斷裂的情況下,可實現(xiàn)對該斷裂施加制動作用的作為制止斷裂的高性能。
再有,在上述第2、第3、第7、第8及第9實施方式的說明中雖沒有涉及,但在這些實施方式中,當(dāng)然也能通過將通路部形成為溝狀,而具有隨著斷裂的行進方向逐漸制止斷裂的功能。
而且,在本實施方式中,例示了在被格子狀的布線76內(nèi)包的區(qū)域中形成格子狀通路部77的結(jié)構(gòu),但與本實施方式相關(guān)的焊盤形成區(qū)域是通過單鑲嵌法來形成的,所以在焊盤形成區(qū)域中的低介電常數(shù)絕緣膜120的任意部位都可以形成通路部。將該具體例示于圖31A、圖31B。再有,圖31B的剖視圖是表示圖31A的俯視圖中所示的焊盤形成區(qū)域的剖面結(jié)構(gòu)的圖,在圖30A、圖30B的各結(jié)構(gòu)所對應(yīng)的部位上附以相同的標號。
<第12實施方式>
圖32是表示與本發(fā)明第12實施方式相關(guān)的元件形成區(qū)域和焊盤形成區(qū)域的Cu多層布線構(gòu)造的結(jié)構(gòu)的剖視圖。如圖32所示,與本實施方式相關(guān)的Cu多層布線構(gòu)造通過雙鑲嵌法來形成,包括由多段布線78和多段通路部79構(gòu)成的布線構(gòu)造。
這樣,與本實施方式相關(guān)的Cu多層布線構(gòu)造分別包括多段布線78和通路部79,從而形成焊盤形成區(qū)域中的Cu膜的占有比例增加,使各Cu膜上施加的內(nèi)部應(yīng)力分散的結(jié)構(gòu)。而且,與本實施方式相關(guān)的Cu多層布線構(gòu)造形成用多段布線78和通路部79來貫通焊盤形成區(qū)域的角部,最下層的布線79通過硅氧化膜80而與硅襯底84絕緣的結(jié)構(gòu)。因此,在通路部79的形狀為溝狀的情況下,通路部79具有抑制在焊盤形成區(qū)域內(nèi)產(chǎn)生的斷裂推進的制止斷裂的作用。
<第13實施方式>
圖33是表示與本發(fā)明第13實施方式相關(guān)的元件形成區(qū)域和焊盤形成區(qū)域的Cu多層布線構(gòu)造的結(jié)構(gòu)的剖視圖。與本實施方式相關(guān)的Cu多層布線構(gòu)造與上述第12實施方式的Cu多層布線構(gòu)造同樣,包括由多段布線78和多段通路部79構(gòu)成的布線構(gòu)造,同時在最下層的布線78下面包括鎢栓塞85,通過多段布線78、多段通路部79及鎢栓塞85而形成貫通了焊盤形成區(qū)域的角部的結(jié)構(gòu)。因此,與本實施方式相關(guān)的Cu多層布線構(gòu)造可抑制在焊盤形成區(qū)域內(nèi)的低介電常數(shù)絕緣膜86及硅氧化膜87中產(chǎn)生的斷裂的推進。
再有,在本實施方式中,如上述那樣,在焊盤形成區(qū)域中也形成有鎢栓塞85,但為了實現(xiàn)該鎢栓塞85和硅襯底84的絕緣,在將鎢栓塞85內(nèi)包在下方的硅襯底的一部分區(qū)域中形成有元件分離構(gòu)造88。
<第14實施方式>
圖34是表示與本發(fā)明第14實施方式相關(guān)的元件形成區(qū)域和焊盤形成區(qū)域的Cu多層布線構(gòu)造的結(jié)構(gòu)的剖視圖。與本實施方式相關(guān)的Cu多層布線構(gòu)造,與上述第13實施方式的Cu多層布線構(gòu)造同樣,由多段布線78、多段通路部79和最下層布線78下面的鎢栓塞85貫通了焊盤形成區(qū)域的角部的結(jié)構(gòu)形成。
與本實施方式相關(guān)的Cu多層布線構(gòu)造也與上述第13實施方式同樣,為了實現(xiàn)鎢栓塞85和硅襯底84的絕緣,通過STI法在硅襯底84中形成有元件分離構(gòu)造89。本實施方式和上述第13實施方式在結(jié)構(gòu)上,在元件分離構(gòu)造89的形成區(qū)域的大小上有所不同,在本實施方式中,在焊盤形成區(qū)域的硅襯底84的大致整個面上形成元件分離構(gòu)造89,通過該元件分離構(gòu)造89而使硅襯底84相對于焊盤形成區(qū)域的整體布線構(gòu)造的距離進一步隔開,形成可降低該布線構(gòu)造和硅襯底84間的雜散電容的結(jié)構(gòu)。
<第15實施方式>
圖35是表示與本發(fā)明第15實施方式相關(guān)的元件形成區(qū)域和焊盤形成區(qū)域的Cu多層布線構(gòu)造的結(jié)構(gòu)的剖視圖。作為與上述第14實施方式相關(guān)的Cu多層布線構(gòu)造的結(jié)構(gòu),說明了降低鎢栓塞85、布線78及通路部79的布線構(gòu)造整體與硅襯底間的雜散電容的結(jié)構(gòu),而該結(jié)構(gòu)也可應(yīng)用于上述第12實施方式,在與上述第12實施方式相關(guān)的Cu多層布線構(gòu)造中追加了降低上述雜散電容的結(jié)構(gòu)的例子是本發(fā)明的第15實施方式。
與本發(fā)明第15實施方式相關(guān)的Cu多層布線構(gòu)造,如圖35所示,在焊盤形成區(qū)域的硅襯底84整個面上形成元件分離構(gòu)造90,將焊盤形成區(qū)域的硅襯底84和其上方形成的布線構(gòu)造(這里,是由布線78和通路部79構(gòu)成的布線構(gòu)造)間的距離進一步隔開,可降低該布線構(gòu)造和硅襯底84間的雜散電容。
<第16實施方式>
圖36是表示與本發(fā)明第16實施方式相關(guān)的元件形成區(qū)域和焊盤形成區(qū)域的Cu多層布線構(gòu)造的結(jié)構(gòu)的剖視圖。與本實施方式相關(guān)的Cu多層布線構(gòu)造如圖36所示,通過單鑲嵌法而形成,具有由多段布線81和多段通孔部82構(gòu)成的布線構(gòu)造。
如圖36所示,本實施方式是具有與第12實施方式同樣構(gòu)造的Cu多層布線構(gòu)造,在其制造工序中,在第12實施方式中采用雙鑲嵌法,與此相對,與第12實施方式的不同在于,在本實施方式中采用單鑲嵌法。
與本實施方式相關(guān)的Cu多層布線構(gòu)造,通過具有與第12實施方式的Cu多層布線構(gòu)造同樣的結(jié)構(gòu),從而基于該結(jié)構(gòu)的作用效果也與第12實施方式相同。即,與本實施方式相關(guān)的Cu多層布線構(gòu)造,分別具有多段布線81和通路部82,通過增加焊盤形成區(qū)域中的Cu膜的占有比例,可分散在各Cu膜中施加的內(nèi)部應(yīng)力。
此外,與本實施方式相關(guān)的Cu多層布線構(gòu)造形成將焊盤形成區(qū)域的角部用多段布線81和通路部82來貫通的結(jié)構(gòu),從而使通路部82的形狀為溝狀,由此可以抑制在通路部82中焊盤形成區(qū)域內(nèi)產(chǎn)生的斷裂的推進。
在上述中,說明了通過單鑲嵌法形成的第12實施方式對應(yīng)的Cu多層布線構(gòu)造,但對于第13~第15實施方式,同樣也能夠通過單鑲嵌法來形成,分別具有與第13~第15實施方式同樣的作用效果是不言而喻的。
此外,本發(fā)明的技術(shù)思想不限定于上述半導(dǎo)體器件及其制造方法,用于實踐該制造方法的進行半導(dǎo)體器件設(shè)計的設(shè)計方法也包含在本發(fā)明的范疇中。作為其一例,在成為層間絕緣膜的低介電常數(shù)絕緣膜上分別在元件形成區(qū)域和焊盤形成區(qū)域中形成通路部時,與元件形成區(qū)域的任何部位中的通路部相比,將焊盤形成區(qū)域的通路部以高密度地配置來設(shè)計也包括在本發(fā)明的范疇中。
根據(jù)本發(fā)明,由于將焊盤區(qū)域的第1連接孔與元件區(qū)域的任何部位中的第2連接孔相比高密度地配置,所以在內(nèi)部應(yīng)力產(chǎn)生時防止該應(yīng)力偏向集中在第1連接孔上,并可避免由此引起的布線功能的惡化。
表1

權(quán)利要求
1.一種半導(dǎo)體器件,其特征在于,包括在低介電常數(shù)絕緣膜中包含布線構(gòu)造的元件區(qū)域;以及焊盤區(qū)域,其用于進行電連接所述元件區(qū)域和外部,附隨所述元件區(qū)域而形成所述低介電常數(shù)絕緣膜來構(gòu)成,其中,在所述焊盤區(qū)域中形成于所述低介電常數(shù)絕緣膜中的第1連接孔的占有密度大于所述元件區(qū)域的所述布線構(gòu)造的任意部位中的第2連接孔的占有密度。
2.如權(quán)利要求1所述的半導(dǎo)體器件,其特征在于,所述第1連接孔在所述焊盤區(qū)域內(nèi)大致均等地分布形成。
3.如權(quán)利要求1所述的半導(dǎo)體器件,其特征在于,在所述焊盤區(qū)域中的所述低介電常數(shù)絕緣膜的上方,形成用于將所述元件區(qū)域和外部進行電連接的布線。
4.如權(quán)利要求3所述的半導(dǎo)體器件,其特征在于,所述第1連接孔內(nèi)包于所述布線并與其直接連接。
5.如權(quán)利要求1所述的半導(dǎo)體器件,其特征在于,在所述焊盤區(qū)域中的所述低介電常數(shù)絕緣膜的上方,形成用于將所述元件區(qū)域和外部進行電連接的格子狀的布線。
6.如權(quán)利要求3所述的半導(dǎo)體器件,其特征在于,所述第1連接孔形成于所述低介電常數(shù)絕緣膜的任意部位。
7.如權(quán)利要求5所述的半導(dǎo)體器件,其特征在于,所述第1連接孔形成于所述低介電常數(shù)絕緣膜的任意部位。
8.如權(quán)利要求5所述的半導(dǎo)體器件,其特征在于,所述第1連接孔內(nèi)包于所述格子狀的布線并與其直接連接。
9.如權(quán)利要求4所述的半導(dǎo)體器件,其特征在于,所述第1連接孔形成為溝狀。
10.如權(quán)利要求6所述的半導(dǎo)體器件,其特征在于,所述第1連接孔形成為溝狀。
11.如權(quán)利要求7所述的半導(dǎo)體器件,其特征在于,所述第1連接孔形成為溝狀。
12.如權(quán)利要求8所述的半導(dǎo)體器件,其特征在于,所述第1連接孔形成為溝狀。
13.如權(quán)利要求4所述的半導(dǎo)體器件,其特征在于,所述第1連接孔形成為格子狀。
14.如權(quán)利要求6所述的半導(dǎo)體器件,其特征在于,所述第1連接孔形成為格子狀。
15.如權(quán)利要求7所述的半導(dǎo)體器件,其特征在于,所述第1連接孔形成為格子狀。
16.如權(quán)利要求8所述的半導(dǎo)體器件,其特征在于,所述第1連接孔形成為格子狀。
17.如權(quán)利要求4所述的半導(dǎo)體器件,其特征在于,所述第1連接孔由多個同心溝狀的連接孔形成。
18.如權(quán)利要求6所述的半導(dǎo)體器件,其特征在于,所述第1連接孔由多個同心溝狀的連接孔形成。
19.如權(quán)利要求7所述的半導(dǎo)體器件,其特征在于,所述第1連接孔由多個同心溝狀的連接孔形成。
20.如權(quán)利要求8所述的半導(dǎo)體器件,其特征在于,所述第1連接孔由多個同心溝狀的連接孔形成。
21.如權(quán)利要求1所述的半導(dǎo)體器件,其特征在于,所述焊盤區(qū)域具有附隨所述元件區(qū)域而形成的多層布線構(gòu)造。
22.如權(quán)利要求21所述的半導(dǎo)體器件,其特征在于,所述焊盤區(qū)域中的所述多層布線構(gòu)造具有貫通了所述焊盤區(qū)域的角部的布線構(gòu)造。
23.如權(quán)利要求1所述的半導(dǎo)體器件,其特征在于,所述第1連接孔具有比所述第2連接孔大的截面積。
24.如權(quán)利要求1所述的半導(dǎo)體器件,其特征在于,在一定面積內(nèi),所述第1連接孔的數(shù)目比所述第2連接孔的數(shù)目多。
25.如權(quán)利要求1所述的半導(dǎo)體器件,其特征在于,所述低介電常數(shù)絕緣膜的楊氏模量小于等于20GPa。
26.一種半導(dǎo)體器件的制造方法,所述半導(dǎo)體器件具有元件區(qū)域和將所述元件區(qū)域與外部進行電連接用的焊盤區(qū)域,其特征在于,該方法包括與所述元件區(qū)域一起,在所述焊盤區(qū)域中形成低介電常數(shù)絕緣膜的工序;在所述焊盤區(qū)域中形成第1連接孔,在所述元件區(qū)域中形成第2連接孔的工序,以比所述元件區(qū)域的任意部位中的所述第2連接孔的占有密度高的密度來形成所述第1連接孔的占有密度。
27.如權(quán)利要求26所述的半導(dǎo)體器件的制造方法,其特征在于,在所述焊盤區(qū)域內(nèi)大致均等地分布形成所述第1連接孔。
28.如權(quán)利要求26所述的半導(dǎo)體器件的制造方法,其特征在于,在所述焊盤區(qū)域中的所述低介電常數(shù)絕緣膜的上方,形成用于將所述元件區(qū)域和外部進行電連接的布線。
29.如權(quán)利要求28所述的半導(dǎo)體器件的制造方法,其特征在于,以內(nèi)包于所述布線中并與其直接連接來形成所述第1連接孔。
30.如權(quán)利要求28所述的半導(dǎo)體器件的制造方法,其特征在于,所述布線形成為格子狀。
31.如權(quán)利要求28所述的半導(dǎo)體器件的制造方法,其特征在于,所述第1連接孔形成在所述低介電常數(shù)絕緣膜的任意部位。
32.如權(quán)利要求30所述的半導(dǎo)體器件的制造方法,其特征在于,所述第1連接孔形成在所述低介電常數(shù)絕緣膜的任意部位。
33.如權(quán)利要求30所述的半導(dǎo)體器件的制造方法,其特征在于,以內(nèi)包于所述格子狀的布線并與其直接連接來形成所述第1連接孔。
34.如權(quán)利要求29所述的半導(dǎo)體器件的制造方法,其特征在于,所述第1連接孔形成為溝狀。
35.如權(quán)利要求31所述的半導(dǎo)體器件的制造方法,其特征在于,所述第1連接孔形成為溝狀。
36.如權(quán)利要求32所述的半導(dǎo)體器件的制造方法,其特征在于,所述第1連接孔形成為溝狀。
37.如權(quán)利要求33所述的半導(dǎo)體器件的制造方法,其特征在于,所述第1連接孔形成為溝狀。
38.如權(quán)利要求29所述的半導(dǎo)體器件的制造方法,其特征在于,所述第1連接孔形成為格子狀。
39.如權(quán)利要求31所述的半導(dǎo)體器件的制造方法,其特征在于,所述第1連接孔形成為格子狀。
40.如權(quán)利要求32所述的半導(dǎo)體器件的制造方法,其特征在于,所述第1連接孔形成為格子狀。
41.如權(quán)利要求33所述的半導(dǎo)體器件的制造方法,其特征在于,所述第1連接孔形成為格子狀。
42.如權(quán)利要求29所述的半導(dǎo)體器件的制造方法,其特征在于,所述第1連接孔形成為多個同心溝狀。
43.如權(quán)利要求31所述的半導(dǎo)體器件的制造方法,其特征在于,所述第1連接孔形成為多個同心溝狀。
44.如權(quán)利要求32所述的半導(dǎo)體器件的制造方法,其特征在于,所述第1連接孔形成為多個同心溝狀。
45.如權(quán)利要求33所述的半導(dǎo)體器件的制造方法,其特征在于,所述第1連接孔形成為多個同心溝狀。
46.如權(quán)利要求26所述的半導(dǎo)體器件的制造方法,其特征在于,附隨所述元件區(qū)域,在所述焊盤區(qū)域中形成多層布線構(gòu)造。
47.如權(quán)利要求46所述的半導(dǎo)體器件的制造方法,其特征在于,以貫通所述焊盤區(qū)域的角部的布線構(gòu)造來形成所述焊盤區(qū)域的所述多層布線構(gòu)造。
48.如權(quán)利要求26所述的半導(dǎo)體器件的制造方法,其特征在于,以大于所述第2連接孔的截面積來形成所述第1連接孔。
49.如權(quán)利要求26所述的半導(dǎo)體器件的制造方法,其特征在于,在一定面積內(nèi),以多于所述第2連接孔的數(shù)目來形成所述第1連接孔的數(shù)目。
50.如權(quán)利要求26所述的半導(dǎo)體器件的制造方法,其特征在于,所述低介電常數(shù)絕緣膜的楊氏模量小于等于20GPa。
51.一種半導(dǎo)體器件的設(shè)計方法,用于形成附隨元件區(qū)域、并將所述元件區(qū)域和外部進行電連接用的焊盤區(qū)域的布線構(gòu)造,該方法的特征在于按下述方式進行設(shè)計,即附隨所述元件區(qū)域,并在所述焊盤區(qū)域中形成低介電常數(shù)絕緣膜,在所述焊盤區(qū)域和所述元件區(qū)域中分別形成第1連接孔和第2連接孔時,與所述元件區(qū)域的任意部位中的所述第2連接孔的占有密度相比高密度地形成所述第1連接孔的占有密度。
全文摘要
在用于將元件形成區(qū)域和外部進行電連接,附隨元件形成區(qū)域來形成低介電常數(shù)絕緣膜的焊盤形成區(qū)域中,形成于焊盤形成區(qū)域的低介電常數(shù)絕緣膜中的作為通路的Cu膜,與元件形成區(qū)域的作為通路的Cu膜相比以高密度地配置,由此,防止內(nèi)部應(yīng)力發(fā)生時該應(yīng)力偏向集中在通路中,可以避免由此引起的布線功能的劣化。
文檔編號H01L21/60GK1682359SQ0382222
公開日2005年10月12日 申請日期2003年8月1日 優(yōu)先權(quán)日2002年8月30日
發(fā)明者渡邊健一, 池田雅延, 木村孝浩 申請人:富士通株式會社
網(wǎng)友詢問留言 已有0條留言
  • 還沒有人留言評論。精彩留言會獲得點贊!
1