專利名稱：在一個加工步驟中形成不同厚度的高質(zhì)量氧化物層的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及在一個加工步驟中形成不同厚度的高質(zhì)量氧化物層的方法和器件。例如本發(fā)明可以用在諸如2晶體管(2-T)快閃存儲單元等非易失性存儲器(NVM)單元中使存儲柵堆疊與存取柵隔離。
快閃存儲器或快閃存儲單元包括金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)，在其控制柵和溝道區(qū)之間具有浮動?xùn)艠O。隨著制造技術(shù)的改進，浮動?xùn)艠O的尺寸已減小到毫微米大小。這些器件基本上是小型的EEPROM單元，其中電子(或空穴)靠溝道效應(yīng)通過氧化物層注入到毫微米的浮動?xùn)胖?。存儲在浮動?xùn)胖械碾姾筛淖兞似骷拈撾妷骸?br>
圖1示出2晶體管(2-T)快閃EEPROM單元10的示意圖。它包括存儲晶體管或存儲柵堆疊12和選通晶體管或存取柵14。圖2示出小型2-T快閃EEPROM單元10的示意的截面圖。
在這種存儲單元10中，存取柵14和存儲柵堆疊12依靠隔離層16相互隔離。在典型的2-T快閃EEPROM單元中，這種隔離是原硅酸四乙酯(TEOS(Tetraethyl Orthosilicate-Si(OC2H5)4))隔離層。
TEOS是一種液體源氧化物淀積物，具有良好的均勻性、階式(step)覆蓋和薄膜特性。使用TEOS的缺點是要求高溫和液體源。在涂敷TEOS隔離層后，要對其進行等離子刻蝕。通常，TEOS隔離層被過刻蝕，這就是說，在需要生長存取柵14的柵極氧化物20的位置處的硅襯底18受到了破壞。這就導(dǎo)致為存取柵或選通晶體管14而需形成的高質(zhì)量柵極氧化物20處的硅界面質(zhì)量下降。
從X.Tang等人的”Self-aligned silicon-on-insulator nanoflash memory device”，Solid State Electronics 44(2000)，p.2259-2264，可知，硅的氧化速率取決于摻雜雜質(zhì)例如砷(As)的濃度。對于短的時間，氧化物厚度(X0)和氧化時間(t)之間的關(guān)系如下X0/t＝A式中A為由本征線性氧化速率常數(shù)決定的線性氧化速率常數(shù)，取決于分壓、自由載體濃度、氯濃度以及硅的摻雜級。摻雜級增高會增大硅的氧化速率，這就是說，對于在同一溫度下進行的氧化，某種摻雜物的摻雜級較高的硅比該種摻雜物的摻雜級較低的硅會得到較厚的氧化物層。
US-6,015,736描述了用于在半導(dǎo)體上形成快閃存儲單元的系統(tǒng)和方法。在半導(dǎo)體襯底上，生長隧道氧化物，在隧道氧化物上利用傳統(tǒng)的方法形成包括浮動?xùn)?、中間層和控制柵的柵極堆疊。然后以區(qū)別于基礎(chǔ)半導(dǎo)體表面氧化的速率使柵極堆疊氧化。不同的氧化速率使柵極堆疊比鄰近該柵極堆疊的那部分半導(dǎo)體氧化得快得多。在優(yōu)選實施例中，這是通過以高角度提供注入物以影響柵極堆疊側(cè)來得到的。本來柵極堆疊會以與半導(dǎo)體大致相同的速率被氧化，但注入物卻可使柵極堆疊以較高的速率氧化。按照另一實施例，對多晶硅柵極側(cè)的表面進行處理，使其成為非晶的，因為氧化物在非晶表面比在晶體表面生長得更快。
上述先有技術(shù)的方法產(chǎn)生比在未摻雜硅襯底上形成的氧化層厚3倍的柵極堆疊隔離層。
本發(fā)明的目的是要克服先有技術(shù)的缺點。更具體地說，本發(fā)明的目的是要在一個加工步驟中獲得不同厚度的高質(zhì)量氧化物層。
本發(fā)明的另一個目的是在一個加工步驟中獲得至少第一厚度和第二厚度的高質(zhì)量氧化物層，第一厚度至少比第二厚度高10倍。
本發(fā)明還有一個目的是提供在非易失性存儲單元中隔離存儲柵堆疊和存取柵的方法。本發(fā)明還有一個目的是提供存儲柵堆疊和存取柵相互隔離的非易失性存儲單元。
上述目的可通過本發(fā)明的方法和器件來實現(xiàn)。
按照本發(fā)明的用于在一個加工步驟中在第一和第二半導(dǎo)體區(qū)上形成不同厚度的高質(zhì)量氧化物層的方法包括以下步驟以不同的摻雜物濃度摻雜第一和第二半導(dǎo)體區(qū)；以及在同一加工步驟中同時氧化第一和第二半導(dǎo)體區(qū)，氧化溫度在500℃和700℃之間，最好在500℃和650℃之間。
按照本發(fā)明的一個實施例，第一半導(dǎo)體區(qū)的摻雜物濃度至少比第二半導(dǎo)體區(qū)的摻雜物濃度高10倍。
摻雜步驟可以利用n-型摻雜物或用p型摻雜物進行。
所述方法還可包括在摻雜步驟之前形成第一和第二半導(dǎo)體區(qū)的步驟。形成第一半導(dǎo)體區(qū)的步驟可包括形成摻雜的柵極堆疊。形成摻雜的柵極堆疊可包括以下步驟在半導(dǎo)體上生長隧道氧化物；在隧道氧化物上淀積浮動?xùn)哦嗑Ч钃诫s浮動?xùn)哦嗑Ч?，以便形成摻雜的浮動?xùn)哦嗑Ч?；在摻雜的浮動?xùn)哦嗑Ч枭系矸e層間介質(zhì)；在層間介質(zhì)上淀積控制柵多晶硅；以及摻雜控制柵多晶硅。
按照本發(fā)明的形成摻雜的柵極堆疊的方法還可包括形成摻雜的柵極堆疊的圖案的步驟。
按照本發(fā)明的一個實施例，氧化步驟是濕法氧化過程。
本發(fā)明還提供非易失性存儲元件，所述非易失性存儲元件具有用本發(fā)明的任何一種方法獲得的與存取柵隔離的存儲柵極堆疊。
本發(fā)明的這些和其它特征從以下結(jié)合附圖所作的詳細說明就可一目了然，附圖以實例的方式示出了本發(fā)明的原理。本說明書僅是為了示例，而非限制本發(fā)明的范圍。附圖包括圖1為2T閃存EEPROM單元的示意圖。
圖2為小型2T閃存EEPROM單元的垂直截面示意圖。
圖3A到3D示出制造2T閃存EEPROM單元的不同步驟。
圖4示出在700℃下對于不同的注入物，氧化速率與硅表面摻雜濃度間的關(guān)系曲線。
圖5A示出，對于在650℃和700℃下用濕法氧化獲得10nm厚氧化物，用As摻雜的硅的預(yù)期氧化速率的增長和摻雜濃度的關(guān)系。
圖5B示出，對于在700℃下用濕法氧化獲得10nm厚氧化物，用As摻雜的硅的預(yù)期氧化速率的增長和摻雜濃度的關(guān)系。把預(yù)期的氧化速率的增長和實驗獲得的氧化速率的增長作比較。
圖5C示出，對于在650℃下用濕法氧化獲得2.8nm厚氧化物，用As摻雜的硅的氧化速率的增長和摻雜濃度的關(guān)系。把預(yù)期的氧化速率的增長和實驗獲得的氧化速率的增長作比較。在不同的圖中，同樣的參考數(shù)字指同樣或類似的元件。
以下將結(jié)合具體實施例和參閱某些附圖對本發(fā)明作說明，但本發(fā)明不受此限制，本發(fā)明僅受限于權(quán)利要求書。所說明的附圖僅為示意，而非限制性的。
現(xiàn)舉實例來說明按照本發(fā)明2-T快閃EEPROM單元是如何制造的。
按照本發(fā)明的一個實施例，如圖3A所示，首先形成構(gòu)成存儲柵堆疊12的傳統(tǒng)的疊層?xùn)艠O。例如可以通過在硅襯底18上生長隧道阻擋層(薄隧道氧化物層，例如7nm厚)來形成疊層?xùn)艠O。在此隧道阻擋層上，淀積第一多晶硅層24。層24可以是例如200nm厚。然后，對第一多晶硅層進行重摻雜，最好用n型摻雜物26，例如砷(As)或磷(P)，得到摻雜的第一多晶硅層28。所謂重摻雜是指摻雜物濃度至少為6e19/cm3，更好是3e20/cm3或3e20/cm3以上，再好是1e21/cm3或1e21/cm3以上。所述摻雜的第一多晶硅層28以后形成浮動?xùn)?。在摻雜的第一多晶硅層28上可淀積層間介質(zhì)30，如圖3B所示。這個層間介質(zhì)30也稱為氧化物-氮化物-氧化物S(ONO)層。在層間介質(zhì)30上淀積例如200nm厚的第二多晶硅層32，對所述層32也進行重摻雜，最好用n型摻雜物34，例如As或P，得到摻雜的第二多晶硅層36。所謂重摻雜是指摻雜物濃度至少為6e19/cm3，更好是3e20/cm3或3e20/cm3以上，再好是3e20/cm3或3e20/cm3以上。所述摻雜的第二多晶硅層36以后形成控制柵?？梢栽诘诙嗑Ч鑼?6上形成任選的隔離層(例如氮化物或氧化物)(圖中未示出)。
下面將指出，圖中所示層間介質(zhì)30的厚度與其它層28、36大致相同，這是為了便于理解；但實際上相對第一多晶硅層24/28和第二多晶硅層32/36而言O(shè)NO層非常薄。
在摻雜的第二多晶硅層36的一部分上采用光刻技術(shù)在光致抗蝕劑上形成圖案。然后將沒有被光致抗蝕劑覆蓋的摻雜的第二多晶硅層36刻蝕掉。而且用傳統(tǒng)技術(shù)將介電中間層30也基本上刻蝕掉。用傳統(tǒng)刻蝕技術(shù)將摻雜的第一多晶硅層28基本上刻蝕掉，隧道氧化物層22基本上也刻蝕掉。這樣，就在所述堆疊上形成圖案，因而形成疊層?xùn)艠O38，如圖3C所示。最好，清潔所述器件，以便裸露出其上沒有疊層?xùn)艠O38的硅襯底18的表面。
形成所述疊層?xùn)艠O38之后，其側(cè)壁需被隔離且在其旁邊的底部需生長柵極氧化物20(見圖2)。按照本發(fā)明，這都是在一步中完成的，更具體地說，是在低溫氧化步驟中完成的。所謂低溫氧化步驟是指在700℃或700℃以下進行的氧化，更好是在500℃和700℃之間，再好是在500℃和650℃之間。氧化步驟最好是濕法氧化，結(jié)果示于圖3D。
通過在第一多晶硅層28和第二多晶硅層36都選擇重摻雜級，結(jié)合低溫濕法氧化，就可以在未摻雜硅襯底上生長的氧化物厚度的幾乎20倍的柵極厚度范圍內(nèi)調(diào)節(jié)重摻雜疊層?xùn)艠O38側(cè)壁上的氧化物40的厚度。這個步驟之后，就形成了存取柵晶體管14的柵極氧化物以及存儲柵堆疊12和存取柵晶體管14之間的隔離層16。
這樣，就在存取柵晶體管14的柵極氧化物20熱氧化的同時生長了隔離層氧化物16。從先有技術(shù)已知，氧化速率取決于摻雜物濃度。例如，對于重摻雜As和P的摻雜硅，其氧化速率就增加。由于氧化速度取決于摻雜級，所以，在氧化過程中，在硅的較重摻雜區(qū)上(疊層?xùn)艠O38)氧化層的生長就比在較輕摻雜的周圍硅區(qū)上要快。
但按照本發(fā)明的一個方面，利用低溫氧化還可進一步地(預(yù)料不到地)極強地加速氧化速率。由于控制柵36和浮動?xùn)?8都是重摻雜的，在低溫氧化時就生長了厚氧化物40。所述氧化物具有比傳統(tǒng)TEOS隔離層好得多的質(zhì)量。所謂低溫氧化是指在700℃以下的溫度進行的氧化，最好是在500℃和700℃之間。在700℃時，氧化速率的增長為10倍，而在650℃時，氧化速率的增長甚至可達20倍。
例如在上述2-T快閃EEPROM單元10的重摻雜區(qū)28、36中，如果P摻雜的26、34是大約3×1020at/cm2，那么，在O2中700℃熱氧化15分鐘在重摻雜的疊層?xùn)艠O38的側(cè)壁就會生長出大約30nm厚的附加氧化硅40，而在未摻雜的硅襯底18上僅形成不超過3nm的氧化硅。
關(guān)于2-T快閃EEPROM單元的進一步的制造步驟，可以使用標準的加工工藝，直到獲得圖2的截面圖中所示的器件。
本發(fā)明的一個優(yōu)點就是存取晶體管14的柵極氧化物20得到了改進，且隔離層氧化物16比用先有技術(shù)的方法所獲得的氧化物層要厚得多，所以隔離效果更好。
所獲得的器件可以用在嵌入式非易失性存儲器中。
應(yīng)當指出，雖然在上述實施例中說明了具體的分層材料、分層厚度、摻雜物濃度以及工藝步驟，但適用于實施本發(fā)明的任何材料、厚度、摻雜物濃度和工藝均可采用并屬于本權(quán)利要求書的范圍之內(nèi)。
以上在利用特別的表面處理來形成單一單元方面描述了本發(fā)明。但本專業(yè)的普通技術(shù)人員很易理解，本方法和系統(tǒng)對于包括其它步驟的其它方法，例如在一個加工步驟中提供多個單元，也很有效。此外，所述方法和系統(tǒng)對于其它的處理以及在兩個不同的摻雜半導(dǎo)體區(qū)之間氧化速率有很大區(qū)別的系統(tǒng)也很有效。所述技術(shù)也可擴展應(yīng)用到在一個步驟中要形成不同厚度的高質(zhì)量氧化物層的其它類似工藝過程中。
圖4示出在700℃下在硅表面上P(磷)、As(砷)、B(硼)和BF2等注入物的氧化速率與摻雜物濃度的關(guān)系。該圖是在不同時間和不同的凈化室中所作實驗的數(shù)據(jù)總結(jié)用黑方塊表示的數(shù)據(jù)是在PhilipsNatLab FABWAG凈化室獲得的數(shù)據(jù)，而用白圓圈表示的數(shù)據(jù)是在IMECP-LINE獲得的數(shù)據(jù)。在700℃下氧化時，測量未摻雜硅的氧化為10nm?？梢妼τ贏s注入物，在700℃時摻雜級為1.186e19cm-3并不增加氧化速率。對于1.029e20cm-3的As摻雜級，在700℃氧化速率稍有增加，但對于9.089e20cm-3的摻雜級，氧化速率增加到8倍。對于更高的摻雜級，氧化速率甚至增加更高的倍數(shù)。
氧化速率隨摻雜級而增加對于n型雜質(zhì)(例如P和As)特別重要。
圖5A示出對于在650℃和700℃下用濕法氧化獲得的10nm厚氧化物，用As摻雜的硅的預(yù)期的氧化速率的增長和摻雜濃度的關(guān)系。為了評價預(yù)期的氧化速率的增長結(jié)果，使用了AVANT！TSUPREM4的工業(yè)標準半導(dǎo)體工藝模擬工具。雖然在本專利申請中僅列出了用As摻雜的硅的結(jié)果，但對于P摻雜也可推導(dǎo)出同樣的結(jié)論。對于用濕法氧化獲得的10nm厚的用As摻雜的氧化硅，從圖5A可見氧化速率會隨摻雜級而增加。在此厚度范圍內(nèi)，氧化會隨溫度下降而減少。
但按照本發(fā)明，以及如圖5B和5C所示，重摻雜級和低溫氧化溫度相結(jié)合可導(dǎo)致比預(yù)期的更高的氧化速率的增長。
圖5B把在氧化溫度為700℃時預(yù)期的氧化速率的增長和實驗獲得的數(shù)值進行了比較。可以看出對于1e21cm-3或更高的摻雜級，氧化速率的增長是4倍，遠高于預(yù)期值。
對于低溫，例如圖5C所示的650℃，實驗獲得的氧化速率的增長和預(yù)期值之間有更大的差距。
對于700℃以下的溫度和高于1e21cm-3的摻雜級，可以獲得氧化速率的增長達數(shù)值10或10以上，這使所述方法對于通過在一個步驟中形成不同厚度的氧化物層來制造非易失性存儲元件很有用。在這種存儲元件中，通常需要厚度僅為3nm或3nm以下的薄柵極介質(zhì)，以及在存取晶體管和控制柵之間的厚度為30nm或30nm以上的柵極氧化物。如果這些氧化物在一個加工步驟中制成，則氧化速率的差至少為10倍。
權(quán)利要求
1.一種用于在一個加工步驟中在第一和第二半導(dǎo)體區(qū)域中形成不同厚度的高質(zhì)量氧化物層的方法，所述方法包括以下步驟用不同的摻雜物濃度摻雜所述第一和第二半導(dǎo)體區(qū)域；以及在同一加工步驟中同時氧化所述第一和第二半導(dǎo)體區(qū)，氧化溫度在500℃和700℃之間，最好在500℃和650℃之間。
2.如權(quán)利要求1所述的方法，其特征在于所述第一半導(dǎo)體區(qū)的摻雜物濃度至少比所述第二半導(dǎo)體區(qū)的摻雜物濃度高10倍。
3.如權(quán)利要求2所述的方法，其特征在于所述第一半導(dǎo)體區(qū)的摻雜物濃度至少為1e21cm-3。
4.如上述權(quán)利要求中任何一個所述的方法，其特征在于所述摻雜步驟是用n型摻雜物進行的。
5.如權(quán)利要求1到3中任何一個所述的方法，其特征在于所述摻雜步驟是用p型摻雜物進行的。
6.如上述權(quán)利要求中任何一個所述的方法，其特征在于還包括在所述摻雜步驟之前形成第一和第二半導(dǎo)體區(qū)的步驟。
7.如權(quán)利要求6所述的方法，其特征在于形成所述第一和第二半導(dǎo)體區(qū)的所述步驟包括形成摻雜的柵極堆疊。
8.如權(quán)利要求7所述的方法，其特征在于所述形成摻雜的柵極堆疊的步驟包括以下步驟在所述半導(dǎo)體上生長隧道氧化物；在所述隧道氧化物上淀積浮動?xùn)哦嗑Ч钃诫s所述浮動?xùn)哦嗑Ч瑁员阈纬蓳诫s的浮動?xùn)哦嗑Ч?；在所述摻雜的浮動?xùn)哦嗑Ч枭系矸e層間介質(zhì)；在所述層間介質(zhì)上淀積控制柵多晶硅；以及摻雜所述控制柵多晶硅。
9.如權(quán)利要求7或8中任一項的方法，其特征在于還包括形成所述摻雜的柵極堆疊的圖案的步驟。
10.如上述權(quán)利要求中任何一個所述的方法，其特征在于所述氧化步驟是濕法氧化過程。
11.一種非易失性存儲元件，它具有用權(quán)利要求1到10的任一種方法獲得的與存取柵隔離的存儲柵堆疊。
12.如權(quán)利要求11所述的非易失性存儲元件，其特征在于所述元件是2-T閃存電可擦可編程只讀存儲器(EEPROM)單元。
全文摘要
本發(fā)明涉及用于在一個加工步驟中在第一和第二半導(dǎo)體區(qū)形成不同厚度的高質(zhì)量氧化物層的方法。所述方法包括以下步驟a)用不同的摻雜物濃度摻雜第一和所述第二半導(dǎo)體區(qū)；以及b)在同一加工步驟中同時氧化第一和第二半導(dǎo)體區(qū)，氧化溫度在500℃和700℃之間，最好在500℃和650℃之間。還提供了相應(yīng)的器件。利用低溫氧化結(jié)合重摻雜級得到預(yù)想不到的氧化速率的增長。
文檔編號H01L21/336GK1625801SQ03802891
公開日2005年6月8日 申請日期2003年1月20日 優(yōu)先權(quán)日2002年2月1日
發(fā)明者J·J·G·P·盧, Y·波諾馬雷, R·T·F·沙克 申請人:皇家飛利浦電子股份有限公司