專利名稱：插塞的形成方法
技術領域：
本發(fā)明是有關于一種插塞的形成方法，特別是有關于一種利用多晶硅層作為蝕刻罩幕來形成接觸窗，并在多晶硅層表面形成一化學氧化層作為防護層的插塞的形成方法。
背景技術：
隨著集成電路日趨精密與復雜化，為了能夠在有限的芯片表面上制作足夠的金屬內(nèi)聯(lián)機，目前大多采用多層內(nèi)聯(lián)機的立體架構(gòu)方式，以完成各個組件的連接，并以介電層來作為隔離各金屬內(nèi)聯(lián)機的介電材料。在多重內(nèi)連導線的制程中，除了需制作各層導線圖案之外，更需借助接觸窗(contact)或介層窗(via)，以作為組件接觸區(qū)與導線之間，或是多層導線之間聯(lián)系的信道。
在不斷提高集成電路的包裝密度和減少芯片尺寸的需求下，半導體制程的控制是必須非常精準的，不同圖案層之間的對準誤差、各個組件之間的隔離或者電性連接是主要的關鍵所在，以掌握制程設備操作狀況以及產(chǎn)品品質(zhì)。
請參考圖1a-圖1e，圖1a-圖1e是顯示習知的插塞的形成方法的切面示意圖。
請參考圖1a，首先，提供一例如是硅(Si)基底的半導體基底101，半導體基底101上依序形成有一介電層102及一圖案化光阻層103，圖案化光阻層103具有一開口104，開口104露出部分介電層102的表面。
請參考圖1b，接著，以圖案化光阻層103為罩幕，對介電層102進行干蝕刻等非等向性蝕刻步驟至露出半導體基底101的部分表面為止，以在介電層102中形成接觸窗105；然后，將圖案化光阻層103去除。
請參考圖1c，依序于介電層102及接觸窗105的表面上順應性形成一作為阻障層的鈦(Ti)層及氮化鈦(TiN)層的組合層；接著，于半導體基底101上形成一鎢金屬層107，同時，鎢金屬層107會將接觸窗105填滿。
請參考圖1d，對半導體基底101進行回火步驟。
請參考圖1e，進行回火步驟之后，鈦/氮化鈦層中所含的鈦成分會與半導體基底101的硅成分反應，而在接觸窗105底部的半導體基底101形成硅化鈦(TiSi2)層；然后，對半導體基底101進行化學機械研磨(chemical mechanical polishing，CMP)步驟至露出介電層102的表面為止，以留下接觸窗105內(nèi)的阻障層106a及鎢金屬層107a，鎢金屬層107a即為金屬插塞。接觸窗105底部的硅化鈦層是一種金屬硅化物，可降低半導體基底101的阻值，使金屬插塞與半導體基底101間較易導通。
當集成電路持續(xù)縮減尺寸如0.11μm以下以提高積集度時，形成接觸窗時所使用的光阻層即需被控制至一既定厚度之下，然而，厚度不足的光阻層無法有效阻隔蝕刻源；厚度太過的光阻層則接觸窗尺寸不易控制，同時須避免光阻層傾倒，且因為光源及光阻層特性的限制，一定尺寸以下的開口將無法經(jīng)由微影步驟形成于光阻層上。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的在于提供一種插塞的形成方法，主要是利用多晶硅層的選擇蝕刻比較大的特點，利用多晶硅層取代部分的光阻層來作為蝕刻的罩幕層。
根據(jù)上述目的，本發(fā)明提供一種插塞的形成方法，包括下列步驟提供一半導體基底，于半導體基底上形成一具有接觸窗的介電層，介電層上形成有一多晶硅層；提供一含氧化劑溶液；使多晶硅層頂部表面接觸含氧化劑溶液以形成一化學氧化層；于化學氧化層及接觸窗表面上順應性形成一阻障層及一金屬層，及金屬層填滿接觸窗。
根據(jù)上述目的，本發(fā)明再提供一種插塞的形成方法，包括下列步驟提供一半導體基底；于半導體基底上依序形成一介電層、一多晶硅層及一具有一第一開口的圖案化光阻層，第一開口露出多晶硅層；以圖案化光阻層為罩幕蝕刻導電層至露出介電層，以在多晶硅層形成一第二開口；去除圖案化光阻層；以多晶硅層為罩幕蝕刻介電層至露出半導體基底，以在介電層形成一接觸窗；提供一含氧化劑溶液；使多晶硅層頂部表面接觸含氧化劑溶液以形成一化學氧化層；于化學氧化層及接觸窗表面上順應性形成一阻障層及一金屬層，金屬層填滿接觸窗；對半導體基底進行回火步驟以在接觸窗底部的半導體基底形成一金屬硅化物層；及對半導體基底進行平坦化步驟至露出介電層表面為止。


圖1a-圖1e是顯示習知的插塞的形成方法的切面示意圖；圖2a-圖2g是顯示本發(fā)明的插塞的形成方法的切面示意圖。
圖號說明101-半導體基底； 102-介電層；103-圖案化光阻層；104-開口；105-接觸窗； 106、106a-阻障層；107、107a-鎢金屬層； 108-加熱；201-半導體基底； 202-介電層；
203、203a-多晶層；204-圖案化光阻層；207-接觸窗； 208-化學氧化層；209、209a-阻障層；210、210a-金屬層；211-加熱；212-金屬硅化物層。
具體實施例方式
為使本發(fā)明的上述和其它目的、特征、和優(yōu)點能更明顯易懂，下文特舉一較佳實施例，并配合所附圖式，作詳細說明如下請參考圖2a-圖2g，圖2a-圖2g是顯示本發(fā)明的插塞的形成方法的切面示意圖。
請參考圖2a，首先，提供一半導體基底201，半導體基底201上依序形成有一介電層202、一多晶硅(poly)層203及一圖案化光阻層204，圖案化光阻層204具有一開口205，開口205露出部分多晶硅層203的表面。其中，半導體基底201例如是硅(Si)基底；介電層202例如是氧化(oxide)層；多晶硅層203于本發(fā)明中用以作為硬罩幕層(hard mask)，因為多晶硅層203與氧化層所構(gòu)成的介電層202的選擇蝕刻比約為1200，因此多晶硅層203可取代大部分厚度的圖案化光阻層204，當多晶硅層203的厚度約為500至850時，圖案化光阻層204的厚度約可減少2500至3000。
請參考圖2b，接著，以圖案化光阻層204為罩幕，對開口205露出的多晶硅層203進行非等向性蝕刻步驟至露出介電層202的部分表面為止，以在多晶硅層203中形成開口206；然后，將圖案化光阻層204去除。其中，非等向性蝕刻步驟例如是反應性離子蝕刻(reactive ion etching)或電漿蝕刻(plasma etching)。
請參考圖2c，接著，以多晶硅層203a為蝕刻罩幕，對開口206露出表面的介電層202進行非等向性蝕刻步驟，至露出部分半導體基底201的表面為止，以在介電層202形成接觸窗207，接觸窗207的尺寸可在0.17μm之下，較佳者為0.14μm。其中，非等向性蝕刻步驟例如是反應性離子蝕刻(reactive ion etching)或電漿蝕刻(plasma etching)。
在此步驟后，更可再進行一利用氧化物蝕刻緩沖液(buffer oxideetching，BOE)液體對半導體基底201進行60秒的清洗步驟，以去除在上述步驟中可能在半導體基底201表面上自然形成的品質(zhì)不佳且多余的氧化層；其中，BOE液體與過氧化氫溶液的比例約為400∶1。
接下來，進行本發(fā)明的特征步驟。
請參考圖2d，于液面上提供一含氧化劑溶液如過氧化氫溶液(H2O2)或硝酸溶液(HNO3)，并將半導體基底201上下翻轉(zhuǎn)，使形成于半導體基底201頂部的多晶硅層203a朝向液面的方向。
接著，使半導體基底201接近含氧化劑溶液，以使多晶硅層203a與含氧化劑溶液接觸約40至60秒，并可借由離心力與重力的相互影響的方法使半導體基底201以1000至4000rpm的速度快速旋轉(zhuǎn)，以使多晶硅層203a的表面與含氧化劑溶液間產(chǎn)生一加速度，讓多晶硅層203a與含氧化劑溶液間的反應加快。多晶硅層203a與含氧化劑溶液反應后，會在多晶硅層203a的頂部表面上形成一化學氧化層(chemical oxide)208，并將半導體基底201再次上下翻轉(zhuǎn)，使半導體基底201回到原來的位置，如圖2e圖所示。同時，因為重力的緣故，含氧化劑溶液不會流至接觸窗207，因此化學氧化層僅會在多晶硅層203a的頂部表面形成。
請參考圖2f，依序于化學氧化層208及接觸窗207的表面上順應性形成一阻障層209，接著，再形成一金屬層210，金屬層210會將接觸窗207填滿；然后，對半導體基底201進行回火步驟，溫度約為攝氏450至650度左右。其中，阻障層207例如是鈦(Ti)層及氮化鈦(TiN)層形成的組合層，厚度約為180至200；金屬層210例如是鎢(W)金屬層，厚度約為1800至2200。
進行回火步驟之后，阻障層209a中所含的鈦成分會與半導體基底201的硅成分反應，而在接觸窗207底部的半導體基底201形成金屬硅化物層212；其中，金屬硅化物層例如是硅化鈦(TiSi2)層。
因為阻障層209a所含的鈦成分會與硅反應而形成金屬硅化物，因此阻障層209a亦會與作為硬罩幕層的多晶硅層203a反應。金屬硅化物如硅化鈦等對鎢金屬層及多晶硅層來說可作為功效極佳的停止層(stoplayer)，在后續(xù)的平坦化制程中會影響鎢金屬層及多晶硅層的平坦化效果。
而本發(fā)明的特征步驟所形成的化學氧化層208是一絕緣物質(zhì)，化學氧化層208的位置在于多晶硅層203a與阻障層209之間，化學氧化層208可在回火步驟中防止多晶硅層203a與阻障層209反應而形成金屬硅化物，避免影響平坦化制程的效果。
請參考圖2g，接著，對半導體基底201進行平坦化步驟至露出介電層202的表面為止，以留下接觸窗207內(nèi)的阻障層209a及金屬層210a，金屬層210a即為金屬插塞。接觸窗207底部的硅化鈦層211是一種金屬硅化物，可降低半導體基底201的阻值，使金屬插塞與半導體基底201間較易導通。其中，平坦化步驟例如是化學機械研磨(chemicalmechanical polishing，CMP)步驟。
本發(fā)明所提供的利用多晶硅層來作為硬罩幕層的方法，光阻層的厚度可大幅減少，可使非等向性蝕刻步驟中因為光阻層所造成的殘渣減少，而不影響蝕刻品質(zhì)；并且，化學氧化層可有效防止回火步驟中鈦/氮化鈦層與多晶硅層反應生成的金屬硅化物，避免平坦化步驟的效果被影響。
本發(fā)明的特征步驟的所形成的化學氧化層僅會形成在多晶硅層的頂部表面，不會影響接觸插塞與基底間的導通。
同時，因為作為硬罩幕層的多晶硅層的厚度減少，因此接觸窗的尺寸較容易控制；并且，因為光阻特性影響變小的緣故，作為硬罩幕層的多晶硅層上的開口尺寸可以降低，可適合制作尺寸較小的集成電路。
權(quán)利要求
1.一種插塞的形成方法，包括下列步驟提供一半導體基底，于該半導體基底上形成一具有接觸窗的介電層，該介電層上形成有一多晶硅層；提供一含氧化劑溶液；使該多晶硅層頂部表面接觸該含氧化劑溶液以形成一化學氧化層；及于該化學氧化層及該接觸窗表面上順應性形成一阻障層及一金屬層，該金屬層填滿該接觸窗。
2.根據(jù)權(quán)利要求1所述的插塞的形成方法，其中更包括下列步驟對該半導體基底進行回火步驟；及對該半導體基底進行平坦化步驟至露出該介電層表面為止的步驟。
3.根據(jù)權(quán)利要求2所述的插塞的形成方法，其中該平坦化步驟為化學機械研磨。
4.根據(jù)權(quán)利要求1所述的插塞的形成方法，其中該介電層為氧化層。
5.根據(jù)權(quán)利要求1所述的插塞的形成方法，其中該多晶硅層的厚度為500至850。
6.根據(jù)權(quán)利要求1所述的插塞的形成方法，其中形成該化學氧化層的步驟更包括翻轉(zhuǎn)該半導體基底；及使該多晶硅層接觸該含氧化劑溶液。
7.根據(jù)權(quán)利要求1所述的插塞的形成方法，其中該含氧化劑溶液為過氧化氫溶液或硝酸溶液。
8.根據(jù)權(quán)利要求1所述的插塞的形成方法，其中該阻障層為氮化鈦/鈦的組合層。
9.根據(jù)權(quán)利要求1所述的插塞的形成方法，其中該金屬層為鎢金屬層。
10.一種插塞的形成方法，包括下列步驟提供一半導體基底；于該半導體基底上依序形成一介電層、一多晶硅層及一具有一第一開口的圖案化光阻層，該第一開口露出該多晶硅層；以該圖案化光阻層為罩幕蝕刻該導電層至露出該介電層，以在該多晶硅層形成一第二開口；去除該圖案化光阻層；以該多晶硅層為罩幕蝕刻該介電層至露出該半導體基底，以在該介電層形成一接觸窗；提供一含氧化劑溶液；使該多晶硅層頂部表面接觸該含氧化劑溶液以形成一化學氧化層；于該化學氧化層及該接觸窗表面上順應性形成一阻障層及一金屬層，該金屬層填滿該接觸窗；對該半導體基底進行回火步驟以在該接觸窗底部的該半導體基底形成一金屬硅化物層；及對該半導體基底進行平坦化步驟至露出該介電層表面為止。
11.根據(jù)權(quán)利要求10所述的插塞的形成方法，其中該介電層為氧化層。
12.根據(jù)權(quán)利要求10所述的插塞的形成方法，其中該多晶硅層的厚度為500至850。
13.根據(jù)權(quán)利要求10所述的插塞的形成方法，其中該含氧化劑溶液為過氧化氫溶液或硝酸溶液。
14.根據(jù)權(quán)利要求10所述的插塞的形成方法，其中該多晶硅層頂部表面接觸該含氧化劑溶液的方法更包括翻轉(zhuǎn)該半導體基底的步驟。
15.根據(jù)權(quán)利要求10所述的插塞的形成方法，其中該多晶硅層頂部表面接觸該含氧化劑溶液的時間為40至60秒。
16.根據(jù)權(quán)利要求10所述的插塞的形成方法，其中該多晶硅層頂部表面接觸該含氧化劑溶液時更包括一快速旋轉(zhuǎn)該半導體基底的步驟。
17.根據(jù)權(quán)利要求16所述的插塞的形成方法，其中該選轉(zhuǎn)速度為1000至4000rpm。
18.根據(jù)權(quán)利要求10所述的插塞的形成方法，其中該阻障層為氮化鈦/鈦的組合層。
19.根據(jù)權(quán)利要求10所述的插塞的形成方法，其中該金屬層為鎢金屬層。
20.根據(jù)權(quán)利要求10所述的插塞的形成方法，其中該金屬硅化物層為硅化鈦層。
21.根據(jù)權(quán)利要求10所述的插塞的形成方法，其中該平坦化步驟為化學機械研磨。
全文摘要
本發(fā)明提供一種插塞的形成方法，首先，提供一半導體基底，于半導體基底上形成一具有接觸窗的介電層，介電層上形成有一多晶硅層；接著，提供一含氧化劑溶液，并使多晶硅層頂部表面接觸含氧化劑溶液以形成一化學氧化層；然后，于化學氧化層及接觸窗表面上順應性形成一阻障層及一金屬層，及金屬層填滿接觸窗。
文檔編號H01L21/02GK1553495SQ03141198
公開日2004年12月8日 申請日期2003年6月6日 優(yōu)先權(quán)日2003年6月6日
發(fā)明者李價剛, 施信益, 陳逸男, 黃志濤 申請人:南亞科技股份有限公司