專利名稱：存儲(chǔ)器及其制造方法、使用方法和半導(dǎo)體器件及制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及存儲(chǔ)器及其制造方法和使用方法，和半導(dǎo)體器件及其制造方法，特別涉及通過(guò)以低對(duì)準(zhǔn)精度疊置多個(gè)存儲(chǔ)單元的精細(xì)圖形而形成的存儲(chǔ)器及其制造方法和使用方法，和通過(guò)以低對(duì)準(zhǔn)精度疊置多個(gè)精細(xì)圖形而形成的半導(dǎo)體器件及其制造方法。
背景技術(shù)：
就存儲(chǔ)器而言，已經(jīng)開(kāi)發(fā)和生產(chǎn)出掩模型只讀存儲(chǔ)器(ROM)，可編程只讀存儲(chǔ)器(PROM)，靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)，動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)，閃速存儲(chǔ)器，鐵電隨機(jī)存取存儲(chǔ)器(FeRAM)，磁隨機(jī)存取存儲(chǔ)器(MRAM)，相位變化存儲(chǔ)器，和許多其他固態(tài)存儲(chǔ)器。
幾乎上述的所有類型的固態(tài)器件都是用稱作“光刻”的微處理技術(shù)制造的，有用金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的存儲(chǔ)單元結(jié)構(gòu)(MOS場(chǎng)效應(yīng)晶體管，以下簡(jiǎn)稱為“MOS”晶體管)。
上述的所有類型的存儲(chǔ)器中，正在開(kāi)發(fā)一種微處理技術(shù)，用于進(jìn)一步減小光刻中的最小工藝線寬，以獲得更高的記錄密度和降低價(jià)格。與此同時(shí)，正在開(kāi)發(fā)為這種微處理技術(shù)而設(shè)計(jì)的MOS晶體管，有與其兼容的存儲(chǔ)單元結(jié)構(gòu)、單元記錄材料等等。
就微處理而言，邊緣切割工藝中當(dāng)前用于批量制造的工藝所包括的最小工藝線寬F(設(shè)計(jì)規(guī)則或節(jié)點(diǎn))是0.13μm。由此可以期望下一代的最小工藝線寬可以減小到0.1μm，在以后的年代最小工藝線寬還可以減小到0.07μm，0.05μm，和0.035μm。
如果按這種方式減小最小工藝線寬，將會(huì)減小存儲(chǔ)單元的尺寸，因而，能提高記錄密度和制成容量更大的存儲(chǔ)器。
當(dāng)前使用的光刻中，稱作“深紫外線”的波長(zhǎng)范圍的光源，即，波長(zhǎng)為248nm的KrF激光器，用作曝光光源。邊緣切割工藝中，用波長(zhǎng)為193nm的ArF激光器。用這些激光器的微處理線寬可以達(dá)到0.10μm。
而且，在未來(lái)的年代，有可能用波長(zhǎng)為13nm的遠(yuǎn)紫外線(EUV)光刻和電子投射光刻(EPL)。
但是，用上述光源的光刻類型都比用光源，電子束源，透鏡系統(tǒng)，掩模等等的常規(guī)光刻的費(fèi)用昂貴。而且，由于必須提高掩模覆蓋精度，即對(duì)準(zhǔn)精度，所以，對(duì)機(jī)械系統(tǒng)的精度要求極高。盡管微處理線寬變得更小，并提高了存儲(chǔ)器的記錄密度，但是，投資成本增大、產(chǎn)出率降低所造成的制造成本增加是個(gè)大問(wèn)題。
最小工藝線寬的對(duì)準(zhǔn)精度例如是30％。如果最小工藝線寬是0.05μm，那么，精度必須是0.015μm。
現(xiàn)有的低能電子投射光刻法(LEEPL)可以用作比上述的EUV和EPL費(fèi)用低的微處理方法。
“LEEPL”方法是這樣一種方法，它用有相同的放大倍率和相同形狀作為處理形狀的開(kāi)口的薄掩模，低能電子穿過(guò)開(kāi)口撞擊覆蓋處理材料表面的光刻膠(resist)并使其曝光。
另一方面，與上述方法不同的費(fèi)用低廉的微處理方法，例如，有Y.Xia和G.M.Whitesides，“Soft Lithography”，Angew.Chem.Int.Ed.37(1998)，pp.550-575所公開(kāi)的稱作“軟光刻”的方法。
軟光刻中，微處理方法的具體實(shí)施方式
是，使其表面上預(yù)先形成有精細(xì)的凹-凸(relief)圖形的彈性體與要微型構(gòu)圖的襯底表面上的光刻膠接觸，將彈性體的凹-凸圖形轉(zhuǎn)移到襯底上的光刻膠上，隨后進(jìn)行腐蝕或其他處理，在襯底上形成圖形。
上述的彈性體用塑料、薄的無(wú)機(jī)材料等構(gòu)成。由于用軟材料，所以，上述的光刻方法叫做“軟光刻”。
而且，W.Hinsberg，F(xiàn).A.Houle，J.Hoffnagle，M.Sanchez，G.Wallraff，M.Morrison，和S.Frank，“Deep-ultraviolet interferometric lithographyas a tool for assessment of chemically amplified photoresistperformance”，J.Vac.Sci.Technol.B，16，pg.3689(1998)公開(kāi)了費(fèi)用低廉的叫做“干擾曝光”的光刻方法。
干擾曝光中，用光束分離器把相位對(duì)準(zhǔn)的激光束在空間上分離為兩個(gè)，兩束分離的激光束撞擊襯底表面上的光刻膠，從不同的方向構(gòu)圖，兩束激光束在光刻膠表面上相互干擾，在光刻膠表面上形成有精細(xì)周期的線圖形。
而且，已知的容易減小微處理線寬的方法不僅用光刻法，用常規(guī)的稱做“分檔器”或“掃描器”的縮小投射曝光系統(tǒng)，也可以用掩模與要構(gòu)圖的襯底表面上的光刻膠直接接觸的所謂接觸曝光方法。
這種情況下，可用紫外線光(UV)或電子束做光源。
而且，除了上述的微處理方法之外，正在開(kāi)發(fā)在單個(gè)存儲(chǔ)單元中的多值存儲(chǔ)或多位存儲(chǔ)的方法，作為能提高記錄密度和降低成本的方法。
例如，閃速存儲(chǔ)器中，通過(guò)在MOS晶體管的柵氧化膜正上方的浮置柵中存儲(chǔ)電荷來(lái)記錄數(shù)據(jù)。這里，為了提高記錄密度，已知的提高記錄密度的方法是，存儲(chǔ)的電荷不設(shè)置成常規(guī)的兩個(gè)電平而是設(shè)置成例如4個(gè)電平，以在單個(gè)存儲(chǔ)單元中存儲(chǔ)2位的多值存儲(chǔ)來(lái)提高存儲(chǔ)密度。
在稱做“MONOS”的存儲(chǔ)器中，通過(guò)在MOS晶體管的柵氧化膜正上方設(shè)置氮化硅膜來(lái)記錄數(shù)據(jù)，并在它的缺陷(defect)能級(jí)存儲(chǔ)電荷。這里，提高有效記錄密度的現(xiàn)有方法是，用所謂的多位存儲(chǔ)，在MOS晶體管的源區(qū)附近的部分氮化硅膜中存儲(chǔ)用于存儲(chǔ)電荷的位，和在漏區(qū)附近的部分氮化硅膜中存儲(chǔ)用于存儲(chǔ)電荷的位。
在上述的閃速存儲(chǔ)器中或MONOS或其他電荷存儲(chǔ)類存儲(chǔ)器中，除微處理外，用多值或多位存儲(chǔ)方法可以提高存儲(chǔ)密度，但是，存儲(chǔ)在用絕緣層隔離的部分中的電荷隨著時(shí)間的消逝電荷因泄漏而減少，因此，電荷保留的可靠性成問(wèn)題。
在未來(lái)，很難避免隨著微處理的推進(jìn)而使存儲(chǔ)的電荷減少。
作為有助于提高記錄密度和降低費(fèi)用的方法，正在開(kāi)發(fā)多個(gè)單元層疊置的方法。
在閃速存儲(chǔ)器中或MONOS或其他電荷存儲(chǔ)類存儲(chǔ)器中，MOS晶體管的柵閾值電壓中的電壓根據(jù)電荷存儲(chǔ)的改變用于再現(xiàn)，所以，要求MOS晶體管用于存儲(chǔ)單元。MOS晶體管要求在硅襯底上形成用于形成溝道部分的硅單晶和在柵極部分的高級(jí)薄絕緣膜。因此，很難疊置有相同性能的MOS晶體管。
因此，用MOS晶體管作單元的存儲(chǔ)器中，很難疊置多個(gè)存儲(chǔ)器單元來(lái)制造所謂的多層存儲(chǔ)器或三維存儲(chǔ)器。
另一方面，作為多層存儲(chǔ)器或三維存儲(chǔ)器，美國(guó)專利U.S.No.6034882中公開(kāi)了一種用存儲(chǔ)單元的PROM，用在按兩個(gè)方向延伸的兩個(gè)互連的圖形的交叉位置設(shè)置非熔化的記錄材料和與其串聯(lián)連接的多個(gè)二極管，例如，pn結(jié)二極管，金屬絕緣體金屬(MIM)二極管，和肖特基二極管，構(gòu)成該存儲(chǔ)單元。
上述的PROM中，在襯底上按垂直于襯底的方向交替疊置多個(gè)互連(interconnect)和多個(gè)單元，構(gòu)成多層存儲(chǔ)器或三維存儲(chǔ)器。這種情況下，由于MOS晶體管用于單元，因此比較容易疊置多個(gè)單元，但是要使多個(gè)二極管保持在閾值電壓以下的電壓和進(jìn)一步使二極管保持相同的低變化以達(dá)到一致的特性將成問(wèn)題。
例如，在硅pn結(jié)二極管中，閾值電壓是0.6v，所以，隨著以后微處理的連續(xù)產(chǎn)生，將會(huì)出現(xiàn)二極管的閾值電壓變的高于MOS晶體管的工作電壓或與其相同，該MOS晶體管用于外圍電路或器件的電源電壓。
而且，對(duì)MIM二極管而言，用電子通過(guò)絕緣膜的電子燧道現(xiàn)象，即，所謂的“燧道效應(yīng)”，使需要低驅(qū)動(dòng)電壓的膜厚變成幾個(gè)納米的極薄膜厚。必須以極高的精度控制膜厚。這在實(shí)施中有問(wèn)題。
而且，肖特基二極管用金屬與半導(dǎo)體表面之間的界面(interface)現(xiàn)象。必須控制界面狀態(tài)來(lái)達(dá)到極高質(zhì)量。因此，它不適合類似多層存儲(chǔ)器的疊置結(jié)構(gòu)。
而且，上述的pn結(jié)二極管和肖特基二極管中，二極管是在不同類型的材料之間形成耗盡層而構(gòu)成的，但是，為了形成耗盡層，pn結(jié)二極管需要100nm的距離，而肖特基二極管需要幾十納米以上的距離。
當(dāng)微處理的尺寸變成100nm或以下時(shí)，如果僅僅是二極管的厚度變成幾十納米或以上，由于記錄材料還串聯(lián)連接到此，所以處理的高寬比變成1以上或2或以上，所以也會(huì)擔(dān)心微處理的合格率下降。
與可以重復(fù)記錄的RAM相比，用熔斷或非熔斷材料等作記錄材料的PROM有較簡(jiǎn)單的結(jié)構(gòu)，而且能用簡(jiǎn)單工藝制造，所以，能降低記錄器件的位單元成本，但是，它只能記錄一次，而且在技術(shù)規(guī)格和應(yīng)用上都受到很大的制約。
用本發(fā)明能解決上面概括的各種問(wèn)題，在EUV和EPL兩種情況下，用于減小存儲(chǔ)器的每一位的成本的微處理方法的投資成本都高。在包括微處理方法LEEPL的其他微處理方法中，所存在的問(wèn)題是不能保證根據(jù)最小工藝線寬的對(duì)準(zhǔn)精度。
而且，作為費(fèi)用低廉的微處理方法的上述的軟光刻、干擾曝光、接觸曝光、和其他方法都適合于處理精細(xì)線寬，但是不能保證對(duì)準(zhǔn)精度。

發(fā)明內(nèi)容
本發(fā)明第一目的是，提供一種不要求高對(duì)準(zhǔn)精度而制成的存儲(chǔ)器及其制造方法，和按該方法制成的存儲(chǔ)器的使用方法。
本發(fā)明第二目的是提供一種不要求高對(duì)準(zhǔn)精度而制成的半導(dǎo)體器件及其制造方法為了實(shí)現(xiàn)第一目的，按本發(fā)明第一方案，提供一種存儲(chǔ)器，具有用第一最小工藝尺寸形成的外圍電路部分，疊置在外圍電路部分上的存儲(chǔ)器部分，有用比第一最小工藝尺寸小的第二最小工藝尺寸形成的多個(gè)存儲(chǔ)單元，和連接外圍電路部分和存儲(chǔ)器部分的多個(gè)接點(diǎn)部分，其中，外圍電路部分與存儲(chǔ)部分的疊置對(duì)準(zhǔn)精度比第二最小工藝尺寸粗糙。
即，按本發(fā)明第一方案的存儲(chǔ)器有用第一最小工藝尺寸形成的外圍電路部分和用比第一最小工藝尺寸小的第二最小工藝尺寸形成的存儲(chǔ)器部分的疊置結(jié)構(gòu)。存儲(chǔ)器部分與外圍電路部分的疊置對(duì)準(zhǔn)精度比第二最小工藝尺寸粗糙。
存儲(chǔ)器部分最好有按第一方向延伸的多個(gè)第一互連和按與第一方向不同的第二方向延伸的多個(gè)第二互連，第一互連與第二互連交叉區(qū)對(duì)應(yīng)單個(gè)的存儲(chǔ)單元。
在第一互連與第二互連交叉區(qū)，最好形成連接到第一互連與第二互連的2-端器件，每個(gè)2-端器件對(duì)應(yīng)單個(gè)的存儲(chǔ)單元。
外圍電路部分最好包括判斷存儲(chǔ)器部分與互連的連接狀態(tài)的電路。
在接點(diǎn)部分中，最好連接連接到外圍電路部分的多個(gè)第一接點(diǎn)和連接到存儲(chǔ)器部分的多個(gè)第二接點(diǎn)，第一接點(diǎn)的數(shù)量大于第二接點(diǎn)的數(shù)量，每個(gè)第二接點(diǎn)連接到至少一個(gè)第一接點(diǎn)，每個(gè)第一接點(diǎn)最多連接到一個(gè)第二接點(diǎn)，一個(gè)第二接點(diǎn)連接到多個(gè)第一互連和多個(gè)第二互連中的任何一個(gè)互連。
為了實(shí)現(xiàn)第一目的，按本發(fā)明第二方案，提供一種制造存儲(chǔ)器的方法，包括步驟在半導(dǎo)體襯底上用第一最小工藝尺寸形成外圍電路部分；形成連接到外圍電路部分的多個(gè)第一接點(diǎn)；用比第一最小工藝尺寸小的第二最小工藝尺寸形成疊置在外圍電路部分上的存儲(chǔ)器部分，和外圍電路部分與存儲(chǔ)器部分的對(duì)準(zhǔn)精度比第二最小工藝尺寸低；形成連接到第一接點(diǎn)并連接到存儲(chǔ)器部分的多個(gè)第二接點(diǎn)。
即，上述的按本發(fā)明該方案的存儲(chǔ)器的制造方法中，在半導(dǎo)體襯底上用第一最小工藝尺寸形成外圍電路部分，然后，形成連接到外圍電路部分的多個(gè)第一接點(diǎn)。之后，用比第一最小工藝尺寸小的第二最小工藝尺寸形成存儲(chǔ)器部分，外圍電路部分與存儲(chǔ)器部分的疊置對(duì)準(zhǔn)精度比第二最小工藝尺寸低，然后，形成連接到存儲(chǔ)器部分、連接到第一接點(diǎn)的多個(gè)第二接點(diǎn)。
形成存儲(chǔ)器部分的步驟包括形成按第一方向延伸的多個(gè)第一互連的步驟，至少在對(duì)應(yīng)單個(gè)存儲(chǔ)器單元的區(qū)域形成要連接到第一互連的形成存儲(chǔ)器單元的器件步驟；和形成按與第一方向不同的第二方向延伸的要連接到器件的多個(gè)第二互連的步驟；和，在形成第一互連的步驟中，形成第一互連和一個(gè)第二接點(diǎn)的連接。在形成第二互連的步驟中，形成第二互連和一個(gè)第二接點(diǎn)的連接。
或者，形成外圍電路部分的步驟中包括形成判斷存儲(chǔ)器部分與互連之間的連接狀態(tài)的電路的步驟。
或者，形成數(shù)量比第二接點(diǎn)的數(shù)量大的第一接點(diǎn)，每個(gè)第二接點(diǎn)連接到至少一個(gè)第一接點(diǎn)，每個(gè)第一接點(diǎn)最多只連接到一個(gè)第二接點(diǎn)。
為了實(shí)現(xiàn)第一目的，按本發(fā)明第三方案，提供有用第一最小工藝尺寸形成的外圍電路部分的存儲(chǔ)器的使用方法，用比第一最小工藝尺寸小的第二最小工藝尺寸形成有多個(gè)存儲(chǔ)單元的存儲(chǔ)器部分，和連接外圍電路部分和存儲(chǔ)器部分的連接部分，外圍電路部分與存儲(chǔ)器部分的疊置對(duì)準(zhǔn)精度比第二最小工藝尺寸低，在接點(diǎn)部分中連接連接到外圍電路部分的多個(gè)第一接點(diǎn)和連接到存儲(chǔ)器部分的多個(gè)第二接點(diǎn)，第一接點(diǎn)的數(shù)量大于第二接點(diǎn)的數(shù)量，每個(gè)第二接點(diǎn)連接到至少一個(gè)第一接點(diǎn)，每個(gè)第一接點(diǎn)最多只連接到一個(gè)第二接點(diǎn)，在存儲(chǔ)器制造工藝結(jié)束時(shí)或在存儲(chǔ)器使用時(shí)，用該方法判斷第一接點(diǎn)與第二接點(diǎn)之間的連接狀態(tài)，和給構(gòu)成存儲(chǔ)器部分的多個(gè)存儲(chǔ)單元分配地址。
即，按本發(fā)明該方案的存儲(chǔ)器使用方法是使用存儲(chǔ)器，其中，連接到外圍電路部分的多個(gè)第一接點(diǎn)和連接到存儲(chǔ)器部分的第二接點(diǎn)連接，第一接點(diǎn)的數(shù)量大于第二接點(diǎn)的數(shù)量，每個(gè)第二接點(diǎn)連接到至少一個(gè)第一接點(diǎn)，每個(gè)第一接點(diǎn)最多只連接到一個(gè)第二接點(diǎn)，并包括在存儲(chǔ)器制造工藝結(jié)束時(shí)或在存儲(chǔ)器使用時(shí)，用該方法判斷第一接點(diǎn)與第二接點(diǎn)之間的連接狀態(tài)，和給構(gòu)成存儲(chǔ)器部分的多個(gè)存儲(chǔ)單元分配地址。
為了實(shí)現(xiàn)本發(fā)明第二目的，按本發(fā)明第四方案，提供一種半導(dǎo)體器件，包括用第一最小工藝尺寸形成的第一半導(dǎo)體部分，用比第一最小工藝尺寸小的第二最小工藝尺寸形成的第二半導(dǎo)體部分疊置在第一半導(dǎo)體部分上，和連接第一半導(dǎo)體部分和第二半導(dǎo)體部分的接點(diǎn)部分，其中，第一半導(dǎo)體部分和第二半導(dǎo)體部分的疊置對(duì)準(zhǔn)精度比第二最小工藝尺寸低。
即，按本發(fā)明該方案的半導(dǎo)體器件的結(jié)構(gòu)中，具有用第一最小工藝尺寸形成的第一半導(dǎo)體部分，和用比第一最小工藝尺寸小的第二最小工藝尺寸形成的疊置在第一半導(dǎo)體部分上的第二半導(dǎo)體部分，第一半導(dǎo)體部分和第二半導(dǎo)體部分的疊置對(duì)準(zhǔn)精度比第二最小工藝尺寸低。
為了達(dá)到第二目的，按本發(fā)明第五方案，提供半導(dǎo)體器件的制造方法，包括在半導(dǎo)體襯底上用第一最小工藝尺寸形成第一半導(dǎo)體部分的步驟；形成連接到第一半導(dǎo)體部分的多個(gè)第一接點(diǎn)的步驟；用比第一最小工藝尺寸小的第二最小工藝尺寸形成的疊置在第一半導(dǎo)體部分上的第二半導(dǎo)體部分的步驟，和第一半導(dǎo)體部分和第二半導(dǎo)體部分的疊置對(duì)準(zhǔn)精度比第二最小工藝尺寸低；和通過(guò)連接到第一接點(diǎn)，形成連接到第二半導(dǎo)體部分的多個(gè)第二接點(diǎn)的步驟。
即，按本發(fā)明的該方案的半導(dǎo)體器件的制造方法，在半導(dǎo)體襯底上用第一最小工藝尺寸形成第一半導(dǎo)體部分，然后形成連接到第一半導(dǎo)體部分的多個(gè)第一接點(diǎn)。之后，用比第一最小工藝尺寸小的第二最小工藝尺寸在第一半導(dǎo)體部分上形成疊置在第一半導(dǎo)體部分上的第二半導(dǎo)體部分，和第一半導(dǎo)體部分和第二半導(dǎo)體部分的疊置對(duì)準(zhǔn)精度比第二最小工藝尺寸大。然后，通過(guò)連接到第一接點(diǎn)，形成連接到第二半導(dǎo)體部分的多個(gè)第二接點(diǎn)。
為了達(dá)到第一目的，按本發(fā)明的第六方案，提供一種存儲(chǔ)器，它有外圍電路部分，具有疊置在外圍電路部分上的多個(gè)存儲(chǔ)單元的存儲(chǔ)器部分，和連接外圍電路部分和存儲(chǔ)器部分的多個(gè)接點(diǎn)部分，其中，存儲(chǔ)器部分有按第一方向延伸的多個(gè)第一互連，和按與第一方向不同的第二方向延伸的多個(gè)第二互連，第一互連和第二互連交叉的區(qū)域?qū)?yīng)單個(gè)的存儲(chǔ)單元，用于連接第一互連和外圍電路部分的連接部分按第一互連延伸方向設(shè)置至少兩列，和用于連接第二互連和外圍電路部分的接點(diǎn)部分按第二互連延伸方向按至少兩列配置。
即，按本發(fā)明該方案的存儲(chǔ)器結(jié)構(gòu)中，外圍電路部分和存儲(chǔ)器部分疊置。
存儲(chǔ)器部分具有按第一方向延伸的多個(gè)第一互連和按與第一方向不同的方向延伸的多個(gè)第二互連。第一互連和第二互連交叉的區(qū)域?qū)?yīng)單個(gè)存儲(chǔ)單元。
這里連接第一互連和外圍電路部分的接點(diǎn)部分按第一互連延伸的方向按至少兩列配置，連接第二互連和外圍電路部分的接點(diǎn)部分按第二互連延伸的方向按至少兩列配置。
最好用第一最小工藝尺寸形成外圍電路部分，和用比第一最小工藝尺寸小的第二最小工藝尺寸形成存儲(chǔ)器部分。
更好是在第一互連與第二互連交叉區(qū)，形成連接到第一互連和第二互連的2-端器件，這些2-端器件對(duì)應(yīng)單個(gè)的存儲(chǔ)單元。
更好是2-端器件是電阻器層，或電阻器層和開(kāi)關(guān)層的疊層。
為了達(dá)到第一目的，按本發(fā)明第七方案，提供一種存儲(chǔ)器，包括外圍電路部分的；具有疊置在外圍電路部分上的多個(gè)存儲(chǔ)單元的存儲(chǔ)器部分；和連接外圍電路部分和存儲(chǔ)器部分的連接部分，其中，存儲(chǔ)器部分有按第一方向延伸的多個(gè)第一互連，和按與第一方向不同的方向延伸的多個(gè)第二互連，第一互連與第二互連交叉的區(qū)域?qū)?yīng)單獨(dú)的存儲(chǔ)單元，在連接到第一互連和第二互連的第一互連和第二互連的交叉區(qū)域中，形成由記錄時(shí)電阻值變化的材料構(gòu)成的單層，或由記錄時(shí)電阻值變化的材料構(gòu)成的單層和在單層中工作的開(kāi)關(guān)層形成的疊層。
即，按本發(fā)明該方案的存儲(chǔ)器的結(jié)構(gòu)中，外圍電路部分和存儲(chǔ)器部分疊置。
存儲(chǔ)器部分具有按第一方向延伸的多個(gè)第一互連，和按與第一方向不同的方向延伸的多個(gè)第二互連。第一互連與第二互連交叉的區(qū)域?qū)?yīng)單獨(dú)的存儲(chǔ)單元。
第一互連與第二互連交叉的區(qū)域中，形成連接到第一互連與第二互連的由記錄時(shí)電阻值變化的材料構(gòu)成的單層，或由記錄時(shí)電阻值變化的材料構(gòu)成的單層和在單層中工作的開(kāi)關(guān)層形成的疊層。
為了達(dá)到第一目的，按本發(fā)明第八方案，提供存儲(chǔ)器的制造方法，包括在半導(dǎo)體襯底上形成外圍電路部分的步驟；形成連接到外圍電路部分的多個(gè)第一接點(diǎn)的步驟；形成有按第一方向延伸的多個(gè)第一互連和按與第一方向不同的方向延伸的多個(gè)第二互連的存儲(chǔ)器部分，第一互連與第二互連交叉的區(qū)域?qū)?yīng)單獨(dú)的存儲(chǔ)單元，疊置在外圍電路部分上的步驟；通過(guò)連接到第一接點(diǎn)，形成連接到存儲(chǔ)器部分的第一互連和第二互連的多個(gè)第二接點(diǎn)的步驟；方法還包括按第一互連的延伸方向按至少兩列配置連接到第一互連的第二接點(diǎn)和第一接點(diǎn)的位置，和按第二互連的延伸方向按至少兩列配置連接到第二互連的第二接點(diǎn)和第一接點(diǎn)的位置的步驟。
即，按本發(fā)明該方案的存儲(chǔ)器形成方法，在半導(dǎo)體襯底上形成外圍電路部分，然后，形成連接到外圍電路部分的多個(gè)第一接點(diǎn)。然后，通過(guò)疊置，在外圍電路部分上，形成具有按第一方向延伸的多個(gè)第一互連和按與第一方向不同的方向延伸的多個(gè)第二互連的存儲(chǔ)器部分，第一互連與第二互連交叉的區(qū)域?qū)?yīng)單獨(dú)的存儲(chǔ)單元。然后，通過(guò)連接到第一接點(diǎn)，形成連接到存儲(chǔ)器部分的第一互連和第二互連的多個(gè)第二接點(diǎn)。
這時(shí)，按第一互連的延伸方向按至少兩列配置連接到第一互連的第二接點(diǎn)和第一接點(diǎn)的位置，和按第二互連的延伸方向按至少兩列配置連接到第二互連的第二接點(diǎn)和第一接點(diǎn)的位置。
最好用第一最小工藝尺寸形成外圍電路部分，用比第一最小工藝尺寸小的第二最小工藝尺寸形成存儲(chǔ)器部分。
或者，形成存儲(chǔ)器部分的步驟包括形成第一互連的步驟，至少在對(duì)應(yīng)單個(gè)存儲(chǔ)單元的區(qū)域中形成要連接到第一互連的構(gòu)成存儲(chǔ)單元的器件的步驟。
最好是形成2-端器件作為構(gòu)成存儲(chǔ)單元的器件。
最好是形成電阻器層或電阻器層和開(kāi)關(guān)層的疊層作為2-端器件。


通過(guò)以下參見(jiàn)附圖對(duì)優(yōu)選實(shí)施例的描述，本發(fā)明的這些和其他目的和特征將變得更清楚，附圖中圖1是按第一實(shí)施例的存儲(chǔ)器的透視圖；圖2是按第一實(shí)施例的存儲(chǔ)器的存儲(chǔ)器部分中的存儲(chǔ)單元的透視圖；圖3是沿按第一實(shí)施例的存儲(chǔ)器的存儲(chǔ)器部分中的位線(bit line)延伸方向的剖視圖；圖4A和4B是顯示第一實(shí)施例的存儲(chǔ)器的制造方法的工藝步驟的剖視圖；
圖5A和5B是用軟光刻方法(壓印方法)的構(gòu)圖方法的剖視圖；圖6A和6B是從圖4B延續(xù)的工藝步驟的剖視圖；圖7A和7B是從圖6B延續(xù)的工藝步驟的剖視圖；圖8A和8B是從圖7B延續(xù)的工藝步驟的剖視圖；圖9是按第一實(shí)施例的存儲(chǔ)器的字線(word line)接點(diǎn)或位線接點(diǎn)或其他接點(diǎn)部分的放大圖；圖10A是字線接點(diǎn)或位線接點(diǎn)或其他接點(diǎn)部分的布圖實(shí)例的平面圖；圖10B是第一接點(diǎn)的平面圖；圖10C是第二接點(diǎn)的平面圖；圖11A是字線接點(diǎn)或位線接點(diǎn)或其他接點(diǎn)部分的布圖的另一實(shí)例的平面圖；圖11B是第一接點(diǎn)的平面圖；圖11C是第二接點(diǎn)的平面圖；圖12是按第一實(shí)施例的存儲(chǔ)器的電路結(jié)構(gòu)框圖；圖13是按第二實(shí)施例的存儲(chǔ)器的存儲(chǔ)器部分中的存儲(chǔ)單元的透視圖；圖14是按第三實(shí)施例的存儲(chǔ)器的存儲(chǔ)器部分中的存儲(chǔ)單元的透視圖；圖15是按第四實(shí)施例的存儲(chǔ)器的存儲(chǔ)器部分中的存儲(chǔ)單元的透視圖；圖16是沿按第四實(shí)施例的存儲(chǔ)器的存儲(chǔ)器部分中的位線延伸方向的剖視圖；圖17是按第四實(shí)施例的存儲(chǔ)器的存儲(chǔ)器部分中的字線和位線和它們之間的接點(diǎn)和外圍電路部分的配置的平面圖；圖18A和18B是按第四實(shí)施例的存儲(chǔ)器的制造方法的工藝步驟的剖視圖；圖19A和19B是從圖18B延續(xù)的工藝步驟的剖視圖；圖20A和20B是從圖19B延續(xù)的工藝步驟的剖視圖；圖21A和21B是從圖20B延續(xù)的工藝步驟的剖視圖；圖22A-22C是連接到設(shè)置在外圍電路部分中的字線或位線的第一接點(diǎn)和連接到字線或位線的第二接點(diǎn)的配置平面圖；圖23A-23C是連接到設(shè)置在外圍電路部分中的字線或位線的第一接點(diǎn)和連接到字線或位線的第二接點(diǎn)的配置平面圖；圖24是圖23A-23C中所示的圖形的加寬的間隔之間設(shè)置接點(diǎn)部分和字線或位線的另一布圖；圖25是有圖24所示圖形的字線按兩層疊置的布圖；圖26是鉻膜/非晶硅膜/鎢膜構(gòu)成的存儲(chǔ)單元的鉻層和鎢層施加脈沖寬度為150ns的脈沖電壓時(shí)，電阻值隨所加電壓變化的示意圖；圖27是反復(fù)施加脈沖寬度為20nm和1V電壓的脈沖電壓的情況下，電阻值隨多次施加的脈沖電壓變化的示意圖；圖28是按第四實(shí)施例的存儲(chǔ)器的存儲(chǔ)器部分中的存儲(chǔ)單元陣列的等效電路圖；圖29是按第四實(shí)施例的存儲(chǔ)器的記錄補(bǔ)償電路的等效電路圖的例子；圖30是按第五實(shí)施例的存儲(chǔ)器的存儲(chǔ)器部分中的存儲(chǔ)單元的透視圖；和圖31是按第六實(shí)施例的存儲(chǔ)器的存儲(chǔ)器部分中的存儲(chǔ)單元的透視圖。
具體實(shí)施例方式
以下參見(jiàn)附圖描述按本發(fā)明的存儲(chǔ)器及其制造方法和使用方法的實(shí)施例。
第一實(shí)施例圖1是用半導(dǎo)體等作為存儲(chǔ)器材料的按第一實(shí)施例的存儲(chǔ)器的透視圖。
半導(dǎo)體層襯底Sub上形成外圍電路部分。通過(guò)例如絕緣膜在外圍電路部分上疊置包括字線和位線的存儲(chǔ)器部分。用例如字線接點(diǎn)CTWL和位線接點(diǎn)CTBL的連接部分連接存儲(chǔ)器部分和外圍電路部分。
在例如硅半導(dǎo)體襯底上用常規(guī)的光刻方法和用第一最小工藝尺寸形成外圍電路部分。例如，外圍電路部分包括多個(gè)電路，電路包括MOS晶體管、電阻器、電容器、和存儲(chǔ)器裝置中除存儲(chǔ)器部分以外的其他器件，即地址電路、信號(hào)檢測(cè)傳感放大器電路、記錄和/或再現(xiàn)脈沖控制電路等等，根據(jù)需要外圍電路部還包括數(shù)據(jù)編碼器、數(shù)據(jù)解碼器、糾錯(cuò)電路、升壓電路、或其他電路和緩沖存儲(chǔ)器等等。
按陣列形式配置用多個(gè)存儲(chǔ)單元構(gòu)成的存儲(chǔ)器部分，不用常規(guī)的半導(dǎo)體工藝而用例如軟光刻、干擾曝光、接觸曝光或其他費(fèi)用低廉的微處理方法，用比第一最小工藝尺寸小的第二最小工藝尺寸，形成存儲(chǔ)器部分。
這里，用比第二最小工藝尺寸粗糙的對(duì)準(zhǔn)精度疊置外圍電路部分和存儲(chǔ)器部分。
圖2是存儲(chǔ)器部分中的存儲(chǔ)單元的透視圖。圖中顯示出4個(gè)存儲(chǔ)單元。延伸的位線BL和字線WL相互交叉的交叉區(qū)變成存儲(chǔ)單元。
每個(gè)存儲(chǔ)單元中，字線WL和位線BL之間設(shè)置有記錄材料構(gòu)成的記錄層，根據(jù)需要，設(shè)置與記錄層串聯(lián)配置的有二極管功能的選擇開(kāi)關(guān)層，或阻擋材料構(gòu)成的阻擋層等等。例如，存儲(chǔ)單元由疊置的阻擋層12b，記錄層13b和阻擋層14b等構(gòu)成。
記錄層和選擇開(kāi)關(guān)都用有兩個(gè)引出端的2-端器件DE構(gòu)成。
構(gòu)成每個(gè)存儲(chǔ)單元中的記錄層的記錄材料可以用例如磁阻材料，相位變化材料，熔斷材料，非熔斷材料，或其他電阻值變化材料，鐵電材料，介質(zhì)材料，或其他電荷保持材料或容量變化材料等等。
作為磁阻材料，可以用有在NiFe，Co，CoFe，或其他鐵磁薄膜的兩個(gè)側(cè)邊上配置Cu或其他導(dǎo)電薄膜構(gòu)成的結(jié)構(gòu)的磁阻材料，即有所謂的“巨型磁阻”(GMR)結(jié)構(gòu)的磁阻材料，或用有在NiFe，Co，CoFe，或其他鐵磁薄膜的兩個(gè)側(cè)邊上配置Al2O3絕緣薄膜構(gòu)成的結(jié)構(gòu)的磁阻材料，即，有所謂的“燧道磁阻”(TMR)結(jié)構(gòu)的磁阻材料。
使電流流過(guò)對(duì)應(yīng)規(guī)定單元的位線和字線，和電流產(chǎn)生的磁場(chǎng)使記錄單元的磁化方向反向來(lái)記錄數(shù)據(jù)。
對(duì)應(yīng)規(guī)定單元的位線和字線之間加電壓以再現(xiàn)數(shù)據(jù)，并且通過(guò)GMR或TMR器件的電流值，即，電阻值變化，來(lái)識(shí)別數(shù)據(jù)。
GMR或TMR器件根據(jù)平行配置的兩種磁膜的磁化方向是否平行來(lái)產(chǎn)生不同的電阻值，用上述的方法再現(xiàn)這些數(shù)據(jù)。
相位變化材料可以用GeSbTe，或AgInSbTe或含下列元素的另一硫?qū)倩锇雽?dǎo)體Ge，Si，Ag，In，Sn，Sb，Te，Se，As，Bi等。
這些材料的特征是，根據(jù)溫度變化結(jié)晶態(tài)與非晶態(tài)之間的相位容易漂移，存儲(chǔ)狀態(tài)和再現(xiàn)狀態(tài)中，在結(jié)晶態(tài)的電阻值低，在非晶態(tài)的電阻值高。
記錄中，脈沖電流流過(guò)規(guī)定單元，以加熱記錄材料到至少是結(jié)晶溫度但不高于熔點(diǎn)溫度的溫度。為此，在記錄后，獲得結(jié)晶狀態(tài)。使比引起結(jié)晶的電流脈沖短和大的電流脈沖通過(guò)材料，使材料加熱到高于熔點(diǎn)溫度的溫度，然后迅速冷卻，在記錄后獲得非晶態(tài)。
用電流流過(guò)電阻器引起的焦耳熱效應(yīng)加熱。電阻器可以用硫?qū)倩锊牧媳旧恚蛴肨iN，WN，TaN，MoN，TiO，WO，TaO，MoO或分開(kāi)串聯(lián)設(shè)置的其他薄膜電阻材料。
為了防止金屬互連材料和硫?qū)倩镏g由于加熱和兩種材料之間的原子移動(dòng)而引起的反應(yīng)，可以形成由氮化物材料或氧化物材料構(gòu)成的阻擋層。
熔斷材料和非熔斷材料可以用作只能一次記錄的所謂的一次寫(xiě)入型記錄材料。
例如，用多晶硅、鎳鉻鐵合金，或其他薄膜電阻器構(gòu)成熔斷材料。用記錄電流的焦耳熱破壞電阻器進(jìn)行數(shù)據(jù)記錄。
例如，用非晶硅，多晶硅，和金屬(半導(dǎo)體)/絕緣薄膜/金屬(半導(dǎo)體)，或其他非晶態(tài)材料或通過(guò)絕緣材料的金屬薄膜，構(gòu)成非熔斷材料。在非晶態(tài)材料的情況下，使記錄電流流過(guò)促進(jìn)結(jié)晶，或者，在絕緣材料情況下，使絕緣破壞，以減小電阻值，來(lái)記錄數(shù)據(jù)。
除電阻值變化材料之外，為了防止由于加熱而損壞金屬互連，也可以在互連材料與電阻值變化材料之間加氮化物材料或氧化物材料構(gòu)成的阻擋層。
在鐵電材料的情況下，給規(guī)定單元加電壓使極性反向，來(lái)記錄數(shù)據(jù)。
也可以給電介質(zhì)電容器加電壓以存儲(chǔ)電荷來(lái)記錄數(shù)據(jù)。給規(guī)定單元加電壓再現(xiàn)數(shù)據(jù)，和通過(guò)隨著極性反向和電荷移動(dòng)而存在電流來(lái)識(shí)別數(shù)據(jù)。
為了防止隨著鐵電材料與互連材料之間的界面處的原子移動(dòng)重復(fù)記錄和再現(xiàn)時(shí)變壞，也可以給界面加RuO，IrO2，或其他阻擋層。
以下描述按本實(shí)施例的存儲(chǔ)器的制造方法。
用制造半導(dǎo)體器件的常規(guī)光刻方法，和用第一最小工藝尺寸，在半導(dǎo)體襯底上形成外圍電路部分。
例如用有高對(duì)準(zhǔn)精度的處理方法，例如用有最小工藝線寬F的工藝，用F＝0.18-0.25μm的KrF激光，用F＝0.10-0.15μm的ArF激光，用F＝0.10μm的F2激光，用F≤0.10μm的叫做遠(yuǎn)紫外線(UV)光、電子束，X-射線等光源，形成外圍電路部分。
然后，在其上已形成有外圍電路部分的硅襯底上，不用通用的半導(dǎo)體工藝的費(fèi)用低廉的微處理方法，而是用比第一最小工藝尺寸小的第二最小工藝尺寸形成存儲(chǔ)單元。
這里“不用通用半導(dǎo)體工藝的費(fèi)用低廉的微處理方法”是指用軟光刻、干擾曝光、接觸曝光，或其他不要求高對(duì)準(zhǔn)精度的工藝方法，例如，要求的對(duì)準(zhǔn)精度比最小工藝線寬粗糙。
以下描述上述材料的代表例，在非熔斷材料的情況下，即，非晶硅為記錄材料。
圖3是沿按本實(shí)施例的存儲(chǔ)器的存儲(chǔ)器部分中的位線延伸方向的剖視圖。
外圍電路部分(沒(méi)畫(huà))設(shè)置在半導(dǎo)體襯底10(Sub)上。經(jīng)過(guò)絕緣膜在外圍電路部分上形成構(gòu)成字線WL的第一互連11a。
每個(gè)存儲(chǔ)單元區(qū)中，第一互連11a上，用例如氮化硅構(gòu)成的阻擋層12b，非晶硅構(gòu)成的和形成2-端器件DE的記錄層13b，和例如氮化硅或氮化鈦構(gòu)成的阻擋層14b疊置。用層間絕緣膜17掩埋除存儲(chǔ)單元之外的區(qū)域。
在阻擋層14b上還形成形成位線BL的第二互連18a。
可以用相同或不同的材料構(gòu)成阻擋層12b和14b。
這里形成構(gòu)成阻擋層12b和14b的氮化硅薄膜是絕緣膜，但是，膜厚可以減小到例如5-50nm，以減少氮的含量，以使疊層結(jié)構(gòu)起到MIM二極管的作用。
而且，氮化鈦薄膜是導(dǎo)體，在這里它用作簡(jiǎn)單阻擋層。
以下描述有上述結(jié)構(gòu)的存儲(chǔ)單元的制造方法。
首先，用常規(guī)的半導(dǎo)體工藝預(yù)先形成的硅半導(dǎo)體襯底10有除操作存儲(chǔ)器所需的單元部分之外的外圍電路部分，例如，地址選擇電路，信號(hào)檢測(cè)電路，數(shù)據(jù)輸入和輸出電路，記錄脈沖控制電路，和再現(xiàn)脈沖控制電路，在該襯底上用例如濺射法淀積形成第一互連(字線)的導(dǎo)電層11，如圖4A所示。
材料是有小電阻值的Al，Cu，Au，Ag等。為了改善電遷移或鍵合的可靠性，也可以混入一些添加劑。
然后，用例如化學(xué)氣相淀積(CVD)法淀積氮化硅，以形成記錄層13，淀積氮化鈦，形成阻擋層14。
然后，用光刻膠膜15涂覆阻擋膜14。
然后，如圖4B所示，用軟光刻，干擾曝光，接觸曝光，或其他費(fèi)用低廉的微處理方法，和用第二最小工藝尺寸獲得構(gòu)圖的光刻膠膜15a。光刻膠膜15a是形成掩模的膜層，用于給下阻擋層14、記錄層13、阻擋層12、和導(dǎo)電層11按第一互連(字線)方向構(gòu)圖。
這里，在軟光刻中，干擾曝光、接觸曝光、和其他微處理方法中，不需要與外圍電路部分對(duì)準(zhǔn)的高對(duì)準(zhǔn)精度。用比第二最小工藝尺寸大的對(duì)準(zhǔn)精度形成圖形。
上述的“高精度”設(shè)計(jì)成小于微處理最小尺寸，例如是微處理最小尺寸的20％。
上述的微處理工藝的代表性情況是用參見(jiàn)圖5A和5B描述的軟光刻(壓印方法)法給光刻膠膜構(gòu)圖的方法。
如圖5A所示，在它的表面上形成的有微處理圖形的壓模16與其上涂覆有光刻膠膜15的處理過(guò)的襯底接觸。
壓模16例如用厚度為0.1-1mm的塑料或無(wú)機(jī)材料片構(gòu)成。
可以用電子束光刻系統(tǒng)在表面上形成微處理圖形，或者，用鍍膜，模塑等，從由此形成的原模將圖形轉(zhuǎn)移到壓模材料上，而獲得微處理圖形。
如上述的，設(shè)置在壓模16上的凸起圖形轉(zhuǎn)移到光刻膠膜15。即，在壓模16的凹區(qū)16d處形成光刻膠膜15的凸起部分15p。
轉(zhuǎn)移時(shí)加合適的溫度和壓力。
如上述的，在壓模16對(duì)光刻膠膜15加壓的狀態(tài)下，當(dāng)光刻膠模15有紫外線固化特性時(shí)，紫外線光通過(guò)壓模16輻射，使光刻膠膜15固化。這種情況下，用玻璃，塑料，或其他透明材料構(gòu)成壓模16。
光刻膠膜15有熱固化特性時(shí)，通過(guò)壓模16加熱，使光刻膠膜15固化。
按上述方式固化光刻膠膜15后，剝離壓模16，如圖5B所示，包括在凸起部分15p的凸起圖形轉(zhuǎn)移到光刻膠膜15的表面。
從該狀態(tài)開(kāi)始進(jìn)行反應(yīng)離子腐蝕(RIE)，等離子體腐蝕，濕腐蝕，離子研磨，或其他腐蝕方法，以除去光刻膠膜的多個(gè)凸起部分15p之間的薄的部分，達(dá)到圖4B所示的狀態(tài)。
除上述的微處理方法作為光刻膠膜15a的構(gòu)圖方法之外，也可以用壓印方法，干擾曝光或接觸曝光等方法。
與先形成膜，然后處理它上面的光刻膠膜的工藝相反，也可以對(duì)光刻膠膜先構(gòu)圖，然后形成膜，和然后除去光刻膠膜和淀積在光刻膠膜上的不需要的膜，即用所謂的減去法對(duì)膜構(gòu)圖。
如上述，光刻膠膜15a構(gòu)圖后，如圖6A所示，用對(duì)光刻膠膜15a和阻擋層14之間有高腐蝕選擇性的腐蝕方法，例如，RIE，腐蝕阻擋層14，獲得處理成光刻膠膜圖形15a的阻擋層14a。
然后，如圖6B所示，用光刻膠膜15a作掩模，腐蝕記錄層13，阻擋層12，和導(dǎo)電層11，獲得處理成光刻膠膜15a的圖形的記錄層13a，阻擋層12a，和第一互連(字線)11。然后除去光刻膠膜15a。
記錄層13，阻擋層12，和導(dǎo)電層11與光刻膠膜15a之間應(yīng)有足夠的選擇性，但是，如果沒(méi)有足夠的選擇性，也不妨礙處理，只要能保證這些材料與阻擋層14a之間有選擇性即可。
接下來(lái)，如圖7A所示，用旋涂和固化法，涂覆有機(jī)絕緣材料或旋涂玻璃，或者，用CVD法均勻淀積SiO2，SiFO，或其他所謂的“低-K”材料，用絕緣材料填充處理后的第一互連11a，阻擋層14a，記錄層13a，阻擋層12a之間的間隔，由此形成層間絕緣膜17。
如圖7B所示，用例如化學(xué)機(jī)械拋光(CMP)法，除去和光滑層間絕緣膜17直到露出阻擋層14a為止。
如圖8A所示，例如，用濺射法淀積導(dǎo)電層18，以形成第二互連(位線)。所用的材料與第一互連(字線)用的材料相同。
按與上述的方式相同的方式，用軟光刻，干擾曝光，接觸曝光，或其他費(fèi)用低廉的微處理方法獲得用第二最小工藝尺寸構(gòu)圖的光刻膠膜19。光刻膠膜19是掩模形成膜層，用于按垂直于第一互連(字線)的第二互連(位線)方向構(gòu)圖下導(dǎo)電層18，阻擋層14a，記錄層13a，和阻擋層12a。
在軟光刻中，干擾曝光、接觸曝光、和其他微處理方法中不需要與圍電路部分有高對(duì)準(zhǔn)精度。用比第二最小工藝尺寸粗糙(rougher)的對(duì)準(zhǔn)精度形成圖形。
然后，用光刻膠膜19作掩模，進(jìn)行RIE或其他腐蝕，連續(xù)處理導(dǎo)電層18，阻擋層14a，記錄層13a，和阻擋層12a，獲得已構(gòu)圖的第二互連(位線)18a，阻擋層14b，記錄層13b，和阻擋層12b。
然后，除去光刻膠膜19，和用絕緣材料掩埋因構(gòu)圖而在存儲(chǔ)單元之間形成的間隔，由此形成圖3所示的按本實(shí)施例的存儲(chǔ)器的存儲(chǔ)器部分。
如上述的，要連接到存儲(chǔ)單元的字線WL和位線BL連接到硅襯底上的外圍電路。
現(xiàn)有技術(shù)中，要連接到硅襯底上露出的字線或位線的接點(diǎn)部分按高精度與要進(jìn)行微處理的字線或位線對(duì)準(zhǔn)。但是，在本實(shí)施例中，不需要高對(duì)準(zhǔn)精度。
首先說(shuō)明在用軟光刻、接觸曝光、和其他微處理方法形成存儲(chǔ)器部分的情況下外圍電路部分與存儲(chǔ)器部分的對(duì)準(zhǔn)。
圖9是字線接點(diǎn)、位線接點(diǎn)、或連接到字線WL或位線BL的其他接點(diǎn)部分CT的放大圖。
字線接點(diǎn)、位線接點(diǎn)、或其他接點(diǎn)部分CT中的每個(gè)接點(diǎn)部分連接到字線WL或位線BL中的一個(gè)互連。以下，為了方便，這些接點(diǎn)都叫做“第二接點(diǎn)CT2”。
圖10A是字線接點(diǎn)、位線接點(diǎn)、或其他接點(diǎn)部分CT的布圖例的平面圖。
如圖10A所示，連接到硅襯底上設(shè)置的外圍電路部分的接點(diǎn)(以下為了方便叫做“第一接點(diǎn)CT1”)和連接到字線WL或位線BL的第二接點(diǎn)CT2連接。
這里設(shè)置的第一接點(diǎn)CT1的數(shù)量比第二接點(diǎn)CT2的數(shù)量多，每個(gè)第二接點(diǎn)CT2連接到至少一個(gè)第一接點(diǎn)CT1，每個(gè)第一接點(diǎn)CT1最多只能連接到一個(gè)第二接點(diǎn)CT2。
圖10B是第一接點(diǎn)CT1的平面圖，圖10C是第二接點(diǎn)CT2的平面圖。
如圖10B所示，第一接點(diǎn)CT1是矩形，并按一維或二維方向周期性的重復(fù)配置，例如，周期等于或大于外圍電路部分的設(shè)計(jì)標(biāo)準(zhǔn)，即，周期等于或大于第一最小工藝尺寸。
如圖10C所示，第二接點(diǎn)CT2是矩形，并按與第一接點(diǎn)CT1的配置方向相同的方向周期性的重復(fù)配置，周期等于或大于存儲(chǔ)器部分的設(shè)計(jì)標(biāo)準(zhǔn)，即，周期等于或大于第二最小工藝尺寸。
第一接點(diǎn)CT1的長(zhǎng)度L1，和所述第一接點(diǎn)CT1之間的間隔S1，和第二接點(diǎn)CT2的長(zhǎng)度L1，和第二接點(diǎn)CT2之間的間隔S2符合以下的不等式(1)和(2)L1＜S2(1)S1＜L2(2)用上述的尺寸配置的第一接點(diǎn)CT1和第二接點(diǎn)CT2中，即使第一接點(diǎn)CT1和第二接點(diǎn)CT2之間的對(duì)準(zhǔn)精度變成比第二最小工藝尺寸粗糙，每個(gè)第二接點(diǎn)CT2也能可靠的連接到至少一個(gè)第一接點(diǎn)CT1，每個(gè)第一接點(diǎn)CT1最多只能連接到一個(gè)第二接點(diǎn)CT2，即，每個(gè)第一接點(diǎn)CT1絕不會(huì)連接到多個(gè)第二接點(diǎn)CT2。
另一方面，用干擾曝光形成存儲(chǔ)器部分時(shí)，由于干擾曝光只允許形成相同周期的線和間隔的圖形，所以，用下述的方法連接接點(diǎn)。
圖11A是字線接點(diǎn)、位線接點(diǎn)、或其他接點(diǎn)部分的另一布圖例的平面圖。
如圖11A所示，連接到硅襯底上設(shè)置的外圍電路部分的第一接點(diǎn)CT1和用字線WL或位線BL的延伸部分構(gòu)成的第二接點(diǎn)CT2連接。
按與圖10所示接點(diǎn)相同的方式，第一接點(diǎn)CT1的數(shù)量比第二接點(diǎn)CT2的數(shù)量多，每個(gè)第二接點(diǎn)CT2連接到至少一個(gè)第一接點(diǎn)CT1，每個(gè)第一接點(diǎn)CT1最多只能連接到一個(gè)第二接點(diǎn)CT2。
圖11B是第一接點(diǎn)CT1的平面圖，圖11C是第二接點(diǎn)CT2的平面圖。
如圖11C所示，用字線WL或位線BL的延伸部分構(gòu)成的第二接點(diǎn)CT2是直線形，并按例如存儲(chǔ)器部分的設(shè)計(jì)標(biāo)準(zhǔn)，即，第二最小工藝尺寸，周期性的重復(fù)配置。
另一方面，如圖11B所示，第一接點(diǎn)CT1是矩形，第一接點(diǎn)CT1并按垂直于第二接點(diǎn)CT2的配置方向的方向周期性的重復(fù)配置，按第二接點(diǎn)CT2的配置方向按預(yù)定的距離(D3)逐漸增大位移。
這里，關(guān)于第二接點(diǎn)CT2的配置方向，在按垂直于第二接點(diǎn)CT2的配置方向的所述的配置方向相鄰設(shè)置的兩個(gè)第一接點(diǎn)CT1之間的間隔S3，和相對(duì)于第二接點(diǎn)CT2的配置方向的所述的第一接點(diǎn)CT1的長(zhǎng)度L3和第二接點(diǎn)CT2的長(zhǎng)度L4，和所述第二接點(diǎn)CT2之間的間隔S4符合以下不等式(3)和(4)L3＜S4(3)S3＜L4(4)相對(duì)于第二接點(diǎn)CT2的配置方向，所述的第一接點(diǎn)CT1的長(zhǎng)度L3小于第二接點(diǎn)CT2的設(shè)計(jì)標(biāo)準(zhǔn)，即，小于第二最小工藝尺寸。例如，當(dāng)?shù)诙钚」に嚦叽?線/間隔)是0.05μm時(shí)，第一接點(diǎn)CT1的長(zhǎng)度L3必須窄于0.025μm。但是，在垂直于第二接點(diǎn)CT2的配置方向的配置方向，第一接點(diǎn)CT1的節(jié)距P3可以設(shè)置為大于第二最小工藝尺寸的第一最小工藝尺寸，因此容易構(gòu)成圖形。在常規(guī)DRAM等器件的制造工藝中已經(jīng)使用的工藝循環(huán)周期不嚴(yán)格，工藝線寬窄。
按上述尺寸配置的第一接點(diǎn)CT1和第二接點(diǎn)CT2中，即使第一接點(diǎn)CT1和第二接點(diǎn)CT2之間的對(duì)準(zhǔn)精度完全變成低(rougher)于第二最小工藝尺寸，每個(gè)第二接點(diǎn)CT2也能可靠的連接到至少一個(gè)第一接點(diǎn)CT1，每個(gè)第一接點(diǎn)CT1最多只能連接到一個(gè)第二接點(diǎn)CT2，即，每個(gè)第一接點(diǎn)CT1絕不會(huì)連接到多個(gè)第二接點(diǎn)CT2。
如上所述，用圖10A-10C和圖11A-11C所示的接觸方法，即使不用高對(duì)準(zhǔn)精度，也能連接硅襯底上的外圍電路部分的接點(diǎn)部分和存儲(chǔ)器部分的字線或位線的接點(diǎn)。
注意，不像常規(guī)存儲(chǔ)器那樣能預(yù)先逐一確定接點(diǎn)的位置，因此，在存儲(chǔ)器工作中必須要有新的控制規(guī)則系統(tǒng)和控制電路。
例如，在存儲(chǔ)器發(fā)貨之前的檢查工藝中，應(yīng)規(guī)定檢查方法，檢測(cè)接點(diǎn)部分的連接狀態(tài)，給形成為硅襯底上的外圍電路部分的尋址電路中的存儲(chǔ)器部分的構(gòu)成存儲(chǔ)單元改變和分配地址，或者，預(yù)先在硅襯底上形成外圍電路部分中的任何接點(diǎn)位置都能工作的控制算法。
這里通過(guò)使用例如硅襯底上形成的PROM改變互連圖形來(lái)改變尋址電路。
當(dāng)用戶使用存儲(chǔ)器時(shí)，也可以用判斷方法，判斷第一接點(diǎn)CT1和第二接點(diǎn)CT2的連接狀態(tài)，并給構(gòu)成存儲(chǔ)器部分的存儲(chǔ)單元分配地址。
按本實(shí)施例的存儲(chǔ)器的結(jié)構(gòu)中，用第一最小工藝尺寸形成的外圍電路部分，和用小于第一最小工藝尺寸的第二最小工藝尺寸形成的存儲(chǔ)器部分相互疊置。存儲(chǔ)器部分與外圍電路部分的疊置對(duì)準(zhǔn)精度比第二最小工藝尺寸粗糙。按此方式，通過(guò)疊置存儲(chǔ)器部分和外圍電路部分作為分開(kāi)的多層膜，不需要高對(duì)準(zhǔn)精度，有極小的工藝尺寸的微處理方法只用于為了增大容量而需要小型化的存儲(chǔ)器部分。
特別是，用軟光刻、干擾曝光、接觸曝光和提供極小工藝尺寸的其他微處理方法容易制成用2-端器件構(gòu)成的存儲(chǔ)單元，但是，對(duì)準(zhǔn)精度差。
而且，如圖10A-10C或圖11A-11C所示，通過(guò)連接連接到硅襯底上的外圍電路部分的第一接點(diǎn)CT1和連接到字線WL或位線BL的第二接點(diǎn)CT2，可以連接存儲(chǔ)器部分和外圍電路部分而不需要高對(duì)準(zhǔn)精度。
圖12是按本實(shí)施例的存儲(chǔ)器的電路結(jié)構(gòu)框圖。
虛線包圍的部分，即，不是存儲(chǔ)器部分20的部分，變成硅半導(dǎo)體襯底上形成的外圍電路部分。在該外圍電路部分上形成存儲(chǔ)單元陣列，即，存儲(chǔ)器部分20。
盡管在圖12中省略了，假設(shè)一個(gè)存儲(chǔ)器(存儲(chǔ)器芯片)設(shè)置有多個(gè)存儲(chǔ)單元陣列。一個(gè)存儲(chǔ)器(存儲(chǔ)器芯片)設(shè)置有多個(gè)存儲(chǔ)單元陣列和外圍電路部分，即，單元的輸入/輸出電路22、讀電路27、記錄電路28、行解碼電路21和列解碼電路23、和地址選擇電路24。
存儲(chǔ)器(存儲(chǔ)器芯片)中可以設(shè)置從多個(gè)存儲(chǔ)單元陣列中選擇一個(gè)存儲(chǔ)單元陣列的單陣列選擇電路25、與外邊交換數(shù)據(jù)的輸入/輸出接口31、暫時(shí)存儲(chǔ)從外邊輸入或輸出到外邊的數(shù)據(jù)的緩沖存儲(chǔ)器30、在記錄數(shù)據(jù)后或讀數(shù)據(jù)時(shí)糾錯(cuò)的糾錯(cuò)電路29、控制陣列選擇(地址選擇)的控制電路26、或緩沖存儲(chǔ)器和輸入/輸出接口之間的數(shù)據(jù)糾錯(cuò)、數(shù)據(jù)交換或時(shí)針、和存儲(chǔ)器(存儲(chǔ)器芯片)中的其他存儲(chǔ)器通用的電路，即，這些電路可以被多個(gè)存儲(chǔ)單元陣列共享。注意，也可以用在存儲(chǔ)器(存儲(chǔ)器芯片)中設(shè)置多個(gè)這些電路的結(jié)構(gòu)，或相反，可以用在存儲(chǔ)器(存儲(chǔ)器芯片)中設(shè)置一個(gè)存儲(chǔ)單元陣列和外圍電路部分的結(jié)構(gòu)。
按本實(shí)施例的存儲(chǔ)器中存儲(chǔ)單元陣列和外圍電路部分之間的接點(diǎn)是重要的元件，在存儲(chǔ)器發(fā)貨之前的檢查工藝中，和用戶使用存儲(chǔ)器時(shí)，根據(jù)從控制電路發(fā)出的接點(diǎn)檢查信號(hào)，檢查硅襯底上的規(guī)定的單元陣列的多個(gè)接點(diǎn)部分，和規(guī)定的行和列解碼器單元陣列的接點(diǎn)部分之間的接點(diǎn)。而且，檢查存儲(chǔ)單元是否有存儲(chǔ)器功能。
除進(jìn)行導(dǎo)電檢查之外，還要進(jìn)行記錄和再現(xiàn)檢查。檢查后，有效存儲(chǔ)單元的地址信息和陣列信息存儲(chǔ)在外圍電路部分中設(shè)置的存儲(chǔ)器中，或存儲(chǔ)器公用電路中。這里用的存儲(chǔ)器可以用按本實(shí)施例的2端器件構(gòu)成的存儲(chǔ)器構(gòu)成，或者，用常規(guī)的SRAM，DRAM，閃速存儲(chǔ)器，MRAM，F(xiàn)eRAM，熔斷型或非熔斷型存儲(chǔ)器，或其他存儲(chǔ)器構(gòu)成。
第二實(shí)施例根據(jù)本發(fā)明第二實(shí)施例使用半導(dǎo)體等作為存儲(chǔ)器材料的存儲(chǔ)器裝置與根據(jù)第一實(shí)施例的存儲(chǔ)器裝置基本上相同，兩個(gè)實(shí)施例的差別在于存儲(chǔ)單元的結(jié)構(gòu)不同。
圖13是按本實(shí)施例的存儲(chǔ)器的存儲(chǔ)器部分中的存儲(chǔ)單元的透視圖。圖中畫(huà)有4個(gè)存儲(chǔ)單元。
圖2所示的按第一實(shí)施例的存儲(chǔ)器中，對(duì)構(gòu)成存儲(chǔ)單元的阻擋層12a，記錄層13a，和阻擋層14a構(gòu)圖，構(gòu)成用于每個(gè)單元的圖形，使相鄰的單元相互完全隔離，但不總是需要隔離單元。例如，圖13所示的按本實(shí)施例的存儲(chǔ)器中，單元可以連接到按字線WL延伸方向的相鄰單元。這種情況下，位線BL和字線WL延伸相互交叉的多個(gè)區(qū)域中，交叉點(diǎn)變成構(gòu)成存儲(chǔ)單元的2-端器件DE。
注意，相鄰單元在記錄時(shí)或在再現(xiàn)時(shí)起作用，但是，通過(guò)優(yōu)化記錄脈沖電流，或消除信號(hào)檢測(cè)中的串?dāng)_信號(hào)或用其他的竅門(mén)，可以避免這些影響。
可以用與第一實(shí)施例大致相同的方法制造按本實(shí)施例的存儲(chǔ)器。
通常按第一實(shí)施例的存儲(chǔ)器制造方法中位線構(gòu)圖后，工藝結(jié)束，不腐蝕下阻擋層14a，記錄層13a和阻擋層12a，只構(gòu)圖位線BL。
本實(shí)施例的存儲(chǔ)器中，同樣，按與第一實(shí)施例相同的方式，用第一最小工藝尺寸形成的外圍電路部分和用比第一最小工藝尺寸小的第二最小工藝尺寸形成的存儲(chǔ)器部分相互疊置，存儲(chǔ)器部分與外圍電路部分的疊置對(duì)準(zhǔn)精度大于第二最小工藝尺寸。按此方式，通過(guò)疊置外圍電路部分和存儲(chǔ)器部分作為分開(kāi)的多層膜，不需要高對(duì)準(zhǔn)精度，有極小的工藝尺寸的微處理方法只用于為了增大容量而小型化的存儲(chǔ)器部分。
第三實(shí)施例根據(jù)本發(fā)明第三實(shí)施例使用半導(dǎo)體等作為存儲(chǔ)器材料的存儲(chǔ)器裝置與根據(jù)第一實(shí)施例的存儲(chǔ)器裝置基本上相同。圖14是按本實(shí)施例的存儲(chǔ)器部分中的存儲(chǔ)單元的透視圖。
即，在所有的單元中構(gòu)成存儲(chǔ)單元的阻擋層12，記錄層13，和阻擋層14不分開(kāi)。均勻形成這些膜層。同樣，這種情況下，位線BL和字線WL延伸而相互交叉的多個(gè)區(qū)域中的多個(gè)部分，交叉點(diǎn)變成構(gòu)成存儲(chǔ)單元的2-端器件DE。
可以用與第一實(shí)施例大致相同的方法制造按本實(shí)施例的存儲(chǔ)器。
即，按第一實(shí)施例的存儲(chǔ)器制造方法中，形成字線的導(dǎo)電層淀積后，膜層首先構(gòu)圖以形成字線，然后順序淀積阻擋層14，記錄層13和阻擋層12。在沒(méi)有構(gòu)圖的這些膜層上形成位線BL。
本實(shí)施例的存儲(chǔ)器中，同樣，按與第一實(shí)施例相同的方式，用第一最小工藝尺寸形成的外圍電路部分和用比第一最小工藝尺寸小的第二最小工藝尺寸形成的存儲(chǔ)器部分相互疊置，存儲(chǔ)器部分與外圍電路部分的對(duì)準(zhǔn)精度大于第二最小工藝尺寸。按此方式，通過(guò)外圍電路部分和存儲(chǔ)器部分疊置成分開(kāi)的多層膜，不需要高對(duì)準(zhǔn)精度，和有極小的工藝尺寸的微處理方法只用于為了增大容量而小型化的存儲(chǔ)器部分。
第四實(shí)施例根據(jù)本發(fā)明第四實(shí)施例使用半導(dǎo)體等作為存儲(chǔ)器材料的存儲(chǔ)器裝置的透視圖與根據(jù)第一實(shí)施例的存儲(chǔ)器裝置的透視圖基本上相同。
半導(dǎo)體襯底Sub形成有外圍電路部分。在該襯底上，通過(guò)例如絕緣膜，疊置包括字線WL和位線BL的存儲(chǔ)器部分。用字線接點(diǎn)CTWL和位線接點(diǎn)CTBL和其他接點(diǎn)部分連接存儲(chǔ)器部分和外圍電路部分。
用半導(dǎo)體工藝通用的光刻方法和用有第一最小工藝尺寸的微處理方法在硅半導(dǎo)體襯底上形成外圍電路部分。例如，它包括多個(gè)電路，這些電路包括MOS晶體管，電阻器和電容器，和半導(dǎo)體存儲(chǔ)器中除存儲(chǔ)器部分外的其他器件，即地址，塊；或者，在多層情況下，包括膜層選擇電路，用讀出放大器電路的信號(hào)檢測(cè)，記錄控制電路；和，在多值結(jié)構(gòu)情況下，包括多值數(shù)據(jù)提取電路，和用閉合環(huán)記錄控制電路的多值記錄。根據(jù)需要，還包括例如數(shù)據(jù)編碼器，數(shù)據(jù)解碼器，糾錯(cuò)電路，升壓電路，或其他電路，CPU，輸入/輸出電路，緩沖存儲(chǔ)器等。
上述的存儲(chǔ)器部分用按陣列形式配置的多個(gè)存儲(chǔ)單元構(gòu)成，用有例如第二最小工藝尺寸的半導(dǎo)體工藝通用的微處理方法制造，但是，電連接到外圍電路部分的對(duì)準(zhǔn)精度比通常從微處理尺寸預(yù)計(jì)的對(duì)準(zhǔn)精度差。
注意“最小工藝尺寸”不是指隔離的圖形的最小單位，而是最小工藝周期的1/2，即所謂的線和間隔的尺寸。
例如，當(dāng)?shù)诙钚」に嚦叽缡?0nm時(shí)，常規(guī)的半導(dǎo)體器件或存儲(chǔ)器要求的精度是50nm的30％以下，即，對(duì)準(zhǔn)精度是15nm以下。
與此相反，本實(shí)施例的存儲(chǔ)器中，不要求這樣的高對(duì)準(zhǔn)精度，因此，有可能容易獲得極精細(xì)的工藝精度，或有可能用由于對(duì)準(zhǔn)精度有問(wèn)題而不能用的微處理方法。
圖15是存儲(chǔ)器部分中的存儲(chǔ)單元的透視圖。圖中有4個(gè)存儲(chǔ)單元。位線BL和字線WL的延伸而相互交叉，交叉點(diǎn)變成存儲(chǔ)單元。
每個(gè)存儲(chǔ)單元中，位線BL和字線WL之間設(shè)置記錄材料構(gòu)成的記錄層。而且，根據(jù)需要，設(shè)置與記錄層串聯(lián)配置的二極管或非線性器件構(gòu)成的選擇開(kāi)關(guān)層(以下也叫做“開(kāi)關(guān)層”或“開(kāi)關(guān)器件”)。而且，根據(jù)需要，也可以不設(shè)置阻擋層，以防止形成不需要的反應(yīng)物。
上述的記錄層和選擇開(kāi)關(guān)層均可以用有2個(gè)終端的2-端器件構(gòu)成。
圖16是沿按本實(shí)施例的半導(dǎo)體存儲(chǔ)器的存儲(chǔ)器部分中的位線延伸方向的剖視圖。
半導(dǎo)體襯底40(Sub)設(shè)置外圍電路部分(沒(méi)畫(huà))。它上面通過(guò)絕緣膜形成構(gòu)成字線WL的第一互連41a。
每個(gè)存儲(chǔ)單元區(qū)中，第一互連41a有疊置在它上面的形成2-端器件DE的記錄層42b，例如，非晶硅構(gòu)成的電阻層，和例如二極管或非線性器件構(gòu)成的選擇開(kāi)關(guān)層。除存儲(chǔ)單元之外的區(qū)域用層間絕緣膜45掩埋。
而且形成上述的選擇開(kāi)關(guān)層43b，構(gòu)成位線BL的第二互連46a。
也可以使用在第一互連41a和第二互連46a之間不設(shè)置選擇開(kāi)關(guān)層的、用記錄材料構(gòu)成的單層記錄層?；蛘?，根據(jù)需要，也可以用設(shè)置有多層阻擋層的多層結(jié)構(gòu)。
構(gòu)成上述的每個(gè)存儲(chǔ)單元中的記錄層42b的記錄材料可以用相位變化材料，熔斷材料，或非熔斷材料，或給記錄材料加電壓或電流脈沖而使其電阻值變化的其他電阻值變化材料。
上述的存儲(chǔ)單元用串聯(lián)連接的電阻器和二極管構(gòu)成，或者，用由電阻器構(gòu)成的2-端器件構(gòu)成。加電壓和電流脈沖引起電阻值變化來(lái)記錄數(shù)據(jù)，而通過(guò)檢測(cè)其電阻值來(lái)再現(xiàn)數(shù)據(jù)。
構(gòu)成每個(gè)存儲(chǔ)單元中的電阻器的記錄層的記錄材料可以用相位變化材料，熔斷材料，或非熔斷材料等，電阻器用所謂的熔斷材料薄膜構(gòu)成，其中，加電壓或電流脈沖造成存儲(chǔ)單元的薄膜部分或全部破壞，或相位變化而使電阻值增大，或相反，用非熔斷材料構(gòu)成記錄層時(shí)，加電壓或電流脈沖使存儲(chǔ)單元中的薄膜的全部或一部分絕緣破壞或相位變化，因而形成電流路徑使其中的電阻值下降。
應(yīng)用中存儲(chǔ)器可分成兩類，即，只能記錄一次數(shù)據(jù)的可編程ROM，和根據(jù)加電壓或電流脈沖的方法，使電阻值雙向變化而重復(fù)記錄和擦除數(shù)據(jù)的RAM。
相位變化材料可以用例如Ge，Si，Ag，In，Sn，Sb，Te，Se，As，Bi等構(gòu)成的硫?qū)倩锇雽?dǎo)體。也可以用例如GeSbTe，AgInSbTe或其他組合物。
這些材料的特性是，在存儲(chǔ)和再現(xiàn)狀態(tài)下，根據(jù)材料的溫度變化，晶態(tài)和非晶態(tài)之間容易相位漂移，在結(jié)晶狀態(tài)下的電阻值小，在非結(jié)晶狀態(tài)下的電阻值高。
記錄中，脈沖電流通過(guò)規(guī)定的單元，由材料本身的電阻值引起的焦耳熱，或串聯(lián)到相位變化材料的電阻器引起的焦耳熱，加熱記錄材料，使材料溫度至少達(dá)到結(jié)晶溫度和不大于熔點(diǎn)溫度。為此，在記錄后獲得結(jié)晶狀態(tài)。使比引起結(jié)晶和材料加熱到高于熔點(diǎn)的電流脈沖短而大的電流脈沖通過(guò)，然后迅速冷卻，記錄后能獲得非晶態(tài)。
而且，通過(guò)適當(dāng)選擇記錄條件，形成存儲(chǔ)單元中的部分薄膜是多晶而其他部分是非晶態(tài)的中間態(tài)，可以獲得當(dāng)整個(gè)表面是多晶或非晶時(shí)所獲得的電阻值的中間值。
為了防止金屬互連材料和硫?qū)倩镉捎诩訜醿煞N材料之間的原子移動(dòng)引起的反應(yīng)，可以形成由氮化物材料或氧化物材料構(gòu)成的阻擋層。
可以用只記錄一次的寫(xiě)一次型記錄材料，例如，熔斷材料和非熔斷材料作為構(gòu)成記錄層42b的記錄材料。
可以用多晶硅、鎳鉻鐵合金、或其他薄膜電阻器作為在記錄時(shí)加電壓或電流脈沖而使電阻值增大的所謂熔斷材料。用由于記錄電流的焦耳熱引起電阻器破壞來(lái)記錄數(shù)據(jù)。
常規(guī)的熔斷材料中，記錄使理想的電阻值變成無(wú)窮大引起膜斷開(kāi)，但是，這里的“熔斷材料”包括存儲(chǔ)單元的膜的極窄的區(qū)域絕緣破壞，或部分相位變化膜從非晶態(tài)變成多晶態(tài)，和由此引起電阻值持續(xù)增大。
而且，構(gòu)成非熔斷材料的材料有例如非晶硅，金屬(半導(dǎo)體)/絕緣薄膜/金屬(半導(dǎo)體)，或其他非晶態(tài)材料，或通過(guò)絕緣材料的金屬薄膜，加電壓或電流脈沖使電阻值減小。
除電阻值變化材料本身之外，通過(guò)記錄電阻值的偏差，以在互連材料和電阻值變化材料之間設(shè)置適合記錄和讀出的電阻值，也可以加阻擋層，以防止由于與金屬互連或電阻值不變的電阻器的反應(yīng)而造成的損壞。
J.Non-Crystalline Solids，137&138(1991)，pp.1257-2562公開(kāi)了電阻值變化存儲(chǔ)器，它有用例如鉻，和例如V，W，Ni，Co，Ag，Al，Cr，Mn和Fe等各種類型的金屬之間夾P+非晶態(tài)加氫硅構(gòu)成的多層的結(jié)構(gòu)。
作為二極管，可以用閾值電壓為0.5V以下的所謂肖特基二極管，或金屬-絕緣膜-金屬構(gòu)成的MIM二極管，但是，規(guī)定用的二極管是不用不同類型的材料之間的界面現(xiàn)象，是用膜厚10nm-50nm的薄膜，或有非線性電壓-電流特性的材料構(gòu)成二極管。例如，可以用只隨溫度升高電阻值下降的許多半導(dǎo)體材料構(gòu)成的薄膜器件構(gòu)成的二極管，例如，硅和鍺的VI族半導(dǎo)體材料，如砷化鎵的II-VI族半導(dǎo)體材料，如氮化鎵的III-V族半導(dǎo)體材料，和含硫?qū)倩镌氐陌雽?dǎo)體構(gòu)成的二極管。
這些材料可以是單晶，多晶，或非晶態(tài)中的任何一種。由于這些材料是半導(dǎo)體，所以，隨著溫度升高所產(chǎn)生的載流子量增大，因而電阻值減小。而且，可以用任何材料，即使電阻值不伴隨著溫度升高而下降，只要它是在加電壓脈沖或加電流脈沖時(shí)其電阻值減小的材料即可。
例如，在Phys.Rev.Lett.21，(1968)，p.1450中，由S.R.Ovshinsky報(bào)道了用Mo電極夾例如非晶態(tài)TeAsSiGeP薄膜的某些類型的硫?qū)倩锓蔷B(tài)半導(dǎo)體，當(dāng)加在某個(gè)閾值電壓以上的電壓脈沖時(shí)，電阻值急劇下降。它可以用有這種特性的材料。
甚至在不用上述的二極管或非線性器件的情況下，但是只要用適當(dāng)?shù)碾娮柚?，通過(guò)保持在預(yù)定電位按陣列配置的多個(gè)單元的互連，就有可能在記錄或讀出時(shí)減小單元之間的干擾。
記錄材料的電阻值可以連續(xù)變化或者分幾級(jí)變化，即，可以進(jìn)行所謂的多值記錄。
通過(guò)監(jiān)測(cè)記錄材料的記錄狀態(tài)，即，監(jiān)測(cè)記錄時(shí)的電阻值和將其反饋到記錄電路，根據(jù)數(shù)據(jù)獲得預(yù)定的電阻值，實(shí)現(xiàn)高精度記錄。而且，除了在記錄時(shí)同時(shí)讀出外，也可以先記錄數(shù)據(jù)，然后讀出數(shù)據(jù)，并重復(fù)記錄，直到按信號(hào)電平獲得預(yù)定的電阻值為止。
記錄材料可以是只能一次記錄的材料和類似熔斷材料或非熔斷材料的能重復(fù)記錄的材料中的任何一種材料。可以是常規(guī)的二進(jìn)制電平(binarylevel)記錄或多值記錄。
它們中間，只能記錄一次和能記錄多值的器件中，它也可以將一次記錄用到所謂的常規(guī)多值電平記錄，以分配所有能記錄和讀出的多值電平，或者，可以用這種器件作存儲(chǔ)器，只在一次記錄中分配能記錄和讀出的多值電平中的一部分，然后分配剩余的可用多值電平，并隨后記錄，因此，即使重復(fù)記錄數(shù)量有限，也能等效再寫(xiě)數(shù)據(jù)。
圖17是按本實(shí)施例的存儲(chǔ)器的存儲(chǔ)器部分的字線和位線的配置和它們之間的接點(diǎn)和外圍電路部分的平面圖。
多根字線WL和位線BL按相互垂直的方向延伸。在交叉區(qū)域設(shè)置2-端器件DE和構(gòu)成存儲(chǔ)單元MC。
用連接到字線WL的接點(diǎn)(第一字線接點(diǎn)CTWL1)和連接到位線BL的接點(diǎn)(第一位線接點(diǎn)CTBL1)構(gòu)成外圍電路部分。
另一方面，字線WL設(shè)置有第二字線接點(diǎn)CTWL2，通過(guò)它連接到外圍電路部分中設(shè)置的第一字線接點(diǎn)CTWL1。
位線BL設(shè)置有第二位線接點(diǎn)CTBL2，通過(guò)它連接到外圍電路部分中設(shè)置的第一位線接點(diǎn)CTBL1。
上述的結(jié)構(gòu)中，按字線WL的延伸方向按至少兩列配置字線接點(diǎn)(第一字線接點(diǎn)CTWL1和第二字線接點(diǎn)CTWL2之間的接點(diǎn))。
而且，按位線BL的延伸方向按至少兩列配置位線接點(diǎn)(第一位線接點(diǎn)CTBL1和第二位線接點(diǎn)CTBL2之間的接點(diǎn))。
為此，可以使字線接點(diǎn)和位線接點(diǎn)的配置周期大于字線WL和位線BL的配置周期。
第一字線接點(diǎn)CTWL1和第一位線接點(diǎn)CTBL1(以下叫做第一接點(diǎn)CT1)是邊長(zhǎng)為1/2S1的方形，第二字線接點(diǎn)CTWL2和第二位線接點(diǎn)CTBL2(以下叫做第二接點(diǎn)CT2)是邊長(zhǎng)為S1的方形，第一接點(diǎn)CT1和第二接點(diǎn)CT2按與相鄰的第一接點(diǎn)CT1和第二接點(diǎn)CT2以2S1的最接近的周期配置。
另一方面，存儲(chǔ)器部分的字線WL和位線BL的互連寬度是S2。它的最短周期是2S2。特別是在圖17所示的情況下，S1＝2×S2。
可以用與字線WL和位線BL自對(duì)準(zhǔn)方式形成存儲(chǔ)器部分的存儲(chǔ)單元，因而，不需要在構(gòu)圖時(shí)規(guī)定存儲(chǔ)單元的絕對(duì)位置。只要存儲(chǔ)單元形成在字線WL和位線BL的交叉位置就足夠了。為此，本實(shí)施例的存儲(chǔ)器中，存儲(chǔ)器部分疊置在外圍電路部分上時(shí)，只要對(duì)準(zhǔn)精度能保證字線接點(diǎn)和位線接點(diǎn)的配置周期大于字線WL和位線BL的配置周期即可。存儲(chǔ)器部分用比從存儲(chǔ)器部分互連通常預(yù)計(jì)的對(duì)準(zhǔn)精度粗的對(duì)準(zhǔn)精度疊置在外圍電路部分上。
以下描述按本實(shí)施例的半導(dǎo)體存儲(chǔ)器的制造方法。
首先，使用CMOS工藝或其他常規(guī)的半導(dǎo)體工藝，在硅半導(dǎo)體襯底上形成除操作存儲(chǔ)器需要的存儲(chǔ)單元之外的外圍電路部分，例如，地址選擇電路，信號(hào)檢測(cè)電路，數(shù)據(jù)輸入和輸出電路，記錄脈沖控制電路，和再現(xiàn)脈沖控制電路。
這里，例如，存儲(chǔ)器的形成方法是，用有高對(duì)準(zhǔn)精度的處理方法，用例如用有最小工藝線寬F＝0.18-0.25μm的KrF激光器，用有最小工藝線寬F＝0.10-0.15μm的ArF激光器，或用有最小工藝線寬F＝0.10μm的F2激光器，和用有最小工藝線寬F＝0.10μm的叫做外UV光，電子束，X-射線等光源。
然后，在其上形成有外圍電路部分的硅襯底上形成有精細(xì)存儲(chǔ)單元的存儲(chǔ)器部分。為了進(jìn)行微處理，形成存儲(chǔ)器部分時(shí)，如上述的和以下要描述的，由于存儲(chǔ)器部分的結(jié)構(gòu)和存儲(chǔ)器部分和外圍電路部分之間的接點(diǎn)配置，所以，在形成上述的外圍電路部分時(shí)不需要高對(duì)準(zhǔn)精度。
形成上述的存儲(chǔ)器部分時(shí)的微處理方法最好用LEEPL。以下將描述用LEEPL的情況。
正如Jpn.J.Appl.，Phys.Vol.38(1999)，pt.1，pp.7046-7051中公開(kāi)的LEEPL是這樣一種微處理方法，淀積掩模，用低能電壓電子束穿過(guò)掩模，以允許電子束穿過(guò)靠近處理過(guò)的襯底處的圖形，和用適當(dāng)電子束的使光刻膠曝光。
如上面的文獻(xiàn)所描述的，通過(guò)規(guī)定的掩模位置可以使線和間隔的工藝尺寸達(dá)到50nm。還可以使線和間隔的工藝尺寸控制到30-40nm。
例如與EUV或EPL的其它微處理方法相比，LEEPL的硬件結(jié)構(gòu)更簡(jiǎn)單，可以降低主要成本。但是，與常規(guī)的光刻或EUV相比，有產(chǎn)出率低的問(wèn)題。
用薄膜構(gòu)成的掩模所導(dǎo)致的問(wèn)題是，掩模吸收不需要的電子束和產(chǎn)生熱使掩模膨脹，掩模變形，因而不能長(zhǎng)期保持對(duì)準(zhǔn)精度和圖形形狀精度。
同一篇文獻(xiàn)報(bào)道，如果相對(duì)于1cm×1cm的露出面積的允許變形精度為10nm，那么每小時(shí)產(chǎn)出60張12英寸的晶片。
與此相反，本實(shí)施例的存儲(chǔ)器部分的微處理中，允許有較大的對(duì)準(zhǔn)誤差或變形誤差，因此，通過(guò)升高電子束輻射量容易增加產(chǎn)出率。
例如，假設(shè)電子束輻射量、溫度升高、變形量等之間成線性關(guān)系，那么允許變形量是20nm時(shí)，產(chǎn)出率有可能增大兩倍，而且，當(dāng)允許變形量是30nm時(shí)，產(chǎn)出率有可能增大三倍。
不僅可以縮短曝光時(shí)間，也可以從整體上縮短晶片對(duì)準(zhǔn)所需的時(shí)間，因而有助于提高產(chǎn)出率。
因此，可以用總成本較低廉的LEEPL方法，能以高產(chǎn)出率形成高密度的存儲(chǔ)單元。
這種優(yōu)點(diǎn)在多層疊置記錄存儲(chǔ)單元的情況下效果特別大。
存儲(chǔ)器部分的形成中，如圖18A所示，首先在其上形成有上述的外圍電路部分的硅襯底上用例如濺射法淀積形成第一互連(字線)的導(dǎo)電層41。
導(dǎo)電層材料可以用電阻值小的材料，例如Al，Cu，Au或Ag，或者用電-磁容限(tolerance)優(yōu)良的高熔點(diǎn)金屬，例如Mo，W，Ti，Cr或Pt。也可以混入一些添加劑，以提高粘接可靠性。
然后，用例如CVD法淀積非晶硅，形成記錄層42。而且，它用于淀積形成二極管，非線性器件等的材料，以形成選擇開(kāi)關(guān)層43。
然后，用光刻膠膜44涂覆選擇開(kāi)關(guān)層43。
本實(shí)施例中，選擇開(kāi)關(guān)層疊置在記錄層上，但是，不總是需要選擇開(kāi)關(guān)層，可以不形成選擇開(kāi)關(guān)層。而且，也可以在記錄層的上面和/或下面疊置阻擋層。
如圖18B所示，用例如LEEPL方法或其它的微處理方法構(gòu)圖，獲得光刻膠膜44a。光刻膠膜44a作為掩模層，用于對(duì)下選擇開(kāi)關(guān)層43、記錄層42和導(dǎo)電層41按第一互連(字線)方向構(gòu)圖。
上述的微處理方法中，在上述的外圍電路部分形成時(shí)不要求高對(duì)準(zhǔn)精度，可以用較粗的對(duì)準(zhǔn)精度構(gòu)圖。上述的“高精度”設(shè)計(jì)成精度小于存儲(chǔ)單元的微處理工藝線寬的20％-30％。
或者，與膜的形成工藝相反，也可以對(duì)光刻膠構(gòu)圖，然后形成膜，之后除去光刻膠和淀積在光刻膠上的不需要的膜，即，用所謂減去法對(duì)膜構(gòu)圖。
然后，如圖19A所示，用光刻膠膜44a作掩模，腐蝕選擇開(kāi)關(guān)層43，形成處理成光刻膠膜的圖形的選擇開(kāi)關(guān)層43a。
然后，如圖19B所示，用光刻膠膜44a作掩模，腐蝕記錄層42和導(dǎo)電層41，形成處理成光刻膠膜的圖形的記錄層42a和第一互連41a(字線WL)。
然后除去光刻膠膜44a。
然后，如圖20A所示，通過(guò)旋涂和固化來(lái)涂覆有機(jī)絕緣材料或SOG，或者，用CVD法均勻淀積SiO2，SiF或其他所謂的“低-K”材料，以掩埋處理過(guò)的第一互連41a，錄層42a和選擇開(kāi)關(guān)層43a之間的間隔，由此形成層間絕緣膜45。
然后，如圖20B所示，例如，用CMP除去和光滑層間絕緣膜45直到露出選擇開(kāi)關(guān)層43a的表面(在沒(méi)有設(shè)置選擇開(kāi)關(guān)層43a的情況下是錄層42a)為止。
然后，如圖21A所示，例如，用濺射法淀積形成第二互連(位線)的導(dǎo)電層46。按與第一互連(字線)相同的方式用各種類型的金屬材料作為形成第二互連的導(dǎo)電膜材料。
然后，按與上述方式相同的方式，用LEEPL或其他微處理方法構(gòu)圖，獲得光刻膠膜47。光刻膠膜47是形成掩模的膜層，掩模用于按垂直于第一互連(字線)方向的第二互連(位線)方向?qū)ο聦?dǎo)電層46，選擇開(kāi)關(guān)層43a和錄層42a構(gòu)圖。
上述的微處理方法中，按與上述方式相同的方式，在形成上述的外圍電路部分時(shí)不需要高對(duì)準(zhǔn)精度。上述的“高精度”設(shè)計(jì)成精度小于存儲(chǔ)單元的微處理工藝線寬的20％-30％。
然后，用光刻膠膜作掩模，進(jìn)行RIF或其他腐蝕，順序處理導(dǎo)電層46，選擇開(kāi)關(guān)層43a和記錄層42a，獲得已構(gòu)圖的第二互連46a(位線)，選擇開(kāi)關(guān)層43b和錄層42b。
然后，除去光刻膠膜，和用絕緣材料掩埋構(gòu)圖引起的存儲(chǔ)單元之間的間隔，由此制成按本實(shí)施例的存儲(chǔ)器的存儲(chǔ)器部分的。
以下說(shuō)明在上述的存儲(chǔ)器制造方法中用LEEPL微處理存儲(chǔ)器部分時(shí)形成外圍電路部分時(shí)不需要用高對(duì)準(zhǔn)精度的原因。
圖22A-22C是連接到外圍電路部分中設(shè)置的字線WL或位線BL的第一接點(diǎn)CT1和連接到字線WL或位線BL的第二接點(diǎn)CT2的配置平面圖。
圖22A顯示在第一接點(diǎn)CT1和第二接點(diǎn)CT2沒(méi)有對(duì)準(zhǔn)誤差的情況；圖22B顯示字線WL或位線BL和第二接點(diǎn)CT2的圖形相對(duì)預(yù)先形成的第一接點(diǎn)CT1對(duì)準(zhǔn)偏移到在方向DR(圖中的右頂方向)的接點(diǎn)極限的情況；和圖22C顯示字線WL或位線BL和第二接點(diǎn)CT2的圖形相對(duì)預(yù)先形成的第一接點(diǎn)CT1對(duì)準(zhǔn)偏移到在方向DR(圖中的左底方向)的接點(diǎn)極限的情況。
實(shí)際上，由于存在接點(diǎn)電阻問(wèn)題，和工藝精度波動(dòng)問(wèn)題，或絕緣膜壓力容限等問(wèn)題，所以，第一接點(diǎn)CT1的最小尺寸、到相鄰第一接點(diǎn)CT1的距離，連接到與第一接點(diǎn)CT1相鄰的第一接點(diǎn)CT1的存儲(chǔ)器部分的互連的距離等等必須要有一個(gè)范圍。但是，理想的情況下，假設(shè)第一接點(diǎn)CT1和第二接點(diǎn)CT2只需要相互稍微接觸，需要絕緣的位置只設(shè)置0或更大的距離。
圖22B和22C中，當(dāng)上、下、左、右移動(dòng)相同的量時(shí)，出現(xiàn)第一接點(diǎn)CT1和第二接點(diǎn)CT2的接點(diǎn)極限，它的量是1.5×S2。
因此，在S1＝100nm和S2＝50nm的情況下接點(diǎn)形成中的最大對(duì)準(zhǔn)誤差變成75nm，這個(gè)精度值大于線寬和間隔為50nm微處理時(shí)通常要求的精度(在精度是線寬的30％的情況下精度是15nm)。
但是，當(dāng)接點(diǎn)部分的接觸電阻規(guī)定為常數(shù)時(shí)，即，第一接點(diǎn)CT1的接點(diǎn)面積和第二接點(diǎn)CT2的接點(diǎn)面積規(guī)定為恒定值時(shí)，對(duì)準(zhǔn)誤差的允許量變成25nm，這種情況下的誤差值同樣大于通常要求的對(duì)準(zhǔn)精度。
而且，圖22A中，字線WL和位線BL的周期不是恒定值。連接到按水平方向?qū)?zhǔn)配置的3個(gè)接點(diǎn)部分最右邊的接點(diǎn)部分的字線WL和位線BL與按向上方向相鄰的字線WL或位線BL之間的間隔大于其他間隔。
與此同時(shí)，記錄密度有某些下降。按水平方向?qū)?zhǔn)配置的接點(diǎn)部分?jǐn)?shù)量從3開(kāi)始增加，或者，如圖17所示，在上述的較大的間隔中設(shè)置一個(gè)接點(diǎn)部分和字線WL或位線BL，則可以抑制記錄密度下降。
圖23A-23C是用于連接到外圍電路部分中設(shè)置的連接到字線WL或位線BL的第一接點(diǎn)CT1，和連接到字線WL或位線BL的第二接點(diǎn)CT2的配置平面圖。第一接點(diǎn)CT1和第二接點(diǎn)CT2都形成邊長(zhǎng)為S1的方形。字線WL和位線BL的互連寬度是S2。
圖23A顯示第一接點(diǎn)CT1和第二接點(diǎn)CT2中沒(méi)有對(duì)準(zhǔn)誤差的情況；圖23B顯示字線WL或位線BL和第二接點(diǎn)CT2的圖形相對(duì)預(yù)先形成的第一接點(diǎn)CT1的對(duì)準(zhǔn)偏移到在方向DR(圖中的右頂方向)的接點(diǎn)極限的情況；和圖23C顯示字線WL或位線BL和第二接點(diǎn)CT2的圖形相對(duì)預(yù)先形成的第一接點(diǎn)CT1的對(duì)準(zhǔn)偏移到在方向DR(圖中的左底方向)的接點(diǎn)極限的情況。
圖23B和圖23C中，當(dāng)上、下、左、右移動(dòng)相同的量時(shí)，出現(xiàn)第一接點(diǎn)CT1和第二接點(diǎn)CT2的接點(diǎn)極限，它的量是2×S2。
因此，在S1＝100nm和S2＝50nm的情況下接點(diǎn)形成中的最大對(duì)準(zhǔn)誤差變成100nm，這個(gè)精度值大于線寬和間隔為50nm的微處理時(shí)通常要求的精度(在精度是線寬的30％的情況下精度是15nm)。
圖23A的情況下，同樣，連接到按水平方向?qū)?zhǔn)配置的3個(gè)接點(diǎn)部分最右邊的接點(diǎn)部分的字線WL和位線BL與按向上方向相鄰的字線WL或位線BL之間的間隔大于其他間隔。
圖24顯示的布圖中，在上述的較大的間隔中設(shè)置一個(gè)接點(diǎn)部分和字線WLa或位線BLa。用該構(gòu)圖可以抑制記錄密度下降。
圖25顯示圖24所示圖形的字線WL按兩層疊置的布圖。
通常，作為第一存儲(chǔ)器層LY1，未示出的位線疊置在字線WL1上，有記錄材料的記錄層設(shè)置在字線與位線之間。由此構(gòu)成存儲(chǔ)單元。有連接到它們的第二字線接點(diǎn)CTWL2的字線WL1連接到要連接到外圍電路部分的第一字線接點(diǎn)CTWL1。
另一方面，作為第二存儲(chǔ)器層LY2，字線WL2疊置在位線上，有記錄材料的記錄層設(shè)置在字線與位線之間。由此構(gòu)成存儲(chǔ)單元。有連接到它們的第二字線接點(diǎn)CTWL2的字線WL2連接到要連接到外圍電路部分的第一字線接點(diǎn)CTWL1。
圖25所示的結(jié)構(gòu)中兩組字線共享一組位線。
兩組字線WL1和WL2必須接觸外圍電路部分，當(dāng)它們按上述方式疊置時(shí)，接點(diǎn)漂移，使得它們不重疊。
上述的圖17、圖22A、和圖23A、圖24和圖25所示的布圖中，顯示出對(duì)應(yīng)存儲(chǔ)器部分中的相鄰互連的接點(diǎn)部分按互連延伸方向在同一邊上的端部相鄰配置，但是，接點(diǎn)部分的配置不限于此。
例如，為了獲得相同的效果，可以使對(duì)應(yīng)于在存儲(chǔ)器部分中按一個(gè)方向延伸的兩個(gè)相鄰互連的兩個(gè)接點(diǎn)部分配置在按互連延伸方向中的一端和互連延伸方向的另一端。
以下描述按本實(shí)施例的存儲(chǔ)器的制造方法的具體例。
其表面上形成有熱氧化膜的p-型硅晶片的整個(gè)表面上，用濺射法形成膜厚為100nm的鉻薄膜。
然后，表面上涂覆膜厚為1μm的正光刻膠，然后，通過(guò)掩模用汞燈的i-射線輻射對(duì)應(yīng)存儲(chǔ)單元部分的光刻膠膜部分，使其曝光。
該狀態(tài)下，用真空退火裝置在270固化光刻膠膜。光刻膠材料用作絕緣材料。
然后，用RF濺射法形成膜厚為100nm的非晶硅膜，用RF濺射法連續(xù)形成膜厚為100nm的鎢膜，然后涂覆光刻膠，曝光，和顯影，形成確定非晶硅和鎢膜圖形的光刻膠圖形。
用該圖形作掩模，用RIE腐蝕鎢和非晶硅，然后除去不需要的光刻膠膜，形成測(cè)試樣品。
鉻膜與非晶硅之間的接點(diǎn)面積是4×9μm時(shí)，形成樣品后的電阻值是9MΩ，電阻率是5×107Ω.cm。
非晶硅中加入少量的氧和鋁，根據(jù)雜質(zhì)加入量電阻率增大并連續(xù)變化可測(cè)試的范圍達(dá)到5×108Ω.cm。如果對(duì)測(cè)試裝置沒(méi)有限制，則可以連續(xù)控制膜的電阻率使其達(dá)到非晶態(tài)的SiO2的電阻率，即，使膜變成絕緣膜。
相反，加比確定量多的少量銻，或鋁、鈦、鉻，鉑、或其他金屬時(shí)，電阻率下降，能連續(xù)變化到1×10Ω.cm以下。
而且，通過(guò)增加金屬的添加量，還可以使電阻率下降到非晶態(tài)金屬的電阻率，即，達(dá)到1×10-4Ω.cm。
按此方式，電阻率能在寬范圍連續(xù)變化是非晶態(tài)半導(dǎo)體特有的現(xiàn)象。在硅中也能獲得相同的效果，此外，鍺(Ge)，硫?qū)倩锇雽?dǎo)體，和過(guò)渡金屬氧化物，例如，氧化釩，氧化鎢，氧化鉻，和氧化鈦有相同的效果。
除用濺射法之外，也可以用CVD法，鍍膜工藝，汽相淀積形成的非晶態(tài)膜，與膜制造工藝沒(méi)有太大的關(guān)系，它可以用組分，材料，和膜形成條件在大范圍內(nèi)控制電阻率，使膜從金屬特性變成絕緣特性。
圖26顯示出在用鉻膜/非晶硅膜/鎢膜構(gòu)成的存儲(chǔ)單元的鉻膜和鎢膜加脈沖寬度為150ns的電壓脈沖時(shí)，電阻值隨所加電壓變化的示意圖。
電壓是2.7V或以下時(shí)，在記錄前和記錄后的電阻值無(wú)變化，當(dāng)電壓在2.9V或以上時(shí)，電阻值急劇減小，當(dāng)電壓是3V時(shí)，電阻值變成5kΩ。從此開(kāi)始，隨著電壓的進(jìn)一步增大電阻值稍微緩慢的減小，下降到30Ω。用作只記錄一次的PROM時(shí)，可以根據(jù)記錄電壓將電阻值設(shè)定在3MΩ-40Ω范圍中的任何一個(gè)值。而且，在相同的記錄條件下，通過(guò)加有相同的極性和窄脈沖寬度的小電壓，從電阻值變成1kΩ的狀態(tài)開(kāi)始，可以使電阻值增大。
圖27是在電阻值R設(shè)定到1kΩ的狀態(tài)下，在用鉻膜/非晶硅膜/鎢膜構(gòu)成的上述存儲(chǔ)單元上，加圖26所示的電壓，然后重復(fù)加脈沖寬度是20nm電壓是1V的電壓脈沖，電阻值隨R加脈沖電壓AT的次數(shù)變化的示意圖。
通過(guò)加20次電壓脈沖，電阻值連續(xù)變化，從初始值1kΩ上升到14kΩ。因此，通過(guò)多次加電壓脈沖可以進(jìn)行多值記錄。
如圖26和圖27所示，用鉻膜/非晶硅膜/鎢膜構(gòu)成的上述存儲(chǔ)單元中，通過(guò)加電壓脈沖可以使電阻值雙向變化。
甚至在非晶硅膜加入雜質(zhì)電阻值也有相同的變化。這種情況下，加少量的鋁時(shí)，電阻值的范圍可以從初始值30MΩ變成40Ω。而且，當(dāng)鋁量增大時(shí)，電阻值范圍可以從100kΩ變成10Ω。
以下描述按本實(shí)施例的存儲(chǔ)器中數(shù)據(jù)記錄和再現(xiàn)的方法。
圖28是按本實(shí)施例的存儲(chǔ)器的存儲(chǔ)器部分中存儲(chǔ)單元陣列的等效電路圖。
這里顯示出，陣列用4×4存儲(chǔ)單元構(gòu)成，每個(gè)存儲(chǔ)單元由記錄層的單電阻值變化器件構(gòu)成。
與用MOS晶體管作為存儲(chǔ)單元的常規(guī)情況不同，為了抑制在記錄或讀出時(shí)存儲(chǔ)單元之間的干擾，必須控制在記錄或讀出時(shí)每個(gè)存儲(chǔ)單元和互連的電位。
如圖28所示，按4×4的陣列在4根字線(WL1-WL4)和4根位線(BL1-BL4)交叉的區(qū)域配置存儲(chǔ)單元AXY(X，Y，＝1，2，3，4)。
每個(gè)存儲(chǔ)單元的初始電阻值是Ri(Ω)，根據(jù)數(shù)據(jù)，記錄后的電阻值是Ri(Ω)和Rw(Ω)(Ri＞Rw)。
注意，為了簡(jiǎn)化，假設(shè)所有單元中的Rw相同。
首先，假設(shè)只在存儲(chǔ)單元A11中記錄數(shù)據(jù)。
在這種情況下，Vw加到字線WL1，位線BL1進(jìn)入地電平，即地電平0V，其余的字線和位線加Vw/2。
通過(guò)這樣的電壓設(shè)置，Vw只加到A11，Vw/2加到Ax1(x＝2，3，4)和A1y(y＝2，3，4)，其余的單元不加電壓。
這里，Vw是記錄必需的電壓。而且，用于存儲(chǔ)單元的材料在加Vw/2電壓時(shí)，材料的電阻值沒(méi)有任何變化，例如，材料有圖26所示的特性，數(shù)據(jù)只記錄在存儲(chǔ)單元A11中。
這種情況下的功耗是Vw2/R11+∑Vw2/4Rxy(x＝2，3，4，y＝1)和(x＝1，y＝2，3，4)。用第二項(xiàng)表示沒(méi)有選擇的單元的不需要的功耗。Rxy表示在存儲(chǔ)單元Axy記錄期間的平均電阻值。
隨后，即使在其他單元記錄數(shù)據(jù)時(shí)，對(duì)應(yīng)要記錄的儲(chǔ)器單元Axy給字線和位線加與上述電壓相同的電壓。
然后，假設(shè)在多個(gè)單元中同時(shí)記錄數(shù)據(jù)。
例如，連接到字線WL1的存儲(chǔ)單元A11，A12，A13和A14記錄數(shù)據(jù)時(shí)，字線WL1加電壓Vw，其他字線的電位設(shè)定為0V。根據(jù)儲(chǔ)器單元A1y(y＝1，2，3，4)中要記錄的數(shù)據(jù)，電壓0V或Vw/2加到位線BLy(y＝1，2，3，4)。
存儲(chǔ)單元中，位線加0V電壓，存儲(chǔ)單元加Vw，以記錄數(shù)據(jù)。
只有Vw/2電壓加到存儲(chǔ)單元，Vw/2電壓加到位線，所以不記錄數(shù)據(jù)。
只有Vw/2的最大電壓加到連接到除字線WL1以外的其他字線的存儲(chǔ)單元，所以，同樣不記錄數(shù)據(jù)。
所有的存儲(chǔ)單元中記錄數(shù)據(jù)時(shí)，這種情況下的功耗是4Vw2/R1y(y＝1，2，3，4)，即，所有的BLy(y＝1，2，3，4)的電位是0V。沒(méi)有選擇的存儲(chǔ)單元的功耗是0。
另一方面，當(dāng)加到所有位線上的電壓是Vw/2時(shí)，功耗變成∑Vw2/4Rxy(x＝1，2，3，4；y＝1，2，3，4)，和沒(méi)有選擇的存儲(chǔ)單元中的不需要的功耗變成∑Vw2/4Rxy(x＝2，3，4，y＝1，2，3，4)?！?”和“1”的二進(jìn)制記錄數(shù)據(jù)均勻分散處的不需要的存儲(chǔ)單元中的平均功耗變成1/2∑Vw2/4Rxy(x＝2，3，4；y＝1，2，3，4)。這種情況下，如上述的，不需要的存儲(chǔ)單元中的功耗變成與單個(gè)存儲(chǔ)單元中順序記錄數(shù)據(jù)情況下的功耗相同。
假設(shè)Ri＝200kΩ，和Rw＝160kΩ，和設(shè)定記錄時(shí)的電阻值為恒定的Rxy＝180kΩ，而與數(shù)據(jù)無(wú)關(guān)，和設(shè)定Vw＝1V，和陣列尺寸是10×10。這種情況下，最大功耗變成10×10×1/4/160k＝0.15mW，最小功耗變成0.06mW。
而且，如果設(shè)定陣列的尺寸是100×100，那么功耗變成15mW和6mW。
而且，如果設(shè)定記錄時(shí)加電壓脈沖的時(shí)間是150ns，當(dāng)陣列的尺寸是100×100時(shí)，記錄傳送速度能達(dá)到100位/150ns，即，660Mbps。
通過(guò)放慢記錄傳送速度能抑制功耗。例如，通過(guò)加周期為150ns的電壓脈沖，然后，中止加周期為150ns的電壓脈沖，那么功耗和記錄傳送速度都二等分。而且，使連接到同一位線的所有存儲(chǔ)單元中不同時(shí)記錄數(shù)據(jù)，但是，只在一半的存儲(chǔ)單元中記錄數(shù)據(jù)，使對(duì)應(yīng)沒(méi)有選擇的存儲(chǔ)單元的字線和位線的電位為Vw/2，功耗和記錄傳送速度都減小。
為了減小功耗而不損失記錄傳送速度，即使加電壓脈沖一個(gè)短的時(shí)間周期，或減小電壓或減小電流，或升高電阻值，都能有效延長(zhǎng)記錄材料的使用壽命。
當(dāng)陣列由更大的1000×1000個(gè)單元構(gòu)成時(shí)，最大的絕對(duì)功耗變成1.5W，最小的絕對(duì)功耗變成600mW，所以，必須用上述的功耗抑制方法。
用開(kāi)關(guān)器件作為功耗抑制的其他方法也是有效的方法。有極高的電流開(kāi)關(guān)速度的MOS晶體管，或pn-結(jié)二極管或其他器件也能將功耗抑制到很低，但是，這些器件不能微處理，所以不能用。
這里，用硫?qū)倩锇雽?dǎo)體開(kāi)關(guān)器件或非線性器件構(gòu)成的開(kāi)關(guān)器件，由于容易進(jìn)行微處理，所以便于利用半導(dǎo)體的電阻溫度特性。
前者是夾在Mo電極之間的TeAsSiGeP非晶態(tài)薄膜，或者，類似在Phys.Rev.Lett.21，(1968)p，1450中，由S.R.Ovshinsky報(bào)道的器件。上述器件的特性是，當(dāng)加到器件上的電壓低于閾值電壓時(shí)電阻值極高，當(dāng)加到器件上的電壓等于或高于閾值電壓時(shí)電阻值減小。電流開(kāi)關(guān)速度容易達(dá)到3位數(shù)以上。而且，如果電流導(dǎo)通，截?cái)嗨拥碾妷?，則返回到原始的高電阻狀態(tài)，器件重復(fù)工作。
由于開(kāi)關(guān)器件是由非晶態(tài)膜構(gòu)成的，所以通過(guò)在大范圍內(nèi)改變開(kāi)關(guān)器件的組分或膜厚，可以適當(dāng)選擇開(kāi)關(guān)器件的閾值電壓和電阻值。
就膜厚而言，非晶態(tài)膜的膜厚下限是5nm以上。在該范圍內(nèi)可以使用。
用濺射法容易淀積這些膜，由于工作的原理不是對(duì)不同類型的材料之間的界面敏感的界面現(xiàn)象，由于在非晶態(tài)的大面積范圍能獲得一致的特性，所以優(yōu)選按本發(fā)明的開(kāi)關(guān)器件。
而且，即使不能獲得電流的大的開(kāi)關(guān)速度，例如，即使開(kāi)關(guān)速度是2，也能減小功耗，所以效果很大。
如從上述的記錄操作時(shí)設(shè)定電壓所看到的，電壓Vw/2加到?jīng)]有選擇的單元上。另一方面，所選擇的存儲(chǔ)單元記錄數(shù)據(jù)時(shí)，加電壓Vw。這種情況下，存儲(chǔ)單元的電阻值隨所加的電壓成非線性變化，即，加電壓Vw/2時(shí)電阻值高，加Vw電壓時(shí)電阻值變小。由此，可以減小不需要的沒(méi)有選擇的單元的功耗。
一般的半導(dǎo)體材料只有隨溫度升高電阻值減小的特性。
而且，用半導(dǎo)體形成電阻時(shí)，有電流流過(guò)電阻所產(chǎn)生的焦耳熱使溫度升高和電阻值減小的特性。
例如，用是一種非晶態(tài)硫?qū)倩锇雽?dǎo)體的TaGeSbS時(shí)，溫度從0℃升高到28℃時(shí)使電阻值下降到1/10。該材料用于選擇的部分存儲(chǔ)單元時(shí)，如果開(kāi)關(guān)器件的電阻值是Rsw，和疊置在該開(kāi)關(guān)器件上的記錄層的電阻值是RRC，那么總電阻值表示成Rsw+RRC。記錄時(shí)加到記錄層上的電壓正比于RRCVw/(Rsw+RRC)，沒(méi)有選擇的單元中的功耗正比于Vw2/(Rsw+RRC)。這里由于電壓Vw加到要用于記錄的選擇單元上，而電壓Vw/2加到?jīng)]有選擇的單元上，所以，選擇的單元中所加的電壓或電流脈沖更大，因此，與所選擇的單元的電壓值相比，沒(méi)有選擇的單元中的Rsw電壓值更大。而且，與選擇的和沒(méi)有選擇的單元無(wú)關(guān)的Rsw是恒定值的情況相比，在選擇的單元所加的記錄數(shù)據(jù)用的電壓較小，它有可能使沒(méi)有選擇的單元中的功耗更小。
在極短的時(shí)間可以不計(jì)熱擴(kuò)散時(shí)，由于焦耳熱和溫度升高不成比例，如果選擇的存儲(chǔ)單元的溫度升高28℃，沒(méi)有選擇的存儲(chǔ)單元中的溫度升高是7℃，所以它們之間的溫差約為20℃。由于電阻值之差可以達(dá)到幾個(gè)數(shù)量級(jí)，因此有可能降低功耗。
這種狀態(tài)是出現(xiàn)在所有半導(dǎo)體材料中的現(xiàn)象。例如，硅、鍺、硅化鍺、III-V族化合物半導(dǎo)體、II-VI族化合物半導(dǎo)體，過(guò)渡金屬氧化物半導(dǎo)體、硫?qū)倩锇雽?dǎo)體等。無(wú)論是結(jié)晶相或非晶相都可以用。
電阻值變化的記錄材料也可以用半導(dǎo)體材料構(gòu)成，所以，它也可以形成用于抑制上述的記錄材料功耗的非線性器件。
這種情況下，存儲(chǔ)單元用單層薄膜構(gòu)成。這便于批量生產(chǎn)。
另一方面，當(dāng)設(shè)置與記錄材料構(gòu)成的記錄層分開(kāi)的非線性器件時(shí)，它們可以串聯(lián)在字線和位線之間，以形成存儲(chǔ)單元。當(dāng)記錄材料用絕緣破壞作為記錄機(jī)理時(shí)，或者，在有高金屬添加濃度的情況下，電阻值隨溫度的變化較小。
這種情況下通過(guò)添加上述的半導(dǎo)體非線性器件，可以降低功耗。
以上的說(shuō)明中，說(shuō)明了是數(shù)字式記錄的二進(jìn)制數(shù)據(jù)的情況，但是，通過(guò)選擇構(gòu)成記錄層的記錄材料，可以同樣執(zhí)行模擬記錄或多值數(shù)字記錄。
每種上述的記錄中，根據(jù)要記錄的數(shù)據(jù)，通過(guò)改變加到選擇的存儲(chǔ)單元的電壓Vw，可以進(jìn)行模擬或數(shù)字記錄。
例如，當(dāng)有圖26所示特性的材料中記錄4個(gè)電平時(shí)，根據(jù)數(shù)據(jù)，分配Vw＝2.5V，2.9V，3.1V和3.6V，記錄4個(gè)電平，即，有可能實(shí)現(xiàn)2位/單元記錄。重要的是，即使加最大電壓VWMAX的一半的電壓，沒(méi)有選擇的存儲(chǔ)單元的電阻值也不變。
如果由于器件的形狀變化造成的初始電阻值不同或記錄條件不同引起記錄后電阻值變化大，則不可能記錄多個(gè)電平和進(jìn)行穩(wěn)定的多值記錄。
為了解決上述的問(wèn)題，可以用監(jiān)測(cè)方法，通過(guò)把信號(hào)反饋到記錄控制電路，即，加記錄補(bǔ)償，以監(jiān)測(cè)記錄時(shí)加到存儲(chǔ)單元的電壓或流過(guò)存儲(chǔ)單元和記錄數(shù)據(jù)的電流。
圖29顯示出記錄補(bǔ)償電路的等效電路圖。
由存儲(chǔ)單元的記錄層構(gòu)成的電阻層R1連接到電阻元件R2至R6，緩沖器BF1和BF2，差分放大器DA，比較器CP，開(kāi)關(guān)SW，電源VS和電壓線VCC。
這里，存儲(chǔ)單元的電阻層R1的初始電阻值設(shè)定為100KΩ。在連接到存儲(chǔ)單元的位線上形成其電阻值小于R1的電阻值的信號(hào)檢測(cè)電阻R2，和MOS晶體管構(gòu)成的開(kāi)關(guān)SW。這是控制加電壓脈沖的時(shí)間的控制電路，以將存儲(chǔ)單元的電阻值設(shè)定到規(guī)定值。
存儲(chǔ)單元的電阻值高時(shí)，流過(guò)位線的電流小，因此，電阻器R2上的電壓降小。而且，讀信號(hào)電壓Vr變成小于參考電壓Vref，比較器CP的輸出變“高”，開(kāi)關(guān)SW導(dǎo)通，電流連續(xù)流過(guò)。
記錄數(shù)據(jù)時(shí)，存儲(chǔ)單元的電阻值R1下降，在Vref＝Vr時(shí)，開(kāi)關(guān)SW斷開(kāi)，并且記錄終止。
注意，在上述電路中，參考信號(hào)對(duì)設(shè)置單元的電阻值是必要的。例如，有用連接到公共字線的多個(gè)存儲(chǔ)單元中的一個(gè)單元作參考單元和用它的電阻值作參考電阻值的方法，或者，在記錄前用選擇的存儲(chǔ)單元的電阻值作參考電阻值的方法。
注意，圖29所示的記錄電路也可以用作讀電路。這種情況下的信號(hào)輸出是Vr。通過(guò)與參考電壓Vref比較識(shí)別二進(jìn)制數(shù)據(jù)或檢測(cè)多值電平。
在讀中同樣可以用與記錄相同的方式，必須控制加到選擇單元的電壓和加到?jīng)]有選擇的單元上的電壓或流過(guò)的電流。
假設(shè)連接到相同字線的多個(gè)存儲(chǔ)單元的讀信號(hào)的情況。
例如，當(dāng)讀連接到字線WL1的存儲(chǔ)單元的數(shù)據(jù)時(shí)，字線WL1的第一電位設(shè)定為讀電壓VR，對(duì)應(yīng)要讀的存儲(chǔ)單元的位線電位設(shè)定為地電平(0V)。所有的位線也可以設(shè)定為地電平。
而且，沒(méi)有選擇的字線(WL2，WL3，WL4)設(shè)定為地電平。
VR值通常設(shè)置成即使VR加到存儲(chǔ)單元上，記錄材料的電阻值在讀前或讀后都不變，簡(jiǎn)單的說(shuō)是0＜VR＜Vw。
如果從選擇的存儲(chǔ)單元讀數(shù)據(jù)時(shí)的電阻值是RR，那么流過(guò)位線BLy的電流是VR/RR。由于RR根據(jù)記錄數(shù)據(jù)而不同，所以在最終的分析中它變成可以通過(guò)檢測(cè)流過(guò)位線BLy的電流來(lái)讀數(shù)據(jù)。例如，當(dāng)VR＝0.4V，RR1＝200kΩ，和RR2＝160kΩ時(shí)，IR1變成等于2uA，IR2變成等于2.5μA。
例如，當(dāng)將電流轉(zhuǎn)換成電壓的電阻器連接到每根位線，該電組器的電阻值是20kΩ時(shí)，根據(jù)上述的信號(hào)產(chǎn)生40mV和50mV的電壓信號(hào)。這些信號(hào)輸出電壓比常規(guī)的DRAM等的信號(hào)輸出電壓小。但是，本發(fā)明中，可以同時(shí)讀共享字線的多根位線的信號(hào)。因此，即使一個(gè)單元的檢測(cè)時(shí)間長(zhǎng)，也能有效提高讀出時(shí)的數(shù)據(jù)再現(xiàn)速度。而且，由于電流讀出電路或放大器可以直接設(shè)置在每個(gè)單元陣列的正下方，所以，當(dāng)單元陣列不是如此大時(shí)，就可以在單元附近設(shè)置讀出電路或放大器，因此由互連之間的寄生容量引起的噪聲變小，能充分再現(xiàn)數(shù)據(jù)。
在多值記錄的情況下可以同樣再現(xiàn)。但是，由于信號(hào)量變得更小，所以，與常規(guī)二進(jìn)制數(shù)字信號(hào)的檢測(cè)相比，讀出速度變得更慢。
通常PROM只能記錄一次。
但是，用能多值記錄的記錄材料，記錄電路，和讀出電路，就可以在已經(jīng)記錄了一次的存儲(chǔ)單元補(bǔ)充再寫(xiě)數(shù)據(jù)。
例如，設(shè)置4個(gè)電平時(shí)，即在每個(gè)存儲(chǔ)單元中可以設(shè)置2位的數(shù)據(jù)時(shí)，例如，在記錄材料的電阻值隨著記錄而連續(xù)變小的情況下，開(kāi)始記錄時(shí)，用電阻值的兩個(gè)高位有效的電平數(shù)字記錄二進(jìn)值數(shù)據(jù)。當(dāng)補(bǔ)充寫(xiě)數(shù)據(jù)時(shí)，即，第二次記錄時(shí)，用第二和第三最高電阻值電平記錄數(shù)據(jù)，以能數(shù)字記錄二進(jìn)制數(shù)據(jù)。當(dāng)補(bǔ)充再寫(xiě)數(shù)據(jù)時(shí)，即，第三次記錄時(shí)，用電阻值的兩個(gè)低電平記錄數(shù)據(jù)。因此，在能夠用4個(gè)電平多值記錄的PROM中，數(shù)字記錄二進(jìn)制數(shù)據(jù)時(shí)，有可能最大達(dá)到3個(gè)記錄。
同樣，在能夠用8個(gè)電平多值記錄的PROM中，數(shù)字記錄二進(jìn)制數(shù)據(jù)時(shí)，有可能最大達(dá)到7個(gè)記錄。在能夠用16個(gè)電平多值記錄的PROM中，數(shù)字記錄二進(jìn)制數(shù)據(jù)時(shí)，有可能最大達(dá)到15個(gè)記錄。即，在能夠用N個(gè)電平多值記錄的PROM中，有可能最大達(dá)到(N-1)個(gè)記錄。
而且，例如在能夠用16個(gè)電平多值記錄的PROM中，開(kāi)始記錄時(shí)，用其中的8個(gè)電平記錄每個(gè)存儲(chǔ)單元的3位，用剩余的8個(gè)電平補(bǔ)充再寫(xiě)，因此，有可以每個(gè)存儲(chǔ)單元記錄3位數(shù)據(jù)兩次，而與在先記錄的數(shù)據(jù)無(wú)關(guān)。
按該方式，可以設(shè)置多值記錄電平和重復(fù)記錄的數(shù)量，有可能擴(kuò)大PROM的應(yīng)用范圍。
所用的記錄塊的地址信息、陣列、或存儲(chǔ)單元，重復(fù)記錄的次數(shù)，所用的多值電平，和其他記錄管理數(shù)據(jù)都可以用本發(fā)明的非易失性存儲(chǔ)器記錄和存儲(chǔ)，并用CPU外圍電路部分中設(shè)置的或其他電路處理。
而且，在PROM中，檢驗(yàn)工藝中不能測(cè)試所有單元的記錄和讀出。因此，很難保證高可靠性。但是，能夠多值記錄的PROM中，檢驗(yàn)工藝中可以用兩個(gè)極高的電平測(cè)試存儲(chǔ)單元的記錄和讀出，從而能保證高可靠性。
按本實(shí)施例的存儲(chǔ)器的電路結(jié)構(gòu)框圖與圖12顯示的按本發(fā)明第一實(shí)施例的存儲(chǔ)器電路結(jié)構(gòu)框圖相同。
虛線包圍的部分，即，除存儲(chǔ)器部分20以外的部分，變成在硅半導(dǎo)體襯底上形成的外圍電路部分。在外圍電路部分上形成存儲(chǔ)單元陣列，即存儲(chǔ)器部分20。
盡管圖12中沒(méi)有示出，假設(shè)一個(gè)存儲(chǔ)器(存儲(chǔ)器芯片)設(shè)置有多個(gè)存儲(chǔ)單元陣列。一個(gè)存儲(chǔ)器(存儲(chǔ)器芯片)設(shè)置有多個(gè)存儲(chǔ)單元陣列和外圍電路部分，即，多個(gè)存儲(chǔ)單元輸入/輸出電路22，讀電路27，記錄電路28，行電路21和列電路23，地址選擇電路24，和塊選擇電路(未示出)。
存儲(chǔ)器(存儲(chǔ)器芯片)中可以設(shè)置從這些多個(gè)存儲(chǔ)單元陣列中選擇一個(gè)存儲(chǔ)單元陣列的單個(gè)陣列選擇電路25，與外邊傳送數(shù)據(jù)的輸入/輸出接口31，暫時(shí)存儲(chǔ)從外邊輸入或輸出到外邊的數(shù)據(jù)的緩沖存儲(chǔ)器30，記錄后或讀時(shí)進(jìn)行糾錯(cuò)的糾錯(cuò)電路29，控制陣列選擇(地址選擇)、糾錯(cuò)、緩沖存儲(chǔ)器和輸入/輸出接口之間的數(shù)據(jù)或時(shí)鐘傳送的控制電路26，和存儲(chǔ)器中的其他存儲(chǔ)器公用電路，它們可以由多個(gè)存儲(chǔ)單元陣列共享。注意，也可以用在存儲(chǔ)器(存儲(chǔ)器芯片)中設(shè)置多個(gè)這些電路的結(jié)構(gòu)，或者相反，也可以用在存儲(chǔ)器(存儲(chǔ)器芯片)中設(shè)置一個(gè)存儲(chǔ)單元和多個(gè)外圍電路部分的結(jié)構(gòu)。
第五實(shí)施例按第五實(shí)施例的半導(dǎo)體存儲(chǔ)器與按第四實(shí)施例的半導(dǎo)體存儲(chǔ)器大致相同，只是存儲(chǔ)單元的結(jié)構(gòu)不同。
圖30是按本實(shí)施例的存儲(chǔ)器的存儲(chǔ)器部分中的存儲(chǔ)單元的透視圖。圖中畫(huà)有4個(gè)存儲(chǔ)單元。
圖15所示的按第四實(shí)施例的半導(dǎo)體存儲(chǔ)器中，構(gòu)成多個(gè)存儲(chǔ)單元的記錄層構(gòu)圖成每個(gè)存儲(chǔ)單元，使相鄰的單元相互完全隔離，但不總是需要隔離多個(gè)單元。例如，如圖30所示，按本實(shí)施例的存儲(chǔ)器中，存儲(chǔ)單元可以連接到按字線WL的延伸方向的相鄰存儲(chǔ)單元。這種情況下，位線BL和字線WL延伸而相互交叉的多個(gè)區(qū)域中的多個(gè)部分變成構(gòu)成存儲(chǔ)單元的2-端器件DE。
注意，在記錄時(shí)或再現(xiàn)時(shí)相鄰的單元有影響，但是，通過(guò)優(yōu)化記錄脈沖電流或消除串?dāng)_信號(hào)或用信號(hào)檢測(cè)中的其他訣竅，就可以避免這些影響。
可以用與第四實(shí)施例大致相同的方式制造按本實(shí)施例的半導(dǎo)體存儲(chǔ)器。
即，按第四實(shí)施例的存儲(chǔ)器的制造方法中，位線BL構(gòu)圖后，結(jié)束工藝，不腐蝕沿位線BL圖形的記錄層。
第六實(shí)施例按第六實(shí)施例的存儲(chǔ)器與按第四實(shí)施例的存儲(chǔ)器大致相同，圖31是按本實(shí)施例的存儲(chǔ)器的存儲(chǔ)器部分中的存儲(chǔ)單元的透視圖。
所有的存儲(chǔ)單元中構(gòu)成存儲(chǔ)單元的記錄層通常不分隔。均勻形成多層膜，這種情況下，同樣，位線BL和字線WL延伸而相互交叉的多個(gè)區(qū)域中的多個(gè)部分變成構(gòu)成存儲(chǔ)單元的2-端器件DE。
可以用與第四實(shí)施例大致相同的方式制造按本實(shí)施例的半導(dǎo)體存儲(chǔ)器。
即，按第四實(shí)施例的存儲(chǔ)器的制造方法中，淀積形成字線WL的導(dǎo)電層后，導(dǎo)電層首先構(gòu)圖形成字線，然后淀積記錄層，在它上面形成不構(gòu)圖的位線BL。
本發(fā)明不限于上述的實(shí)施例。例如，本實(shí)施例中說(shuō)明了微處理方法，但對(duì)用半導(dǎo)體或存儲(chǔ)材料構(gòu)成的存儲(chǔ)器的存儲(chǔ)器部分允許使用有低對(duì)準(zhǔn)精度的制造方法，但是本發(fā)明不限于此。本發(fā)明也可以用于需要重復(fù)相同的圖形和進(jìn)行微型構(gòu)圖的所有半導(dǎo)體器件。
綜述本發(fā)明的多種效果，按本發(fā)明的存儲(chǔ)器結(jié)構(gòu)中，疊置用第一最小工藝尺寸形成的外圍電路部分和用小于第一最小工藝尺寸的第二最小工藝尺寸形成的存儲(chǔ)器部分，存儲(chǔ)器部分與外圍電路部分的疊置精度比第二最小工藝尺寸大。由于按此方式存儲(chǔ)器部分與外圍電路部分疊置成分隔的多層，有極小工藝尺寸的和不需要高對(duì)準(zhǔn)精度的微處理方法可以用于制造要求小型化和擴(kuò)大容量的存儲(chǔ)器部分。
按本發(fā)明的存儲(chǔ)器的制造方法，能制成按本發(fā)明的存儲(chǔ)器。在存儲(chǔ)器發(fā)貨之前或在用戶使用存儲(chǔ)器期間，在檢驗(yàn)工藝中要判斷接點(diǎn)連接狀態(tài)，并給構(gòu)成存儲(chǔ)器用的存儲(chǔ)器部分的存儲(chǔ)單元分配地址。
按本發(fā)明的半導(dǎo)體器件，用第一最小工藝尺寸形成的第一半導(dǎo)體部分和用小于第一最小工藝尺寸的第二最小工藝尺寸形成的第二半導(dǎo)體部分相互疊置，第一半導(dǎo)體部分與第二半導(dǎo)體的疊置精度比第二最小工藝尺寸大。由于第一半導(dǎo)體部分與第二半導(dǎo)體按該方式疊置成分開(kāi)的多層，所以，不要求高對(duì)準(zhǔn)精度和要極小工藝尺寸的微處理方法可以用于制造第二半導(dǎo)體部分。
而且按本發(fā)明的半導(dǎo)體器件的制造方法，能制成上述的按本發(fā)明的半導(dǎo)體器件。
而且，按本發(fā)明的存儲(chǔ)器，存儲(chǔ)器部分有按第一方向延伸的多個(gè)第一互連和按與第一方向不同的方向延伸的多個(gè)第二互連。第一互連和第二互連的多個(gè)交叉區(qū)域?qū)?yīng)多個(gè)單獨(dú)的存儲(chǔ)單元，按第一互連延伸的方向按至少兩列配置連接第一互連和外圍電路部分的多個(gè)接點(diǎn)部分，按第二互連延伸的方向按至少兩列配置連接第二互連和外圍電路部分的多個(gè)接點(diǎn)部分。因此能制成有不需要高對(duì)準(zhǔn)精度而形成的小型化存儲(chǔ)器部分和擴(kuò)大容量的存儲(chǔ)器。
而且，按本發(fā)明的存儲(chǔ)器的制造方法，能制成上述的按本發(fā)明的半導(dǎo)體器件。
同時(shí)已參考為了顯示本發(fā)明而選擇的實(shí)施例描述了本發(fā)明。本行業(yè)的技術(shù)人員應(yīng)容易了解，在不脫離本發(fā)明的基本原理和范圍的前提下，還可以進(jìn)行各種改進(jìn)。
權(quán)利要求
1.一種存儲(chǔ)器裝置，包括外圍電路部分，用第一最小工藝尺寸形成；存儲(chǔ)器部分，疊置在所述的外圍電路部分上，具有用小于所述第一最小工藝尺寸的第二最小工藝尺寸形成的多個(gè)存儲(chǔ)單元；和接點(diǎn)部分，連接所述的外圍電路部分和所述的存儲(chǔ)器部分，其中，所述的存儲(chǔ)器部分以比所述第二工藝尺寸低的對(duì)準(zhǔn)精度與所述的外圍電路部分疊置。
2.按權(quán)利要求1的存儲(chǔ)器裝置，其中所述的存儲(chǔ)器部分有按第一方向延伸的多個(gè)第一互連和按與所述的第一方向不同的第二方向延伸的多個(gè)第二互連，第一互連與第二互連的交叉區(qū)域?qū)?yīng)單個(gè)的存儲(chǔ)單元。
3.按權(quán)利要求2的存儲(chǔ)器裝置，其中第一互連與第二互連的交叉區(qū)域中，形成連接到所述第一互連與第二互連的2-端器件，每個(gè)2-端器件對(duì)應(yīng)單個(gè)的存儲(chǔ)單元。
4.按權(quán)利要求1的存儲(chǔ)器裝置，其中所述的外圍電路部分包括判斷所述存儲(chǔ)器部分和互連之間的連接狀態(tài)的電路。
5.按權(quán)利要求2的存儲(chǔ)器裝置，其中，所述的接點(diǎn)部分中，連接到所述的外圍電路部分的多個(gè)第一接點(diǎn)和連接到所述存儲(chǔ)器部分的多個(gè)第二接點(diǎn)連接，所述第一接點(diǎn)的數(shù)量大于所述第二接點(diǎn)的數(shù)量，每個(gè)第二接點(diǎn)連接到至少一個(gè)第一接點(diǎn)，每個(gè)所述的第一接點(diǎn)最多連接到一個(gè)第二接點(diǎn)，和一個(gè)第二接點(diǎn)連接到多個(gè)所述的第一互連和多個(gè)所述的第二互連中的任何一個(gè)。
6.按權(quán)利要求5的存儲(chǔ)器裝置，其中，所述多個(gè)第一接點(diǎn)是矩形，按一維或二維配置方向周期性的重復(fù)配置；所述多個(gè)第二接點(diǎn)是矩形，按與所述第一接點(diǎn)配置方向相同的配置方向周期性的重復(fù)配置；和在第一接點(diǎn)和第二接點(diǎn)的配置方向，第一接點(diǎn)的長(zhǎng)度L1，和第一接點(diǎn)之間的間隔S1，和第二接點(diǎn)的長(zhǎng)度L2，和第二接點(diǎn)之間的間隔S2之間的關(guān)系符合下列不等式(1)和(2)L1＜S2 (1)S1＜L2 (2)
7.按權(quán)利要求5的存儲(chǔ)器裝置，其中，所述的多個(gè)第二接點(diǎn)是直線形，按第二接點(diǎn)的配置方向周期性的重復(fù)配置；所述的多個(gè)第一接點(diǎn)是矩形，按垂直所述第二接點(diǎn)的配置方向的配置方向周期性地重復(fù)配置，并按所述第二接點(diǎn)的配置方向按逐漸增大的預(yù)定間距移位；與第二接點(diǎn)配置方向相關(guān)的，按垂直所述第二接點(diǎn)的配置方向的配置方向形成的兩個(gè)相鄰第一接點(diǎn)之間的間隔S3，和與第二接點(diǎn)配置方向相關(guān)的所述第一接點(diǎn)的長(zhǎng)度L3，和第二接點(diǎn)的長(zhǎng)度L4，和所述第二接點(diǎn)之間的間距S4之間的關(guān)系符合下列不等式(3)和(4)L3＜S4 (3)S3＜L4 (4)
8.按權(quán)利要求7的存儲(chǔ)器裝置，其中，所述第二接點(diǎn)由所述多個(gè)第一互連和述多個(gè)第二互連延伸形成。
9.一種存儲(chǔ)器裝置的制造方法，包括下列步驟在半導(dǎo)體襯底上用第一最小工藝尺寸形成外圍電路部分的步驟；形成連接到外圍電路部分的多個(gè)第一接點(diǎn)的步驟；用比所述第一工藝尺寸小的第二工藝尺寸形成疊置在所述外圍電路部分上的存儲(chǔ)器部分的步驟，存儲(chǔ)器部分與外圍電路部分的疊置對(duì)準(zhǔn)精度比第二最小工藝尺寸低；和形成連接到所述第一接點(diǎn)并連接到所述存儲(chǔ)器部分的多個(gè)第二接點(diǎn)的步驟。
10.按權(quán)利要求9的存儲(chǔ)器裝置的制造方法，其中形成所述存儲(chǔ)器部分的步驟包括形成按第一方向延伸的多個(gè)第一互連的步驟，至少在對(duì)應(yīng)單個(gè)存儲(chǔ)單元的區(qū)域中，構(gòu)成要連接到所述第一互連的存儲(chǔ)單元的器件的形成步驟，和形成按與所述第一方向不同的方向延伸的、要連接到所述器件的多個(gè)第二互連，和在形成所述第一互連的步驟中，形成所述第一互連和一個(gè)第二接點(diǎn)的連接，和形成所述第二互連的步驟中，形成所述第二互連和一個(gè)第二接點(diǎn)的連接。
11.按權(quán)利要求10的存儲(chǔ)器裝置的制造方法，還包括形成作為構(gòu)成所述存儲(chǔ)單元的器件的2-端器件。
12.按權(quán)利要求9的存儲(chǔ)器裝置的制造方法，其中，形成所述外圍電路部分的步驟包括形成判斷所述存儲(chǔ)器部分和互連之間的連接狀態(tài)的電路。
13.按權(quán)利要求9的存儲(chǔ)器裝置的制造方法，其中形成其數(shù)量大于所述第二接點(diǎn)數(shù)量的第一接點(diǎn)，和每個(gè)第二接點(diǎn)至少連接到一個(gè)第一接點(diǎn)，和每個(gè)第一接點(diǎn)最多連接到一個(gè)第二接點(diǎn)。
14.一種存儲(chǔ)器裝置的使用方法，該存儲(chǔ)器寶庫(kù)用第一最小工藝尺寸形成的外圍電路部分，具有用比所述的第一最小工藝尺寸小的第二最小工藝尺寸形成的多個(gè)存儲(chǔ)單元的存儲(chǔ)器部分，和連接所述外圍電路部分和所述存儲(chǔ)器部分的接點(diǎn)部分，所述存儲(chǔ)器部分與所述外圍電路部分的疊置對(duì)準(zhǔn)精度比第二最小工藝尺寸低，連接到所述外圍電路部分的多個(gè)第一接點(diǎn)和連接到所述存儲(chǔ)器部分的多個(gè)第二接點(diǎn)在所述的接點(diǎn)部分相互連接，所述第一接點(diǎn)的數(shù)量大于所述第二接點(diǎn)的數(shù)量，每個(gè)第二接點(diǎn)至少連接到一個(gè)第一接點(diǎn)，和每個(gè)第一接點(diǎn)最多連接到一個(gè)第二接點(diǎn)，該使用方法判斷所述存儲(chǔ)器制造結(jié)束時(shí)或使用所述存儲(chǔ)器時(shí)的所述第一接點(diǎn)和第二接點(diǎn)的連接狀態(tài)，并給構(gòu)成所述存儲(chǔ)器部分的存儲(chǔ)單元分配地址。
15.一種半導(dǎo)體器件，包括第一半導(dǎo)體部分，用第一最小工藝尺寸形成，第二半導(dǎo)體部分，用比第一最小工藝尺寸小的第二最小工藝尺寸形成，并疊置在所述第一半導(dǎo)體部分上，和接點(diǎn)部分，連接所述第一半導(dǎo)體部分和所述第二半導(dǎo)體部分，其中，第二半導(dǎo)體部分以比第二最小工藝尺寸粗糙的對(duì)準(zhǔn)精度與所述第一半導(dǎo)體部分疊置。
16.一種半導(dǎo)體器件的制造方法，包括在半導(dǎo)體襯底上用第一最小工藝尺寸形成第一半導(dǎo)體部分的步驟；形成連接到所述第一半導(dǎo)體部分的多個(gè)第一接點(diǎn)的步驟；用比所述第一最小工藝尺寸小的第二最小工藝尺寸形成疊置在所述第一半導(dǎo)體部分上的第二半導(dǎo)體部分的步驟，第一半導(dǎo)體部分與第二半導(dǎo)體部分的疊置對(duì)準(zhǔn)精度比第二最小工藝尺寸低；和通過(guò)連接到所述第一接點(diǎn)，形成連接到所述第二半導(dǎo)體部分的多個(gè)第二接點(diǎn)的步驟。
17.一種存儲(chǔ)器裝置，包括外圍電路部分，存儲(chǔ)器部分，具有疊置在所述外圍電路部分上的多個(gè)存儲(chǔ)單元，和接點(diǎn)部分，連接所述外圍電路部分和所述存儲(chǔ)器部分，其中，所述存儲(chǔ)器部分有按第一方向延伸的多個(gè)第一互連和按與第一方向不同的方向延伸的多個(gè)第二互連，第一互連與第二互連的交叉區(qū)域?qū)?yīng)單個(gè)的存儲(chǔ)單元，連接所述第一互連和外圍電路部分的所述接點(diǎn)部分在所述第一互連延伸的方向按至少兩列配置，用于連接所述第二互連和外圍電路部分的所述接點(diǎn)部分在所述第二互連延伸的方向按至少兩列配置。
18.按權(quán)利要求17的存儲(chǔ)器裝置，其中所述外圍電路部分用第一最小工藝尺寸形成，和所述存儲(chǔ)器部分用比所述第一最小工藝尺寸小的第二最小工藝尺寸形成。
19.按權(quán)利要求17的存儲(chǔ)器裝置，其中所述第一互連和第二互連的交叉區(qū)域中，形成連接到所述第一互連和第二互連的2-端器件，所述2-端器件對(duì)應(yīng)單個(gè)的存儲(chǔ)單元。
20.按權(quán)利要求19的存儲(chǔ)器裝置，其中所述2-端器件是電阻器層或電阻器層和開(kāi)關(guān)層的疊層。
21.一種存儲(chǔ)器裝置，包括外圍電路部分，具有疊置在所述外圍電路部分上的多個(gè)存儲(chǔ)單元的存儲(chǔ)器部分，和連接所述外圍電路部分和所述存儲(chǔ)器部分的接點(diǎn)部分，其中，所述存儲(chǔ)器部分有按第一方向延伸的多個(gè)第一互連和按與第一方向不同的方向延伸的多個(gè)第二互連，所述第一互連和第二互連的交叉區(qū)域?qū)?yīng)單個(gè)的存儲(chǔ)單元，和在連接到所述第一互連和第二互連的所述第一互連和第二互連的交叉區(qū)域中，形成由通過(guò)記錄使電阻值改變的材料構(gòu)成的單層，或形成由通過(guò)記錄使電阻值改變的材料構(gòu)成的單層和在單層中工作的開(kāi)關(guān)層的疊層。
22.一種存儲(chǔ)器裝置的制造方法，包括在半導(dǎo)體襯底上形成外圍電路部分的步驟；形成連接到所述外圍電路部分的多個(gè)第一接點(diǎn)的步驟；形成存儲(chǔ)器部分的步驟，該存儲(chǔ)器部分具有按第一方向延伸的多個(gè)第一互連和按與第一方向不同的方向延伸的多個(gè)第二互連，所述第一互連和第二互連的交叉區(qū)域?qū)?yīng)單個(gè)的存儲(chǔ)單元，存儲(chǔ)器部分疊置在外圍電路部分上；和通過(guò)連接到所述第一接點(diǎn)，形成連接到所述存儲(chǔ)器部分的第一互連和第二互連的多個(gè)第二接點(diǎn)的步驟，所述方法還包括在所述第一互連延伸方向、按至少兩列配置連接到所述第一互連的所述第二接點(diǎn)和所述第一接點(diǎn)的位置，和在所述第二互連延伸方向、按至少兩列配置連接到所述第二互連的所述第二接點(diǎn)和所述第一接點(diǎn)的位置。
23.按權(quán)利要求22的存儲(chǔ)器裝置的制造方法，其中，用第一最小工藝尺寸形成所述外圍電路部分，和用比所述第一最小工藝尺寸小的第二最小工藝尺寸形成所述存儲(chǔ)器部分。
24.按權(quán)利要求22的存儲(chǔ)器裝置的制造方法，其中，形成所述存儲(chǔ)器部分的步驟包括形成所述第一互連的步驟，至少在對(duì)應(yīng)單個(gè)存儲(chǔ)單元的區(qū)域中構(gòu)成要連接到所述第一互連的存儲(chǔ)單元的器件的形成步驟，和形成要連接到所述器件的第二互連的步驟。
25.按權(quán)利要求24的存儲(chǔ)器裝置的制造方法，其中形成2-端器件，作為構(gòu)成所述存儲(chǔ)單元的器件。
26.按權(quán)利要求25的存儲(chǔ)器裝置的制造方法，基中形成電阻器層、或電阻器層和開(kāi)關(guān)層的疊層作為2-端器件。
全文摘要
不用高對(duì)準(zhǔn)精度能制成的存儲(chǔ)器及其制造方法和使用方法，在襯底上用第一最小工藝尺寸形成外圍電路部分(第一半導(dǎo)體部分)，其上疊置用比第一最小工藝尺寸小的第二最小工藝尺寸形成的存儲(chǔ)器部分(第二半導(dǎo)體部分)，用比第二最小工藝尺寸粗糙的對(duì)準(zhǔn)精度疊置存儲(chǔ)器部分(第二半導(dǎo)體部分)和外圍電路部分(第一半導(dǎo)體部分)，在存儲(chǔ)器部分中的字線和位線交叉的區(qū)域形成用2－端器件構(gòu)成的存儲(chǔ)單元，在字線和位線延伸的方向按至少兩列配置連接字線和位線和外圍電路部分的接點(diǎn)。
文檔編號(hào)H01L27/24GK1455456SQ0313680
公開(kāi)日2003年11月12日 申請(qǐng)日期2003年4月18日 優(yōu)先權(quán)日2002年4月18日
發(fā)明者荒谷勝久, 石田實(shí), 河內(nèi)山彰 申請(qǐng)人:索尼公司