專利名稱：使集成電路可承受高壓靜電放電的氧化銦錫走線方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種使集成電路(IC)可承受高伏特靜電壓放電的氧化銦錫(ITO)走線方法。
背景技術(shù)：
按，在這個資訊爆炸的時代里，如何讓各種訊息以最簡便的方式，在最短的時間里，傳達(dá)至消費者身上，相信是消費者所重視的，諸如股市行情或隨時隨地得到最新的消費訊息等皆是，而在行動電話使用率幾乎達(dá)到人手一機的狀況下，行動電話-這個擁有顯示幕的電子機具，即為各工商界運用的最佳媒介；但，凡熟悉此項技術(shù)者均知，行動電話的顯示幕之所以可以顯示各項訊息，主要是一個與其顯示幕連結(jié)的IC配合以氧化銦錫(ITO)走線構(gòu)成的電路及相關(guān)微電元件所連結(jié)構(gòu)成。
而常用ITO電路因?qū)щ娦约?，又利于加工于玻璃板上，故?yīng)用于行動電話時，固利于工商業(yè)界由行動電話傳輸大量復(fù)雜訊息。但卻因液晶顯示模塊(LCD Module)內(nèi)氧化錮錫(ITO)走線常用的設(shè)計，使液晶顯示模塊(LCD Module)，在晶粒黏著于玻璃(COG type)時，對高伏特靜電壓放電仍有大幅改善的必要，因液晶顯示模塊(LCD Module)無法承受高伏特靜電壓放電導(dǎo)致行動電話顯示幕動作異常的缺弊。而在玻璃上加電容或杭靜電元件雖是解決方式之一，但是除可應(yīng)用空間有限(相對易造成玻璃破損)外，制程不易及成本高亦是其缺失。如何提高液晶顯示模塊(LCDModule)組裝于客戶端產(chǎn)品時，能提高靜電放電(Electro Static Dischargr，ESD)防護(hù)功能，及針對電子零件的特性，設(shè)計出讓液晶顯示驅(qū)動IC(LCDDriverIC)可抵抗高伏特靜電壓的電路，即相關(guān)業(yè)界開發(fā)的首要。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種使IC可承受高伏特靜電壓放電的ITO走線方法，其主要步驟包括液晶顯示模塊，在晶粒黏著于玻璃上的驅(qū)動積體電路的黏著處與模塊介面處，針對各模塊介面輸出腳位的功能與用途設(shè)計出適合的線阻抗與布線方式；以提高液晶顯示模塊組裝于客戶端產(chǎn)品時，能提高靜電放電防護(hù)功能。
所述的方法，其中將該IC底部所有VDD或VSS接腳全部連接在一起，連接VSS或VDD后的ITO走線寬度要在不影響其他接腳走線下布滿IC底部，讓進(jìn)入模塊介面處的靜電，可由大面積的ITO涂布設(shè)計，讓靜電放電有效疏導(dǎo)消散，提高IC對靜電放電的防護(hù)能力。
所述的方法，其中串接一極高阻抗值(3K-50KΩ)于重置指令控制接腳中。
所述的方法，其中提高資料總線的氧化銦錫線阻抗值(100-1000Ω)；例如CS1.D/C，WR，RD，D0-D7，C86。


請參閱以下有關(guān)本發(fā)明一較佳實施例的詳細(xì)說明及其附圖，將可進(jìn)一步了解本發(fā)明的技術(shù)內(nèi)容及其目的功效；有關(guān)該實施例的附圖為圖1為本發(fā)明液晶顯示模塊中驅(qū)動IC處的ITO走線示意圖圖2為傳統(tǒng)方式ITO走線示意圖，其為一規(guī)則性的INTERFACEPIN寬度；以及圖3為本發(fā)明ITO走線示意圖，針對各INTERFACEPIN的功能與用途而設(shè)計不同的氧化銦錫線阻抗值與走線方式。
具體實施例方式
請參閱圖3，本發(fā)明所提供的一種使IC可承受高伏特靜電壓放電的ITO走線方法，其主要步驟包括1、液晶顯示模塊，在晶粒黏著于玻璃上的驅(qū)動積體電路的黏著處與模塊介面處，針對各模塊介面輸出的腳位的功能與用途設(shè)計出適合的線阻抗與布線方式；以提高液晶顯示模塊組裝于客戶端產(chǎn)品時，能提高靜電放電防護(hù)功能；其中2、將該IC底部所有VDD或VSS接腳全部連接在一起，連接VSS或VDD后的ITO走線寬度要在不影響其他接腳走線下布滿IC底部。讓進(jìn)入模塊介面處的靜電放電，可由大面積的ITO涂布設(shè)計，讓靜電有效疏導(dǎo)消散，提高IC對靜電放電的防護(hù)能力。
3、串接一極高阻抗值(3K-50KΩ)于重置指令控制接腳中。
4、提高資料總線的ITO線阻抗值(100-1000Ω)。例如CS1.D/C，WR，RD，D0-D7，C86等。
圖中各代表符號的電壓及功能如下表所示

本發(fā)明所提供的一種使IC可承受高伏特靜電壓放電的ITO走線方法，與其他常用技術(shù)相互比較時，本發(fā)明由ITO走線以特殊面積分布函數(shù)涂布于IC底部，并且配合特殊輸出腳位的阻值設(shè)計，讓進(jìn)入IC的靜電放電，可由特殊的氧化銦錫(ITO)涂布設(shè)計，讓靜電有效疏導(dǎo)消散或阻隔部份靜電于模塊介面處；提高IC對靜電放電的防護(hù)能力，完全不增加額外的電容或抗靜電元件有效使成本降低。并提高液晶顯示模塊組裝于客戶端產(chǎn)品時，能提高靜電放電防護(hù)功能。
上列詳細(xì)說明是針對本發(fā)明的一可行實施例的具體說明，但該實施例并非用以限制本發(fā)明的專利范圍，凡未脫離本發(fā)明技術(shù)精神所為的等效實施或變更，均應(yīng)包含于本發(fā)明的專利范圍中。
權(quán)利要求
1.一種使集成電路可承受高壓靜電放電的氧化銦錫走線方法，其主要步驟包括液晶顯示模塊，在晶粒黏著于玻璃上的驅(qū)動積體電路的黏著處與模塊介面處，針對各模塊介面輸出腳位的功能與用途設(shè)計出適合的線阻抗與布線方式；以提高液晶顯示模塊組裝于客戶端產(chǎn)品時，能提高靜電放電防護(hù)功能。
2.按權(quán)利要求1所述的方法，其特征在于，其中將該IC底部所有VDD或VSS接腳全部連接在一起，連接VSS或VDD后的ITO走線寬度要在不影響其他接腳走線下布滿IC底部，讓進(jìn)入模塊介面處的靜電，可由大面積的ITO涂布設(shè)計，讓靜電放電有效疏導(dǎo)消散，提高IC對靜電放電的防護(hù)能力。
3.按權(quán)利要求1所述的方法，其特征在于，其中串接一極高阻抗值(3K-50KΩ)于重置指令控制接腳中。
4.按權(quán)利要求1所述的方法，其特征在于，其中提高資料總線的氧化銦錫線阻抗值(100-1000Ω)；為CS1.D/C，WR，RD，D0-D7，C86。
全文摘要
本發(fā)明所提供的一種使集成電路(IC)可承受高壓靜電放電的氧化銦錫走線方法，其主要步驟包括液晶顯示模塊，在晶粒粘著于玻璃上的驅(qū)動集成電路的粘著處與模塊介面處，針對各模塊介面輸出腳位的功能與用途設(shè)計出適合的線阻抗與布線方式；以提高液晶顯示模塊組裝于客戶端產(chǎn)品時，能提高靜電放電防護(hù)功能；其中將該IC底部所有VDD或VSS接腳全部連接在一起，連接VSS或VDD后的ITO走線寬度要在不影響其他接腳走線下布滿IC底部。讓進(jìn)入模塊介面處的靜電放電有效疏導(dǎo)消散，可提高IC對靜電放電的防護(hù)能力。串接一極高阻抗值(3K－50KΩ)于重置指令控制接腳中。提高資料總線的ITO線阻抗值(100－1000Ω)。
文檔編號H01L23/58GK1501495SQ02150519
公開日2004年6月2日 申請日期2002年11月12日 優(yōu)先權(quán)日2002年11月12日
發(fā)明者王星發(fā) 申請人:勝華科技股份有限公司