專利名稱：避免銳角的淺溝道隔離制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種淺溝道隔離制造方法，特別涉及一種避免銳角的淺溝道隔離制造方法。
圖1a至1c為依據(jù)傳統(tǒng)方法制造STI構(gòu)造的制造方法剖面示意圖。首先，參考圖1a，在一半導體基板100上形成一墊氧化層120和一氮化層130，然后圖案化以形成一開口200。
接著，參考圖1b，以圖案化的氮化層130為罩幕，蝕刻半導體基板100至一既定深度，而形成一溝道210。在圖1b中，半導體基板100的垂直側(cè)壁110和上表面的交界處形成一銳角(sharp corner)的溝道頂角(trenchcorner)300。
接著，參考圖1c，將絕緣物質(zhì)(如氧化硅)填入溝道210中，而形成一絕緣層420。然后，進行致密化(如回火)以使絕緣層420的密度提高。然后，除去氮化層130，再進行濕蝕刻以除去墊氧化層120。由于濕蝕刻法是等向性的，也會將絕緣層420的側(cè)壁蝕刻掉一些。而且，因銳角300所產(chǎn)生的應(yīng)力也會加速絕緣層420的蝕刻速率。結(jié)果，絕緣層420會在銳角300附近形成一凹陷460。
當接下來沉積一介電材料(如隧穿氧化層(tunnel oxide layer))時，在銳角300處附近的隧穿氧化層會較薄，因而破壞了隧穿氧化層的完整性。而且，會造成電場反轉(zhuǎn)，于是形成寄生晶體管(parasitic transistor)。當電流流經(jīng)IC器件時，會有高電場集中在銳角300處，因而造成漏電。
已有許多研究者致力于制造具有圓角(rounded corner)的STI構(gòu)造，以避免上述的銳角效應(yīng)(sharp corner effect)。例如，Joyner在美國專利第6,228,747號中使用有機材料或低溫無機材料的拋棄式間隙壁(disposablespacer)來避免銳角效應(yīng)。Chatterjee等人使用LOCOS方法形成鳥嘴(bird’sbeak)構(gòu)造來避免銳角效應(yīng)，但制造過程非常繁復(IEEE，1996)。
為達成本發(fā)明的目的，本發(fā)明公開了一種避免銳角的淺溝道隔離制造方法，包括下列步驟首先，在一半導體基底上依序形成一氮氧化硅(SiON)層與一遮蔽層。定義遮蔽層與氮氧化硅層以形成一開口，露出欲形成淺溝道隔離區(qū)的基底區(qū)域。接著，在氮氧化硅層和遮蔽層的側(cè)壁上形成一間隙壁(spacer)。以間隙壁和遮蔽層為罩幕，在半導體基底內(nèi)形成一淺溝道。接著，形成一襯墊氧化層于淺溝道表面，使得襯墊氧化層在接近氮氧化硅層的處形成鳥嘴形狀。接著，于溝道中填入一隔離氧化層。最后，去除遮蔽層與氮氧化硅層。
該氮氧化硅層的厚度為150至250。
該遮蔽層為氮化硅層。
該遮蔽層的厚度為1500至2500。
該襯墊氧化層的厚度為400至800。
該襯墊氧化層的形成是使用熱氧化法。
該熱氧化法是在800℃至1100℃下進行。
該隔離氧化層是以高密度電漿(HDP)沉積法所形成。
在填入隔離氧化層之后，還包括對該隔離氧化層進行平坦化，直到露出該遮蔽層為止。
該隔離氧化層的平坦化使用化學機械研磨法(CMP)進行。
在氮氧化硅層和遮蔽層的側(cè)壁上形成一間隙壁的步驟包括沉積一順應(yīng)性(conformal)氧化層覆蓋于該半導體基底的全部表面上；非等向性地(anisotropically)蝕刻該順應(yīng)性氧化層以形成該間隙壁。
本發(fā)明還公開一種避免銳角的淺溝道隔離制造方法，包括下列步驟依序形成一氮氧化硅(SiON)層與一遮蔽層于一半導體基底上；定義該遮蔽層與該氮氧化硅層以形成一開口，露出欲形成淺溝道隔離區(qū)的基底區(qū)域；沉積一順應(yīng)性氧化層覆蓋于該半導體基底的全部表面上；非等向性地蝕刻該順應(yīng)性氧化層以在氮氧化硅層和遮蔽層的側(cè)壁上形成一氧化物間隙壁；以該間隙壁和遮蔽層為罩幕，在該半導體基底內(nèi)形成一淺溝道；形成一襯墊氧化層于該淺溝道表面，使得該襯墊氧化層在接近該氮氧化硅層的處形成鳥嘴形狀；于該溝道中填入一隔離氧化層；對該隔離氧化層進行平坦化，直到露出該遮蔽層為止；以及去除該遮蔽層與該氮氧化硅層。
圖標說明100--半導體基板 110--半導體基板 100的垂直側(cè)壁120--墊氧化層 130--氮化層200--開口 210--溝道300--銳角的溝道頂角420--絕緣層 460--凹陷
10--半導體基板 12--氮氧化硅層(SiON)13--遮蔽層 16--硅基板10的垂直方向側(cè)壁18--硅基板10的上表面20--開口 21--溝道30--整合氧化層 32--氧化物間隙壁34--襯墊氧化層 36--鳥嘴構(gòu)造50--圓的溝道頂角請參閱圖2a，在一半導體基板10上依序形成一氮氧化硅層(SiON；silicon oxynitride)12和一遮蔽層13。半導體基板例如是一硅基板。SiON層12的形成方法為例如，使用SiH4，N2O，N2為反應(yīng)氣體，以低壓化學氣相沉積法(LPCVD；low pressure chemical vapor deposition)或電漿輔助化學氣相沉積法(PECVD；plasma-enhanced chemical vapor deposition)而形成，厚度可為150至250之間。遮蔽層13可為氮化硅層，可使用二氯硅烷(SiCl2H2，dichlorosilane)和NH3為反應(yīng)氣體，以LPCVD法而形成，厚度可為1500至2500之間。
接著，在遮蔽層13上形成一圖案化光阻層(未顯示)，以定義將來欲形成器件的主動區(qū)。以圖案化光阻為罩幕，非等向性地蝕刻SiON層12和遮蔽層13，而形成一開口20，暴露出欲形成淺溝道隔離區(qū)的基板部分，然后除去光阻。
參考圖2b，以CVD法沉積順應(yīng)性的氧化層(未顯示)，如氧化硅層，厚度可為400至500，以覆蓋半導體基板10的整個表面。接著，非等向性地蝕刻順應(yīng)性氧化層，而在SiON層12和遮蔽層13的側(cè)壁上形成一氧化物間隙壁(spacer)32。接著，使用氧化物間隙壁32和遮蔽層13為罩幕，蝕刻暴露出的半導體基板10，而形成一溝道21。蝕刻步驟可使用干蝕刻，如反應(yīng)性離子蝕刻法(RIE；reactive ion etching)，溝道21的深度可為約0.1μm至1.5μm。
參考圖2c，以熱氧化法在溝道21的表面上形成一襯墊氧化層34。例如，將硅基板10置于溫度800℃至1100℃的爐管中，并通入氧氣。襯墊氧化層34的厚度可為400至800。當硅基板進行熱氧化制造方法時，氧化不僅會在暴露的區(qū)域上進行，也會在未暴露的區(qū)域上進行。因此，氧氣會擴散到SiON層12，而像LOCOS制造方法一樣，形成鳥嘴構(gòu)造36。此外，在襯墊氧化層34的熱氧化過程中，會遇到兩種不同材質(zhì)，也即SiON層12和氧化物間隙壁32。因此，朝向氧化物間隙壁32的氧化(垂直方向的)會比朝向SiON層12的氧化(側(cè)向的)來得快。因此，鳥嘴構(gòu)造在垂直方向上是厚的，在側(cè)向上是短的。而且，由于鳥嘴構(gòu)造，由硅基板10的垂直方向側(cè)壁16和上表面18所形成的頂角(稱溝道頂角)50變成圓的。
參考圖2d，將一隔離氧化層填入溝道21內(nèi)。例如，使用氧(O2)和甲硅烷(silane；SiH4)為反應(yīng)氣體，以高密度電漿化學氣相沉積法(HDPCVD；high-density plasma chemical vapor deposition)，在半導體基板10的整個表面上沉積一氧化層，而將HDP氧化層填入溝道21內(nèi)。接著，對HDP氧化層進行平坦化制造方法，如化學機械研磨法，直到暴露出遮蔽層13。在圖2d中，氧化物間隙壁32、襯墊氧化層34和填入的隔離氧化層整合為溝道21內(nèi)的整合氧化層30。接著，除去遮蔽層13和SiON層12。于是，形成圖2e所示的構(gòu)造，有整合氧化層30填于溝道21中，且溝道頂角50是圓的。
綜上所述，本發(fā)明使用SiON層12作為襯墊層，并在SiON層12和遮蔽層13的側(cè)壁上形成氧化物間隙壁32。因此，當以熱氧化法在溝道21表面上形成襯墊氧化層34時，由于朝向氧化物間隙壁32的氧化(垂直方向的)比朝向SiON層12的氧化(側(cè)向的)為快，可形成厚而短的鳥嘴構(gòu)造。硅基板10的垂直方向側(cè)壁16和上表面18所構(gòu)成的溝道頂角50變?yōu)閳A的。因此，當例如隧穿氧化層的介電材料在主動區(qū)上形成時，由于圓化的頂角50，可避免頂角薄化效應(yīng)。隧穿氧化層的厚度均勻，可維持其完整性。因此，電場不會集中在溝道頂角，可避免寄生晶體管和漏電。
雖然本發(fā)明已以較佳實施例公開如上，然其并非用以限制本發(fā)明，任何本領(lǐng)域的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當可做等效變化與潤飾，因此本發(fā)明的保護范圍以權(quán)利要求為準。
權(quán)利要求
1.一種避免銳角的淺溝道隔離制造方法，其特征在于，包括下列步驟依序形成一氮氧化硅(SiON)層與一遮蔽層于一半導體基底上；定義該氮氧化硅層與該遮蔽層以形成一開口，露出欲形成淺溝道隔離區(qū)的基底區(qū)域；在氮氧化硅層和遮蔽層的側(cè)壁上形成一間隙壁(spacer)；以該間隙壁和遮蔽層為罩幕，在該半導體基底內(nèi)形成一淺溝道；形成一襯墊氧化層于該淺溝道表面，使得該襯墊氧化層在接近該氮氧化硅層的處形成鳥嘴形狀；于該溝道中填入一隔離氧化層；以及去除該遮蔽層與該氮氧化硅層。
2.如權(quán)利要求1所述的避免銳角的淺溝道隔離制造方法，其特征在于，該氮氧化硅層的厚度為150至250。
3.如權(quán)利要求1所述的避免銳角的淺溝道隔離制造方法，其特征在于，該遮蔽層為氮化硅層。
4.如權(quán)利要求3所述的避免銳角的淺溝道隔離制造方法，其特征在于，該遮蔽層的厚度為1500至2500。
5.如權(quán)利要求1所述的避免銳角的淺溝道隔離制造方法，其特征在于，該襯墊氧化層的厚度為400至800。
6.如權(quán)利要求1所述的避免銳角的淺溝道隔離制造方法，其特征在于，該襯墊氧化層的形成是使用熱氧化法。
7.如權(quán)利要求6所述的避免銳角的淺溝道隔離制造方法，其特征在于，該熱氧化法是在800℃至1100℃下進行。
8.如權(quán)利要求1所述的避免銳角的淺溝道隔離制造方法，其特征在于，隔離氧化層是以高密度電漿(HDP)沉積法所形成。
9.如權(quán)利要求1所述的避免銳角的淺溝道隔離制造方法，其特征在于，在填入隔離氧化層之后，還包括對該隔離氧化層進行平坦化，直到露出該遮蔽層為止。
10.如權(quán)利要求9所述的避免銳角的淺溝道隔離制造方法，其特征在于，該隔離氧化層的平坦化使用化學機械研磨法(CMP)進行。
11.如權(quán)利要求1所述的避免銳角的淺溝道隔離制造方法，其特征在于，在氮氧化硅層和遮蔽層的側(cè)壁上形成一間隙壁的步驟包括沉積一順應(yīng)性(conformal)氧化層覆蓋于該半導體基底的全部表面上；以及非等向性地(anisotropically)蝕刻該順應(yīng)性氧化層以形成該間隙壁。
12.一種避免銳角的淺溝道隔離制造方法，其特征在于，包括下列步驟依序形成一氮氧化硅(SiON)層與一遮蔽層于一半導體基底上；定義該遮蔽層與該氮氧化硅層以形成一開口，露出欲形成淺溝道隔離區(qū)的基底區(qū)域；沉積一順應(yīng)性氧化層覆蓋于該半導體基底的全部表面上；非等向性地蝕刻該順應(yīng)性氧化層以在氮氧化硅層和遮蔽層的側(cè)壁上形成一氧化物間隙壁；以該間隙壁和遮蔽層為罩幕，在該半導體基底內(nèi)形成一淺溝道；形成一襯墊氧化層于該淺溝道表面，使得該襯墊氧化層在接近該氮氧化硅層的處形成鳥嘴形狀；于該溝道中填入一隔離氧化層；對該隔離氧化層進行平坦化，直到露出該遮蔽層為止；以及去除該遮蔽層與該氮氧化硅層。
13.如權(quán)利要求12所述的避免銳角的淺溝道隔離制造方法，其特征在于，該氮氧化硅層的厚度為150至250。
14.如權(quán)利要求12所述的避免銳角的淺溝道隔離制造方法，其特征在于，該遮蔽層為氮化硅層。
15.如權(quán)利要求14所述的避免銳角的淺溝道隔離制造方法，其特征在于，該遮蔽層的厚度為1500至2500。
16.如權(quán)利要求12所述的避免銳角的淺溝道隔離制造方法，其特征在于，該襯墊氧化層的厚度為400至800。
17.如權(quán)利要求12所述的避免銳角的淺溝道隔離制造方法，其特征在于，該襯墊氧化層的形成是使用熱氧化法。
18.如權(quán)利要求17所述的避免銳角的淺溝道隔離制造方法，其特征在于，該熱氧化法是在800℃至1100℃下進行。
19.如權(quán)利要求12所述的避免銳角的淺溝道隔離制造方法，其特征在于，隔離氧化層是以高密度電漿沉積法所形成。
20.如權(quán)利要求12所述的避免銳角的淺溝道隔離制造方法，其特征在于，該隔離氧化層的平坦化是使用化學機械研磨法(CMP)進行。
全文摘要
本發(fā)明涉及一種避免銳角的淺溝道隔離制造方法，包括下列步驟。首先，在一半導體基底上依序形成一氮氧化硅(SiON)層與一遮蔽層。定義遮蔽層與氮氧化硅層以形成一開口，露出欲形成淺溝道隔離區(qū)的基底區(qū)域。接著，在氮氧化硅層和遮蔽層的側(cè)壁上形成一間隙壁(spacer)。以間隙壁和遮蔽層為罩幕，在半導體基底內(nèi)形成一淺溝道。接著，形成一襯墊氧化層于淺溝道表面，使得襯墊氧化層在接近氮氧化硅層的處形成鳥嘴形狀。接著，于溝道中填入一隔離氧化層。最后，去除遮蔽層與氮氧化硅層。本發(fā)明可形成短而厚的鳥嘴構(gòu)造以及圓化的溝道頂角。因此，隧穿氧化層的厚度均勻，可維持完整性。電場不會集中在溝道頂角，而可避免寄生晶體管和漏電。
文檔編號H01L21/70GK1459841SQ02141499
公開日2003年12月3日 申請日期2002年8月30日 優(yōu)先權(quán)日2002年5月21日
發(fā)明者蔡文彬, 吳俊沛, 陳輝煌 申請人:旺宏電子科技股份有限公司