專(zhuān)利名稱(chēng)：可在低電源電壓下運(yùn)行的降低電位產(chǎn)生電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及電源電路和半導(dǎo)體器件，特別是涉及一種用于產(chǎn)生內(nèi)部降低的電位的電源電路以及涉及使用這種電路的半導(dǎo)體器件。
產(chǎn)生已降低的電位的內(nèi)部降低電位產(chǎn)生電路典型地使用一系列電阻對(duì)從外部電源提供的電位進(jìn)行分壓，并且設(shè)定一個(gè)上限和一個(gè)下限，它們定義了所產(chǎn)生的已降低的電位的一個(gè)范圍。內(nèi)部降低電位的產(chǎn)生電路使用一個(gè)電流鏡像電路來(lái)控制它的輸出電位，使得它停留在上限和下限之間。


圖1是一份電路圖，表示一種現(xiàn)有技術(shù)的內(nèi)部降低電位產(chǎn)生電路的配置。
圖1的內(nèi)部降低電位產(chǎn)生電路10包括各PMOS型晶體三極管11至14，各NMOS型晶體三極管15至18，各NMOS型晶體三極管21至24，各PMOS型晶體三極管25至27，一個(gè)倒相器31，一個(gè)PMOS型晶體三極管32，一個(gè)NMOS型晶體三極管33，以及電阻R1至R3。
電阻R1至R3被串聯(lián)連接，由此形成一個(gè)電位分壓器，它對(duì)介于電位VF以及電位VSS之間的電位進(jìn)行分壓。電位VF從一個(gè)外部電源電位VDD產(chǎn)生，并且是與VDD無(wú)關(guān)的一個(gè)固定電位。電位分壓器產(chǎn)生一個(gè)下限參考電位vl，作為已降低的電位的下限，以及一個(gè)上限參考電位vu，作為已降低的電位的上限。
各PMOS型晶體三極管11至14以及各NMOS型晶體三極管15至18一起，組成一個(gè)NMOS型電流鏡像電路，它起到比較器的作用。NMOS型電流鏡像電路有一個(gè)輸入節(jié)點(diǎn)，這就是NMOS晶體三極管15的柵極，它接收來(lái)自電位分壓器的下限參考電位vl。各NMOS晶體三極管21至24，以及各PMOS晶體三極管25至27一起，組成一個(gè)PMOS型電流鏡像電路，它起到比較器的作用。PMOS型晶體三極管25的柵極用作該P(yáng)MOS型電流鏡像電路的輸入節(jié)點(diǎn)，并接收來(lái)自電位分壓器的上限參考電位vu。
在下限一側(cè)的NMOS型電流鏡像電路產(chǎn)生一個(gè)輸出，它被送往PMOS型晶體三極管32的柵極。在上限一側(cè)的PMOS型電流鏡像電路的輸出被送往NMOS型晶體三極管33的柵極。PMOS晶體三極管32以及NMOS晶體三極管33在它們的漏極處互相連接，并且從介于這些晶體三極管之間的連接點(diǎn)輸出一個(gè)已降低的電位vpr。所產(chǎn)生的已降低的電位vpr被送往半導(dǎo)體器件的內(nèi)部電路，并且還被反饋到下限一側(cè)的NMOS型電流鏡像電路以及上限一側(cè)的NMOS型電流鏡像電路。
下限一側(cè)的NMOS型電流鏡像電路將所產(chǎn)生的已降低的電位vpr跟下限參考電位vl加以比較。若已降低的電位vpr低于下限參考電位vl，則NMOS型晶體三極管15變?yōu)閷?dǎo)通，它將節(jié)點(diǎn)n0的電位拉到低電位。這使得PMOS晶體三極管32導(dǎo)通，將已降低的vpr拉上去。若已降低的電位vpr高于下限參考電位次vl，則NMOS晶體三極管15變?yōu)榻刂?，從而使?jié)點(diǎn)n0的電位保持高電平，由此使得PMOS晶體三極管32截止。
上限一側(cè)的PMOS型電流鏡像電路將所產(chǎn)生的已降低的電位vpr跟上限參考電位vu加以比較。若已降低的電位vpr高于上限參考電位vu，則PMOS晶體三極管25變?yōu)閷?dǎo)通，它將節(jié)點(diǎn)n1的電位拉到高電位。這使得NMOS晶體三極管33導(dǎo)通，將已降低的電位vpr拉下來(lái)。若已降低的電位vpr低于上限參考電位vu，則PMOS型晶體三極管25變?yōu)榻刂?，從而使?jié)點(diǎn)n1的電位保持低電平，由此使得NMOS晶體三極管33截止。
當(dāng)半導(dǎo)體器件被設(shè)置為低功耗模式時(shí)，信號(hào)ulp變?yōu)楦唠娖健．?dāng)?shù)凸哪Ｊ竭M(jìn)入信號(hào)ulp變?yōu)楦唠娖綍r(shí)，各NMOS型晶體三極管21和24變?yōu)閷?dǎo)通，并且PMOS型晶體三極管27變?yōu)榻刂?。其結(jié)果是，上限一側(cè)的PMOS型電流鏡像電路將停止工作。節(jié)點(diǎn)n1的電位變?yōu)榈碗娖?，由此使NMOS晶體三極管33截止。這就避免了漏電流從已降低的電位vpr流到地電位VSS。而且，PMOS型晶體三極管11至14導(dǎo)通，以及NMOS型晶體三極管18截止。這就使節(jié)點(diǎn)n0的電位變?yōu)楦唠娖?，并使PMOS晶體三極管32截止。
通過(guò)進(jìn)行上述操作，內(nèi)部降低電位產(chǎn)生電路10產(chǎn)生并控制已降低的電位vpr，使得已降低的電位vpr落在上限參考電位vu以及下限參考電位vl之間。
現(xiàn)在的半導(dǎo)體器件通常被供以外部電源電位，為了降低功耗，該電位被設(shè)置為相對(duì)低。圖1的內(nèi)部降低電位產(chǎn)生電路10在上限一側(cè)使用PMOS型電流鏡像電路。當(dāng)外部電源電壓VDD降低時(shí)，介于上限參考電位vu與電源電壓VDD之間的差值變小，使得PMOS晶體三極管25和26不能充分地導(dǎo)通。其結(jié)果是，在上限一側(cè)的PMOS型電流鏡像電路不能表現(xiàn)出足夠的增益。
因此，需要有這樣一種電源電路和這樣一種半導(dǎo)體器件，即使當(dāng)外部電源電位為相對(duì)地低時(shí)，仍能適當(dāng)?shù)禺a(chǎn)生內(nèi)部降低的電位。
在隨后的敘述中，將說(shuō)明本發(fā)明的各項(xiàng)特征和優(yōu)點(diǎn)，并且從以下的描述和諸附圖中，將部分地變得更加明顯，或者根據(jù)在本說(shuō)明書(shū)中所提供的內(nèi)容，通過(guò)實(shí)踐本發(fā)明也可以了解。通過(guò)在本說(shuō)明書(shū)中以如此充分、明確、精煉和精確的描述特別地指出的一種電源電路和一種半導(dǎo)體器件，將能實(shí)現(xiàn)和獲得本發(fā)明的各項(xiàng)目標(biāo)以及其他的各項(xiàng)特征和優(yōu)點(diǎn)，使得專(zhuān)業(yè)人士能實(shí)踐本發(fā)明。
為了實(shí)現(xiàn)這些和其他優(yōu)點(diǎn)，并且根據(jù)本文所體現(xiàn)的和廣義地描述的本發(fā)明的目的，根據(jù)本發(fā)明的一個(gè)電源電路包括一個(gè)第一NMOS型電流鏡像電路，它將第一電位跟第二電位進(jìn)行比較；一個(gè)第二NMOS型電流鏡像電路，它將第一電位跟第三電位進(jìn)行比較；以及一個(gè)電壓設(shè)置電路，它響應(yīng)于第一和第二NMOS型電流鏡像電路的輸出，調(diào)節(jié)第一電位，使得第一電位落在第二電位和第三電位之間。
在如上所述的電源電路中，電位設(shè)置電路包括一個(gè)PMOS型晶體三極管以及一個(gè)NMOS型晶體三極管，它們被串聯(lián)連接，以形成介于電源電位以及地電位之間的一個(gè)晶體三極管序列，第一NMOS型電流鏡像電路的輸出端被連接到所述晶體三極管序列中的PMOS晶體三極管的柵極，第二NMOS型電流鏡像電路的輸出端被連接到所述晶體三極管序列中的NMOS晶體三極管的柵極，并且在介于所述晶體三極管序列中的PMOS晶體三極管和NMOS晶體三極管之間的一個(gè)結(jié)合點(diǎn)處，產(chǎn)生第一電位。
此外，如上所述的電源電路還包括一個(gè)電路，它響應(yīng)于一個(gè)預(yù)定信號(hào)的確立，掛起第二NMOS型電流鏡像電路的運(yùn)作，以及一個(gè)NMOS型晶體三極管，它被連接到介于地電位以及所述晶體三極管序列中的NMOS型晶體三極管的柵極之間，并且，響應(yīng)于預(yù)定信號(hào)的確立，它變?yōu)閷?dǎo)通，使得所述晶體三極管序列中的NMOS型晶體三極管的柵極被連接到地電位。
如上所述的電源電路產(chǎn)生并控制已降低的電位(即，第一電位)，使得已降低的電位落在下限參考電位(即，第二電位)以及上限參考電位(即，第三電位)之間。本發(fā)明的配置在上限一側(cè)以及下限一側(cè)都使用一個(gè)NMOS型電流鏡像電路，使得，即使作為降低外部電源電位的結(jié)果，介于上限參考電位以及電源電位之間的差值變小時(shí)，用于NMOS型電流鏡像電路之中的各NMOS型晶體三極管仍能充分地導(dǎo)通。因此，即使為了降低功耗的目的而將外部電源電位設(shè)置為一個(gè)相對(duì)低的電位，在上限一側(cè)的NMOS型電流鏡像電路仍能給出足夠的增益。
此外，當(dāng)一個(gè)低功耗模式進(jìn)入信號(hào)(即，預(yù)定信號(hào))被確立時(shí)，在上限一側(cè)的NMOS型電流鏡像電路將停止工作。當(dāng)出現(xiàn)這種情況時(shí)，在晶體三極管序列中的NMOS型晶體三極管柵極上的電位可能沒(méi)有充分地降低到低電平。在本發(fā)明中，提供了一種NMOS型晶體三極管，響應(yīng)于低功耗模式進(jìn)入信號(hào)的確立，它變?yōu)閷?dǎo)通，由此使柵極電位充分地降低到低電平，并使晶體三極管序列中的NMOS型晶體三極管截止。這就避免了漏電流從已降低的電位流向地電位。
通過(guò)下面的詳細(xì)說(shuō)明并結(jié)合諸附圖進(jìn)行閱讀，將使本發(fā)明的其他目標(biāo)和進(jìn)一步的特征變得更為明顯。
圖2是一份方框圖，表示采用本發(fā)明的內(nèi)部降低電位發(fā)生電路的半導(dǎo)體器件的一個(gè)實(shí)例。雖然圖2表示一種半導(dǎo)體存儲(chǔ)器器件作為一個(gè)實(shí)例，但是本發(fā)明的半導(dǎo)體器件不局限于半導(dǎo)體存儲(chǔ)器器件。
圖2的半導(dǎo)體存儲(chǔ)器器件20包括一個(gè)輸入/輸出接口21，一個(gè)地址解碼器22，一個(gè)數(shù)據(jù)控制器23，一個(gè)存儲(chǔ)器核心24，以及一個(gè)電源電路25。輸入/輸出接口21從器件外部接收地址信號(hào)，輸入數(shù)據(jù)信號(hào)和控制信號(hào)，并且向器件外部提供輸出數(shù)據(jù)信號(hào)。由地址解碼器22對(duì)已提供的地址信號(hào)進(jìn)行解碼。
存儲(chǔ)器核心24包括存儲(chǔ)器各單元，各字線，各位線，各讀放大器，等等。在數(shù)據(jù)讀出操作的情況下，響應(yīng)于由地址解碼器22解碼的一個(gè)行地址，一根字線被激活，并且從相應(yīng)的存儲(chǔ)器各單元讀出的數(shù)據(jù)經(jīng)由各位線被送往各讀放大器。數(shù)據(jù)從對(duì)應(yīng)于由地址解碼器22解碼的一個(gè)列地址的各讀放大器讀出，并且隨即通過(guò)數(shù)據(jù)控制器23以及輸入/輸出接口21被送往器件外部。
在數(shù)據(jù)寫(xiě)入操作的情況下，響應(yīng)于由地址解碼器22解碼的一個(gè)行地址，一根字線被激活，并且從相應(yīng)的存儲(chǔ)器各單元讀出準(zhǔn)備經(jīng)由各位線被送往各讀放大器的數(shù)據(jù)。此后，通過(guò)數(shù)據(jù)控制器23，將數(shù)據(jù)寫(xiě)入對(duì)應(yīng)于由地址解碼器22解碼的一個(gè)列地址的一個(gè)讀出放大器，接著各讀放大器的數(shù)據(jù)被存儲(chǔ)或重新存儲(chǔ)到各存儲(chǔ)器單元之中。
電源電路25包括本發(fā)明的內(nèi)部降低電位發(fā)生電路，并且向半導(dǎo)體存儲(chǔ)器器件20的各部分提供預(yù)定的電源電位。由電源電路25的內(nèi)部降低電位產(chǎn)生電路產(chǎn)生的已降低的電位被送往，例如，存儲(chǔ)器核心24，并且被用來(lái)作為一個(gè)單元的基板電位以及用于對(duì)各位線進(jìn)行預(yù)充電的預(yù)充電電位。
當(dāng)從器件外部提供的各控制信號(hào)表示已經(jīng)進(jìn)入低功耗模式時(shí)，輸入/輸出接口21就給出低功耗模式進(jìn)入信號(hào)ulp。響應(yīng)于低功耗模式進(jìn)入信號(hào)ulp的確立，電源電路25進(jìn)行這樣的處理，例如，在半導(dǎo)體存儲(chǔ)器器件20的各單元中，將其操作被掛起的預(yù)定的各單元的電源掛起。
圖3是一份電路圖，表示根據(jù)本發(fā)明的內(nèi)部降低電位發(fā)生電路的配置。
圖3的內(nèi)部降低電位發(fā)生電路包括各PMOS型晶體三極管31至34，各NMOS晶體三極管35至38，各PMOS型晶體三極管41至44，各NMOS型晶體三極管45至47，一個(gè)倒相器51，一個(gè)PMOS型晶體三極管52，一個(gè)NMOS型晶體三極管53，以及電阻R1至R3。
電阻R1至R3被串聯(lián)連接，由此形成一個(gè)電位分壓器，它對(duì)介于電位VF以及電位VSS之間的電位進(jìn)行分壓。電位VF從一個(gè)外部電源電位VDD產(chǎn)生，并且是與VDD無(wú)關(guān)的一個(gè)固定電位。電位分壓器產(chǎn)生一個(gè)下限參考電位vl，作為已降低的電位的下限，以及一個(gè)上限參考電位vu，作為已降低的電位的上限。
各PMOS型晶體三極管31至34以及各NMOS型晶體三極管35至38一起，組成一個(gè)NMOS型電流鏡像電路，它起到比較器的作用。NMOS型電流鏡像電路有一個(gè)輸入節(jié)點(diǎn)，這就是NMOS型晶體三極管35的柵極，它接收來(lái)自電位分壓器的下限參考電位vl。各PMOS型晶體三極管41至44，以及各NMOS型晶體三極管45至47一起，組成一個(gè)NMOS型電流鏡像電路，它起到比較器的作用。NMOS型晶體三極管45的柵極用作NMOS型電流鏡像電路的輸入節(jié)點(diǎn)，它接收來(lái)自電位分壓器的上限參考電位vu。
這樣一來(lái)，本發(fā)明不僅在下限一側(cè)，而且在上限一側(cè)使用NMOS型電流鏡像電路。
在下限一側(cè)的NMOS型電流鏡像電路產(chǎn)生一個(gè)輸出，它被送往PMOS型晶體三極管52的柵極。在上限一側(cè)的NMOS型電流鏡像電路的輸出被送往NMOS型晶體三極管53的柵極。PMOS型晶體三極管52以及NMOS型晶體三極管53在它們的漏極處互相連接，并且從介于這些晶體三極管之間的連接點(diǎn)處輸出一個(gè)已降低的電位vpr。所產(chǎn)生的已降低的電位vpr被送往半導(dǎo)體器件的內(nèi)部電路，并且還被反饋到下限一側(cè)的NMOS型電流鏡像電路以及上限一側(cè)的NMOS型電流鏡像電路。
下限一側(cè)的NMOS型電流鏡像電路將所產(chǎn)生的已降低的電位vpr跟下限參考電位vl加以比較。若已降低的電位vpr低于下限參考電位次vl，則NMOS晶體三極管35變?yōu)閷?dǎo)通，它將節(jié)點(diǎn)n0的電位拉到低電平。這使得PMOS型晶體三極管52導(dǎo)通，將已降低的vpr拉上來(lái)。若已降低的電位vpr高于下限參考電位次vl，則NMOS型晶體三極管35變?yōu)榻刂?，從而使?jié)點(diǎn)n0的電位保持在高電平，由此使得PMOS型晶體三極管52截止。
上限一側(cè)的NMOS型電流鏡像電路將所產(chǎn)生的已降低的電位vpr跟上限參考電位vu加以比較。若已降低的電位vpr高于上限參考電位vu，則NMOS型晶體三極管45變?yōu)榻刂?，它將?jié)點(diǎn)n1的電位保持在高電平。這使得PMOS型晶體三極管53導(dǎo)通，將已降低的vpr拉下來(lái)。若已降低的電位vpr低于上限參考電位vu，則NMOS型晶體三極管45變?yōu)閷?dǎo)通，從而使節(jié)點(diǎn)n1的電位下拉到低電平，由此使得NMOS晶體三極管53截止。
當(dāng)半導(dǎo)體器件被設(shè)置為低功耗模式時(shí)，信號(hào)ulp變?yōu)楦唠娖健．?dāng)?shù)凸哪Ｊ竭M(jìn)入信號(hào)ulp變?yōu)楦唠娖綍r(shí)，各PMOS型晶體三極管41和43變?yōu)榻刂埂Ｆ浣Y(jié)果是，上限一側(cè)的NMOS型電流鏡像電路將停止工作。由于NMOS型晶體三極管47的電阻的影響，當(dāng)出現(xiàn)這種情況時(shí)，節(jié)點(diǎn)n1的電位可能沒(méi)有充分地下拉到低電平。在本發(fā)明中，響應(yīng)于低功耗模式進(jìn)入信號(hào)ulp變?yōu)楦唠娖?，NMOS型晶體三極管54變?yōu)閷?dǎo)通，以便使節(jié)點(diǎn)n1的電位被充分地下拉到低電平，由此使NMOS型晶體三極管53截止。這就避免了漏電流從已降低的電位vpr流到地電位VSS。而且，PMOS型晶體三極管31至34導(dǎo)通，以及NMOS型晶體三極管38截止。這就使節(jié)點(diǎn)n0的電位變?yōu)楦唠娖?，從而使PMOS型晶體三極管52截止。
在上限一側(cè)的NMOS型電流鏡像電路中，當(dāng)已降低的電位vpr低于上限參考電位vu時(shí)，最好是使NMOS型晶體三極管53完全截止。為了做到這一點(diǎn)，就需要將節(jié)點(diǎn)n1的電位下拉到VSS電平。在圖3所示的本發(fā)明的內(nèi)部降低電位產(chǎn)生電路30中，NMOS型晶體三極管47被賦予這樣的特性，即，當(dāng)已降低的電位vpr低于上限參考電壓vu時(shí)，NMOS型晶體三極管53變?yōu)槌浞值亟刂埂?br> 通過(guò)進(jìn)行上述操作，內(nèi)部降低電位產(chǎn)生電路30產(chǎn)生并控制已降低的電位vpr，使得已降低的電位vpr落在上限參考電位vu以及下限參考電位vl之間。本發(fā)明的配置除了在下限一側(cè)以外，還在上限一側(cè)使用一個(gè)NMOS型電流鏡像電路，即使由于外部電源電位VDD降低而使得介于上限參考電位vu與電源電壓VDD之間的差值變小時(shí)，NMOS型晶體三極管45和46還能充分地導(dǎo)通。因此，即使為了降低功耗的目的而將外部電源電位設(shè)置為一個(gè)相對(duì)低的電位時(shí)，在上限一側(cè)的NMOS型電流鏡像電路仍能給出足夠的增益。
圖4A至圖4C這幾份圖表示一種NMOS型電流鏡像電路和一種PMOS型電流鏡像電路的特性。
圖4A表示NMOS型電流鏡像電路和PMOS型電流鏡像電路的增益的頻率特性。實(shí)線表示NMOS型電流鏡像電路的增益，虛線表示PMOS型電流鏡像電路的增益。如圖4A所示，在整個(gè)頻率范圍內(nèi)，這兩種電流鏡像電路都表現(xiàn)出基本上相同的增益。
圖4B表示外部電源電位VDD為2.5V時(shí)的情形。實(shí)線表示NMOS型電流鏡像電路的增益的頻率特性，虛線表示PMOS型電流鏡像電路的增益的頻率特性。如圖4A和圖4B所示，當(dāng)電源電位VDD降低時(shí)，PMOS型電流鏡像電路的增益在高頻區(qū)域稍有降低。然而，跟NMOS型電流鏡像電路相比較，只是觀察到輕微的惡化。
圖4C表示外部電源電位VDD為1.6V時(shí)的情形。實(shí)線表示NMOS型電流鏡像電路的增益的頻率特性，虛線表示PMOS型電流鏡像電路的增益的頻率特性。如圖4C所示，當(dāng)電源電壓VDD降低時(shí)，跟NMOS型電流鏡像電路相比較，PMOS型電流鏡像電路的增益在整個(gè)頻率范圍內(nèi)基本上都有所降低。在這樣的電源電壓的條件下，圖1的內(nèi)部降低電壓產(chǎn)生電路10不能正確地工作，以產(chǎn)生適當(dāng)?shù)囊呀档偷碾娢籿pr。
本發(fā)明的內(nèi)部降低電壓產(chǎn)生電路對(duì)上限一側(cè)和下限一側(cè)都使用NMOS型電流鏡像電路。采用這樣的配置，如圖4C所示，即使當(dāng)外部電源電位VDD降低到1.6V上下，內(nèi)部降低電壓產(chǎn)生電路仍能正確地工作，以產(chǎn)生一個(gè)已降低的電位vpr。
此外，本發(fā)明并不局限于這些實(shí)施例，在不超出本發(fā)明的范圍的前提下，可以作出各種變動(dòng)與修改。
本發(fā)明基于2001年11月29日向日本專(zhuān)利局提交的日本優(yōu)先權(quán)申請(qǐng)第二001-364683號(hào)，其全部?jī)?nèi)容在此作為參考。
權(quán)利要求
1.一種電源電路，包括第一NMOS型電流鏡像電路，它將第一電位與第二電位進(jìn)行比較；第二NMOS型電流鏡像電路，它將第一電位與第三電位進(jìn)行比較；以及一個(gè)電壓設(shè)置電路，它響應(yīng)于第一和第二NMOS型電流鏡像電路的輸出，調(diào)節(jié)第一電位，使得第一電位落在第二電位和第三電位之間。
2.根據(jù)權(quán)利要求1所述的電源電路，其中，所述第一NMOS型電流鏡像電路包括一個(gè)NMOS型晶體三極管，在其柵極接收第一電位；以及一個(gè)NMOS型晶體三極管，在其柵極接收第二電位；并且其中，所述第二NMOS型電流鏡像電路包括一個(gè)NMOS型晶體三極管，在其柵極接收第一電位；以及一個(gè)NMOS型晶體三極管，在其柵極接收第三電位。
3.根據(jù)權(quán)利要求2所述的電源電路，其中，所述電壓設(shè)置電路包括一個(gè)PMOS型晶體三極管以及一個(gè)NMOS型晶體三極管，它們被串聯(lián)連接，以形成介于電源電位以及地電位之間的一個(gè)晶體三極管序列，所述第一NMOS型電流鏡像電路的輸出端被連接到所述晶體三極管序列中的PMOS晶體三極管的柵極，所述第二NMOS型電流鏡像電路的輸出端被連接到所述晶體三極管序列中的NMOS晶體三極管的柵極，并且在介于所述晶體三極管序列中的PMOS晶體三極管和NMOS晶體三極管之間的一個(gè)結(jié)合點(diǎn)處，產(chǎn)生所述第一電位。
4.根據(jù)權(quán)利要求3所述的電源電路，其中，所述第一NMOS型電流鏡像電路的輸出端是在其柵極處接收第二電位的NMOS型晶體三極管的一個(gè)漏極節(jié)點(diǎn)，所述第二NMOS型電流鏡像電路的輸出端是在其柵極處接收第三電位的NMOS晶體三極管的一個(gè)漏極節(jié)點(diǎn)。
5.根據(jù)權(quán)利要求3所述的電源電路，還包括一個(gè)電路，它響應(yīng)于一個(gè)預(yù)定信號(hào)的確立，掛起所述第二NMOS型電流鏡像電路的運(yùn)作；以及一個(gè)NMOS型晶體三極管，它被連接到介于地電位以及所述晶體三極管序列中的NMOS型晶體三極管的柵極之間，并且，響應(yīng)于預(yù)定信號(hào)的確立，它變?yōu)閷?dǎo)通，以便將所述晶體三極管序列中的NMOS型晶體三極管的柵極連接到地電位。
6.一個(gè)半導(dǎo)體器件，包括一個(gè)電源電路，它產(chǎn)生第一電位；以及一個(gè)內(nèi)部電路，它由第一電位驅(qū)動(dòng)，其中，所述電源電路包括一個(gè)第一NMOS型電流鏡像電路，它將第一電位跟第二電位進(jìn)行比較；一個(gè)第二NMOS型電流鏡像電路，它將第一電位跟第三電位進(jìn)行比較；一個(gè)電壓設(shè)置電路，它響應(yīng)于第一和第二NMOS型電流鏡像電路的輸出，調(diào)節(jié)第一電位，使得第一電位落在第二電位和第三電位之間。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其中，所述內(nèi)部電路是一個(gè)存儲(chǔ)器核心電路。
8.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其中，所述第一NMOS型電流鏡像電路包括一個(gè)NMOS型晶體三極管，在其柵極接收第一電位；以及一個(gè)NMOS型晶體三極管，在其柵極接收第二電位；并且其中，所述第二NMOS型電流鏡像電路包括一個(gè)NMOS型晶體三極管，在其柵極接收第一電位；以及一個(gè)NMOS型晶體三極管，在其柵極接收第三電位。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其中，所述電壓設(shè)置電路包括一個(gè)PMOS型晶體三極管以及一個(gè)NMOS型晶體三極管，它們被串聯(lián)連接，以形成介于電源電位以及地電位之間的一個(gè)晶體三極管序列，所述第一NMOS型電流鏡像電路的輸出端被連接到所述晶體三極管序列中的PMOS晶體三極管的柵極，所述第二NMOS型電流鏡像電路的輸出端被連接到所述晶體三極管序列中的NMOS晶體三極管的柵極，并且在介于所述晶體三極管序列中的PMOS晶體三極管和NMOS晶體三極管之間的一個(gè)結(jié)合點(diǎn)處，產(chǎn)生所述第一電位。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，還包括一個(gè)電路，它響應(yīng)于低功耗模式的設(shè)置，確立一個(gè)預(yù)定的信號(hào)；一個(gè)電路，它響應(yīng)于預(yù)定信號(hào)的確立，掛起所述第一和第二NMOS型電流鏡像電路的運(yùn)作；以及一個(gè)NMOS型晶體三極管，它被連接到介于地電位以及所述晶體三極管序列中的NMOS型晶體三極管的柵極之間，并且，響應(yīng)于預(yù)定信號(hào)的確立，它變?yōu)閷?dǎo)通，以便將所述晶體三極管序列中的NMOS型晶體三極管的柵極連接到地電位。
全文摘要
一種電源電路，包括一個(gè)第一NMOS型電流鏡像電路，它將第一電位跟第二電位進(jìn)行比較；一個(gè)第二NMOS型電流鏡像電路，它將第一電位跟第三電位進(jìn)行比較；以及一個(gè)電壓設(shè)置電路，它響應(yīng)于第一和第二NMOS型電流鏡像電路的輸出，調(diào)節(jié)第一電位，使得第一電位落在第二電位和第三電位之間。
文檔編號(hào)H01L21/70GK1421762SQ02130589
公開(kāi)日2003年6月4日 申請(qǐng)日期2002年8月19日 優(yōu)先權(quán)日2001年11月29日
發(fā)明者森勝宏, 藤岡伸也, 大野潤(rùn) 申請(qǐng)人:富士通株式會(huì)社