專利名稱：集成電路內(nèi)建電感及利用p－n元件阻斷寄生電流的結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體技術(shù)領(lǐng)域，尤其是指一種集成電路的內(nèi)建電感及利用P-N接合元件阻斷寄生電流的結(jié)構(gòu)。
有監(jiān)于此，本發(fā)明人為降低寄生電流的損失，避免在電磁感應(yīng)的影響，本發(fā)明人通過不斷研究發(fā)現(xiàn)，采用柵狀結(jié)構(gòu)P-N接合元件替代場氧化層，證實(shí)可達(dá)到降低寄生電流的功效。
本發(fā)明涉及一種內(nèi)建電感元件及利用P-N接合元件阻斷寄生電流的結(jié)構(gòu)。
本發(fā)明一種集成電路內(nèi)建電感及利用P-N元件阻斷寄生電流的結(jié)構(gòu)，包含有內(nèi)建電感元件及阻斷該電感元件產(chǎn)生寄生損失電流的元件結(jié)構(gòu)，其特征在于，至少包括一半導(dǎo)體基底；該基底上具有一主動(dòng)元件區(qū)、與所述主動(dòng)元件區(qū)側(cè)面形成如柵狀結(jié)構(gòu)淺溝渠隔離區(qū)的化學(xué)氣相沉積氧化層P-N接合元件，所述柵狀結(jié)構(gòu)的化學(xué)氣相沉積氧化層P-N接合元件是由復(fù)數(shù)個(gè)配置于所述基底上的化學(xué)氣相沉積氧化層、復(fù)數(shù)個(gè)配置于該沉積氧化層下方的第一導(dǎo)電類型離子摻雜區(qū)及復(fù)數(shù)個(gè)配置于所述化學(xué)氣相沉積氧化層之間的第二導(dǎo)電類型離子摻雜區(qū)，所述第一導(dǎo)電類型離子摻雜區(qū)與所述第二導(dǎo)電類型離子摻雜區(qū)之間產(chǎn)生的接合區(qū)域，可阻斷電感元件產(chǎn)生的寄生損失電流；復(fù)數(shù)個(gè)主動(dòng)元件配置于主動(dòng)元件區(qū)；一介電層配置于所述主動(dòng)元件及所述化學(xué)氣相沉積氧化層P-N接合元件之上，用于覆蓋其上使其絕緣隔離其上和其下的元件；復(fù)數(shù)個(gè)電感元件配置于所述化學(xué)氣相沉積氧化層元件的上方，其間以所述介電層作為隔離絕緣層。
其中包含有內(nèi)建電感元件及阻斷該電感元件產(chǎn)生寄生損失電流的化學(xué)氣相沉積氧化層P-N接合元件，其中當(dāng)?shù)谝粚?dǎo)電類型摻雜區(qū)為P型摻雜時(shí)，第二導(dǎo)電類型摻雜區(qū)即為N型摻雜。
其中包含有內(nèi)建電感元件及阻斷該電感元件產(chǎn)生寄生損失電流的柵狀P-N接合區(qū)元件，其中當(dāng)?shù)谝粚?dǎo)電類型摻雜區(qū)為N型摻雜時(shí)，第二導(dǎo)電類型摻雜區(qū)即為P型摻雜。
其中所述半導(dǎo)體基底為硅基底。
其中所述第一導(dǎo)電類型摻雜區(qū)和所述第二導(dǎo)電類型摻雜區(qū)是在第一導(dǎo)電類的離子和第二導(dǎo)電類的離子植入后通過650℃至1300℃之間的退火步驟而形成。
其中所述的內(nèi)建電感元件的線圈材料可為鋁金屬或銅金屬。
圖2是本發(fā)明的一較佳實(shí)例具有內(nèi)建電感元件晶片的剖面示意圖。
圖3是依本發(fā)明的一較佳實(shí)例具有內(nèi)建電感元件晶片的俯視示意圖。
首先，在一硅基底100上分為主動(dòng)元件區(qū)101，和隔離區(qū)域103。形成場區(qū)氧化層102，一閘極氧化層104，一第一多晶硅閘極層106，閘極邊墻108(spacers)，和淺摻雜汲極(lightly doped drain，LDD)源極/汲極區(qū)110，形成所需的金氧半場效晶體管結(jié)構(gòu)，此晶體管的閘極和源極分別以栓塞118或120和上層連接。接著，形成一介電層114，而在此介電層上方，以內(nèi)建方式將電感元件116配置于硅基底100的場區(qū)氧化層102的正上方。此內(nèi)建電感元件的線圈材料可為鋁金屬、銅金屬。可由金屬蒸鍍或?yàn)R鍍的方式沉積而成，再經(jīng)由光阻顯影，干蝕刻的方式形成線圈圖案。如線圈材料為銅金屬，可通過化學(xué)機(jī)械研磨(CMP)方式對介電層114平坦化，然后在介電層表面上濺鍍銅金屬層，通過涂敷光刻膠，再經(jīng)過光刻膠的曝光、顯影，干蝕刻的方式形成銅線圈圖案。電感元件116包括復(fù)數(shù)層的電感線圈116a，復(fù)數(shù)層電感線圈116a之間與介電層116b作為電性絕緣，且復(fù)數(shù)層電感線圈116a之間并以插塞116c彼此電性連接。內(nèi)建電感元件116會(huì)因電磁感應(yīng)而在硅基底100順著電感線圈116a的軸方向有寄生電流的流失，因而影響到電感元件116在高頻操作下的表現(xiàn)，其品質(zhì)因數(shù)(Q值)將會(huì)流失下降。
圖2為依本發(fā)明的一較佳實(shí)例具有內(nèi)建電感元件晶片的剖面示意圖。
其目的是提出一由摻雜形態(tài)相反的P或N型摻質(zhì)，以形成多數(shù)個(gè)相互平行的P-N接面，此P-N接面于硅基底100正位于電感元件下方，有電流阻障效果(barrier effect)，可有效地阻斷基底中的寄生損失電流。
在硅基底以形成淺摻雜汲極式金氧半場效晶體管LDDFET結(jié)構(gòu)212和復(fù)數(shù)個(gè)栓塞218、220。
首先，本實(shí)施例中為了簡單采用硅基底，本領(lǐng)域技術(shù)人員顯然可以采用其他半導(dǎo)體基底，在一半導(dǎo)體基底200(本實(shí)施例中為硅基底200)上形成主動(dòng)元件區(qū)201及隔離區(qū)域203，此隔離區(qū)域具有復(fù)數(shù)個(gè)由淺溝渠隔離STI(Shallow Trench Isolation)制程方式所形成的互相平行的氣相沉積氧化層206，此氧化層206是由淺溝渠隔離化學(xué)氣相沉積氧化層再加以平坦化而形成。以氮化硅層為罩幕(Mask)，于基底200位于203的隔離區(qū)下方的部份形成氣相沉積氧化層206。而形成化學(xué)氣相沉積氧化層的前需先進(jìn)行一離子植入步驟形成一摻質(zhì)區(qū)208，再進(jìn)行淺溝渠隔離(STI，Shallow Trench Isolation)制程的氣相沉積步驟產(chǎn)生淺構(gòu)渠絕緣氧化層。
同樣參照圖2，將氮化硅層移除之后，而以基底200上的氣相沉積氧化層為罩幕；進(jìn)行另一不同型態(tài)的離子植入210，并接著進(jìn)行-650℃～1300℃回火(annealing)處理。并將離子驅(qū)入基底200中。氣相氧化層的下方的離子摻雜區(qū)208和氣相氧化層之間的離子摻雜區(qū)必須為不同型態(tài)的離子以產(chǎn)生P-N接面的接合處。
同樣參照圖2，基底200上位于晶體管212和柵狀P-N接合上方形成一絕緣介電層214，此介電層為經(jīng)過平坦化的二氧化硅(SiO2)或其他具有低介電常數(shù)(lowk)的材質(zhì)，主要用于絕緣隔離下方的主動(dòng)元件區(qū)及隔離區(qū)和上方包括電感被動(dòng)元件216之用。
同樣參照圖2，電感元件216位于基底200的柵狀平行化學(xué)氣相沉積氧化層上方，其間為一絕緣介電層214作為電性隔離的用。電感元件216包括復(fù)數(shù)層圍繞如線圈結(jié)構(gòu)的電感線圈216a，及復(fù)數(shù)層電感線圈216a之間以介電層216b作為電性絕緣，及各層電感線圈的互相接連，由挖開于介電層的接觸窗栓塞216c。電感元件216所產(chǎn)生的電磁感應(yīng)會(huì)在基底200上同時(shí)產(chǎn)生寄生損失電流。本發(fā)明于基底200中正位于電感元件下方配置一相互平行的氣相沉積氧化層將可部份阻斷基底200中的寄生損失電流，避免造成電感元件216的品質(zhì)因數(shù)Q值下降，進(jìn)而改進(jìn)電感元件在高頻操作下的效能。
圖3為依本發(fā)明的一較佳實(shí)例具有內(nèi)建電感元件晶片的俯視示意圖。其中位于電感元件216的下方的化學(xué)氣相沉積氧化層206，及氧化層下方的離子摻雜區(qū)208，及氧化層之間的另一型態(tài)的離子摻雜區(qū)210，構(gòu)成一相互平行的柵狀結(jié)構(gòu)。此P和N型離子摻雜接合區(qū)可有效阻斷因電感元件216因電磁感應(yīng)所產(chǎn)生在X方向的寄生損失電流。
雖然已經(jīng)揭示并說明了本發(fā)明特有的具體實(shí)施例，對熟悉此項(xiàng)技藝的人特有進(jìn)一步的修改及改良。必須了解本發(fā)明并不局限在圖示的特殊格式，在附加的申請專利范圍中將涵蓋所有不違背本發(fā)明精神與范疇的修改。
權(quán)利要求
1.一種集成電路內(nèi)建電感及利用P-N元件阻斷寄生電流的結(jié)構(gòu)，包含有內(nèi)建電感元件及阻斷該電感元件產(chǎn)生寄生損失電流的元件結(jié)構(gòu)，其特征在于，至少包括一半導(dǎo)體基底；該基底上具有一主動(dòng)元件區(qū)、與所述主動(dòng)元件區(qū)側(cè)面形成如柵狀結(jié)構(gòu)淺溝渠隔離區(qū)的化學(xué)氣相沉積氧化層P-N接合元件，所述柵狀結(jié)構(gòu)的化學(xué)氣相沉積氧化層P-N接合元件是由復(fù)數(shù)個(gè)配置于所述基底上的化學(xué)氣相沉積氧化層、復(fù)數(shù)個(gè)配置于該沉積氧化層下方的第一導(dǎo)電類型離子摻雜區(qū)及復(fù)數(shù)個(gè)配置于所述化學(xué)氣相沉積氧化層之間的第二導(dǎo)電類型離子摻雜區(qū)，所述第一導(dǎo)電類型離子摻雜區(qū)與所述第二導(dǎo)電類型離子摻雜區(qū)之間產(chǎn)生的接合區(qū)域，可阻斷電感元件產(chǎn)生的寄生損失電流；復(fù)數(shù)個(gè)主動(dòng)元件配置于主動(dòng)元件區(qū)；一介電層配置于所述主動(dòng)元件及所述化學(xué)氣相沉積氧化層P-N接合元件之上，用于覆蓋其上使其絕緣隔離其上和其下的元件；復(fù)數(shù)個(gè)電感元件配置于所述化學(xué)氣相沉積氧化層元件的上方，其間以所述介電層作為隔離絕緣層。
2.如權(quán)利要求1所述的集成電路內(nèi)建電感及利用P-N元件阻斷寄生電流的結(jié)構(gòu)，其特征在于，包含有內(nèi)建電感元件及阻斷該電感元件產(chǎn)生寄生損失電流的化學(xué)氣相沉積氧化層P-N接合元件，其中當(dāng)?shù)谝粚?dǎo)電類型摻雜區(qū)為P型摻雜時(shí)，第二導(dǎo)電類型摻雜區(qū)即為N型摻雜。
3.如權(quán)利要求1所述的集成電路內(nèi)建電感及利用P-N元件阻斷寄生電流的結(jié)構(gòu)，其特征在于，包含有內(nèi)建電感元件及阻斷該電感元件產(chǎn)生寄生損失電流的柵狀P-N接合區(qū)元件，其中當(dāng)?shù)谝粚?dǎo)電類型摻雜區(qū)為N型摻雜時(shí)，第二導(dǎo)電類型摻雜區(qū)即為P型摻雜。
4.如權(quán)利要求1所述的集成電路內(nèi)建電感及利用P-N元件阻斷寄生電流的結(jié)構(gòu)，其特征在于，所述半導(dǎo)體基底為硅基底。
5.如權(quán)利要求1所述的集成電路內(nèi)建電感及利用P-N元件阻斷寄生電流的結(jié)構(gòu)，其特征在于，其中所述第一導(dǎo)電類型摻雜區(qū)和所述第二導(dǎo)電類型摻雜區(qū)是在第一導(dǎo)電類的離子和第二導(dǎo)電類的離子植入后通過650℃至1300℃之間的退火步驟而形成。
6.如權(quán)利要求1所述的集成電路內(nèi)建電感及利用P-N元件阻斷寄生電流的結(jié)構(gòu)，其特征在于，其中所述的內(nèi)建電感元件的線圈材料可為鋁金屬或銅金屬。
全文摘要
一種在集成電路內(nèi)利用內(nèi)建電感元件阻斷寄生電流的元件結(jié)構(gòu)，將側(cè)面形成如柵狀結(jié)構(gòu)的淺溝渠隔離，以形成P－N接合元件。利用此P－N接合區(qū)，可以阻斷基底產(chǎn)生的寄生損失電流。集成電路內(nèi)有主動(dòng)元件區(qū)，配置復(fù)數(shù)個(gè)主動(dòng)元件。P－N接合區(qū)以離子布植不同型態(tài)的摻質(zhì)而完成。
文檔編號H01L27/00GK1400663SQ0213050
公開日2003年3月5日 申請日期2002年8月15日 優(yōu)先權(quán)日2002年8月15日
發(fā)明者高榮正, 林大野 申請人:上海宏力半導(dǎo)體制造有限公司