專利名稱：半導(dǎo)體封裝件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體封裝件，更具體地講，涉及包含多個半導(dǎo)體芯片的多片型半導(dǎo)體封裝件及其制造方法。
背景技術(shù)：
近年來，使用半導(dǎo)體芯片(半導(dǎo)體元件)的幾乎全部電子系統(tǒng)(例如計算機、PCS、移動電話、PDA等)的現(xiàn)狀是，為了滿足用戶的要求，逐漸實現(xiàn)高功能化和小型輕型化。隨著能夠響應(yīng)這種傾向的設(shè)計和制造工程技術(shù)的劃時代發(fā)展，電子系統(tǒng)所用的半導(dǎo)體芯片或半導(dǎo)體封裝件也正在實現(xiàn)高功能化和小型輕型化。
眾所周知，作為半導(dǎo)體芯片的封裝件技術(shù)，有多芯片模塊(MCMmultichip module)封裝件和多芯片封裝件(MCPmulti chip package)等。
其中的多芯片模塊(MCM)封裝件，如圖3所示，是在薄的金屬膜、陶瓷或基板構(gòu)成的基底300上，利用引線鍵合、帶鍵合、倒裝芯片鍵合等方法，安裝多個半導(dǎo)體芯片302、304、306并進行封裝件的技術(shù)。
圖3中展示的狀態(tài)是通過引線鍵合安裝第一半導(dǎo)體芯片302，通過帶鍵合安裝第二半導(dǎo)體芯片304，通過倒裝芯片鍵合安裝第三半導(dǎo)體芯片306，參考標(biāo)號308、310分別表示PGA輸入輸出端子和BGA輸入輸出端子。
另一方面，多芯片封裝件(MCP)是在限定尺寸的封裝件內(nèi)安裝兩個以上半導(dǎo)體芯片的技術(shù)，是采用引線鍵合在引線框架或基板上安裝多個半導(dǎo)體芯片的技術(shù)。如圖4所示，其結(jié)構(gòu)是通過引線鍵合在基板402上裝載多個半導(dǎo)體芯片404a、404b，利用引線408使各個半導(dǎo)體芯片404a、404b的焊盤與外部引線406連接，具有把全部結(jié)構(gòu)埋入例如環(huán)氧模塑化合物(epoxy moldingcompoundEMC)400等的狀態(tài)。
但是，上述現(xiàn)有的多芯片模塊封裝件和多芯片封裝件，由于必須采用引線鍵合、帶鍵合、倒裝芯片鍵合等方法，在薄膜的金屬膜、陶瓷或基板構(gòu)成的基底上安裝多個半導(dǎo)體芯片，或者通過引線鍵合在基板上安裝多個半導(dǎo)體芯片，用環(huán)氧模塑化合物埋入結(jié)構(gòu)的特性小型輕型化存在限制。
而且，由于現(xiàn)有的封裝件具有采用引線等使半導(dǎo)體芯片的焊盤與外部引線連接的結(jié)構(gòu)，所以存在半導(dǎo)體封裝件的品質(zhì)和可靠性降低的問題(即電氣特性降低的問題)。特別是，采用EMC的現(xiàn)有半導(dǎo)體封裝件，由環(huán)氧模塑化合物(EMC)產(chǎn)生的α粒子源，使得半導(dǎo)體封裝件的可靠性明顯降低，而且，存在因EMC導(dǎo)致器件的有源區(qū)被污染，封裝件可靠性降低的問題。

發(fā)明內(nèi)容
為了解決現(xiàn)有技術(shù)的上述問題，本發(fā)明提供一種可以實現(xiàn)小型輕型化，同時提高封裝件制品的可靠性的半導(dǎo)體封裝件及其制造方法。
為了實現(xiàn)上述目的，本發(fā)明的一個方面提供一種半導(dǎo)體封裝件，其包括相互電氣連接的多個半導(dǎo)體芯片，其還包括主半導(dǎo)體芯片，其起引線框架或基板的作用，設(shè)置有多個主芯片焊盤；多個金屬圖形，其與對應(yīng)的所述各主芯片焊盤電氣連接在兩端形成有電極；至少一個副半導(dǎo)體芯片，其通過在多個副芯片焊盤上形成的各凸起與對應(yīng)的各電極鍵合，安裝在所述主半導(dǎo)體芯片上；在所述主半導(dǎo)體芯片形成的包圍層(ダム)，其包圍除位于所述主半導(dǎo)體芯片最外周的外周電極之外的其余內(nèi)部電極；填充物質(zhì)，其埋入所述包圍層內(nèi)部；多個焊料球，其設(shè)置在所述各最外周電極上。
本發(fā)明的另一方面，提供一種包含相互電氣連接的多個半導(dǎo)體芯片的半導(dǎo)體封裝件的制造方法，其包括第1工序，其在起引線框架或基板作用的主半導(dǎo)體芯片上，形成兩端形成有電極的多個金屬圖形，并且與對應(yīng)的各主芯片焊盤連接；第2工序，其在副半導(dǎo)體芯片的各副芯片焊盤上形成凸起；第3工序，其通過所述各凸起與對應(yīng)的所述各電極鍵合，把所述副半導(dǎo)體芯片安裝在所述主半導(dǎo)體芯片上；第4工序，其在所述主半導(dǎo)體芯片上形成包圍除位于所述主半導(dǎo)體芯片最外周的外周電極之外的其余內(nèi)部電極的包圍層；然后用填充物質(zhì)埋入其內(nèi)部；第5工序，其在所述各最外周電極設(shè)置焊料球。


圖1a～圖1f是展示為制造本發(fā)明的半導(dǎo)體封裝件，在主半導(dǎo)體芯片形成金屬圖形和電極的工序的工序順序圖；
圖2a～圖2c是展示為制造本發(fā)明的半導(dǎo)體封裝件，在副半導(dǎo)體芯片形成焊料或金凸起的工序的工序順序圖；圖3a～圖3c是展示根據(jù)本發(fā)明優(yōu)選實施例、使用主半導(dǎo)體芯片和副半導(dǎo)體芯片制造半導(dǎo)體封裝件的工序的工序順序圖；圖4是現(xiàn)有的多芯片模塊(MCM)封裝件的剖面圖；圖5是現(xiàn)有的多芯片封裝件(MCP)的剖面圖。
具體實施例方式
通過本說明書的介紹以及附圖，可以了解本發(fā)明的上述以及其它目的和優(yōu)點。
以下，將參考附圖詳細(xì)說明本發(fā)明的優(yōu)選實施例。
本發(fā)明的核心技術(shù)要點在于，與采用引線鍵合、帶鍵合、倒裝芯片鍵合等在金屬膜、陶瓷、基板等基底上安裝多個半導(dǎo)體芯片的現(xiàn)有的半導(dǎo)體封裝件不同，在起引線框架或基板作用的主半導(dǎo)體芯片上，形成具有電極的金屬圖形，與對應(yīng)的焊盤(主芯片焊盤)連接，形成與至少一個副半導(dǎo)體芯片上的對應(yīng)焊盤(副芯片焊盤)連接的凸起(焊料凸起或金凸起)，按與各凸起對應(yīng)的金屬圖形的電極鍵合的方式，在主半導(dǎo)體芯片上安裝副半導(dǎo)體芯片，在主半導(dǎo)體芯片的外周，按包圍副半導(dǎo)體芯片的方式形成阻尼，然后用非導(dǎo)電性的聚合物等填充阻尼的內(nèi)部。采用這種技術(shù)手段能夠容易地實現(xiàn)本發(fā)明的目的。
圖1a～圖1f是展示為了制造本發(fā)明的半導(dǎo)體封裝件，在主半導(dǎo)體芯片形成金屬圖形和電極的工序的工序順序圖。
參照圖1a，在起引線框架或基板作用的一個半導(dǎo)體芯片，即在沿外周邊形成有多個主芯片焊盤102、在主芯片焊盤102以外區(qū)域被第一保護層104覆蓋的主半導(dǎo)體芯片100上，全面進行濺射或蒸發(fā)(evaporation)等蒸鍍工序，從而形成下阻擋物質(zhì)106a。此時，作為下阻擋物質(zhì)106a，可以使用Ti/W、Cr+Ni、Ti/W+Ni、或由Cr+Co+Ni構(gòu)成的混合物，其厚度最好在2000～5000左右。
以下，為了便于說明和增強理解，以沿圖1a的線A-A’的剖面放大圖示的結(jié)構(gòu)為例，說明根據(jù)本發(fā)明的半導(dǎo)體封裝件的制造工序。
參照圖1b，在通過蒸鍍工序形成下阻擋物質(zhì)106b的主半導(dǎo)體芯片100的整體，形成具有規(guī)定厚度的籽晶(seed)物質(zhì)108a。作為該籽晶物質(zhì)108a，可以使用Cu、Au、Cr、Ni等，其厚度最好在1～5μm左右。
然后，對形成了籽晶物質(zhì)108a的主半導(dǎo)體芯片100整體形成光刻膠，進行曝光和顯影工序，選擇地去除一部分光刻膠，即除了主芯片焊盤102的上部之外，露出其余部分，之后以殘留的光刻膠作為蝕刻掩模，進行蝕刻工序，選擇地去除一部分籽晶物質(zhì)108a和下阻擋物質(zhì)106a(此時，露出第一保護層104的一部分)，然后，通過去除殘留的光刻膠，如圖1c所示，在主芯片焊盤102的上部形成下阻擋層106和籽晶層108。這里，下阻擋層106是用于防止擴散和增大鍵合力。
然后，如圖1d所示，除了籽晶層108的上部之外，采用非導(dǎo)電性聚酰亞胺或聚合物對其余部分全面涂敷絕緣層109，達到籽晶層108的高度，然后進行蒸鍍或電鍍工序，對整體形成具有規(guī)定厚度的金屬物質(zhì)110a。作為這種金屬物質(zhì)，可以使用Cu、Ni+Cu、Ni+Cu+Au、Cu+Au等混合物，其厚度最好在2～10μm。
參照圖1e，通過進行涂敷光刻膠→曝光→顯影工序，在金屬物質(zhì)110a的上部形成具有任意圖形的蝕刻掩模，采用如此形成的蝕刻掩模進行蝕刻，形成從籽晶層108的上部延伸到絕緣層109的上部一部分的金屬層110，從而制成由下阻擋層106、籽晶層108和金屬層110構(gòu)成的金屬圖形。
此時，在金屬層110的兩端形成圓形或方形的電極110b1、110b2。電極為球形時，主半導(dǎo)體芯片100內(nèi)部側(cè)電極110b2的尺寸最好是φ0.1mm～φ1mm左右，電極為方形時，主半導(dǎo)體芯片100內(nèi)部側(cè)電極110b2的尺寸最好是0.1mm×0.1mm～1mm×1mm左右。而且，電極為球形時，主半導(dǎo)體芯片100外周側(cè)電極110b1的尺寸最好是φ0.3mm～φ3mm左右，電極為方形時，主半導(dǎo)體芯片100外周側(cè)電極110b1的尺寸最好是0.3mm×0.3mm～3mm×3mm左右。
而且，通過后續(xù)工序在副半導(dǎo)體芯片上形成的焊料凸起鍵合在各電極110b1、110b2上。
最后，去除在金屬層110上部殘留的光刻膠(蝕刻掩模)后，在除去電極110b1、110b2部分之外的金屬層110上部形成第二保護層112，由此完成主半導(dǎo)體芯片的制造工序。
以下，說明制造副半導(dǎo)體芯片的工序，該副半導(dǎo)體芯片應(yīng)該安裝在通過上述一系列工序制造的主半導(dǎo)體芯片上。
圖2a～圖2c是展示為了制造本發(fā)明的半導(dǎo)體封裝件，在副半導(dǎo)體芯片形成焊料和金凸起的工序的工序順序圖。
參照圖2a，通過進行與圖1a～圖1c所示工序?qū)嵸|(zhì)上相同的工序，在位于副半導(dǎo)體芯片200的副芯片焊盤202的上部順序形成下阻擋層206和籽晶層208，然后對副半導(dǎo)體芯片200全面涂敷光刻膠210，然后進行曝光和顯影工序，通過去除一部分光刻膠210，即去除籽晶層208上部的光刻膠，露出籽晶層208的上部。此時使用的下阻擋層206和籽晶層208的材料和厚度與主半導(dǎo)體芯片100使用的相同或者類似。
之后，如圖2b所示，通過進行電鍍工序等，在露出的籽晶層208的上部形成規(guī)定厚度的焊料或金212a。然后，通過進行回流工序，如圖2c所示，在籽晶層208上部形成凸起212。由此完成副半導(dǎo)體芯片的制造工序。
以下，說明在通過上述一系列工序制造的主半導(dǎo)體芯片上安裝至少一個副半導(dǎo)體芯片的制造半導(dǎo)體封裝件的工序。
圖3a～圖3c是展示根據(jù)本發(fā)明優(yōu)選實施例、使用主半導(dǎo)體芯片和副半導(dǎo)體芯片制造半導(dǎo)體封裝件的工序的工序順序圖。
參照圖3a，通過進行倒裝鍵合工序，在主半導(dǎo)體芯片100安裝通過上述一系列工序獲得的副半導(dǎo)體芯片200，即通過把在副半導(dǎo)體芯片200上形成的各凸起212鍵合在主半導(dǎo)體芯片100的對應(yīng)各電極110b1或110b2，把副半導(dǎo)體芯片200安裝在主半導(dǎo)體芯片100上。在此，主半導(dǎo)體芯片和副半導(dǎo)體芯片可以列舉出微處理器和存儲器、微處理器和非存儲器、存儲器和非存儲器等。
然后，如圖3b所示，在主半導(dǎo)體芯片100的外周部分形成由非導(dǎo)電性聚合物構(gòu)成的包圍層302，即包圍不包含在主半導(dǎo)體芯片100外周側(cè)形成的電極110b1的部分。此時形成的包圍層302的高度最好與副半導(dǎo)體芯片200的高度相同。
然后，采用非導(dǎo)電性的聚合物等填充物質(zhì)304填充包圍層302內(nèi)部之后，在主半導(dǎo)體芯片100的外周側(cè)電極110b1設(shè)置大的焊料球，例如安裝至少比副半導(dǎo)體芯片200的高度高0.1mm～5mm左右的焊料球306，然后通過回流，如圖3c所示，制成期望的半導(dǎo)體封裝件。
如上所述，根據(jù)本發(fā)明，與采用引線鍵合、帶鍵合、倒裝芯片鍵合等，在金屬膜、陶瓷、基板等基底上安裝多個半導(dǎo)體芯片的現(xiàn)有的半導(dǎo)體封裝件不同，在起引線框架或基板作用的主半導(dǎo)體芯片上，形成具有電極的金屬圖形，與對應(yīng)的焊盤(主芯片焊盤)連接，形成與至少一個副半導(dǎo)體芯片上的對應(yīng)焊盤(副芯片焊盤)連接的凸起(焊料凸起或金凸起)，按與各凸起對應(yīng)的金屬圖形的電極鍵合的方式，在主半導(dǎo)體芯片上設(shè)置副半導(dǎo)體芯片，在主半導(dǎo)體芯片的外周，按包圍副半導(dǎo)體芯片的方式形成阻尼，然后用非導(dǎo)電性的聚合物等填充阻尼的內(nèi)部，由于按這種結(jié)構(gòu)制造，所以能夠有效地實現(xiàn)半導(dǎo)體封裝件的小型輕型化和低成本化，由于半導(dǎo)體芯片之間采用金屬圖形直接連接，所以能夠進一步提高半導(dǎo)體封裝件的電氣特性的可靠性。
在不脫離本發(fā)明的技術(shù)思想的條件下，本發(fā)明可以按照其它各種方式實施。上述實施例始終是用于了解本發(fā)明的技術(shù)思想，不應(yīng)僅限于其具體例子的狹義解釋，在本發(fā)明的精神和權(quán)利要求的范圍內(nèi)，可以做各種變形進行實施。
權(quán)利要求
1.一種包含相互電氣連接的多個半導(dǎo)體芯片的半導(dǎo)體封裝件，其特征在于，包括主半導(dǎo)體芯片，其起引線框架或基板的作用，設(shè)置有多個主芯片焊盤；多個金屬圖形，其與對應(yīng)的所述各主芯片焊盤電氣連接，在其兩端形成有電極；至少一個副半導(dǎo)體芯片，其通過在多個副芯片焊盤上形成的各凸起與對應(yīng)的各電極鍵合，安裝在所述主半導(dǎo)體芯片上；包圍層，其形成在所述主半導(dǎo)體芯片上，包圍除位于所述主半導(dǎo)體芯片最外周的外周電極之外的其余內(nèi)部電極；填充物質(zhì)，其埋入所述包圍層內(nèi)部；多個焊料球，其設(shè)置在所述各最外周電極上。
2.如權(quán)利要求1所述的半導(dǎo)體封裝件，其特征在于，所述各金屬圖形包括在主芯片焊盤上形成的下阻擋層，在所述下阻擋層上形成的籽晶層，在所述籽晶層上形成的金屬層。
3.如權(quán)利要求1所述的半導(dǎo)體封裝件，其特征在于，所述下阻擋層是由Ti/W、Cr+Ni、Ti/W+Ni、或Cr+Co+Ni構(gòu)成的混合物，其厚度在2000～5000，所述籽晶層是Cu、Au、Cr、或Ni，其厚度在1～5μm，所述金屬層是由Cu、Ni+Cu、Ni+Cu+Au、或Cu+Au構(gòu)成的混合物，其厚度在2～10μm。
4.如權(quán)利要求1所述的半導(dǎo)體封裝件，其特征在于，所述各外周電極和內(nèi)部電極是球形的，所述各內(nèi)部電極的尺寸在φ0.1mm～φ1mm的范圍，所述各外周電極的尺寸在φ0.3mm～φ3mm的范圍。
5.如權(quán)利要求1所述的半導(dǎo)體封裝件，其特征在于，所述各外周電極和內(nèi)部電極是方形的，所述各內(nèi)部電極的尺寸在0.1mm×0.1mm～1mm×1mm的范圍，所述各外周電極的尺寸在0.3mm×0.3mm～3mm×3mm的范圍。
6.如權(quán)利要求1所述的半導(dǎo)體封裝件，其特征在于，所述凸起是焊料或金。
7.如權(quán)利要求1所述的半導(dǎo)體封裝件，其特征在于，所述包圍層是非導(dǎo)電性聚合物，具有與所述副半導(dǎo)體芯片的高度相同的高度。
8.如權(quán)利要求1所述的半導(dǎo)體封裝件，其特征在于，所述填充物質(zhì)是非導(dǎo)電性聚合物。
9.如權(quán)利要求1所述的半導(dǎo)體封裝件，其特征在于，使在所述各外周電極設(shè)置的各焊料球的高度至少比所述副半導(dǎo)體芯片的高度高0.1mm～5mm的程度。
10.一種包含相互電氣連接的多個半導(dǎo)體芯片的半導(dǎo)體封裝件的制造方法，其特征在于，包括第1工序，其在起引線框架或基板作用的主半導(dǎo)體芯片上，形成兩端形成有電極的多個金屬圖形，并且與對應(yīng)的各主芯片焊盤連接；第2工序，其在副半導(dǎo)體芯片的各副芯片焊盤上形成凸起；第3工序，其通過所述各凸起與對應(yīng)的所述各電極鍵合，把所述副半導(dǎo)體芯片安裝在所述主半導(dǎo)體芯片上；第4工序，其在所述主半導(dǎo)體芯片上形成包圍除位于所述主半導(dǎo)體芯片最外周的外周電極之外的其余內(nèi)部電極的包圍層，然后用填充物質(zhì)埋入其內(nèi)部；第5工序，其在所述各最外周電極設(shè)置焊料球。
11.如權(quán)利要求10所述的半導(dǎo)體封裝件的制造方法，其特征在于，所述第1工序包括第1-1工序，其在所述主半導(dǎo)體芯片的整體上順序形成下阻擋物質(zhì)和籽晶物質(zhì)；第1-2工序，其通過蝕刻工序選擇地去除一部分所述下阻擋物質(zhì)和籽晶物質(zhì)，由此在各個主芯片焊盤上形成下阻擋層和籽晶層；第1-3工序，其在未形成所述下阻擋層和籽晶層的部分形成絕緣層；第1-4工序，其在所述主半導(dǎo)體芯片的整體上形成金屬層；第1-5工序，其通過蝕刻工序選擇地去除一部分所述金屬層，由此形成兩端具有電極的多個金屬圖形；第1-6工序，其除所述兩端部的電極之外，在所述金屬層的上部形成保護層。
12.如權(quán)利要求11所述的半導(dǎo)體封裝件的制造方法，其特征在于，所述下阻擋層是由Ti/W、Cr+Ni、Ti/W+Ni、或Cr+Co+Ni構(gòu)成的混合物，其厚度在2000～5000，所述籽晶層是Cu、Au、Cr或Ni，其厚度在1～5μm。
13.如權(quán)利要求11所述的半導(dǎo)體封裝件的制造方法，其特征在于，所述絕緣層是非導(dǎo)電性聚酰亞胺或聚合物，具有與所述籽晶層高度相同的高度。
14.如權(quán)利要求11所述的半導(dǎo)體封裝件的制造方法，其特征在于，所述金屬層是由Cu、Ni+Cu、Ni+Cu+Au、或Cu+Au構(gòu)成的混合物，其厚度在2～10μm。
15.如權(quán)利要求10所述的半導(dǎo)體封裝件的制造方法，其特征在于，所述第2工序包括第2-1工序，其在所述副半導(dǎo)體芯片的整體上順序形成下阻擋物質(zhì)和籽晶物質(zhì)；第2-2工序，其通過蝕刻工序選擇地去除一部分所述下阻擋物質(zhì)和籽晶物質(zhì)，由此在各副芯片焊盤上形成下阻擋層和籽晶層；第2-3工序，其對所述副半導(dǎo)體芯片整體上形成光刻膠，使所述籽晶層的上部露出；第2-4工序，其在所述籽晶層上部形成凸起之后，去除所述光刻膠。
16.如權(quán)利要求15所述的半導(dǎo)體封裝件的制造方法，其特征在于，所述下阻擋層是由Ti/W、Cr+Ni、Ti/W+Ni、或Cr+Co+Ni構(gòu)成的混合物，其厚度在2000～5000，所述籽晶層是Cu、Au、Cr、或Ni，其厚度在1～5μm。
17.如權(quán)利要求15所述的半導(dǎo)體封裝件的制造方法，其特征在于，所述各凸起是焊料或金。
18.如權(quán)利要求10所述的半導(dǎo)體封裝件的制造方法，其特征在于，所述包圍層是非導(dǎo)電性聚合物，具有與所述副半導(dǎo)體芯片的高度相同的高度。
19.如權(quán)利要求10所述的半導(dǎo)體封裝件的制造方法，其特征在于，所述填充物質(zhì)是非導(dǎo)電性聚合物。
20.如權(quán)利要求10所述的半導(dǎo)體封裝件的制造方法，其特征在于，使在所述各外周電極設(shè)置的各焊料球的尺寸至少比所述副半導(dǎo)體芯片的高度高0.1mm～5mm的程度。
全文摘要
本發(fā)明提供一種可以實現(xiàn)小型輕型化，同時提高封裝件制品的可靠性的半導(dǎo)體封裝件以及制造方法。為此，本發(fā)明與采用引線鍵合、帶鍵合、倒裝芯片鍵合等，在金屬膜、陶瓷、基板等基底上安裝多個半導(dǎo)體芯片的現(xiàn)有的半導(dǎo)體封裝件不同，在起引線框架或基板作用的主半導(dǎo)體芯片上，形成具有電極的金屬圖形，與對應(yīng)的焊盤(主芯片焊盤)連接，形成與至少一個副半導(dǎo)體芯片上的對應(yīng)焊盤(副芯片焊盤)連接的凸起(焊料凸起或金凸起)，按與各凸起對應(yīng)的金屬圖形的電極鍵合的方式，在主半導(dǎo)體芯片上設(shè)置副半導(dǎo)體芯片，在主半導(dǎo)體芯片的外周，按包圍副半導(dǎo)體芯片的方式形成包圍層，然后用非導(dǎo)電性的聚合物等填充包圍層內(nèi)部。
文檔編號H01L23/485GK1462072SQ0212658
公開日2003年12月17日 申請日期2002年6月15日 優(yōu)先權(quán)日2001年6月15日
發(fā)明者樸桂燦 申請人:東部電子株式會社