專利名稱：一種降低微粒殘留及缺陷的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種具有氧化物-氮化物-氧化物(ONO)層的半導(dǎo)體元件的制作方法，特別涉及一種包含階流(cascade)沖洗的快閃存儲器制作方法。
背景技術(shù)：
快閃存儲器(flash memory)具有輕小以及不需要數(shù)據(jù)保持電流(currentfor keeping data)的特征，因此經(jīng)常運(yùn)用在便攜式電子產(chǎn)品上，如移動電話(mobile phone)或是IC卡。在制作快閃存儲器時，會在半導(dǎo)體芯片上設(shè)置一陣列(array area)區(qū)，用來制作數(shù)以百萬計的快閃存儲單元(flash memorycell)，以及一周邊電路區(qū)(peripheral area)，用來制作周邊電路(peripheralcircuit)，以控制陣列區(qū)中存儲單元的讀取、寫入以及擦除。
在存儲單元中包含有一個開關(guān)晶體管(pass transistor)，通常為一金屬氧化物半導(dǎo)體晶體管(metal-oxide-semiconductor transistor，MOS)，以及一個存儲電容器(storage capacitor)。存儲電容器元件的設(shè)計包含一上層電極(topelectrode)、一下層儲存電極(storage node)以及一電容介電層(capacitordielectric layer)用來將兩電極層隔開至一預(yù)定距離。當(dāng)兩電極層上被施予電壓時，就會有電荷儲存于兩電極層之間。通常，電容介電層的制作是采用一氧化物-氮化物-氧化物(oxide-nitride-oxide，ONO)作為該電容介電層。
請參考圖1至圖5，圖1至圖5為現(xiàn)有制作一具有ONO結(jié)構(gòu)的快閃存儲器的方法示意圖。首先，如圖1所示，一半導(dǎo)體芯片10包含有一襯底12，至少二個場氧化(field oxide)層14設(shè)于襯底12上，用以定義出預(yù)定形成存儲器陣列區(qū)(array area)的第一區(qū)域13與預(yù)定形成周邊電路區(qū)(peripheral area)的第二區(qū)域15，以及一柵極氧化層16設(shè)于襯底12表面的第一區(qū)域13上，一多晶硅層(以下稱為PL1層)18設(shè)于柵極氧化層16上，以及一氮化硅層20設(shè)于PL1層18上。此外，另有多個掩埋源極與漏極(BS/BD)22設(shè)于襯底12表面。
如圖2所示，接著于半導(dǎo)體芯片10表面沉積一介電層24，使其覆蓋于襯底12及二氮化硅層20上方。介電層24的厚度一般超過二氮化硅層20的頂端高度。接著進(jìn)行一化學(xué)機(jī)械拋光工藝(chemical mechanical polish，CMP)，使表面平坦化，再除去氮化硅層20，于多晶硅層18上方形成一孔洞17。
如圖3所示，隨后于半導(dǎo)體芯片10上方形成一第二多晶硅層28，使其填滿于孔洞17之內(nèi)，并使第二多晶硅層28電連接于第一多晶硅層18。第一多晶硅層18以及第二多晶硅層28共同用來作為一浮置柵極。接著依序于半導(dǎo)體芯片10表面形成一氧化物-氮化物-氧化物(ONO)介電層30。氧化物-氮化物-氧化物(ONO)介電層30包括有一底氧化層、一氮硅層以及一上氧化層?，F(xiàn)有方法中，底氧化層的厚度約為43埃，氮硅層厚度約為62埃，上氧化層厚度約為60埃。
如圖4所示，接著進(jìn)行一光刻工藝，形成一光致抗蝕劑層31覆蓋于第一區(qū)域13的ONO介電層30上方。如圖5所示，隨后以光致抗蝕劑層31為硬掩膜層對曝露出的第二區(qū)域15進(jìn)行一干法蝕刻工藝。完成此一蝕刻工藝后，在第一區(qū)域13與第二區(qū)域15的交界處，將會暴露出一側(cè)壁29。接著將光致抗蝕劑層31移除。最后于ONO介電層30上方再沉積另一多晶硅層(未顯示)形成一電容結(jié)構(gòu)。
現(xiàn)有工藝中，在對第二區(qū)域15進(jìn)行蝕刻后，往往有一些高分子污染物、微粒子或ONO矮籬(ONO fence)殘留附著于第一區(qū)域13與第二區(qū)域15的交界側(cè)壁29上(請參見圖5)。這些粒子對后續(xù)工藝會造成相當(dāng)大的干擾，導(dǎo)致產(chǎn)品合格率下降。因此，在現(xiàn)有技術(shù)中，通常會在除去光致抗蝕劑層31之后，先進(jìn)行一清除殘留粒子的步驟，例如以SC-2溶液(1∶1∶6的HCl/過氧化氫/水)在70℃下加以浸泡，然后再繼續(xù)進(jìn)行后續(xù)工藝。然而，在進(jìn)行此一清洗工藝時，若要完全清除這些高分子粒子以及ONO矮籬，就必須延長浸泡時間，如此一來，清洗溶液將會對ONO介電層30中的上氧化層(top oxide)造成侵蝕(低于60埃)，使ONO介電層30的整體介電特性發(fā)生改變。因此，開發(fā)一種可徹底清除微粒、高分子污染物以及ONO矮籬，卻又不會影響ONO介電層30的介電特性的快閃存儲器制作方法，實為當(dāng)務(wù)之急。

發(fā)明內(nèi)容
本發(fā)明的主要目的在于提供一種包含有一階流清洗工藝的半導(dǎo)體元件制作方法，以去除蝕刻后的殘留顆粒。
本發(fā)明的另一個目的是藉由增加上氧化層的厚度以抵銷在清洗過程中造成的上氧化層厚度損耗，以維持ONO介電層的整體介電特性。
本發(fā)明提供一種具有ONO層的半導(dǎo)體元件的制作方法。該方法包含下列步驟首先，提供一半導(dǎo)體芯片，包含有一具有至少一第一區(qū)域以及一第二區(qū)域的襯底，其中該第一區(qū)域包含有多個電容下層儲存電極單元，該第二區(qū)域包含有一氧化層、一第一多晶硅層以及一第二多晶硅層，依序于該多個電容下層儲存電極單元以及該第二多晶硅層上形成一底氧化層、氮化硅層以及一上氧化層，構(gòu)成一ONO層。之后于該ONO層上形成一光致抗蝕劑層，且該光致抗蝕劑層僅覆蓋該第一區(qū)域，接著干法蝕刻未被該光致抗蝕劑層覆蓋的該第二區(qū)域的該ONO層、該第二多晶硅層以及該第一多晶硅層，之后依序利用一緩沖氧化層蝕刻液、一SC-1溶液及一SC-2，以階流沖洗該半導(dǎo)體芯片，以清除半導(dǎo)體芯片表面的殘留粒子。其中ONO層作為柵介電層，其也可用其他單層或復(fù)層結(jié)構(gòu)所取代。
本發(fā)明藉由一階流沖洗方式，清除半導(dǎo)體芯片表面的殘留粒子，此外，并藉由增加上氧化層的厚度，以避免此一清洗工藝影響元件的電學(xué)性能。


圖1至圖5為根據(jù)現(xiàn)有技術(shù)制作具有ONO結(jié)構(gòu)的半導(dǎo)體元件的方法示意圖；以及圖6至圖12為根據(jù)本發(fā)明制作具有ONO結(jié)構(gòu)的半導(dǎo)體元件的方法示意圖。
附圖中的附圖標(biāo)記說明如下10 半導(dǎo)體芯片 12 襯底14 場氧化層 16 柵極氧化層18 多晶硅層 20 氮化硅層22 掩埋源極或漏極 24 介電層
28 多晶硅層30 ONO介電層50 半導(dǎo)體芯片 52 襯底54 緩沖氧化層 56 N型阱57 淺槽隔離區(qū)域58 P型阱60 第一區(qū)域62 第二區(qū)域64 多晶硅層66 氮硅層68 柵極結(jié)構(gòu)70 襯墊氧化層72 氧化層 74 保護(hù)層76 多晶硅層78 ONO介電層結(jié)構(gòu)80 光致抗蝕劑層82 氧化層具體實施方式
請參考圖6至圖12，圖6至圖12為本發(fā)明制作具有ONO結(jié)構(gòu)的半導(dǎo)體芯片的方法示意圖。如圖6所示，一半導(dǎo)體芯片50上包含有一硅襯底52，其中硅襯底52包含有一N型阱56，以及一位于N型阱56中的P型阱58，另有一緩沖氧化層54位于襯底52上方，并藉由淺槽隔離區(qū)域57將此一半導(dǎo)體芯片50分隔為預(yù)定形成存儲器陣列區(qū)(array area)的第一區(qū)域60及預(yù)定形成周邊電路區(qū)(peripheral area)的第二區(qū)域62。
如圖7所示，接著進(jìn)行化學(xué)氣相沉積(CVD)工藝，依序形成一多晶硅層64與一氮化硅層66，覆蓋于緩沖氧化層54上。在本發(fā)明的優(yōu)選實施例中，多晶硅層64的厚度約為800至1200埃(angstrom)，氮化硅層66的厚度約為1500至2500埃。
接著，形成一圖案化的光致抗蝕劑層(未顯示)覆蓋于半導(dǎo)體芯片50表面上，并對未被光致抗蝕劑層覆蓋的區(qū)域進(jìn)行蝕刻，于第一區(qū)域60中留下二個堆疊的柵極結(jié)構(gòu)68。接著形成一襯墊氧化層(liner oxide)70于柵極結(jié)構(gòu)68兩側(cè)。隨后進(jìn)行一離子注入工藝，于柵極結(jié)構(gòu)68兩側(cè)的N型阱56中形成多個摻雜區(qū)，用來作為掩埋源極或漏極(BS/BD)。其中襯墊氧化層70的厚度約為50至100埃。舉例而言，上述的離子注入工藝可以包含有一注入方向約略垂直于半導(dǎo)體芯片50表面的砷離子注入工藝，其注入能量為50KeV，劑量約為1×1014至1×1016(atom/cm2)，以形成掩埋源極或漏極，以及一注入方向與半導(dǎo)體芯片50表面呈一傾斜角的硼離子注入工藝，其注入能量約為70KeV，濃度約為1×1012至1×1014(atom/cm2)。
如圖8所示，接著利用一高密度等離子體(high density plasma，HDP)化學(xué)氣相沉積(chemical vapor deposition，CVD)法形成一厚度約為1500至2500埃的氧化層72，覆蓋于半導(dǎo)體芯片50上方。隨后進(jìn)行一濕法蝕刻工藝，將氧化層72的厚度移除500至1000埃，再沉積一由氮硅化合物構(gòu)成的保護(hù)層74。保護(hù)層74的厚度約為400埃。
如圖9所示，接著進(jìn)行一化學(xué)機(jī)械拋光工藝，除去部分保護(hù)層74與氧化層72，隨后進(jìn)行一濕法蝕刻工藝，用熱磷酸作為蝕刻溶液，以完全去除保護(hù)層74與氮硅層66，此時氧化層72的厚度約為800至1800埃。
如圖10所示，進(jìn)行一化學(xué)氣相沉積工藝，以于半導(dǎo)體芯片50表面上形成一厚度約為300至800埃的多晶硅層76。隨后對多晶硅層76進(jìn)行一磷離子注入工藝，其中所使用的注入能量約為20KeV，劑量約為7×1014(atom/cm2)。隨后進(jìn)行一光刻及蝕刻工藝形成一孔洞。其中多晶硅層76與下方的多晶硅層64作為存儲器的下層儲存電極。
接著，依序于半導(dǎo)體芯片50上形成一底氧化層(bottom oxide)、氮硅層(nitrde)、上氧化層(top oxide)。底氧化層、氮硅層、上氧化層共同組成一ONO介電層結(jié)構(gòu)78。其中，底氧化層可以利用一高溫氧化法(hightemperature oxidation，HTO)制成，其厚度約為43埃，氮硅層可以利用低壓化學(xué)氣相沉積法(LPCVD)制作，其厚度約為62埃，上氧化層可以利用高溫氧化法(HTO)制成，厚度約為65埃。
如圖11所示，進(jìn)行一光刻工藝，形成一光致抗蝕劑層80覆蓋于第一區(qū)域60上。隨后進(jìn)行一干法蝕刻工藝，藉由光致抗蝕劑層80為硬掩膜層，將第二區(qū)域62上的ONO介電層78、多晶硅層76以及多晶硅層64去除。
如圖12所示，接著將光致抗蝕劑層80去除。由于此時常會有粒子殘留，并附著于第一區(qū)域60與第二區(qū)域62交界的側(cè)壁81上。因此，在去除光致抗蝕劑層80之后，會進(jìn)行一清洗工藝，以清除所殘留的粒子。依據(jù)本發(fā)明，清洗工藝先使用緩沖氧化層蝕刻液(buffer oxide etchant，BOE)以階流沖洗方式進(jìn)行清洗，此一BOE溶液將會去除第二區(qū)域62上的氧化層54，并同時去除一部分上氧化層，使上氧化層的厚度由原先的65埃減少至60埃。接著再以階流沖洗，分別使用一SC-1溶液以及一SC-2溶液依序?qū)Π雽?dǎo)體芯片50進(jìn)行清洗，以有效清除微粒、高分子以及ONO矮籬。其中SC-1溶液包含有NH4OH、過氧化氫及水，而SC-2溶液包含有HCl、過氧化氫及水。
在完成此一清洗工藝后，會再進(jìn)行一熱氧化工藝，于第二區(qū)域62的表面再形成一硅氧層82。接著，進(jìn)行一化學(xué)氣相沉積工藝，再形成一層多晶硅層(未顯示)覆蓋于半導(dǎo)體芯片50上，作為上層電極，并與其下方的ONO介電層結(jié)構(gòu)78，以及作為下層儲存電極的多晶硅層64與多晶硅層76，共同組成一電容結(jié)構(gòu)。
本發(fā)明的階流式清洗工藝，在一階流清洗裝置(cascade washer)中進(jìn)行。商業(yè)化的階流清洗裝置有許多種類，在此不一一列舉。舉例而言，其中一種階流清洗裝置由一連串的清洗器(washer)所組成，這些清洗器彼此相鄰并由高至低排成一列。清洗液，例如SC-1或去離子水，會持續(xù)注入最上方的清洗器，并溢流(overflow)到下一個清洗器，最后再由最下面的清洗器排出。當(dāng)進(jìn)行清洗時，首先將半導(dǎo)體芯片放置于最下方的清洗器內(nèi)，進(jìn)行清洗，清洗完畢后，再依序朝上方的清洗器移動并進(jìn)行清洗，直到經(jīng)過最上方的清洗器清洗后，才移出此清洗裝置，完成此一階流式清洗工藝。需強(qiáng)調(diào)的是，業(yè)界目前所使用的階流式清洗裝置種類相當(dāng)多，以上僅就其原理做一簡單介紹。本發(fā)明所使用的階流清洗工藝可藉由各種階流清洗裝置所完成，并不以特定機(jī)型為限。
本發(fā)明使用BOE溶液、SC-1溶液以及SC-2溶液以一階流沖洗方式進(jìn)行半導(dǎo)體芯片表面的清洗，去除殘留粒子以及ONO矮籬。此外，由于在清洗過程中會造成上氧化層的厚度損失，因此藉由增加所形成的上氧化層的厚度，以保護(hù)此一ONO結(jié)構(gòu)。
與現(xiàn)有技術(shù)相比，以SC-2溶液進(jìn)行長時間浸泡，而本發(fā)明所用的階流沖洗方式將可有效清除殘留在半導(dǎo)體芯片表面的一些高分子粒子與ONO矮籬的粒子。此外，本發(fā)明在制作ONO介電層時，上氧化層的厚度約為65埃，厚度約較現(xiàn)有設(shè)計增加10％，此一額外增加的厚度可作為后續(xù)清洗過程中的緩沖層，以抵銷進(jìn)行清洗工藝時，上氧化層的厚度所受到的損失，而維持后續(xù)工藝的穩(wěn)定性以及元件的電學(xué)性能。
以上所述僅為本發(fā)明的優(yōu)選實施例，凡依本發(fā)明權(quán)利要求所作的均等變化與修飾，皆應(yīng)屬本發(fā)明專利的涵蓋范圍。
權(quán)利要求
1.一種具有氧化物-氮化物-氧化物層的半導(dǎo)體元件的制作方法，該制作方法包含有下列步驟提供一半導(dǎo)體芯片，包含有一具有至少一第一區(qū)域以及一第二區(qū)域的襯底，其中該第一區(qū)域包含有多個電容下層儲存電極單元，該第二區(qū)域包含有一氧化層、一第一多晶硅層以及一第二多晶硅層；依序于該多個電容下層儲存電極單元以及該第二多晶硅層上形成一氧化物-氮化物-氧化物層，具有一上氧化層其厚度約為65埃；于該氧化物-氮化物-氧化物層上形成一光致抗蝕劑層，且該光致抗蝕劑層僅覆蓋該第一區(qū)域；去除未被該光致抗蝕劑層覆蓋的該第二區(qū)域的該氧化物-氮化物-氧化物層、該第二多晶硅層以及該第一多晶硅層；去除該光致抗蝕劑層；利用一緩沖氧化層蝕刻液，以階流沖洗方式清洗該半導(dǎo)體芯片，以去除該氧化層，同時去除一部分該上氧化層；利用一SC-1溶液，以階流沖洗方式清洗該半導(dǎo)體芯片；以及利用一SC-2溶液，以階流沖洗方式清洗該半導(dǎo)體芯片。
2.如權(quán)利要求1所述的方法，其中該第一區(qū)域以及該第二區(qū)域由一淺槽隔離區(qū)域所隔離。
3.如權(quán)利要求1所述的方法，其中各該電容下層儲存電極單元皆由兩層多晶硅層所構(gòu)成。
4.如權(quán)利要求1所述的方法，其中在利用一SC-2溶液，以階流沖洗方式清洗該半導(dǎo)體芯片之后，該方法另包含有下列步驟進(jìn)行一熱氧化工藝，以于該第二區(qū)域的該襯底表面上形成一硅氧層；以及于該第一區(qū)域以及該二區(qū)域上沉積一第三多晶硅層。
5.如權(quán)利要求1所述的方法，其中該SC-1溶液包含有NH4OH、過氧化氫以及水。
6.如權(quán)利要求1所述的方法，其中該SC-2溶液包含有HCl、過氧化氫以及水。
7.如權(quán)利要求1所述的方法，其中在利用該緩沖氧化層蝕刻液，以階流沖洗方式清洗該半導(dǎo)體芯片之后，剩下的該上氧化層厚度約為60埃。
8.如權(quán)利要求1所述的方法，其中該底氧化層的厚度約為43埃，且該氮化硅層的厚度約為62埃。
9.一種降低微粒殘留及缺陷的方法，該方法包含有下列步驟提供一半導(dǎo)體芯片，包含有一具有至少一第一區(qū)域以及一第二區(qū)域的襯底，其中該第一區(qū)域以及該第二區(qū)域的最上方覆蓋有一柵介電層，且該第二區(qū)域的該柵介電層下方另包含有一氧化層、一第一多晶硅層以及一第二多晶硅層；于該柵介電層上形成一光致抗蝕劑層，且該光致抗蝕劑層僅覆蓋該第一區(qū)域；去除未被該光致抗蝕劑層覆蓋的該第二區(qū)域的該柵介電層、該第二多晶硅層以及該第一多晶硅層；去除該光致抗蝕劑層；利用一緩沖氧化層蝕刻液，以階流沖洗方式清洗該半導(dǎo)體芯片，以去除該氧化層；利用一SC-1溶液，以階流沖洗方式清洗該半導(dǎo)體芯片；以及利用一SC-2溶液，以階流沖洗方式清洗該半導(dǎo)體芯片。
10.如權(quán)利要求9所述的方法，其中該柵介電層由氧化物-氮化物-氧化物層所構(gòu)成。
11.如權(quán)利要求9所述的方法，其中該第一區(qū)域以及該第二區(qū)域由一淺槽隔離區(qū)域所隔離。
12.如權(quán)利要求9所述的方法，其中該第一區(qū)域另包含有多個電容下層儲存電極單元，且該柵介電層即覆蓋于該多個電容下層儲存電極單元上。
13.如權(quán)利要求9所述的方法，其中各該電容下層儲存電極單元皆由兩層多晶硅層所構(gòu)成。
14.如權(quán)利要求9所述的方法，其中在利用一SC-2溶液，以階流沖洗方式清洗該半導(dǎo)體芯片之后，該方法另包含有下列步驟進(jìn)行一熱氧化工藝，以于該第二區(qū)域的該襯底表面上形成一硅氧層；以及于該第一區(qū)域以及該第二區(qū)域上沉積一第三多晶硅層。
15.如權(quán)利要求9所述的方法，其中該SC-1溶液包含有NH4OH、過氧化氫以及水。
16.如權(quán)利要求9所述的方法，其中該SC-2溶液包含有HCl、過氧化氫以及水。
17.一種降低微粒殘留及缺陷的方法，包含下列步驟提供一半導(dǎo)體芯片，包含有至少一具有一第一區(qū)域以及一第二區(qū)域的襯底，其中該第一區(qū)域以及該第二區(qū)域的最上方覆蓋有一氧化物-氮化物-氧化物層，且該第二區(qū)域的該氧化物-氮化物-氧化物層下方另包含有一氧化層、一第一多晶硅層以及一第二多晶硅層；于該氧化物-氮化物-氧化物上形成一光致抗蝕劑層，且該光致抗蝕劑層僅覆蓋該第一區(qū)域；去除未被該光致抗蝕劑層覆蓋的該第二區(qū)域的該氧化物-氮化物-氧化物層、該第二多晶硅層以及該第一多晶硅層；去除該光致抗蝕劑層；利用一緩沖氧化層蝕刻液，以階流沖洗方式清洗該半導(dǎo)體芯片，以去除該氧化層；利用一SC-1溶液，以階流沖洗方式清洗該半導(dǎo)體芯片；以及利用一SC-2溶液，以階流沖洗方式清洗該半導(dǎo)體芯片。
18.如權(quán)利要求17所述的方法，其中該第一區(qū)域另包含有多個電容下層儲存電極單元，且該氧化物-氮化物-氧化物層即覆蓋于該多個電容下層儲存電極單元上。
19.如權(quán)利要求17所述的方法，其中該SC-1溶液包含有NH4OH、過氧化氫以及水。
20.如權(quán)利要求17所述的方法，其中該SC-2溶液包含有HCl、過氧化氫以及水。
全文摘要
一種降低微粒殘留及缺陷的方法。該方法包含下列步驟提供一半導(dǎo)體芯片，包含至少一具有一第一區(qū)域和一第二區(qū)域的襯底，其中第一區(qū)域以及第二區(qū)域的最上方覆蓋有一氧化物－氮化物－氧化物(ONO)層，且第二區(qū)域的ONO層下方另包含有一氧化層、一第一多晶硅層以及一第二多晶硅層；于ONO層上形成一光致抗蝕劑層，且該光致抗蝕劑層僅覆蓋該第一區(qū)域；干法蝕刻未被光致抗蝕劑層覆蓋的第二區(qū)域的ONO層、第二多晶硅層以及第一多晶硅層；去除光致抗蝕劑層；利用一緩沖氧化層蝕刻液，以階流沖洗方式清洗半導(dǎo)體芯片，以去除氧化層；利用一SC－1溶液，以階流沖洗方式清洗半導(dǎo)體芯片；以及利用一SC－2溶液，以階流沖洗方式清洗半導(dǎo)體芯片。
文檔編號H01L21/02GK1459845SQ02120388
公開日2003年12月3日 申請日期2002年5月24日 優(yōu)先權(quán)日2002年5月24日
發(fā)明者黃文信, 張國華 申請人:旺宏電子股份有限公司