專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及在硅半導(dǎo)體上形成氧化膜、氮化膜、氮氧化硅膜等的半導(dǎo)體器件及其形成方法。
背景技術(shù)：
在MIS(金屬/絕緣膜/硅)晶體管的柵極絕緣膜中，要求低漏電流特性、低界面能級(jí)密度、高耐壓性、熱載流子的高抗性、均勻閾值電壓特性等各種高性能電特性和高可靠性。
作為滿足這些要求的柵極絕緣膜形成技術(shù)，以往使用約在800℃以上利用氧分子或水分子的熱氧化技術(shù)。
以往，通過作為其前工序的清洗工序，除去有機(jī)物、金屬、微粒等表面附著的污物之后，再進(jìn)行熱氧化工序。在以往的清洗工序中，在其最后使用稀氫氟酸和加氫水等進(jìn)行清洗，通過氫對(duì)硅表面的硅懸掛鍵(silicon dangling-bond)以進(jìn)行封端，抑制在硅表面形成自然氧化膜，將具有清潔表面的硅襯底導(dǎo)入到后續(xù)的熱氧化工序中。在熱氧化工序中，在氬(Ar)等惰性氣體環(huán)境中對(duì)硅襯底進(jìn)行升溫，并且在此升溫過程中，約在600℃以上的溫度時(shí)使該表面的封端氫脫離。并且在其后約800℃以上時(shí)在導(dǎo)入氧分子或水分子的環(huán)境下進(jìn)行硅表面的氧化。
以往，使用這種熱氧化技術(shù)，在硅表面上形成氧化硅膜時(shí)，只有在使用表面以(100)面方位取向的硅場(chǎng)合，才能獲得良好的氧化膜/硅界面特性、氧化膜的耐壓性、漏電流特性等。此外，在使用現(xiàn)有的熱氧化技術(shù)制造的氧化硅膜中，如果其膜厚在約2nm以下，則會(huì)使漏電流明顯惡化，阻礙實(shí)現(xiàn)要求柵極絕緣膜的薄膜化的高性能微細(xì)晶體管。
此外，在以(100)面以外的其他面方位取向的結(jié)晶硅或在絕緣膜上主要以(111)面取向的多晶硅等中，即使使用熱氧化技術(shù)來形成氧化硅膜，與以(100)面方位取向的硅的氧化硅膜相比，氧化膜/硅界面的界面能級(jí)密度明顯高，因此在膜厚薄的氧化硅膜中，耐壓性、漏電流特性等電特性很差，在使用時(shí)需要增大氧化硅膜的膜厚。
另一方面，近年來，為了提高半導(dǎo)體器件的生產(chǎn)率，大口徑的硅晶片襯底或大面積的玻璃襯底正被廣泛使用。為了在這種大型襯底的整個(gè)面上以高生產(chǎn)率生產(chǎn)均一特性的晶體管，需要在升溫降溫的溫度變化幅度小的低溫下進(jìn)行溫度依賴性小的絕緣膜形成工序。在現(xiàn)有的熱氧化工序中，對(duì)于溫度波動(dòng)的氧化反應(yīng)速度變化較大，因此用大面積的襯底生產(chǎn)半導(dǎo)體器件時(shí)很難達(dá)到高生產(chǎn)率。
為了解決現(xiàn)有的熱氧化工序中的問題，嘗試了很多低溫成膜處理。其中，在(日本)特開平11-279773公報(bào)記載的技術(shù)，以及1999年國(guó)際電子器件會(huì)議技術(shù)論文摘要(Technical Digest of International ElectronDevices Meeting 1999)，pp.249-252記載的技術(shù)，或2000年VLSI會(huì)議技術(shù)論文摘要(2000Symposium on VLSI Technology Digest of TechnicalPapers)，pp.76-177中記載的技術(shù)中，通過在等離子體中導(dǎo)入惰性氣體和氧分子，并在具有大準(zhǔn)穩(wěn)定能級(jí)的惰性氣體中高效率地進(jìn)行氧分子的原子態(tài)化，然后利用原子態(tài)氧使硅表面氧化，從而獲得較好的電特性。
在這些技術(shù)中，向惰性氣體氪(Kr)和氧(O2)的混合氣體照射微波，產(chǎn)生Kr和O2混合等離子體，生成大量的原子態(tài)氧O*，并在400℃左右的溫度下進(jìn)行硅的氧化，來實(shí)現(xiàn)與現(xiàn)有的熱氧化相匹敵的低漏電流特性、低界面能級(jí)密度、高耐壓特性。此外，通過該氧化技術(shù)，也可以在具有(100)面以外的其他面方位的硅表面上，獲得高質(zhì)量的氧化膜。
但是，在通過這種現(xiàn)有的微波激勵(lì)等離子體形成氧化硅膜的技術(shù)中，盡管使用原子態(tài)氧O*來進(jìn)行氧化，但只能獲得與傳統(tǒng)上使用氧分子或水分子的熱氧化工序具有同等程度電特性的氧化硅膜。特別是在硅襯底表面中，氧化膜厚度大約為2nm以下的氧化硅膜，無法獲得良好的低漏電流特性，與現(xiàn)有的熱氧化膜技術(shù)一樣，難以實(shí)現(xiàn)要求柵極絕緣膜進(jìn)一步薄膜化的高性能微細(xì)晶體管。
此外，與采用現(xiàn)有的熱工序形成氧化硅膜的場(chǎng)合相比，有以下問題受熱載流子注入到晶體管的氧化膜的影響產(chǎn)生的電導(dǎo)惡化更加明顯，以及在閃存存儲(chǔ)器等將電子在氧化硅膜中進(jìn)行隧道傳導(dǎo)的元件中，更加明顯地造成漏電流的增加等電特性的時(shí)間性惡化。

發(fā)明內(nèi)容
因此，本發(fā)明的總的目的在于，提供一種解決了上述問題的、新型有效的半導(dǎo)體器件及其制造方法。
本發(fā)明的更具體的目的在于，提供一種低溫等離子體氧化技術(shù)來取代現(xiàn)有的熱氧化技術(shù)。
本發(fā)明的另一個(gè)目的在于，提供一種可應(yīng)用于任何面方位的硅面的、在低溫下進(jìn)行的高質(zhì)量絕緣膜形成技術(shù)。
本發(fā)明的再一個(gè)目的在于，使用這種在低溫下進(jìn)行的高質(zhì)量絕緣膜形成技術(shù)，提供高可靠性、高質(zhì)量的微細(xì)半導(dǎo)體器件，具體的說，提供晶體管集成電路器件或閃存存儲(chǔ)器件，還提供具有多個(gè)晶體管和各種功能元件的三維集成電路器件，以及其制造方法。
本發(fā)明的另一目的在于，提供一種半導(dǎo)體器件，包含形成在硅表面上的硅化合物層，其特征在于，所述硅化合物層至少包含規(guī)定的惰性氣體，氫含量按面密度計(jì)算時(shí)為1011/cm2以下。
本發(fā)明的另一目的在于，提供一種半導(dǎo)體器件，是在共用襯底上具有晶體管和電容的半導(dǎo)體存儲(chǔ)器件，其中，所述晶體管，具有通過第一硅化合物層在硅表面上形成的多晶硅膜，所述電容，包含在多晶硅表面形成的第二硅化合物層，其特征在于，所述第一和第二硅化合物層分別至少含有規(guī)定的惰性氣體，氫含量按面密度計(jì)算時(shí)為1011/cm2以下。
本發(fā)明的另一目的在于，提供一種半導(dǎo)體器件，將形成于襯底上的多晶硅層或非晶硅層作為活性層，
其特征在于，在所述硅層的表面上，形成至少含有規(guī)定的惰性氣體、氫含量按面密度換算時(shí)為1011/cm2以下的硅化合物層；所述半導(dǎo)體器件驅(qū)動(dòng)形成于所述襯底上的顯示元件。
本發(fā)明的另一目的在于，提供一種半導(dǎo)體器件的制造方法，用于在硅表面上制造半導(dǎo)體器件，其特征在于，該方法包括將所述硅表面暴露在由第一惰性氣體產(chǎn)生的第一等離子體中，除去預(yù)先至少存在于部分硅表面的氫的工序；以及由第二惰性氣體和一種或多種氣體分子的混合氣體產(chǎn)生第二等離子體，并在所述第二等離子體下，在所述硅表面上形成至少包含一部分構(gòu)成所述氣體分子的元素的硅化合物層的工序。
本發(fā)明的另一目的在于，提供一種半導(dǎo)體器件的制造方法，用于制造半導(dǎo)體存儲(chǔ)器件，其中，所述半導(dǎo)體存儲(chǔ)器件在共用襯底上具有晶體管和電容，所述晶體管，具有通過第一絕緣層在硅表面上形成的多晶硅膜，所述電容，含有在多晶硅表面形成的第二絕緣層，其特征在于，該方法包括將所述硅表面暴露在由第一惰性氣體產(chǎn)生的第一等離子體中，除去預(yù)先至少存在于部分所述硅表面上的氫的工序；以及由第二惰性氣體和一種或多種氣體分子的混合氣體產(chǎn)生第二等離子體，并在所述第二等離子體下，在所述硅表面上形成至少含有一部分構(gòu)成所述氣體分子的元素的硅化合物層來作為所述第一絕緣膜的工序。
本發(fā)明的另一目的在于，提供一種半導(dǎo)體器件的制造方法，將襯底上的多晶硅層或非晶硅層作為活性層，其特征在于，該方法包括在所述襯底上形成由多晶硅層或非晶硅層構(gòu)成的硅層的工序；將所述硅層表面暴露在由第一惰性氣體產(chǎn)生的等離子體中，除去至少存在于部分所述硅層表面的氫的工序；以及由第二惰性氣體和一種或多種氣體分子的混合氣體產(chǎn)生第二等離子體，并在所述硅表面上形成至少含有一部分構(gòu)成所述氣體分子的元素的硅化合物層的工序。
根據(jù)本發(fā)明，使用不惡化硅表面的平坦性、且不破壞真空的連續(xù)工序，在400℃以下的低溫下，也能夠完全除去表面封端氫，并且，能夠在約500℃以下的低溫下，在任何面方位取向的硅上形成，比用現(xiàn)有的熱氧化工序或微波等離子體工序成膜的氧化硅膜特性更優(yōu)良的、高可靠性的氧化硅膜、氮化硅膜、氮氧化硅膜，從而可以獲得高可靠性、高性能的微細(xì)晶體管集成電路。
而且，根據(jù)本發(fā)明，在淺溝隔離層等元件分離側(cè)壁部分的角部分和具有凹凸表面形狀的硅表面上，也能夠形成漏電流和耐壓等特性良好的、薄而高質(zhì)量的氧化硅膜、氮化硅膜、氮氧化硅膜，從而能夠?qū)崿F(xiàn)將元件分離寬度變小的高密度的元件集成化和具有立體結(jié)構(gòu)的高密度的元件集成化。
此外，通過使用本發(fā)明的柵極絕緣膜，可以實(shí)現(xiàn)能夠大幅增加重寫次數(shù)的閃存存儲(chǔ)元件等。
此外，根據(jù)本發(fā)明，在形成于絕緣膜上的主要以(111)面取向的多晶硅上，也能夠形成高質(zhì)量的柵極氧化硅膜、柵極氮化硅膜，因此可以實(shí)現(xiàn)使用具有高驅(qū)動(dòng)能力的多晶硅晶體管的顯示裝置，進(jìn)而可以實(shí)現(xiàn)層疊多個(gè)晶體管、功能元件的三維集成電路元件。
附圖的簡(jiǎn)要說明

圖1是使用徑向線縫隙天線的等離子體裝置的原理圖；圖2是用紅外光譜儀測(cè)定的、硅表面封端氫和硅的結(jié)合對(duì)在Kr等離子體中暴露時(shí)間的依賴特性圖；圖3是氧化硅膜厚對(duì)處理室氣體壓力的依賴特性圖；圖4是氧化硅膜中的Kr密度在深度方向的分布特性圖；圖5是氧化硅膜的電流電壓特性圖；圖6是氧化硅膜、氮氧化硅膜的漏電流特性與膜厚的關(guān)系圖；
圖7是氮化硅膜厚對(duì)處理室氣體壓力的依賴特性圖；圖8是形成氮氧化硅膜時(shí)的原子態(tài)氧和原子態(tài)氫的發(fā)光強(qiáng)度特性圖；圖9是氮氧化硅膜的元素分布特性圖；圖10是氮氧化硅膜的電流電壓特性圖；圖11A～圖11C是淺溝隔離層的剖面原理圖；圖12是在凹凸的硅表面上形成的立體晶體管的剖面結(jié)構(gòu)圖；圖13是閃存元件的剖面結(jié)構(gòu)示意圖；圖14是分階段說明本發(fā)明的閃存元件的形成方法的示意性剖面結(jié)構(gòu)圖；圖15是分階段說明本發(fā)明的閃存元件的形成方法的示意性剖面結(jié)構(gòu)圖；圖16是分階段說明本發(fā)明的閃存元件的形成方法的示意性剖面結(jié)構(gòu)圖；圖17是分階段說明本發(fā)明的閃存元件的形成方法的示意性剖面結(jié)構(gòu)圖；圖18是制作在金屬襯底SOI上的MOS晶體管的剖面結(jié)構(gòu)示意圖；圖19是適應(yīng)于玻璃襯底和塑料襯底等的等離子體裝置示意圖；圖20是絕緣膜狀的多晶硅晶體管的剖面結(jié)構(gòu)示意圖；圖21是三維LSI的剖面結(jié)構(gòu)原理圖。
本發(fā)明的最佳實(shí)施方式以下，參照附圖詳細(xì)說明采用本發(fā)明的優(yōu)選實(shí)施方式。
(第一實(shí)施方式)首先，說明使用等離子體在低溫下進(jìn)行的氧化膜的形成。
圖1是使用徑向線縫隙天線的等離子體裝置的剖面圖；圖1是用于本發(fā)明的、使用徑向線縫隙天線的等離子體處理裝置的一個(gè)例子的剖面圖。
在本實(shí)施方式中，為了除去對(duì)硅表面懸掛鍵進(jìn)行封端氫，在后面的氧化膜形成工序中使用Kr作為等離子體激勵(lì)氣體，并在同一處理室內(nèi)連續(xù)進(jìn)行除去表面封端氫的處理和氧化處理。
首先，將真空容器(處理室)101內(nèi)部抽成真空，接著從噴射板102先導(dǎo)入Ar氣體，然后將其切換為Kr氣體。而且，將所述處理室101內(nèi)的壓力設(shè)定為133Pa(1Torr)左右。
接著，將硅襯底103放置在具有加熱機(jī)構(gòu)的試料臺(tái)104上，并將試料溫度設(shè)定為400℃左右。如果所述硅襯底103的溫度在200-550℃的范圍內(nèi)，則與下述結(jié)果大致相同。在前一個(gè)的前處理工序中，對(duì)所述硅襯底103進(jìn)行稀氫氟酸清洗，其結(jié)果，表面的硅懸掛鍵被氫封端。
接著，從同軸波導(dǎo)管105向徑向線縫隙天線106供給頻率為2.45GHz的微波，將所述微波從所述徑向線縫隙天線106通過設(shè)置于處理室101的部分壁面上的電介質(zhì)板107，導(dǎo)入到所述處理室101內(nèi)。導(dǎo)入的微波激勵(lì)從所述噴射板102導(dǎo)入到所述處理室101內(nèi)的Kr氣體，其結(jié)果，在所述噴射板102的正下方形成高密度的Kr等離子體。如果供給的微波的頻率在900MHz以上、約10GHz以下的范圍，則與下述結(jié)果大致相同。
在圖1的結(jié)構(gòu)中，噴射板102和襯底103的間隔在本實(shí)施方式中設(shè)定為6cm。該間隔越窄，就越能進(jìn)行高速的成膜。在本實(shí)施方式中，表示了使用徑向線縫隙天線的等離子體裝置進(jìn)行成膜的例子，但也可以使用其他方法將微波導(dǎo)入到處理室內(nèi)并進(jìn)行等離子體激勵(lì)。
通過將所述硅襯底103暴露在用Kr氣體激勵(lì)的等離子體中，使所述硅襯底103的表面受低能量Kr離子的照射，除去其表面封端氫。
圖2是利用紅外光譜儀對(duì)所述硅襯底103表面的硅-氫結(jié)合進(jìn)行分析的結(jié)果，表示利用Kr等離子體除去硅表面封端氫的效果，其中，所述Kr等離子體被在133Pa(1Torr)壓力下，以1.2W/cm2的功率導(dǎo)入到所述處理室101中的微波激勵(lì)。
參照?qǐng)D2可知，僅在1秒左右的Kr等離子體照射后，硅-氫結(jié)合的特征波數(shù)2100cm-1附近的光吸收幾乎消失，并在約30秒的照射后，幾乎完全消失。即可知，通過約30秒的Kr等離子體照射，可以除去封端硅表面的氫。在本實(shí)施方式中，進(jìn)行1分鐘的Kr等離子體照射，除去表面封端氫。
接著，從所述噴射板102導(dǎo)入分壓比為97/3的Kr/O2混合氣體。此時(shí)，維持處理室內(nèi)的壓力在133Pa(1Torr)左右。在混合Kr氣體和O2氣體的高密度激勵(lì)等離子體中，處于中間激勵(lì)狀態(tài)的Kr*和O2分子碰撞，從而能夠高效率地產(chǎn)生大量的原子態(tài)氧O*。
在本實(shí)施例中，用該原子態(tài)氧O*對(duì)所述硅襯底103的表面進(jìn)行氧化?，F(xiàn)有的硅表面的熱氧化方法，使用O2分子或H2O分子進(jìn)行氧化，需要800℃以上的非常高的處理溫度，而本發(fā)明的使用原子態(tài)氧的氧化處理，可在400℃左右的非常低的溫度下進(jìn)行氧化。為了增大Kr*和O2的碰撞機(jī)會(huì)，雖然希望處理室的壓力高，但是如果過高，產(chǎn)生的O*之間會(huì)發(fā)生碰撞，從而返回為O2分子。當(dāng)然，存在最佳氣體壓力。
圖3表示將處理室內(nèi)的Kr/O2的壓力比保持在97/3的基礎(chǔ)上改變所述處理室101內(nèi)的氣體壓力時(shí)，所形成的氧化膜厚度與處理室內(nèi)壓力之間的關(guān)系。其中，在圖3中，將硅襯底103的溫度設(shè)定為400℃，進(jìn)行10分鐘的氧化處理。
參照?qǐng)D3可知，在所述處理室101內(nèi)的壓力為約133Pa(1Torr)時(shí)，氧化速度最快，該壓力及其附近的壓力條件是最佳的。該最佳壓力不限于所述硅襯底103的面方位為(100)面的情況，也適用于任何面方位的硅表面。
形成期望膜厚的氧化硅膜后，停止導(dǎo)入微波能，并結(jié)束等離子體激勵(lì)，進(jìn)而將Kr/O2混合氣體置換為Ar氣體來結(jié)束氧化工序。在本工序前后使用Ar氣體的原因在于，用比Kr便宜的氣體作為凈化氣體。此外，可回收再利用本工序中使用過的Kr氣體。
接以上的氧化膜形成之后，實(shí)施電極形成工序、保護(hù)膜形成工序、氫燒結(jié)處理工序等，來完成包含晶體管和電容的半導(dǎo)體集成電路器件。
在通過升溫釋放來測(cè)定在上述過程形成的氧化硅膜中的氫含量時(shí)，在3nm膜厚的氧化硅膜中，按面密度換算時(shí)，氫含量為1012/cm2以下。特別是在漏電流小的氧化膜中，按面密度換算時(shí)，可知氧化硅膜內(nèi)的氫含量為1011/cm2以下。另一方面，按面密度換算，在氧化膜形成之前沒有進(jìn)行Kr等離子體暴露的氧化膜含有超過1012/cm2的氫。
此外，用原子力顯微鏡測(cè)定并比較剝離在上述過程形成的氧化硅膜后的硅表面和氧化膜形成前的硅表面的粗糙度時(shí)，得知硅表面的粗糙度沒有變化。即，即使在除去封端氫并進(jìn)行氧化后，硅表面也不粗糙。
圖4是用全反射X射線熒光光譜儀分析的、根據(jù)上述過程形成的氧化硅膜中的Kr密度在深度方向的分布圖。其中，圖4是關(guān)于硅(100)面的結(jié)果，但這不局限于(100)面，即使是其他方位，也可以獲得同樣的結(jié)果。
在圖4的實(shí)驗(yàn)中，將Kr中的氧的分壓設(shè)定為3％，將處理室內(nèi)的壓力設(shè)定為133Pa(1Torr)，并在襯底溫度為400℃時(shí)進(jìn)行等離子體氧化處理。
參照?qǐng)D4，氧化硅膜中的Kr密度隨著遠(yuǎn)離襯底的硅表面而增大，并在氧化硅膜表面，其密度達(dá)到2×1011/cm2左右。因此可知，根據(jù)上述過程獲得的氧化硅膜是這樣的膜在距離襯底的硅表面4nm以上的區(qū)域，膜中的Kr濃度一定，在距離硅表面4nm以下的區(qū)域，Kr濃度朝硅/氧化硅膜的界面的方向減少。
圖5表示在根據(jù)上述過程獲得的氧化硅膜中，漏電流對(duì)施加電場(chǎng)的依賴性。其中，圖5的結(jié)果表示氧化硅膜的膜厚為4.4nm時(shí)的特性。作為比較，在圖5中示出了在氧化膜形成前沒有進(jìn)行Kr等離子體暴露的、同一厚度的氧化膜的漏電流特性。
參照?qǐng)D5可知，沒有在Kr等離子體中暴露過的氧化硅膜的漏電流特性與現(xiàn)有的熱氧化膜的漏電流特性相同，因此，即使根據(jù)Kr/O2微波進(jìn)行氧化處理，也不能明顯改善所得氧化膜的漏電流特性。相反，根據(jù)本實(shí)施方式的方法，通過照射Kr等離子體來除去封端氫后，導(dǎo)入Kr/O2氣體進(jìn)行氧化后所形成的氧化硅膜，與通過現(xiàn)有的微波等離子體形成的氧化硅膜相比，在同一電場(chǎng)中的漏電流減少了2～3個(gè)數(shù)量級(jí)，顯示出非常好的低漏電流特性。并得知即使是膜厚薄至1.7nm的氧化硅膜，也同樣能夠改善漏電流特性。
圖6表示改變所述氧化硅膜的膜厚，來測(cè)定本實(shí)施方式的氧化硅膜的漏電流特性的結(jié)果。其中，在圖6中，△表示現(xiàn)有的熱氧化膜的漏電流特性，○表示省略在Kr等離子體中進(jìn)行暴露，用Kr/O2等離子體進(jìn)行氧化時(shí)的氧化硅膜的漏電流特性，而●表示在所述Kr等離子體中進(jìn)行暴露后，并用所述Kr/O2等離子體進(jìn)行氧化的本實(shí)施例方式的氧化硅膜的漏電流特性。此外，在圖6中，用■表示的數(shù)據(jù)表示在后面說明的氮氧化膜的漏電流特性。
參照?qǐng)D6可知，○所示的省略了在Kr等離子體中進(jìn)行的暴露工序并通過等離子體氧化工序形成的氧化硅膜的漏電流特性與△所示的熱氧化膜的漏電流特性一致，而●所示的本實(shí)施方式的氧化硅膜的漏電流特性比○所示的漏電流特性降低了2～3個(gè)數(shù)量級(jí)。此外還可知，本實(shí)施方式的氧化硅膜，即使膜厚約為1.5nm，也比得上厚度為2nm的熱氧化膜，可以實(shí)現(xiàn)1×10-2A/cm2的漏電流。
此外，對(duì)于由本實(shí)施方式獲得的氧化硅膜，測(cè)定硅/氧化硅膜界面能級(jí)密度對(duì)面方位的依賴性時(shí)，發(fā)現(xiàn)在任何面方位的硅表面中，都能夠獲得約1×1010cm-2eV-1的非常低的界面能級(jí)密度。
另外，對(duì)于耐壓性、熱載流子抗性、使應(yīng)力電流流過時(shí)的直至氧化硅膜被破壞的電荷量QBD(Charge-to-Breakdown)等的電特性、可靠性，由本實(shí)施方式形成的氧化膜顯示出與現(xiàn)有的熱氧化膜相同或其之上的良好特性。
如上所述，除去表面封端氫后，通過用Kr/O2高密度等離子體進(jìn)行硅氧化工序，即使在400℃的低溫中，也可以在所有面方位的硅上形成優(yōu)良的氧化硅膜。獲得這種效果的原因在于，通過除去封端氫，氧化膜中的氫含量減少，并且在氧化膜中含有Kr。因氧化膜中的氫很少，氧化硅膜內(nèi)的元素的弱結(jié)合減少，而且通過含有Kr，緩和了膜中和Si/SiO2界面中的應(yīng)力，使膜中電荷和界面能級(jí)密度降低，從而大幅度地改善了氧化硅膜的電特性。
特別是以面密度換算，氫濃度在1012/cm2以下，最好在1011/cm2以下，并含有5×1011/cm2以下的Kr時(shí)，將有助于氧化硅膜的電特性、可靠性的改善。
為了實(shí)現(xiàn)本發(fā)明的氧化膜，除了圖1的裝置以外，也可以使用能夠用等離子體在低溫下進(jìn)行氧化膜形成的其他等離子體處理裝置。例如，可以用兩級(jí)噴射板型等離子體處理裝置，該裝置具有排出用于通過微波來激勵(lì)等離子體的Kr氣體的第一氣體排出結(jié)構(gòu)、以及排出氧氣的與所述第一氣體排出結(jié)構(gòu)不同的第二氣體排出結(jié)構(gòu)。
再有，在本實(shí)施方式中，在形成期望膜厚的氧化硅膜時(shí)停止導(dǎo)入微波并結(jié)束等離子體激勵(lì)，而且將Kr/O2混合氣體置換為Ar氣體并結(jié)束氧化工序，但也可以這樣結(jié)束處理，即，在停止導(dǎo)入所述微波能之前，將壓力繼續(xù)保持在133Pa(1Torr)左右的情況下，從噴射板102導(dǎo)入分壓比為98/2的Kr/NH3混合氣體，在氧化硅膜上形成約0.7nm的氮化硅膜后。根據(jù)該方法，可獲得在表面上形成了氮化硅膜的氮氧化硅膜，從而可以形成具有更大介電常數(shù)的絕緣膜。
(第二實(shí)施方式)下面，論述使用等離子體在低溫下進(jìn)行的氮化膜形成。在氮化膜形成中使用與圖1相同的裝置。
在本實(shí)施方式中，為了形成良好的氮化膜，除去封端氫和形成氮化膜時(shí)最好使用Ar或Kr作為等離子體激勵(lì)氣體。
以下表示使用Ar時(shí)的一例。
首先，對(duì)真空容器(處理室)101進(jìn)行排氣，使其內(nèi)成為真空，接著從噴射板102導(dǎo)入Ar氣體并將處理室內(nèi)的壓力設(shè)定在13.3Pa(100mTorr)左右。
接著，將在其之前的前工序中通過加氫水清洗、從而其表面的硅懸掛鍵被氫封端的硅襯底103導(dǎo)入到所述處理室101中，并裝載在具有加熱機(jī)構(gòu)的試料臺(tái)104上。而且將試料的溫度設(shè)定為500℃。如果該溫度在330-550℃的范圍內(nèi)，則下述結(jié)果幾乎不變。
接著，從同軸波導(dǎo)管105通過徑向線縫隙天線106及電介質(zhì)板107，向處理室內(nèi)供給2.45GHz的微波，在處理室內(nèi)產(chǎn)生高密度的Ar等離子體。如果供給的微波頻率在900MHz以上、10GHz以下的范圍，則以下所述的結(jié)果幾乎不變。噴射板102和襯底103的間隔在本實(shí)施方式中設(shè)定為6cm。該間隔越窄，就越能進(jìn)行高速的成膜。還有，在本實(shí)施方式中，表示了通過使用徑向線縫隙天線的等離子體裝置來進(jìn)行成膜的例子，但也可以使用其他方法將微波導(dǎo)入到處理室內(nèi)。
這樣，暴露于由Ar氣體激勵(lì)的等離子體中的硅表面受到低能量的Ar離子照射，從而其表面封端氫被除去。本實(shí)施方式，在Ar等離子體中暴露1分鐘。
接著，在Ar氣體中以分壓比為2％混合NH3氣體并從噴射板102導(dǎo)入。此時(shí)，處理室內(nèi)的壓力保持在13.3Pa(100mTorr)左右。在混合Ar氣體和NH3氣體的高密度激勵(lì)等離子體中，處于中間激勵(lì)狀態(tài)的Ar*和NH3分子碰撞，從而高效率地產(chǎn)生NH*原子團(tuán)。該NH*原子團(tuán)對(duì)硅襯底表面進(jìn)行氮化。
接著，在形成期望膜厚的氮化硅膜時(shí)停止導(dǎo)入微波能，并結(jié)束等離子體激勵(lì)，而且將Ar/NH3混合氣體置換為Ar氣體，并結(jié)束氮化工序。
在以上的氮化膜形成后，進(jìn)行電極形成工序、保護(hù)膜形成工序、氫燒結(jié)處理工序等，從而完成包含晶體管和電容的半導(dǎo)體集成電路器件。
在本實(shí)施方式中，示出了通過使用徑向線縫隙天線的等離子體裝置來形成氮化膜的例子，但也可以使用其他方法將微波導(dǎo)入處理室內(nèi)。此外，在本實(shí)施方式中，在等離子體激勵(lì)氣體上使用Ar，但使用Kr也可以獲得同樣的結(jié)果。此外，在本實(shí)施方式中，在等離子體處理氣體上使用NH3，但也可以使用N2和H2等的混合氣體。
在本發(fā)明的氮化硅膜形成中，在除去表面封端氫后，在等離子體中含有氫仍是一個(gè)重要的條件。因?yàn)榈入x子體中具有氫，所以在氮化硅膜內(nèi)及界面的懸掛鍵上形成Si-H、N-H結(jié)合從而被封端，其結(jié)果，失去氮化硅膜和截面的電子捕獲。
本發(fā)明的氮化膜中具有Si-H結(jié)合、N-H結(jié)合的情況是分別通過測(cè)定紅外吸收光譜、X射線光電子光譜確認(rèn)的。因?yàn)闅涞拇嬖冢訡V特性的磁滯消失，硅/氮化硅膜界面能級(jí)密度也被很低地抑制到2×1010cm-2。使用稀有氣體(Ar或Kr)和N2/H2的混合氣體來形成氮化硅膜時(shí)，通過使氫氣體的分壓為0.5％以上，可以顯著地減少膜中的電子和空穴的捕獲。
圖7表示以上述過程制作的氮化硅膜厚對(duì)壓力的依賴性。其中，在圖7的實(shí)驗(yàn)中，將Ar/NH3的分壓比設(shè)定為98/2，成膜時(shí)間為30分鐘。
參照?qǐng)D7可知，降低處理室的壓力，增加稀有氣體(Ar或Kr)對(duì)NH3(或N2/H2)施加的能量時(shí)，會(huì)加快氮化膜的成長(zhǎng)速度。從氮化膜形成效率的觀點(diǎn)來看，氣體壓力在6.65～13.3Pa(50～100mTorr)的范圍時(shí)較好，但是如在其他實(shí)施方式中所述的那樣，在連續(xù)進(jìn)行氧化和氮化的工序中，可統(tǒng)一在適合的壓力上、例如133Pa(1Torr)進(jìn)行氮化，從生產(chǎn)率的觀點(diǎn)來看這也是較好的條件。此外，稀有氣體中的NH3(或N2/H2)的分壓在1～10％的范圍時(shí)較好，在2～6％時(shí)更好。
由本實(shí)施方式獲得的氮化硅膜的介電常數(shù)為7.9，該值大約相當(dāng)于氧化硅膜的介電常數(shù)的兩倍。
在測(cè)定由本實(shí)施方式獲得的氮化硅膜的電流電壓特性時(shí)發(fā)現(xiàn)在膜厚為3.0nm(按介電常數(shù)換算相當(dāng)于氧化膜為1.5nm)的氮化硅膜施加1V電壓時(shí)，能夠獲得比膜厚1.5nm的熱氧化膜低5-6數(shù)量級(jí)以上的漏電流特性。這意味著通過使用本實(shí)施例的氮化硅膜，可以突破在柵極絕緣膜上使用氧化硅膜的晶體管中成為問題的微細(xì)化界限。
上述氮化膜的成膜條件、物理特性(物性的)及電特性并不局限于(100)面方位的硅表面上，而在包含(111)面的所有面方位的硅中同樣成立。
由本實(shí)施方式獲得的較好的結(jié)果，不僅在于除去了封端氫，而且還與氮化膜中包含Ar或Kr的情況也有關(guān)系。即，在本實(shí)施方式的氮化膜中，氮化膜中和硅/氮化膜界面中的應(yīng)力通過氮化膜中含有的Ar或Kr被緩和，其結(jié)果，使氮化硅膜中的固定電荷和界面能級(jí)密度降低，大幅度地改善了電特性、可靠性特性。
與氧化硅膜的情況一樣，可以認(rèn)為，包含面密度為5×1011/cm2以下的Ar或Kr有助于改善氧化硅膜的電特性、可靠性。
為了實(shí)現(xiàn)本發(fā)明的氮化膜，除了圖1的裝置以外，還可以使用能夠用等離子體在低溫下進(jìn)行氧化膜形成的其他等離子體處理裝置。例如，可以用兩級(jí)噴射板型等離子體處理裝置，該裝置具有排出用于通過微波來激勵(lì)等離子體的Ar或Kr氣體的第一氣體排出結(jié)構(gòu)、以及排出NH3(或N/H氣體)的與所述第一氣體排出結(jié)構(gòu)不同的第二氣體排出結(jié)構(gòu)。
(實(shí)施方式3)下面，說明在柵極絕緣膜上使用等離子體的低溫氧化膜和氮化膜的雙層結(jié)構(gòu)的實(shí)施方式。
本實(shí)施方式中使用的氧化膜和氮化膜的形成裝置與圖1相同。在本實(shí)施方式中，為了形成氧化膜和氮化膜，將Kr用作等離子體激勵(lì)氣體。
首先，對(duì)真空容器(處理室)101進(jìn)行排氣，使其內(nèi)成為真空，從噴射板102向所述處理室101內(nèi)導(dǎo)入Ar氣體。接著，將導(dǎo)入的氣體從最初的Ar切換成Kr，將所述處理室101內(nèi)的壓力設(shè)定在133Pa(1Torr)左右。
接著，將在其之前的前工序中實(shí)施稀氫氟酸清洗、從而其表面的硅懸掛鍵被氫封端的硅襯底103導(dǎo)入到所述處理室101中，并裝載在配有加熱機(jī)構(gòu)的試料臺(tái)104上。而且將試料的溫度設(shè)定為400℃。
接著，從所述同軸波導(dǎo)管105向徑向線縫隙天線106供給1分鐘的頻率為2.45GHz的微波，將所述微波通過電介質(zhì)板107導(dǎo)入到處理室101內(nèi)。這樣，將所述硅襯底103暴露于在所述處理室101內(nèi)產(chǎn)生的高密度的Kr等離子體中，從而除去其表面封端氫。
接著，將所述處理室101內(nèi)的壓力保持在133Pa(1Torr)左右的情況下，從所述噴射板102導(dǎo)入分壓比為98/3的Kr/O2混合氣體，在所述硅襯底103的表面上形成1.5nm的氧化硅膜。
接著，暫時(shí)停止供給微波，停止導(dǎo)入O2氣體。并用Kr對(duì)真空容器(處理室)101內(nèi)進(jìn)行清潔后，從噴射板102導(dǎo)入分壓比為98/2的Kr/NH3混合氣體，而且將處理室內(nèi)的壓力設(shè)定在133Pa(1Torr)左右的情況下，再次供給頻率為2.56GHz的微波，在所述處理室101內(nèi)產(chǎn)生高密度的等離子體，從而在所述氧化硅膜的表面上形成1nm的氮化硅膜。
接著，在形成期望膜厚的氮化硅膜時(shí)，停止導(dǎo)入微波并結(jié)束等離子體激勵(lì)，進(jìn)而將Kr/NH3混合氣體置換成Ar氣體，結(jié)束氮氧化工序。
在以上氮氧化硅膜形成后，通過實(shí)施電極形成工序、保護(hù)膜形成工序、氫燒結(jié)處理工序，來完成包含晶體管和電容的半導(dǎo)體集成電路器件。
在測(cè)定這樣形成的層疊柵極絕緣膜的有效介電常數(shù)時(shí)，獲得約為6的值。另外，漏電流特性、耐壓特性、熱載流子抗性等電性能、可靠性特性也與前面實(shí)施方式1的情況一樣良好。此外，在獲得的柵極絕緣膜中沒有發(fā)現(xiàn)對(duì)硅襯底103的面方位的依賴性，因此在(100)面以外的任何面方位的硅上都可以形成良好特性的柵極絕緣膜。這樣，可以實(shí)現(xiàn)同時(shí)具備氧化膜的低界面能級(jí)特性和氮化膜的高介電常數(shù)特性的柵極絕緣膜。
在本實(shí)施方式中，示出了在硅的一側(cè)形成氧化膜的氧化膜、氮化膜的雙層結(jié)構(gòu)，但根據(jù)目的，可以轉(zhuǎn)換氧化膜、氮化膜的順序，并且還可以形成氧化膜/氮化膜/氧化膜、氮化膜/氧化膜/氮化膜等多種層疊膜。
(第四實(shí)施方式)下面，說明在柵極絕緣膜上使用等離子體的低溫氮氧化膜的實(shí)施方式。
在本實(shí)施方式中使用的氮氧化膜形成裝置與圖1相同。在本實(shí)施方式中，將Kr用作等離子體激勵(lì)氣體。
首先，對(duì)真空容器(處理室)101進(jìn)行排氣，使其內(nèi)成為真空，從噴射板102向所述處理室101內(nèi)導(dǎo)入Ar氣體。接著，將導(dǎo)入到所述處理室101中的氣體從Ar切換成Kr，并將處理室內(nèi)的壓力設(shè)定在133Pa(1Torr)左右。
接著，將在其之前的前工序中實(shí)施稀氫氟酸清洗、從而其表面的硅懸掛鍵被氫封端的硅襯底103導(dǎo)入到所述處理室101中，并裝載在配有加熱機(jī)構(gòu)的試料臺(tái)104上。而且將試料的溫度設(shè)定為400℃。
接著，從所述同軸波導(dǎo)管105向徑向線縫隙天線106供給1分鐘的頻率為2.45GHz的微波，將所述微波從徑向線縫隙天線106通過電介質(zhì)板107導(dǎo)入到處理室101內(nèi)，在所述處理室101內(nèi)產(chǎn)生高密度的Kr等離子體。這樣，通過將所述硅襯底103的表面暴露在由Kr氣體激勵(lì)的等離子體中，來除去其表面封端氫。
接著，將所述處理室101的壓力維持在133Pa(1Torr)左右，從所述噴射板102導(dǎo)入分壓比為96.5/3/0.5的Kr/O2/NH3混合氣體，在硅表面上形成3.5nm的氮氧化硅膜。在形成期望膜厚的氮氧化硅膜時(shí)，停止導(dǎo)入微波能，結(jié)束等離子體激勵(lì)，并將Kr/O2/NH3混合氣體置換為Ar氣體，結(jié)束氮氧化工序。
在以上的氧化膜形成后，實(shí)施電極形成工序、保護(hù)膜形成工序、氫燒結(jié)處理工序等，來完成包含晶體管和電容的半導(dǎo)體集成電路器件。
如圖8所示，通過發(fā)光分析測(cè)定的原子態(tài)氧O*的發(fā)生密度在Kr/O2/NH3氣體的混合比為97/3/0～95/3/2的范圍內(nèi)沒有實(shí)質(zhì)性變化，但如果增大NH3的比率超出此范圍時(shí)，則原子態(tài)氧的發(fā)生量將會(huì)減少，而代之，原子態(tài)氫的量會(huì)增加。尤其，Kr/O2/NH3氣體的混合比為96.5/3/0.5時(shí)，漏電流減少到最小，絕緣耐壓、電荷注入也提高。
圖9表示用二次離子質(zhì)譜儀測(cè)定的、本實(shí)施方式的氮氧化膜內(nèi)的硅、氧、氮的濃度分布。其中，在圖9中，橫軸表示從氮氧化膜的表面開始的深度。在圖9中，可看到硅、氧、氮的分布在膜內(nèi)平緩地變化，這并不是因?yàn)榈趸さ哪ず癫痪鶆?，而是因?yàn)槲g刻的均勻性差。
參照?qǐng)D9可知，所述氮氧化膜中的氮的濃度在硅/氮氧化硅膜界面和氮氧化硅膜表面中較高，在氮氧化膜中央部分減少。該氮氧化膜所取入的氮含量與硅和氧相比為幾成以下。
圖10表示本實(shí)施方式的氮氧化膜的漏電流對(duì)施加電場(chǎng)的依賴性。其中，在圖10中，作為比較，還表示了在通過微波等離子體的氧化膜形成之前沒有進(jìn)行Kr等離子體的暴露處理的、同一膜厚的氧化膜的漏電流特性和通過熱氧化形成的氧化膜的漏電流特性。
參照?qǐng)D10可知，在通過Kr等離子體照射除去封端氫后，導(dǎo)入Kr/O2/NH3氣體進(jìn)行氮氧化的本實(shí)施方式的氮氧化膜中，與根據(jù)現(xiàn)有方法形成的氧化膜相比，同一電場(chǎng)下的漏電流的值減小了2～4個(gè)數(shù)量級(jí)，從而能夠獲得良好的低漏電流特性。
此外，在前面說明的圖6中，用■表示這樣形成的氮氧化膜的漏電流特性和膜厚的關(guān)系。
再次參照?qǐng)D6可知，根據(jù)本實(shí)施方式，進(jìn)行Kr照射后形成的氮氧化膜具有與根據(jù)相同工序形成的氧化膜相同的漏電流特性，特別是在膜厚為約1.6nm時(shí)，漏電流的值也不過為1×10-2A/cm2。
另外，在本實(shí)施方式的氮氧化膜中，耐壓特性、熱載流子抗性等電特性、可靠性也優(yōu)于前面實(shí)施方式1的氧化膜。此外，也沒有發(fā)現(xiàn)對(duì)硅襯底的面方位的依賴，因此，不僅在硅的(100)面，而且在任何面方位的硅表面上都能夠形成優(yōu)良特性的柵極絕緣膜。
如上述那樣，除去表面封端氫后，通過用Kr/O2/NH3的高密度等離子體進(jìn)行硅氮氧化工序，即使在400℃的低溫中，也可以在所有面方位的硅表面上形成具有優(yōu)良的特性和膜質(zhì)量的氮氧化硅膜。
在本實(shí)施方式中能夠獲得這樣良好的效果的原因，不僅在于通過除去封端氫，減少了氮氧化膜中的氫含量，而且還在于在氮氧化膜中含有幾成以下的氮。在本實(shí)施方式的氮氧化膜中，Kr的含量與實(shí)施方式1的氧化膜相比大約在1/10以下，而取代Kr含有更多的氮。即，在本實(shí)施方式中，由于氮氧化硅膜中的氫少，所以氮氧化膜中的弱結(jié)合的比例減少，而通過含有氮，緩和了膜中和Si/SiO2界面中的應(yīng)力，其結(jié)果，使膜中電荷和界面能級(jí)的密度降低，從而大幅度地改善了所述氮氧化膜的電特性。特別是所述氮氧化膜中的氫濃度以面密度換算時(shí)在1012cm-2以下，最好減少到1011cm-2以下的情況，以及膜中含有濃度為硅或氧濃度的幾成以下的氮的情況，被認(rèn)為有助于氮氧化硅膜的電特性、可靠性的改善。
此外，在本實(shí)施方式中，在形成期望膜厚的氮氧化膜時(shí)停止導(dǎo)入微波能，并結(jié)束等離子體激勵(lì)，而且將Kr/O2/NH3混合氣體置換為Ar氣體并結(jié)束氮氧化工序，但也可以在停止導(dǎo)入該微波能之前，將壓力保持在133Pa(1Torr)左右的情況下，從所述噴射板102導(dǎo)入分壓比為98/2的Kr/NH3混合氣體，在氮氧化膜的表面上形成約0.7nm的氮化膜后結(jié)束氮氧化工序。根據(jù)該方法，可在氮氧化硅膜的表面上形成氮化硅膜，從而可形成介電常數(shù)更大的絕緣膜。
(第5實(shí)施方式)下面，示出根據(jù)本發(fā)明第5實(shí)施方式的半導(dǎo)體器件的形成方法，該方法在構(gòu)成淺溝隔離層的元件分離側(cè)壁部分的角部分或在具有凹凸的表面形狀的硅表面上形成高質(zhì)量的氧化膜。
圖11A是淺溝隔離層的原理圖。
參照?qǐng)D11，圖示的淺溝隔離層是這樣形成的即，在硅襯底1003表面上通過等離子體蝕刻來形成隔離溝槽，將形成的溝槽用通過CVD(化學(xué)氣相沉積)法形成的氧化硅膜1002填充，并且例如用CMP(化學(xué)機(jī)械拋光)法等對(duì)所述氧化硅膜1002進(jìn)行平坦化。
在本實(shí)施方式中，在根據(jù)CMP法的所述氧化硅膜1002的研磨工序后，通過將硅襯底暴露于800-900℃的氧化性氣氛中來進(jìn)行犧牲氧化(Sacrificial oxidation)，將通過犧牲氧化形成的氧化硅膜在含有氫氟酸的藥液中進(jìn)行蝕刻，獲得氫封端的硅表面。在本實(shí)施方式中按與實(shí)施方式1同樣的過程，通過Kr等離子體除去表面封端氫，然后導(dǎo)入Kr/O2氣體，形成約2.5nm的氧化硅膜。
根據(jù)本實(shí)施方式，如圖11所示，在淺溝隔離層的角部分中，氧化硅膜以均勻的厚度形成，不發(fā)生氧化硅膜的膜厚變薄。包含利用該Kr等離子體的等離子體氧化法形成的淺溝隔離層部分的氧化硅膜整體的QBD(Charge to Breakdown)特性非常良好，即使在注入電荷量為102C/cm2時(shí)，也不會(huì)引起漏電流的上升，從而能夠大幅度地改善器件的可靠性。
如圖11B所示，在通過現(xiàn)有的熱氧化法來形成所述氧化硅膜時(shí)，隨著淺溝隔離層的錐形角增大，淺溝隔離層角部分中的膜很大程度地變薄，但根據(jù)本發(fā)明的等離子體氧化，即使錐形角增大，也不會(huì)使淺溝隔離層角部分的氧化硅膜變薄。因此，本實(shí)施例，在淺溝隔離層結(jié)構(gòu)中，通過使溝槽的錐形角接近90度，可以減少元件分離區(qū)域的面積。從而能夠進(jìn)一步提高半導(dǎo)體元件的集成度。在現(xiàn)有的熱氧化技術(shù)中，因圖11B所示的溝槽角部分中的熱氧化膜的薄膜化的約束，在元件分離部分中使用約70度左右的錐形角，而根據(jù)本發(fā)明，可使用90度的角度。
圖12是根據(jù)實(shí)施方式1的過程在硅襯底上形成3nm厚度的氧化硅膜的剖面，其中，所述硅襯底具有將硅襯底蝕刻到約90度的凹凸表面形狀。
參照?qǐng)D12，可知在任何面上都形成了均勻膜厚的氧化硅膜。
在這樣形成的氧化膜中，漏電流和耐壓等電特性良好，因此，根據(jù)本發(fā)明，能夠?qū)崿F(xiàn)具有縱向結(jié)構(gòu)等多個(gè)面方位的硅立體結(jié)構(gòu)的、高密度的半導(dǎo)體集成器件。
(第6實(shí)施方式)下面，說明本發(fā)明第6實(shí)施方式的閃存元件，其中，使用了上述在低溫下使用等離子體的氧化膜及氮化膜，或氮氧化膜的形成技術(shù)。此外，雖然在以下的說明中，作為一個(gè)例子公開了閃存元件，但本發(fā)明也適用于有同樣層疊結(jié)構(gòu)的EPROM、EEPROM等。
圖13是本實(shí)施方式的閃存元件的剖面結(jié)構(gòu)示意圖。
參照?qǐng)D13，所述閃存元件形成在硅襯底1201上，由形成在所述硅襯底1201上的隧道氧化膜1202、作為形成在所述硅襯底1201上的浮置柵極的第一多晶硅柵極1203、依次形成在所述多晶硅柵極1203上的氧化硅膜1204和氮化硅膜1205、形成在所述氮化硅膜1205上構(gòu)成控制柵極的第二多晶硅柵極1206構(gòu)成。在圖13中，省略了源極區(qū)、漏極區(qū)、接觸孔、布線圖形等的圖示。所述氧化硅膜1202根據(jù)第一實(shí)施方式中說明的氧化硅膜形成方法來形成，而氧化硅膜1204和氮化膜1205的層疊結(jié)構(gòu)根據(jù)實(shí)施方式3中說明的氮化硅膜形成方法來形成。
圖14～圖17是分段說明本實(shí)施方式的閃存元件的制造方法的示意性剖面圖。
參照?qǐng)D14，在硅襯底1301上通過場(chǎng)氧化膜1302來劃分閃存存儲(chǔ)單元區(qū)域A、高電壓晶體管區(qū)域B以及低電壓晶體管區(qū)域C，在各所述區(qū)域A～C中，在所述硅襯底1301的表面上形成氧化硅膜1303。所述場(chǎng)氧化膜1302可以通過硅局部氧化法(LOCOS法)或淺溝隔離法等形成。
在本實(shí)施方式中，將Kr用作等離子體激勵(lì)氣體來除去表面封端氫，并形成氧化膜及氮化膜。氧化膜、氮化膜形成裝置與圖1相同。
接著，在圖15的工序中，從存儲(chǔ)單元區(qū)域A中除去所述氧化硅膜1303，通過稀氫氟酸清洗對(duì)硅表面進(jìn)行氫封端。而且，與前面的實(shí)施方式1一樣，形成隧道氧化膜1304。
即，與前面的實(shí)施方式1一樣，對(duì)所述真空容器(處理室)101進(jìn)行排氣，使其內(nèi)成為真空，并從噴射板102向所述處理室101中導(dǎo)入Ar氣體。接著，將所述Ar氣體切換為Kr氣體，將處理室101中的壓力設(shè)定為1Torr左右。
接著，將除去所述氧化硅膜1303的、對(duì)硅表面進(jìn)行稀氫氟酸處理的所述硅襯底1301作為圖1的硅襯底103導(dǎo)入到所述處理室101內(nèi)，并裝載在具有加熱機(jī)構(gòu)的試料臺(tái)104上。而且，將試料臺(tái)的溫度設(shè)定為400℃。
而且，從所述同軸波導(dǎo)管105向徑向線縫隙天線106供給1分鐘的頻率為2.45GHz的微波，將所述微波從徑向線縫隙天線106通過所述電介質(zhì)板107導(dǎo)入到所述處理室101內(nèi)。將所述硅襯底1301的表面暴露在如述形成于所述處理室101中的高密度Kr等離子體中，從而，從所述硅襯底1301的硅表面除去封端氫。
接著，從所述噴射板102導(dǎo)入Kr氣體、O2氣體，在所述區(qū)域A以3.5nm的厚度形成作為所述隧道絕緣膜的氧化硅膜1304，接著堆積第一多晶硅層1305，以覆蓋所述氧化硅膜1304。
接著，在高電壓和低電壓晶體管形成區(qū)域B、C中，通過所述第一多晶硅層1305構(gòu)圖而將其除去，僅在存儲(chǔ)單元區(qū)域A的隧道氧化膜1304上，保留第一多晶硅圖形1305。
在所述蝕刻后進(jìn)行清洗，對(duì)多晶硅圖形1305的表面進(jìn)行氫封端。
接著，在圖16的工序中，與前面第三實(shí)施方式一樣，形成具有下部氧化膜1306A和上部氮化膜1306B的ON結(jié)構(gòu)的絕緣膜1306，以覆蓋所述多晶硅圖形1305。
該ON膜如下形成。
對(duì)真空容器(處理室)101進(jìn)行排氣，使其內(nèi)成為真空，將從噴射板102導(dǎo)入的Ar氣體切換為Kr氣體并進(jìn)行導(dǎo)入，將處理室內(nèi)的壓力設(shè)定為133Pa(1Torr)左右。接著，將進(jìn)行所述氫封端的、具有多晶硅圖形1305的硅襯底1301導(dǎo)入到所述處理室101內(nèi)，并裝載在具有加熱機(jī)構(gòu)的試料臺(tái)104上。而且，將試料臺(tái)的溫度設(shè)定為400℃。
接著，從所述同軸波導(dǎo)管105向徑向線縫隙天線106供給大約1分鐘的頻率為2.45GHz的微波，將所述微波從徑向線縫隙天線106通過所述電介質(zhì)板107導(dǎo)入到所述處理室101內(nèi)，產(chǎn)生高密度的Kr等離子體。其結(jié)果，所述多晶硅圖形1305的表面被暴露在Kr氣體中，使表面封端氫被除去。
接著，將所述處理室101內(nèi)的壓力維持在133Pa(1Torr)左右的情況下，從所述噴射板102向所述處理室101內(nèi)導(dǎo)入Kr/O2混合氣體，在多晶硅表面上形成3nm的氧化硅膜。
接著，在暫時(shí)停止微波的供給后，停止Kr氣體、O2氣體的導(dǎo)入，并對(duì)真空容器(處理室)101內(nèi)進(jìn)行排氣后，從噴射板102導(dǎo)入Kr氣體和NH3氣體。將所述處理室101內(nèi)的壓力設(shè)定為13.3Pa(100mTorr)左右，再次將2.45GHz的微波從所述徑向線縫隙天線106供給到所述處理室101內(nèi)，在處理室內(nèi)產(chǎn)生高密度的等離子體，在氧化硅膜表面上形成6nm的氮化硅膜。
這樣形成9nm的ON膜時(shí)，獲得的ON膜的膜厚是一樣的，而且沒有觀察到對(duì)多晶硅面方位的依賴性，從而得知可獲得非常均勻的膜。
在這樣形成所述ON膜后，在圖17的工序中，通過構(gòu)圖從高電壓及低電壓晶體管區(qū)域B、C中除去絕緣膜1306，接著在高電壓及低電壓晶體管區(qū)域B、C上進(jìn)行用于閾值電壓控制的離子注入。并且，除去形成在所述區(qū)域B、C上的氧化膜1303，在所述區(qū)域B上形成5nm厚度的柵極絕緣膜1307，然后在所述區(qū)域C上形成3nm厚度的柵極絕緣膜1308。
然后，在包含場(chǎng)氧化膜1302的整體結(jié)構(gòu)上依次形成第二多晶硅層1309和硅化物層1310，進(jìn)而對(duì)所述第二多晶硅層1309和硅化物層1310進(jìn)行構(gòu)圖，在所述高電壓晶體管區(qū)域B和低電壓晶體管區(qū)域C中分別形成柵極1311B和1311C。此外，對(duì)應(yīng)于所述存儲(chǔ)器區(qū)域A，形成柵極1311A。
在圖17的工序后，根據(jù)標(biāo)準(zhǔn)的半導(dǎo)體工序，形成源極區(qū)和漏極區(qū)，之后形成層間絕緣膜和接觸孔及布線圖形等而完成元件。
在本發(fā)明中，這些絕緣膜1306A、1306B，即使將其膜厚減少到現(xiàn)有的氧化膜和氮化膜的約一半，也可以維持良好的電特性。即，這些氧化硅膜1306A和氮化硅膜1306B，即使對(duì)它們進(jìn)行薄膜化，也能具有良好的電特性，并且致密、質(zhì)量高。此外，在本發(fā)明中，所述氧化硅膜1306A和氮化硅膜1306B在低溫下形成，因此在柵極多晶硅和氧化膜的界面上不產(chǎn)生熱存積等，可獲得良好的界面。
本發(fā)明的閃存元件在低電壓下進(jìn)行信息的寫入和刪除動(dòng)作，從而可以抑制襯底電流的產(chǎn)生，進(jìn)而能夠抑制隧道絕緣膜的惡化。因此，可以高成品率地制造二維排列本發(fā)明的閃存元件而形成的非易失性半導(dǎo)體存儲(chǔ)裝置，并且使該半導(dǎo)體存儲(chǔ)裝置顯示出穩(wěn)定的特性。
本發(fā)明的閃存元件，對(duì)應(yīng)于所述絕緣膜1306A、1306B具有良好的膜質(zhì)量，其漏電流較小，而且可以減小膜厚而不增加漏電流，因此可在5V左右的工作電壓下進(jìn)行寫入或刪除動(dòng)作。其結(jié)果，閃存元件的存儲(chǔ)保持時(shí)間比以往增大了兩個(gè)數(shù)量級(jí)以上，可重寫的次數(shù)也增大了兩個(gè)數(shù)量級(jí)以上。
此外，絕緣膜1306的膜結(jié)構(gòu)不限于上述ON結(jié)構(gòu)，也可以是同于實(shí)施方式1的由氧化膜構(gòu)成的O結(jié)構(gòu)、同于實(shí)施方式2的由氮化膜構(gòu)成的N結(jié)構(gòu)、或是同于實(shí)施方式4的氮氧化膜。此外，所述絕緣膜1306也可以是由氮化膜及氧化膜構(gòu)成的NO結(jié)構(gòu)、依次層疊氧化膜、氮化膜及氧化膜的ONO結(jié)構(gòu)、以及層疊氮化膜、氧化膜、氮化膜、氧化膜的NONO結(jié)構(gòu)等。選擇一種結(jié)構(gòu)作為所述絕緣膜1306時(shí)，可以考慮周邊電路的高電壓晶體管和低電壓晶體管的柵極絕緣膜間的匹配性和共用可能性等，根據(jù)目的進(jìn)行選擇。
(第7實(shí)施方式)使用圖1的裝置，可將利用Kr/O2微波激勵(lì)高密度等離子體的柵極絕緣膜的形成、或?qū)⒗肁r(或Kr)/NH3(或N2/H2)微波激勵(lì)高密度等離子體的柵極氮化膜的形成，應(yīng)用于不能使用現(xiàn)有的高溫工序的、金屬層存在于襯底硅內(nèi)的硅-絕緣體(金屬襯底SOI)晶片上的半導(dǎo)體集成電路器件的形成上。特別是在硅的膜厚薄的、完全耗盡的SOI結(jié)構(gòu)中，根據(jù)本發(fā)明的除去封端氫的效果比較明顯。
圖18是具有金屬襯底SOI結(jié)構(gòu)的MOS晶體管的剖面圖。
參照?qǐng)D18，1701是n+型或p+型的低電阻半導(dǎo)體層，1702是NiSi等硅化物層，1703是TaN、TiN等導(dǎo)電性氮化物層；1704是Cu等金屬層，1705是TaN、TiN等導(dǎo)電性氮化物層，1706是n+型或p+型的低電阻半導(dǎo)體層，1707是AlN、Si3N4等氮化物絕緣膜，1708是SiO2膜，1709是SiO2層、BPSG層或?qū)⑺鼈兘M合起來的絕緣膜層，1710是n+型漏極區(qū)，1711是n+型源極區(qū)，1712是p+型漏極區(qū)，1713是p+型源極區(qū)，1714、1715是以<111>方向取向的硅半導(dǎo)體層，1716是根據(jù)本發(fā)明實(shí)施方式1的過程、通過Kr照射除去表面封端氫后、利用Kr/O2微波激勵(lì)高密度等離子體形成的SiO2膜，1717和1718分別是用Ta、Ti、TaN/Ta、TiN/Ti等形成的nMOS晶體管和pMOS晶體管的柵極，1719是nMOS晶體管的源極，1720是nMOS晶體管和pMOS晶體管的漏極。1721是pMOS晶體管的源極。1722是襯底表面電極。
在這種用TaN或TiN保護(hù)的含有Cu層的襯底中，為了抑制Cu的擴(kuò)散，熱處理溫度必須在約700℃以下。n+型或p+型的源極區(qū)或漏極區(qū)在As+、AsF2+或BF2+的離子注入后，在550℃的熱處理中形成。
在具有圖18的器件結(jié)構(gòu)的半導(dǎo)體器件中，對(duì)在柵極絕緣膜上使用熱氧化膜的晶體管的亞閾值(sub-threshold)特性和在Kr等離子體照射中除去表面封端氫后、通過Kr/O2微波激勵(lì)高密度等離子體處理形成柵極絕緣膜的晶體管的亞閾值特性進(jìn)行比較時(shí)，在通過熱氧化形成的柵極絕緣膜情況下的亞閾值特性上可觀察到彎折或泄漏，而根據(jù)本發(fā)明形成的柵極絕緣膜情況下的亞閾值特性卻非常好。
此外，如果具有臺(tái)面形元件分離結(jié)構(gòu)，則在臺(tái)面元件分離結(jié)構(gòu)的側(cè)壁部分會(huì)呈現(xiàn)出與硅平面部分不同面方位的硅表面，但是可以通過使用Kr的等離子體氧化來形成柵極絕緣膜，從而對(duì)臺(tái)面元件分離的側(cè)壁部分進(jìn)行大致與平面部分相同的均勻的氧化，進(jìn)而可以獲得良好的電特性、高可靠性。
此外，根據(jù)第二實(shí)施方式的過程，即使將用Ar/NH3形成的氮化硅膜用作柵極絕緣膜，也能夠制造出具有非常良好的電特性、高可靠性的金屬襯底SOI集成電路器件。
在本實(shí)施方式中，即使是氮化硅膜的厚度為3nm(以介電常數(shù)換算時(shí)相當(dāng)于1.5nm的氧化硅膜膜厚)，也可以獲得良好的電特性，并且與使用3nm的氧化硅膜相比，可以將晶體管的驅(qū)動(dòng)能力提高2倍左右。
(第8實(shí)施方式)圖19是本發(fā)明第8實(shí)施方式的制造裝置一例的原理圖，該裝置用于對(duì)形成液晶顯示元件和有機(jī)場(chǎng)致發(fā)光元件等的玻璃襯底或塑料襯底等大型長(zhǎng)方形襯底上所形成的多晶硅或非晶硅層進(jìn)行氧化處理、氮化處理、或氮氧化處理。
參照?qǐng)D19，通過使真空容器(處理室)1807內(nèi)處于減壓狀態(tài)，接著從設(shè)置于所述處理室1807內(nèi)的噴射板1801導(dǎo)入Kr/O2混合氣體，進(jìn)而通過螺紋溝泵1802對(duì)所述處理室1807內(nèi)進(jìn)行排氣，將所述處理室1807內(nèi)的壓力設(shè)定為133Pa(1Torr)。然后，將玻璃襯底1803放置在具有加熱機(jī)構(gòu)的試料臺(tái)1804上，并將玻璃襯底的溫度設(shè)定為300℃。
在所述處理室1807中設(shè)置多個(gè)矩形波導(dǎo)管1805，接著從所述多個(gè)矩形波導(dǎo)管1805的各個(gè)縫隙部分通過電介質(zhì)板1806向所述處理室1807內(nèi)導(dǎo)入微波，在所述處理室1807內(nèi)產(chǎn)生高密度的等離子體。此時(shí)，設(shè)置于所述處理室1807中的噴射管1801具有將從波導(dǎo)管發(fā)射的微波作為表面波向左右傳播的波導(dǎo)路徑的作用。
圖20表示使用圖19的裝置來制造本發(fā)明的柵極絕緣膜或柵極氮化膜，并形成用于驅(qū)動(dòng)液晶顯示元件、有機(jī)EL發(fā)光元件等的，或用于處理電路的多晶硅薄膜晶體管(TFT)的例子。
首先，闡述形成并使用氧化硅膜的例子。
參照?qǐng)D20，1901是玻璃襯底，1902是Si3N4膜，1903是以(111)面為主取向的多晶硅nMOS的溝道層，1905、1906分別是多晶硅nMOS的源極區(qū)、漏極區(qū)，1904是以(111)面為主取向的多晶硅pMOS的溝道層，1907、1908分別是多晶硅pMOS的源極區(qū)、漏極區(qū)。1910是多晶硅nMOS的柵極，1911是多晶硅pMOS的柵極，1912是SiO2、BSG、BPSG等絕緣膜，1913、1914是多晶硅nMOS的源極(同時(shí)為多晶硅p-MOS的漏極)，1915是多晶硅p-MOS的源極。
形成于絕緣膜上的多晶硅在對(duì)于絕緣膜垂直的方向上朝向(111)面時(shí)是穩(wěn)定的，并且是結(jié)晶性致密的高質(zhì)量的多晶硅。在本實(shí)施方式中，1909是使用圖19的裝置根據(jù)與實(shí)施方式1相同的過程做成的、厚度為0.2μm的本發(fā)明的氧化硅膜層，在朝向(111)面的多晶硅上400℃下以3nm來形成。
根據(jù)本實(shí)施方式可知，在晶體管間的元件分離區(qū)域的尖角部分中氧化膜也沒有變薄，因此在多晶硅上形成平坦部分和邊緣部分都為均勻膜厚的氧化硅膜。用于形成源極、漏極區(qū)的離子注入不經(jīng)過柵極絕緣膜進(jìn)行，而且在400℃下通過電激活來形成。其結(jié)果，可以在400℃以下的溫度實(shí)施所有工序，并且能夠在玻璃襯底上形成晶體管。該晶體管的遷移率是電子時(shí)約為300cm2/Vsec以上，空穴時(shí)約為150cm2/Vsec以上，源極、漏極耐壓和柵極耐壓時(shí)為12V以上。在溝道長(zhǎng)度為1.5-2.0nm左右的晶體管中，可進(jìn)行超過100MHz的高速動(dòng)作。氧化硅膜的泄漏特性、多晶硅/氧化膜的界面能級(jí)特性也良好。
通過使用本實(shí)施方式的晶體管，液晶顯示元件、有機(jī)EL發(fā)光元件可以具有大畫面、低價(jià)格、高速動(dòng)作、高可靠性。
雖然本實(shí)施方式是將本發(fā)明的柵極絕緣膜或柵極氮化膜用于多晶硅上的實(shí)施方式，但同樣也可以應(yīng)用在用于液晶顯示元件等的非晶硅薄膜晶體管(TFT)的、特別是交錯(cuò)型的薄膜晶體管(TFT)的柵極絕緣膜或柵極氮化膜上。
(第9實(shí)施方式)下面，說明了具有金屬層的SOI元件、多晶硅元件、非晶硅元件的三維層疊LSI的實(shí)施方式。
圖21是本發(fā)明的三維LSI的剖面結(jié)構(gòu)原理圖。
在圖21中，2001是第一SOI及布線層，2002是第二SOI及布線層，2003是第一多晶硅元件及布線層，2004是第二多晶硅元件及布線層，2005是非晶硅半導(dǎo)體元件和功能材料元件及布線層。
在所述第一SOI及布線層2001和所述第二SOI及布線層2002上，使用在實(shí)施方式7中說明的SOI晶體管來制作數(shù)字運(yùn)算處理部分、高精度高速模擬部分、同步DRAM部分、電源部分、接口電路部分等。
在所述第一多晶硅元件和布線層2003中，使用在前面的實(shí)施方式6、8中說明的多晶硅晶體管、閃存存儲(chǔ)器等來制作并行數(shù)字運(yùn)算部分、功能塊間中繼部分、存儲(chǔ)元件部分等。
另一方面，在所述第二多晶硅元件和布線層2004中，使用所述實(shí)施方式8中說明的多晶硅晶體管來形成放大器、AD變換器等并行模擬運(yùn)算部分。在非晶硅半導(dǎo)體元件、功能材料元件及布線層2005上，制作光傳感器、聲音傳感器、觸覺傳感器、電波發(fā)送接收部分等。
所述非晶硅半導(dǎo)體元件、功能材料元件及設(shè)置于布線層2005內(nèi)的光傳感器、聲音傳感器、觸覺傳感器、電波發(fā)送接收部分的信號(hào)由使用所述第二多晶硅元件和設(shè)置于布線層2004中的多晶硅晶體管的放大器、AD變換器等并行模擬運(yùn)算部分處理，而且將該處理在使用所述第一多晶硅元件和布線層2003或所述第二多晶硅元件和設(shè)置于布線層2004中的多晶硅晶體管、閃存存儲(chǔ)器的并行數(shù)字運(yùn)算部分、存儲(chǔ)元件部分中繼續(xù)進(jìn)行，進(jìn)而由使用設(shè)置于所述第一SOI和布線層2001或所述第二SOI和布線層2002中的SOI晶體管的數(shù)字運(yùn)算處理部分、高精度高速模擬部分、同步DRAM來處理。
此外，即使設(shè)置多個(gè)所述第一多晶硅元件和設(shè)置于布線層2003中的功能塊間中繼部分，也不會(huì)占很大的芯片面積，并能夠調(diào)整LSI整體的信號(hào)為同步。
根據(jù)在上述實(shí)施方式中詳細(xì)說明的本發(fā)明的技術(shù)可知，能夠形成這種三維LSI。
以上，以優(yōu)選實(shí)施例說明了本發(fā)明，但本發(fā)明并不局限于這些特定的實(shí)施例，可在本發(fā)明的宗旨內(nèi)進(jìn)行各種變形、變更。
工業(yè)實(shí)用性根據(jù)本發(fā)明，在不惡化硅表面的平坦性，不破壞真空的連續(xù)工序中，即使在400℃以下的低溫下，也可完全除去表面封端氫，因此能夠在約500℃以下的低溫下、在所有面方位的硅上形成，比用現(xiàn)有的熱氧化工序或微波等離子體工序成膜的氧化硅膜特性更優(yōu)良的、高可靠性的氧化硅膜、氮化硅膜、氮氧化硅膜，從而能夠?qū)崿F(xiàn)高可靠性、高性能的微細(xì)晶體管集成電路。
而且，根據(jù)本發(fā)明，在淺溝隔離層等元件分離側(cè)壁部分的角部分和具有凹凸表面形狀的硅表面上，也能夠形成漏電流和耐壓等特性良好的、薄而高質(zhì)量的氧化硅膜、氮化硅膜、氮氧化硅膜，從而能夠?qū)崿F(xiàn)將元件分離寬度變小的高密度的元件集成化和具有立體結(jié)構(gòu)的高密度的元件集成化。
此外，通過使用本發(fā)明的柵極絕緣膜，可以實(shí)現(xiàn)能夠大幅增加重寫次數(shù)的閃存存儲(chǔ)元件等。
此外，根據(jù)本發(fā)明，在形成于絕緣膜上的主要以(111)面取向的多晶硅上，也能夠形成高質(zhì)量的柵極氧化硅膜、柵極氮化硅膜，因此可以實(shí)現(xiàn)使用具有高驅(qū)動(dòng)能力的多晶硅晶體管的顯示裝置，進(jìn)而可以實(shí)現(xiàn)層疊多個(gè)晶體管、功能元件的三維集成電路元件，并且此技術(shù)所波及的效果很大。
權(quán)利要求
1.一種半導(dǎo)體器件，包括形成于硅表面上的硅化合物層，其特征在于，所述硅化合物層至少包含規(guī)定的惰性氣體，氫含量按面密度換算時(shí)在1011/cm2以下。
2.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述惰性氣體至少是氬(Ar)、氪(Kr)、氙(Xe)中的一種。
3.一種半導(dǎo)體器件，是在共用襯底上具有晶體管和電容的半導(dǎo)體存儲(chǔ)器件，其中，所述晶體管，具有通過第一硅化合物層在硅表面上形成的多晶硅膜，所述電容，包含在多晶硅表面形成的第二硅化合物層，其特征在于，所述第一和第二硅化合物層分別至少包含規(guī)定的惰性氣體，氫含量按面密度換算時(shí)在1011/cm2以下。
4.一種半導(dǎo)體器件，將形成于襯底上的多晶硅層或非晶硅層作為活性層，其特征在于，在所述硅層的表面上，形成至少包含規(guī)定的惰性氣體、氫含量按面密度換算時(shí)在1011/cm2以下的硅化合物層；所述半導(dǎo)體器件驅(qū)動(dòng)形成于所述襯底上的顯示元件。
5.一種半導(dǎo)體器件的制造方法，用于在硅表面上制造半導(dǎo)體器件，其特征在于，該方法包括將所述硅表面暴露在由第一惰性氣體產(chǎn)生的第一等離子體中，除去預(yù)先至少存在于部分硅表面的氫的工序；以及由第二惰性氣體和一種或多種氣體分子的混合氣體產(chǎn)生第二等離子體，并在所述第二等離子體下，在所述硅表面上形成至少包含一部分構(gòu)成所述氣體分子的元素的硅化合物層的工序。
6.如權(quán)利要求5所述的半導(dǎo)體器件的制造方法，其特征在于，在所述除氫工序之前，包含用含有氫的媒體來處理所述硅表面的工序。
7.如權(quán)利要求6所述的半導(dǎo)體器件的制造方法，其特征在于，所述媒體是添加氫的水。
8.如權(quán)利要求6所述的半導(dǎo)體器件的制造方法，其特征在于，所述媒體是稀氫氟酸。
9.如權(quán)利要求5所述的半導(dǎo)體器件的制造方法，其特征在于，所述硅表面是單晶硅表面。
10.如權(quán)利要求9所述的半導(dǎo)體器件的制造方法，其特征在于，所述硅表面由(100)面構(gòu)成。
11.如權(quán)利要求9所述的半導(dǎo)體器件的制造方法，其特征在于，所述硅表面由(111)面構(gòu)成。
12.如權(quán)利要求9所述的半導(dǎo)體器件的制造方法，其特征在于，所述硅表面有多個(gè)不同的結(jié)晶面。
13.如權(quán)利要求12所述的半導(dǎo)體器件的制造方法，其特征在于，所述多個(gè)不同的結(jié)晶面構(gòu)成元件分離溝。
14.如權(quán)利要求5所述的半導(dǎo)體器件的制造方法，其特征在于，所述硅表面是多晶硅表面。
15.如權(quán)利要求5所述的半導(dǎo)體器件的制造方法，其特征在于，所述硅表面是非晶硅表面。
16.如權(quán)利要求5所述的半導(dǎo)體器件的制造方法，其特征在于，所述第一惰性氣體和所述第二惰性氣體都是從氬(Ar)氣、氪(Kr)氣、氙(Xe)氣構(gòu)成的組中選擇的至少一種氣體。
17.如權(quán)利要求16所述的半導(dǎo)體器件的制造方法，其特征在于，所述第一惰性氣體和所述第二惰性氣體相同。
18.如權(quán)利要求5所述的半導(dǎo)體器件的制造方法，其特征在于，所述第二惰性氣體由氪(Kr)氣體構(gòu)成，所述氣體分子由氧(O2)分子構(gòu)成，形成氧化硅膜作為所述硅化合物層。
19.如權(quán)利要求5所述的半導(dǎo)體器件的制造方法，其特征在于，所述第二惰性氣體是氬(Ar)氣體、或氪(Kr)氣體、或氬和氪的混合氣體，所述氣體分子由氨(NH3)分子、或氮(N2)分子和氫(H2)分子構(gòu)成，形成氮化硅膜作為所述硅化合物層。
20.如權(quán)利要求5所述的半導(dǎo)體器件的制造方法，其特征在于，所述第二惰性氣體是氬(Ar)氣體、或氪(Kr)氣體、或氬和氪的混合氣體，所述氣體分子由氧(O2)分子和氨(NH3)分子、或氧(O2)分子和氮(N2)分子及氫(H2)分子構(gòu)成，形成氮氧化硅膜作為所述硅化合物層。
21.如權(quán)利要求5所述的半導(dǎo)體器件的制造方法，其特征在于，所述第一等離子體和所述第二等離子體由微波激勵(lì)。
22.一種半導(dǎo)體器件的制造方法，用于制造半導(dǎo)體存儲(chǔ)器件，所述半導(dǎo)體存儲(chǔ)器件在共用襯底上具有晶體管和電容，其中，所述晶體管，具有通過第一絕緣層在硅表面上形成的多晶硅膜，所述電容，包含在多晶硅表面形成的第二絕緣層，其特征在于，該方法包括將所述硅表面暴露在由第一惰性氣體產(chǎn)生的第一等離子體中，除去預(yù)先至少存在于部分所述硅表面上的氫的工序；以及由第二惰性氣體和一種或多種氣體分子的混合氣體產(chǎn)生第二等離子體，并在所述第二等離子體下，在所述硅表面上形成至少包含一部分構(gòu)成所述氣體分子的元素的硅化合物層來作為所述第一絕緣膜的工序。
23.如權(quán)利要求22所述的半導(dǎo)體器件的制造方法，其特征在于，還包括將所述多晶硅表面暴露在由第三惰性氣體產(chǎn)生的第三等離子體中，來除去預(yù)先至少存在于部分所述硅表面的氫的工序；以及由第四惰性氣體和一種或多種氣體分子的混合氣體產(chǎn)生第四等離子體，在所述第四等離子體下，在所述多晶硅表面上形成至少包含一部分構(gòu)成所述氣體分子的元素的硅化合物層來作為所述第二絕緣膜的工序。
24.如權(quán)利要求23所述的半導(dǎo)體器件的制造方法，其特征在于，所述第一和第三惰性氣體至少由從Ar、Kr及Xe構(gòu)成的組中選擇的一種氣體構(gòu)成。
25.如權(quán)利要求23所述的半導(dǎo)體器件的制造方法，其特征在于，所述第二和第四惰性氣體由Kr構(gòu)成，所述第一和第二絕緣膜由氧化硅膜構(gòu)成。
26.如權(quán)利要求23所述的半導(dǎo)體器件的制造方法，其特征在于，所述第二和第四惰性氣體由Ar或Kr構(gòu)成，所述第一和第二絕緣膜由氮化膜或氮氧化膜構(gòu)成。
27.如權(quán)利要求22至26中任何一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于，所述第一和第二等離子體由微波激勵(lì)。
28.一種半導(dǎo)體器件的制造方法，將襯底上的多晶硅層或非晶硅層作為活性層，其特征在于，該方法包括在所述襯底上形成由多晶硅層或非晶硅層構(gòu)成的硅層的工序；將所述硅層表面暴露在由第一惰性氣體產(chǎn)生的等離子體中，除去至少存在于部分所述硅層表面的氫的工序；以及由第二惰性氣體和一種或多種氣體分子的混合氣體產(chǎn)生第二等離子體，在所述硅表面上形成至少包含一部分構(gòu)成所述氣體分子的元素的硅化合物層的工序。
29.如權(quán)利要求28所述的半導(dǎo)體器件的制造方法，其特征在于，所述第一惰性氣體至少由從Ar、Kr和Xe構(gòu)成的組中選擇的一種氣體構(gòu)成。
30.如權(quán)利要求28所述的半導(dǎo)體器件的制造方法，其特征在于，所述第二惰性氣體由Kr構(gòu)成，所述硅化合物層由氧化硅膜構(gòu)成。
31.如權(quán)利要求28所述的半導(dǎo)體器件的制造方法，其特征在于，所述第二惰性氣體由Ar或Kr構(gòu)成，所述硅化合物層由氮化膜或氮氧化膜構(gòu)成。
32.如權(quán)利要求28所述的半導(dǎo)體器件的制造方法，其特征在于，所述第一及第二等離子體由微波激勵(lì)。
全文摘要
一種半導(dǎo)體器件的制造方法，該半導(dǎo)體器件包含以硅為襯底的多個(gè)晶體管和電容，其中，氫至少存在于所述硅襯底表面的一部分上，通過將所述表面暴露于由第一惰性氣體產(chǎn)生的等離子體來去除所述氫，然后，由第二惰性氣體和一種或多種氣體分子的混合氣體產(chǎn)生等離子體，從而在硅襯底表面上形成一種硅化合物層，該硅化合物層至少包含構(gòu)成所述氣體分子的一部分的元素。
文檔編號(hào)H01L21/28GK1592957SQ0182153
公開日2005年3月9日 申請(qǐng)日期2001年12月27日 優(yōu)先權(quán)日2000年12月28日
發(fā)明者大見忠弘, 須川成利, 平山昌樹, 白井泰雪 申請(qǐng)人:大見忠弘