專利名稱：多層金屬電源/接地總線的布局結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明關(guān)于一種在微電子芯片上連接多個(gè)電源/接地引線墊和一內(nèi)部電路的布局結(jié)構(gòu)，特別是關(guān)于一種利用多層金屬電源/接地總線以連接最外層的多個(gè)電源/接地引線墊和一內(nèi)部電路的布局結(jié)構(gòu)。
隨著芯片系統(tǒng)(system on a chip)設(shè)計(jì)方式的盛行，一個(gè)芯片上往往具有數(shù)百個(gè)引線墊。由于該多個(gè)引線墊以機(jī)械式引線鍵合(wirebonding)的方式連接至一導(dǎo)線架或一基板，其所占據(jù)的面積不易隨半導(dǎo)體制造工藝的進(jìn)步而縮小。當(dāng)制造工藝進(jìn)入0.25um、0.18um或更精密的階段時(shí)，該數(shù)百個(gè)引線墊的寬度及其連接至該芯片內(nèi)的內(nèi)部電路的多個(gè)輸入/輸出電路的連線寬度往往是造成該芯片整體面積無法縮小的瓶頸，該現(xiàn)象一般稱為引線墊限制(pad limit)。


圖1為已有的微電子芯片的連接該多個(gè)引線墊及其相對(duì)應(yīng)的內(nèi)部電路的輸入/輸出電路的布局結(jié)構(gòu)。大體而言，一芯片11包含一內(nèi)部電路13及多個(gè)引線墊12，且該內(nèi)部電路13包含一核心電路(core)及對(duì)應(yīng)至該多個(gè)引線墊12的多個(gè)輸入/輸出電路。該多個(gè)引線墊依其功能又可分為輸入/輸出引線墊(I/O pad)及電源/接地引線墊(power/ground pad)，其中該輸入/輸出引線墊用作傳遞該芯片信號(hào)，而該電源/接地引線墊提供該內(nèi)部電路13內(nèi)所需的電源及接地。該多個(gè)引線墊12的一端用導(dǎo)線電連接至該內(nèi)部電路13，且其上方以機(jī)械式引線鍵合的方式連接至一導(dǎo)線架或一基板(圖未示出)。圖1的多個(gè)引線墊以三層引線墊的結(jié)構(gòu)(3-tier bonding padschematics)為例，即一單位引線墊15包含三個(gè)引線墊，分別位于第一層17、第二層18及第三層19，而任一引線墊12均連接至該內(nèi)部電路13的一輸入/輸出電路16。當(dāng)一單位引線墊所占據(jù)的寬度14越小時(shí)，代表在相同的芯片周長(zhǎng)下可以容納越多的引線墊，或是說在相同的引線墊個(gè)數(shù)下可有效縮小該芯片的面積。換句話說，如何有效地降低一單位引線墊所占據(jù)的寬度14或該多個(gè)引線墊和其相對(duì)應(yīng)的內(nèi)部電路13的輸入/輸出電路之間的連線寬度，將可在有引線墊限制的情況下有效地縮小整個(gè)芯片的面積且降低成本。
此外，若該多個(gè)引線墊在第一至第三層17～19的排列過于緊密，該多個(gè)引線墊12和該內(nèi)部電路13的輸入/輸出電路16的連接線路的寬度將難以避免地被縮小，造成電子遷移(electromigration)效應(yīng)而影響該芯片的可靠性(reliability)。此外，該內(nèi)部電路13的輸入/輸出電路16的寬度亦將受限，從而增加其內(nèi)部的實(shí)體布局和靜電防護(hù)的設(shè)計(jì)難度。
本發(fā)明的第一目的是消除目前在引線墊限制的情況下，一芯片內(nèi)的多個(gè)引線墊會(huì)占據(jù)該芯片較大周長(zhǎng)的缺點(diǎn)。
本發(fā)明的第二目的是消除目前在引線墊限制的情況下，一芯片內(nèi)的多個(gè)引線墊和其相對(duì)應(yīng)的內(nèi)部電路的輸入/輸出電路的連線線路的寬度太小的缺點(diǎn)。
本發(fā)明的第三目的是消除目前在有引線墊限制的情況下，一芯片的內(nèi)部電路的多個(gè)輸入/輸出電路因?qū)挾忍《灰自O(shè)計(jì)的缺點(diǎn)。
為了達(dá)到上述目的，本發(fā)明提供一種在微電子芯片上用以連接該內(nèi)部電路及多個(gè)電源/接地引線墊的多層金屬電源/接地總線的布局結(jié)構(gòu)。該布局結(jié)構(gòu)將大多數(shù)的電源/接地引線墊放置于所有引線墊的最外層，且用至少一多層金屬電源/接地總線將該多個(gè)電源/接地引線墊電連接，再電連接至該內(nèi)部電路。該多層金屬電源/接地總線可被分段為多個(gè)電源/接地外部總線，且用至少一電源/接地橋接總線將任一電源/接地外部總線電連接至該芯片的內(nèi)部電路。由于該多個(gè)電源/接地引線墊不須個(gè)別連接至該內(nèi)部電路，而用至少一多層金屬電源/接地總線集中并電連接至該內(nèi)部電路，因此可以降低該多個(gè)輸入/輸出電路所需的芯片周長(zhǎng)，進(jìn)而達(dá)到縮小整個(gè)芯片面積且隆低成本的目的。以目前已用的高頻電路而言，往往每?jī)蓚€(gè)輸入/輸出引線墊即須塔配一個(gè)電源/接地引線墊，甚至每一個(gè)輸入/輸出引線墊即須塔配一個(gè)電源/接地引線墊。由于本發(fā)明是用至少一多層金屬電源/接地總線將該多個(gè)電源/接地引線墊集中并電連接至該內(nèi)部電路，因此該輸入/輸出電路平均所占據(jù)的實(shí)體布局寬度便可以增加，亦即該多個(gè)輸入/輸出電路在實(shí)體布局和靜電防護(hù)的設(shè)計(jì)上便可保證有較大的彈性。此外，因該多個(gè)輸入/輸出電路和該輸入/輸出引線墊的連線寬度可以增加，因此降低了該連線線路的電阻值，從而增進(jìn)該芯片的可靠性。本發(fā)明可適用于N層(N＞1)引線墊結(jié)構(gòu)。
本發(fā)明的多層金屬電源/接地總線的布局結(jié)構(gòu)，包含一內(nèi)部電路、至少一多層金屬電源/接地總線、多個(gè)電源/接地引線墊及多個(gè)輸入/輸出引線墊。該內(nèi)部電路包含一核心電路及多個(gè)輸入/輸出電路。該核心電路為整個(gè)芯片功能的核心，包含各種數(shù)字電路、模擬電路或混合電路(mixed-mode circuit)。該多層金屬電源/接地總線包含至少一電源/接地外部總線及至少一電源/接地橋接總線。該電源/接地外部總線用于電連接該多個(gè)電源/接地引線墊，該電源/接地橋接總線用于電連接該電源/接地外部總線至該內(nèi)部電路。該電源/接地外部總線可串接為一環(huán)形結(jié)構(gòu)(ring structure)、分段直線結(jié)構(gòu)或其它結(jié)構(gòu)，本發(fā)明對(duì)此并未作任何限制。該多個(gè)電源/接地引線墊電連接至該多層金屬電源/接地總線，用于提供該內(nèi)部電路所需的電源及接地。該多個(gè)輸入/輸出引線墊電連接至該內(nèi)部電路的多個(gè)輸入/輸出電路，用于傳遞該芯片的運(yùn)算信號(hào)。
本發(fā)明將依照附圖來說明，其中圖1為已有的微電子芯片的多個(gè)引線墊和其相對(duì)應(yīng)的內(nèi)部電路的輸入/輸出電路的布局結(jié)構(gòu)；圖2為本發(fā)明的多層金屬電源/接地總線的第一較佳實(shí)施例的布局結(jié)構(gòu)；圖3為本發(fā)明的多層金屬電源/接地總線的第三較佳實(shí)施例的布局結(jié)構(gòu)；圖4為本發(fā)明的多層金屬電源/接地總線的第三較佳實(shí)施例的布局結(jié)構(gòu)；及圖5為本發(fā)明的多層金屬電源/接地總線的第四較佳實(shí)施例的布局結(jié)構(gòu)。
圖2為本發(fā)明的多層金屬電源/接地總線的第一較佳實(shí)施例的布局結(jié)構(gòu)，其中以三層引線墊的結(jié)構(gòu)為例，即所有引線墊分別位于第一層17、第二層18及第三層19內(nèi)，且任一輸入/輸出引線墊24均以一連線電連接至該內(nèi)部電路13。該布局結(jié)構(gòu)將多個(gè)電源/接地引線墊23放置于所有引線墊的最外層，即第三層19之內(nèi)，而該多個(gè)輸入/輸出引線墊24放置于所有引線墊的內(nèi)圈，即第一層17及第二層18之內(nèi)。該多個(gè)電源/接地引線墊23由一導(dǎo)線電連接至一多層金屬電源/接地總線。且該多層金屬電源/接地總線再電連接至該內(nèi)部電路13以提供各金屬層的電源及接地。該多層金屬電源/接地總線包含至少一電源/接地外部總線22及至少一電源/接地橋接總線26。該電源/接地外部總線22連接該多個(gè)電源/接地引線墊23，并以至少一電源/接地橋接總線26電連接至該芯片的內(nèi)部電路13。由于該多個(gè)電源/接地引線墊23不須個(gè)別連接至該內(nèi)部電路13，而是由一多層金屬電源/接地總線集中地電連接至該內(nèi)部電路，因此可以降低該多個(gè)輸入/輸出電路所需的芯片周長(zhǎng)，進(jìn)而達(dá)到縮小整個(gè)芯片面積且降低成本的目的。該多個(gè)輸入/輸出引線墊24之間僅須安插少許的連接空隙讓該電源/接地橋接總線26得以通過并電連接至該內(nèi)部電路13。圖2的結(jié)構(gòu)在實(shí)際應(yīng)用時(shí)，該電源/接地外部總線22亦可通過兩條以上的電源/接地橋接總線26電連接至該內(nèi)部電路13，以平衡電流密度的分布。本發(fā)明的一單位引線墊25內(nèi)僅包含二個(gè)輸入/輸出引線墊24，因此該一單位引線墊25所占據(jù)的寬度21較已有技術(shù)的一單位引線墊的寬度14要小，代表在相同的芯片周長(zhǎng)下可以容納較多的引線墊，或是說在相同的引線墊個(gè)數(shù)下可縮小該芯片11的面積。
圖3為本發(fā)明的多層金屬電源/接地總線的第二較佳實(shí)施例的布局結(jié)構(gòu)，其將該電源/接地外部總線22串接成一個(gè)環(huán)形(ring)，再以至少一電源/接地橋接總線26電連接至該內(nèi)部電路13。
圖4是本發(fā)明的多層金屬電源/接地總線的第三較佳實(shí)施例的布局結(jié)構(gòu)，其將該電源/接地外部總線22置于該芯片11的最外層，而該多個(gè)輸入/輸出引線墊24和該多個(gè)電源/接地引線墊23可集中于同一區(qū)域，以方便后續(xù)的制作。
圖5為本發(fā)明的多層金屬電源/接地總線的第四較佳實(shí)施例的布局結(jié)構(gòu)，其將該電源/接地外部總線22分成許多段(可稱為分段直線結(jié)構(gòu))，每一段均通過至少一電源/接地橋接總線26連接至該內(nèi)部電路13。該布局結(jié)構(gòu)可分散各個(gè)電源/接地橋接總線26的電流密度，且將適當(dāng)個(gè)數(shù)的電源/接地引線墊23予以組合而分散地連接至該電源/接地外部總線22的多個(gè)段，可避免該多個(gè)電源/接地引線墊23彼此間有電性干擾的情況出現(xiàn)。
本發(fā)明的布局結(jié)構(gòu)對(duì)于該內(nèi)部電路13的多個(gè)輸入/輸出電路16而言，僅須對(duì)應(yīng)至該多個(gè)輸入/輸出引線墊24和少數(shù)個(gè)電源/接地橋接總線26，因此可使用的芯片周長(zhǎng)必然比已有技術(shù)的要長(zhǎng)，換言之，該多個(gè)輸入/輸出引線墊24和該內(nèi)部電路13的多個(gè)輸入/輸出電路16的連線線路將可使用較寬的金屬連線，而減少電阻值且降低電子遷移效應(yīng)的機(jī)率，進(jìn)而提高該芯片11的可靠性。此外，本發(fā)明的一單位引線墊所占據(jù)的寬度21比已有技術(shù)的要短，因此在相同的引線墊個(gè)數(shù)下，該內(nèi)部電路16的多個(gè)輸入/輸出電路16平均所占據(jù)的寬度便可以增加。換句話說，可保證該多個(gè)輸入/輸出電路16有較大的實(shí)體布局寬度，因此可以降低其實(shí)體布局和靜電防護(hù)的設(shè)計(jì)難度。
本發(fā)明的技術(shù)內(nèi)容及技術(shù)特點(diǎn)已如上所述，然而本專業(yè)技術(shù)人員仍可能基于本發(fā)明的示例和說明而作種種不背離本發(fā)明精神的替換及修改；因此，本發(fā)明的保護(hù)范圍應(yīng)不限于實(shí)施例所說明的內(nèi)容，而應(yīng)包括各種不背離本發(fā)明的替換及修改，并為以下的權(quán)利要求范圍所涵蓋。
權(quán)利要求
1.一種多層金屬電源/接地總線的布局結(jié)構(gòu)，包含一內(nèi)部電路，其最外層包含多個(gè)輸入/輸出電路；至少一多層金屬電源/接地總線，電連接至該內(nèi)部電路；多個(gè)電源/接地引線墊，電連接至該多層金屬電源/接地總線；及多個(gè)輸入/輸出引線墊，電連接至該內(nèi)部電路的多個(gè)輸入/輸出電路。
2.如權(quán)利要求1所述的布局結(jié)構(gòu)，其中該多層金屬電源/接地總線包含至少一電源/接地外部總線，用于電連接該多個(gè)電源/接地引線墊；及至少一電源/接地橋接總線，用于電連接該電源/接地外部總線至該內(nèi)部電路。
3.如權(quán)利要求2所述的布局結(jié)構(gòu)，其中該電源/接地外部總線串接為一環(huán)形結(jié)構(gòu)。
4.如權(quán)利要求2所述的布局結(jié)構(gòu)，其中該電源/接地外部總線為一分段直線結(jié)構(gòu)。
5.一種多層金屬電源/接地總線，包含至少一電源/接地外部總線及至少一電源/接地橋接總線，該電源/接地外部總線電連接至多個(gè)電源/接地引線墊，該電源/接地橋接總線將該電源/接地外部總線電連接至一內(nèi)部電路以提供電源及接地，由此可增加該內(nèi)部電路的多個(gè)輸入/輸出電路的寬度。
6.如權(quán)利要求5所述的多層金屬電源/接地總線，其中該多個(gè)電源/接地引線墊位于所有引線墊的最外層。
7.如權(quán)利要求5所述的多層金屬電源/接地總線，其中該電源/接地外部總線串接為一環(huán)形結(jié)構(gòu)。
8.如權(quán)利要求5所述的多層金屬電源/接地總線，其中該電源/接地外部總線為一分段直線結(jié)構(gòu)。
全文摘要
本發(fā)明揭示一種多層金屬電源/接地總線在微電子芯片上的布局結(jié)構(gòu),其將芯片上大多數(shù)的電源/接地引線墊放置于所有引線墊的最外層,且將該多個(gè)電源/接地引線墊以一多層金屬電源/接地總線予以電連接至該芯片的內(nèi)部電路,從而達(dá)到縮小整個(gè)芯片面積且降低成本的優(yōu)點(diǎn)。本發(fā)明可使以N層(N>1)引線墊封裝的微電子芯片的多個(gè)引線墊和其相對(duì)應(yīng)的內(nèi)部電路的輸入/輸出電路的連線線路有較大的實(shí)體布局寬度,降低了該連線線路的電阻值。
文檔編號(hào)H01L23/48GK1369910SQ0110401
公開日2002年9月18日 申請(qǐng)日期2001年2月14日 優(yōu)先權(quán)日2001年2月14日
發(fā)明者胡培芝, 戴雅玲 申請(qǐng)人:矽統(tǒng)科技股份有限公司