一種基于閃存錯誤校驗的讀寫調制技術的制作方法
【技術領域】
[0001] 本發(fā)明涉及閃存性能技術領域，特別是涉及一種基于閃存錯誤校驗的讀寫延遲調 制技術。
【背景技術】
[0002] 由于良好的隨機訪問性能、低密度、低功耗等優(yōu)點，基于閃存的固態(tài)硬盤已經逐步 取代傳統(tǒng)磁盤，成為重要的存儲介質。近年來，閃存技術迅速發(fā)展，存儲密度由單比特存儲 元發(fā)展到最近的多比特存儲元，如6比特。制造工藝由65納米展到最近的10納米。這些 發(fā)展使得閃存的存儲密度快速增加，同時也使得閃存的可靠性大大降低，因此需要糾錯能 力更強的糾錯碼來正確編碼和解碼數(shù)據(jù)。
[0003] 低密度奇偶校驗碼（LDPC)具有較強的糾錯能力，被廣泛應用于閃存存儲系統(tǒng)。 LDPC解碼通過置信傳播算法實現(xiàn)，分為硬判決解碼和軟判決解碼。以兩比特每存儲元的多 級閃存為例，如圖1中所示，硬判決解碼在閃存存儲元相鄰狀態(tài)之間只有一個閾值電壓，通 過一次讀取對相鄰兩個狀態(tài)進行區(qū)分。軟判決如圖2所示，概率信息獲取需要多次讀取，在 相鄰兩個電壓狀態(tài)之間支持多級讀取，讀取出來的信息迭代進行解碼。相鄰兩個電壓狀態(tài) 之間的閾值區(qū)分電壓越多，解碼能支持的錯誤率越高。硬判決解碼效率高，所需讀取和解碼 時間短，但只能對錯誤率低的數(shù)據(jù)解碼。軟判決對多級讀出的概率信息進行迭代計算和校 驗，直到校驗的結果正確或者達到最大校驗次數(shù)。軟判決能對錯誤率更高的數(shù)據(jù)實現(xiàn)正確 的解碼，但需要更長的讀取和解碼時延。使用LDPC作為校驗碼時，讀請求時間和錯誤率存 在關聯(lián)。另一方面，寫數(shù)據(jù)時的編程速度，即AVdl大程度上決定數(shù)據(jù)的錯誤率。因此，閃 存中數(shù)據(jù)的讀寫速度之間可以根據(jù)錯誤率建立起關系。本發(fā)明就是基于LDPC的錯誤校驗 機制探宄閃存的讀寫速度之間的聯(lián)系。
[0004] 閃存中以LDPC作為校驗碼，現(xiàn)有的讀取操作方案是先采取LDPC硬判決解碼，如果 數(shù)據(jù)的錯誤率低，則校驗成功。反之如果校驗不成功，解碼失敗，再使用軟判決進行解碼。其 中，軟判決解碼通過逐次增加相鄰狀態(tài)之間閾值電壓的數(shù)目，直到正確解碼出信息。綜上， 現(xiàn)有的技術對數(shù)據(jù)的錯誤率未知，從硬判決到逐步增加閾值電壓數(shù)目的軟判決，平均讀取 次數(shù)多，導致讀請求完成時間長。

【發(fā)明內容】

[0005] 為了克服上述現(xiàn)有技術的不足，本發(fā)明提供了一種基于閃存LDPC錯誤校驗機制 的讀寫調制技術。基于LDPC校驗機制，本發(fā)明建立了讀寫速度之間的關系模型，并根據(jù)該 模型，調整數(shù)據(jù)寫入的速度從而改變數(shù)據(jù)的錯誤率。由此對該數(shù)據(jù)讀取時的速度即可根據(jù) 模型確定，用于調整讀請求的執(zhí)行。
[0006] 首先是寫請求的編程速度與錯誤率之間的關系。處理一個寫請求的時間主要包括 數(shù)據(jù)從控制器傳入到頁緩存和頁緩存寫入存儲元（即編程操作）兩部分。以頁為單位對數(shù) 據(jù)寫入，一頁數(shù)據(jù)在總線上傳輸?shù)臅r間不變；寫入數(shù)據(jù)頁采用的方式是ISPP編程，通過逐 步增加步幅電壓來改變每一輪的編程電壓，對存儲元充電直到存儲元達到預定的電壓值大 小。
[0007] 對寫操作，相同大小的數(shù)據(jù)頁，傳輸時間是一個固定值；編程時間與步幅電壓 AVpp相關。ISPP編程技術通過迭代的方式進行編程。每次進行充電之后都會進行確認是 否已經達到預定電壓。如果沒有，則將編程電壓增加一個編程步幅AVPP，直到最終達到預 定電壓。這樣的迭代過程與AVpp存在比例關系。步幅電壓AVpp越大，需要迭代較少的次 數(shù)就能達到預定電壓值。因此，編程時間與步幅電壓AVpp成反比。另一方面，編程步幅電 壓與錯誤率之間則呈現(xiàn)另一種關系。AVpp越大，編程精確性越差，錯誤率越高。我們構建 以下關系：
[0008]
【主權項】
1. 一種基于閃存錯誤校驗的讀寫調制技術，其特征在于： 1) 閃存中基于錯誤校驗的讀寫延遲模型，具體如下：
模型建立了寫請求的編程時延和讀請求的讀取時延、傳輸時延與編程步幅、LDPC解碼 的閾值電壓數(shù)目之間的關系。 2) 利用讀寫請求之間的關系，通過對寫請求的編程步幅電壓的改變，來達到對讀請求 執(zhí)行時間的調制。
2. 根據(jù)上述權利要求1所述的基于閃存錯誤校驗的讀寫調制技術，其特征在于： 1) 讀寫延遲模型建立的基礎是對不同錯誤率的數(shù)據(jù)的正確校驗。 2) 數(shù)據(jù)的編程延遲決定其錯誤率，讀取延遲需要保證正確解碼一定錯誤率的數(shù)據(jù)。 3) 根據(jù)錯誤率，決定LDPC解碼的閾值電壓數(shù)目，一次讀出數(shù)據(jù)。 4) 影響錯誤率的因素包括編程速度、保存時間、編程干擾等。 5) 快速寫入的數(shù)據(jù)讀取速度慢，慢速寫入的數(shù)據(jù)讀取速度快。
【專利摘要】本發(fā)明公開了一種基于閃存錯誤校驗的讀寫調制技術,使用LDPC錯誤校驗碼為中介，建立閃存讀寫延遲關系模型?；谠撃Ｐ停瑢ψx寫延遲的調制主要包括以下步驟：寫請求根據(jù)性能需求和系統(tǒng)狀態(tài)確定數(shù)據(jù)編程速度，即確定編程步幅電壓ΔVpp。記錄寫入的數(shù)據(jù)頁的步幅電壓ΔVpp。讀取數(shù)據(jù)時，根據(jù)讀取的數(shù)據(jù)在編程時的ΔVpp，綜合其它干擾因素，計算數(shù)據(jù)錯誤率。由于LDPC碼的糾錯能力與讀取時的閾值電壓數(shù)目相關，根據(jù)計算出的錯誤率，選擇能夠保證糾錯能力的最少閾值電壓數(shù)目，從而確保能夠正確解碼出數(shù)據(jù)，確定讀取數(shù)據(jù)。本發(fā)明確定了讀寫延遲的關系，通過調節(jié)編程時ΔVpp來改變讀請求的執(zhí)行時間。另一方面，相對于傳統(tǒng)LDPC解碼從硬判決開始逐步增加閾值電壓數(shù)目的方式減少了讀請求的執(zhí)行時間。
【IPC分類】G11C29-42, G11C16-06, G11C16-26
【公開號】CN104575618
【申請?zhí)枴緾N201510014945
【發(fā)明人】石亮, 李喬, 高聰明, 吳剴劼, 諸葛晴鳳, 沙行勉
【申請人】重慶大學
【公開日】2015年4月29日
【申請日】2015年1月13日