專利名稱：用于產(chǎn)生增高的輸出電壓的電路配置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于產(chǎn)生增高的輸出電壓的、具有一個(gè)P溝道金屬氧化物三極管和一個(gè)自舉電容的電路配置。
這種產(chǎn)生高于所加的電源電壓的輸出電壓的電路配置，在大量的半導(dǎo)體電路中，尤其是半導(dǎo)體存儲(chǔ)器中得到應(yīng)用。半導(dǎo)體存儲(chǔ)器的，例如動(dòng)態(tài)隨機(jī)存儲(chǔ)器(DRAM)的單晶體管存儲(chǔ)元含有一個(gè)用于存儲(chǔ)一個(gè)信息位的存儲(chǔ)電容以及一個(gè)傳送晶體管，通過(guò)該傳送晶體管可對(duì)存儲(chǔ)元進(jìn)行存取，其中存儲(chǔ)電容通過(guò)傳送晶體管的主電流電路與字線連接。為將信息位以電源電壓完全電平的高度存儲(chǔ)在存儲(chǔ)元中，在傳送晶體管上的門電位必須在高于電源電壓的其自己的閾電壓左右。但由于傳送晶體管的溝道寬度通常較窄并且其基片-源極-電壓很高，因而閾電壓較高。
在EP-A-0635837中對(duì)一種用于產(chǎn)生增高的電壓以對(duì)傳送晶體管進(jìn)行控制的、在半導(dǎo)體存儲(chǔ)器中的電路配置做了說(shuō)明。在其中所述的電荷泵具有一個(gè)P溝道金屬氧化物晶體管，通過(guò)該晶體管利用一自舉電容對(duì)一輸出側(cè)的充電電容進(jìn)行充電。所以需要附加的開關(guān)，以便將增高的電壓繼續(xù)傳送給傳送晶體管。在P溝道金屬氧化物晶體管的門端子在0V上時(shí)，它的主電流電路的其中一個(gè)端子已經(jīng)與加在充電電容上的、高于電源電壓的輸出電壓連接。P溝道充電晶體管的門電路氧化物要承受增高的電壓負(fù)荷。另外，在泵過(guò)程中加在負(fù)載晶體管主電流電路的端子間的電壓將變換方向。所以對(duì)用于避免在設(shè)置有充電晶體管的摻雜池內(nèi)的通過(guò)電流的特殊措施做了說(shuō)明。
本發(fā)明的任務(wù)在于提出本說(shuō)明書引言部分中所述方式的電路配置，在該電路配置中P溝道金屬氧化物充電晶體管承受的電壓負(fù)荷較小。
依照本發(fā)明，該任務(wù)通過(guò)具有如下特征的電路配置得以解決，該電路配置含有—一個(gè)具有主電流電路和一個(gè)門端子的P溝道金屬氧化物晶體管，該主電流電路與用于分接增高的輸出電壓(WDRV)的輸出端子連接，—一個(gè)自舉電容，該電容接在P溝道金屬氧化物晶體管的主電流電路上，
—一個(gè)第一預(yù)充電晶體管，該晶體管與輸出端子連接，以及一個(gè)第二預(yù)充電晶體管，該晶體管與自舉電容連接，一控制電路器件，它們的作用在于，在第—階段將P溝道金屬氧化物晶體管的門端子保持在低電位上并將預(yù)充電晶體管接通，在第二階段使P溝道金屬氧化物晶體管的門端子具有一個(gè)懸浮的電位并且在第一階段自舉電容的與P溝道金屬氧化物晶體管的主電流電路相背的端子具有一個(gè)低電位并且在第二階段具有一個(gè)高電位。
由于在充電泵階段充電晶體管的門電位被保持在懸浮狀態(tài)，因而可以避免在門氧化物上出現(xiàn)不允許高的電壓負(fù)荷。其中泵階段是輸出電壓被升高、超過(guò)電源電壓的時(shí)段。通過(guò)在充電晶體管上的寄生電容在電壓升高時(shí)門電位也隨之升高，從而使晶體管保持導(dǎo)通。但在門與漏極和源極的摻雜區(qū)之間的電壓盡管如此仍小于電源電壓。
根據(jù)本發(fā)明的一有益的進(jìn)一步設(shè)計(jì)，控制電路器件含有一個(gè)電流電路，該電流電路帶有第一晶體管，該晶體管與電源電壓的正極的端子連接，并且?guī)в械诙w管，該晶體管與電源電壓負(fù)極的端子連接，控制電路器件的耦合節(jié)點(diǎn)與P溝道金屬氧化物晶體管的門連接，在第一階段第二晶體管導(dǎo)通，在第二階段沒(méi)有任何一個(gè)晶體管導(dǎo)通并且在第一和第二階段之外第一晶體管導(dǎo)通。
根據(jù)本發(fā)明的一有益的進(jìn)一步設(shè)計(jì)，由電路配置對(duì)第二預(yù)充電晶體管進(jìn)行控制，所述電路配置在第一階段產(chǎn)生增高的電壓并且在第一階段前產(chǎn)生一個(gè)時(shí)間周期。
根據(jù)本發(fā)明的一有益的進(jìn)一步設(shè)計(jì)，輸送給控制電路器件一個(gè)控制信號(hào)，該控制信號(hào)被第一延遲網(wǎng)絡(luò)和后置的第二延遲網(wǎng)絡(luò)遲延，由第一延遲網(wǎng)絡(luò)的輸出控制電流電路的第一晶體管并通過(guò)邏輯門電路控制第二晶體管，由第二延遲網(wǎng)絡(luò)的輸出通過(guò)邏輯門電路控制第二晶體管并由第二延遲網(wǎng)絡(luò)的輸出和由控制信號(hào)通過(guò)另一邏輯門電路控制位于與P溝道金屬氧化物晶體管的主電流電路相背的端子上的自舉電容。
根據(jù)本發(fā)明的有益的進(jìn)一步設(shè)計(jì)，P溝道金屬氧化物晶體管與電路器件連接，門端子的電位通過(guò)該電路器件被限制在電源電壓的正極上。
根據(jù)本發(fā)明的有益的進(jìn)一步設(shè)計(jì)，具有一個(gè)與輸出端子連接的放電晶體管，該晶體管在第一和第二階段之外被導(dǎo)通。
根據(jù)本發(fā)明的一實(shí)施方式，在P基片上的n池內(nèi)實(shí)現(xiàn)P溝道晶體管并且該池接在與自舉電容耦合的電路節(jié)點(diǎn)上。
通過(guò)位于充電晶體管的主電流電路的兩個(gè)端子以及一輸出側(cè)的放電晶體管和一相應(yīng)的過(guò)程控制件位置上的預(yù)充電晶體管實(shí)現(xiàn)了在輸出電壓的每個(gè)泵周期內(nèi)從0V至增高的輸出電壓值的值范圍的循環(huán)。充電晶體管的主電流電路的端子上的電壓始終保持相同的方向。所以接有充電晶體管的摻雜池可以直接地接在位于自舉電容側(cè)的電壓節(jié)點(diǎn)上。
下面將對(duì)照附圖對(duì)本發(fā)明做進(jìn)一步的說(shuō)明。圖中示出

圖1用于產(chǎn)生增高的輸出電壓的本發(fā)明的電路配置的電路圖；圖2在圖1中出現(xiàn)的信號(hào)的時(shí)間過(guò)程圖。
圖1的電路含有一個(gè)P溝道金屬氧化物晶體管1，其主電流電路接在輸出端子29和自舉電容器2(節(jié)點(diǎn)31)之間。在端子29上加有一個(gè)輸出信號(hào)WDRV，該信號(hào)提供高于電源電壓電位VDD、VSS的輸出電壓。作為預(yù)充電晶體管的第一n溝道金屬氧化物晶體管3接在輸出端子29和正電源電位VDD的端子之間。第二預(yù)充電晶體管4設(shè)置在晶體管1的自舉電容器側(cè)的端子與電源電位VDD之間。n溝道金屬氧化物晶體管6作為放電晶體管并且設(shè)置在輸出端子29與地電位VSS的端子之間。
在自舉電容器2的與晶體管1相背的端子30位于低電平(例如地電位VSS)時(shí)，該自舉電容器通過(guò)預(yù)充電晶體管4被充電。輸出節(jié)點(diǎn)29通過(guò)預(yù)充電晶體管3以相應(yīng)的方式被預(yù)充電。接著為實(shí)現(xiàn)節(jié)點(diǎn)29、31間的電位均衡，晶體管1被導(dǎo)通。此后，其門端子被保持在懸浮電位上，并且自舉電容2的端子30被提升到高電位(例如電位VDD)上，從而使輸出信號(hào)WDRV具有一個(gè)在高于正的電源電位VDD的自舉電容器電壓左右的電位。在斷開時(shí)，節(jié)點(diǎn)29通過(guò)這時(shí)被導(dǎo)通的晶體管6放電并被接在地電位VSS上，自舉電容的端子30又重新被置于低電位上。
下面將對(duì)照在圖2中所示的信號(hào)變化圖對(duì)在圖1中示出的電路的工作方式加以詳細(xì)說(shuō)明。開始時(shí)由正的電源電位VDD通過(guò)晶體管4對(duì)節(jié)點(diǎn)31進(jìn)行充電。這樣在節(jié)點(diǎn)31上的信號(hào)A就具有扣除了n溝道晶體管5閾電壓的正的電源電位(VDD-Vthn)。隨著信號(hào)RINTN的激活，即當(dāng)信號(hào)RINTN由高電平過(guò)度到低電平時(shí)，配置4也被激活，該配置已產(chǎn)生一個(gè)高于電源電位VDD的電位，從而使晶體管4被一個(gè)充分高的門電壓控制，以致節(jié)點(diǎn)31被完全提升到電源電位VDD上(圖2的位置50)。隨著信號(hào)XVLD的激活，泵過(guò)程被啟動(dòng)。只要存儲(chǔ)單元場(chǎng)的存取地址是固定不變的，在半導(dǎo)體存儲(chǔ)器中就會(huì)產(chǎn)生信號(hào)XVLD。由信號(hào)XVLD通過(guò)倒相器7產(chǎn)生在晶體管8的門端子上的信號(hào)XVLD。該信號(hào)促使放電晶體管6被斷開。稍后，由信號(hào)XVLD通過(guò)兩個(gè)倒相器8、9產(chǎn)生信號(hào)E的脈沖邊沿，該信號(hào)將對(duì)預(yù)充電晶體管3的門端子進(jìn)行控制。這樣在輸出端子29上的電位就被提升到扣除了晶體管3的閾電壓的電源電位VDD上(位置51)。重要的是，晶體管6、3以上述方式時(shí)間移位地被斷開或接通，從而在電源電壓端子間不存在導(dǎo)通的電流電路。
充電晶體管1的門端子與一接在電源電壓VDD、VSS間的電流電路連接，該電流電路具有兩個(gè)其主電流電路串聯(lián)的P溝道金屬氧化物晶體管20、21。所述門端子接在晶體管20、21的耦合節(jié)點(diǎn)上。接地側(cè)的晶體管21的門端子由一“與非”門22進(jìn)行控制。由信號(hào)XVLD對(duì)其輸入端進(jìn)行激勵(lì)，其中該信號(hào)一方面通過(guò)第一延遲網(wǎng)絡(luò)23加在“與非”門22上并且另一方面通過(guò)另一個(gè)與其串聯(lián)的延遲網(wǎng)絡(luò)24以及一個(gè)倒相器25加在“與非”門上。這樣就導(dǎo)致當(dāng)由延遲網(wǎng)絡(luò)23產(chǎn)生的延遲時(shí)間終止后，在晶體管21的門端子上的信號(hào)B被接地(位置52)。這樣晶體管1的門電位就被置于加入晶體管21的閾電壓的地電位上(VSS+VThp；位置53)。晶體管1因此完全導(dǎo)通，從而實(shí)現(xiàn)節(jié)點(diǎn)29、31間的電位均衡(位置54)。在由第二延遲網(wǎng)絡(luò)24和倒相器25造成的延遲后，通過(guò)“與非”門22晶體管21又被斷開(位置55、56)。
自舉電容器2的端子30通過(guò)倒相器28與另一“與非”門27連接。其輸入由信號(hào)XVLD以及經(jīng)延遲網(wǎng)絡(luò)23、24和倒相器25、26遲延的信號(hào)XVLD控制。這樣就導(dǎo)致節(jié)點(diǎn)31這時(shí)由地電位VSS被提升到正的電源電位VDD(位置63、57)。由于控制晶體管1的門端子的電流電路的兩個(gè)晶體管21、20被截止，故晶體管1的門電位處于懸浮狀態(tài)。這意味著，門電位不是被活性地保持在固定電平上，而是根據(jù)寄生起作用的布線進(jìn)行響應(yīng)。此時(shí)尤其是至溝道的門的寄生電容以及另外其至晶體管1的主電流電路的漏極和源極的摻雜區(qū)的寄生電容起作用。分布電容量主要是由門氧化物厚度決定的。例如對(duì)應(yīng)于晶體管20、21的漏極和源極摻雜區(qū)的門端子的殘余電容負(fù)荷要大大小于上述寄生電容。由于處于懸浮狀態(tài)，故隨著節(jié)點(diǎn)31高于正的電源電位VDD的提升，晶體管1的門被電容跟蹤。所以晶體管1仍充分導(dǎo)通，從而在節(jié)點(diǎn)31上所加的電位繼續(xù)加到輸出節(jié)點(diǎn)29(位置58)上。這時(shí)輸出信號(hào)WDRV在所需的增高的輸出電壓上。因此采用在半導(dǎo)體存儲(chǔ)器的存儲(chǔ)單元區(qū)內(nèi)的由信號(hào)WDRV控制的傳送晶體管實(shí)現(xiàn)了將全工作電壓VDD加到一相連接儲(chǔ)存電容器上。
為提高工作可靠性，備有一個(gè)電路10，通過(guò)該電路晶體管1的門電位被限制在正的電源電位VDD上。此點(diǎn)將防止至P溝道金屬氧化物晶體管1的n池的寄生二極管導(dǎo)通。電路10采用的是通用的限制電路。這種電路例如含有一個(gè)n溝道金屬氧化物晶體管的一個(gè)金屬氧化物二極管，該晶體管的門端子與其主電流電路的一個(gè)端子一起接在晶體管1的門端子上并且其主電流電路的另一端子接在電位VDD-VThn上。
用信號(hào)XVLD的后沿啟動(dòng)斷路過(guò)程。接著在遲延后通過(guò)倒相器7晶體管6被接通并且信號(hào)WDRV被降到直至地電位(位置59)上。另外在此過(guò)程遲延后通過(guò)倒相器8、9信號(hào)E由高電平被轉(zhuǎn)換到低電平。這里要注意的是，晶體管3的門-源極-電壓始終低于閾電壓，從而使晶體管3被斷開并且在電源電壓端子間沒(méi)有導(dǎo)通的電流電路。信號(hào)WDRV宜始終大于晶體管3門上的電位，其中信號(hào)E的放電沿要快于信號(hào)WDRV邊沿降落。信號(hào)D、E的該開關(guān)特性是通過(guò)倒相器7和9、8的相應(yīng)的量度實(shí)現(xiàn)的。隨著晶體管6的接通，節(jié)點(diǎn)31的電位下降，這是因?yàn)榫w管1短時(shí)間導(dǎo)通(位置60)之故。隨著信號(hào)XVLD邊沿的降落，節(jié)點(diǎn)30通過(guò)“與非”門27和倒相器28被接地，從而實(shí)現(xiàn)對(duì)節(jié)點(diǎn)31放電的輔助(位置64)。晶體管1接著被完全斷開，其中與電位VDD連接的晶體管20導(dǎo)通(位置61)。節(jié)點(diǎn)31接著又被牽至電位VDD-VThn上(位置62)，從而實(shí)現(xiàn)輸出狀況。
在圖1中所示的實(shí)施方式中，與節(jié)點(diǎn)31相向的晶體管1的主電流電路的端子始終具有高于與輸出端子29相向的主電流電路的端子的電位。所以實(shí)現(xiàn)P基片上的P溝道金屬氧化物晶體管1的n摻雜池宜連接在與自舉電容器2相向的電路上，例如一個(gè)連接在該電路上的摻雜區(qū)。因此基片-池-二極管始終被可靠地截止。
在考慮到所需的輸出電壓高度的情況下，根據(jù)自舉電容器2與接在輸出端子29上的電容負(fù)載間的電容分壓計(jì)算出自舉電容器2的電容值。所述電路需要的面積較小并且器件數(shù)量也較少。盡管在每個(gè)泵過(guò)程中要經(jīng)過(guò)由地電位(0V)至超過(guò)正的電源電位VDD的增高的輸出電壓的整個(gè)電壓范圍，但既不會(huì)出現(xiàn)臨界的電壓狀況，也不會(huì)出現(xiàn)所不需要的池效應(yīng)。在充電晶體管1的門與摻雜區(qū)間出現(xiàn)的電壓小于電源電壓VSS、VDD，從而避免了加在晶體管門氧化物上的過(guò)量的電壓負(fù)荷。
權(quán)利要求
1.用于產(chǎn)生增高的輸出電壓的電路配置，含有—一個(gè)具有主電流電路和一個(gè)門端子的P溝道金屬氧化物晶體管(1)，所述主電流電路與用于分接增高的輸出電壓(WDRV)的輸出端子連接，—一個(gè)自舉電容(2)，該電容接在P溝道金屬氧化物晶體管(1)的主電流電路上，—一個(gè)第一預(yù)充電晶體管(3)，該晶體管與輸出端子(29)連接，以及第二預(yù)充電晶體管(4)，該晶體管與自舉電容(2)連接，—控制電路器件(20……28)，它們的作用在于，在第一階段將P溝道金屬氧化物晶體管(1)的門端子保持在低電位上并將預(yù)充電晶體管(3、4)導(dǎo)通，在第二階段使P溝道金屬氧化物晶體管(1)的門端子具有一個(gè)懸浮的電位并且在第一階段自舉電容(2)的與P溝道金屬氧化物晶體管(1)的主電流電路相背的端子具有一個(gè)低電位并且在第二階段具有一個(gè)高電位。
2.依照權(quán)利要求1的電路配置，其特征在于控制電路器件(20……28)具有一個(gè)電流電路，該電流電路帶有第一晶體管(20)，該晶體管與電源電壓的正極(VDD)的端子連接，并且?guī)в械诙w管(21)，該晶體管與電源電壓負(fù)極(VSS)的端子連接，控制電路器件的耦合節(jié)點(diǎn)與P溝道金屬氧化物晶體管(1)的門連接，在第一階段第二晶體管(21)導(dǎo)通，在第二階段沒(méi)有任何一個(gè)晶體管(20、21)導(dǎo)通并且在第一階段和第二階段之外第一晶體管(20)導(dǎo)通。
3.依照權(quán)利要求1或2中的一項(xiàng)的電路配置，其特征在于由電路配置(5)對(duì)第二預(yù)充電晶體管(4)進(jìn)行控制，所述電路配置在第一階段產(chǎn)生增高的電壓并且在第一階段前產(chǎn)生一個(gè)時(shí)間周期。
4.依照權(quán)利要求2的電路配置，其特征在于輸送給制電路器件(20……28)一個(gè)控制信號(hào)(XVLD)，控制信號(hào)(XVLD)被第一延遲網(wǎng)絡(luò)和后置的第二延遲網(wǎng)絡(luò)(23、24)遲延，由第一延遲網(wǎng)絡(luò)(23)的輸出控制電流電路的第一晶體管(20)并通過(guò)邏輯門電路(22)控制第二晶體管(21)，由第二遲延網(wǎng)絡(luò)(24)的輸出通過(guò)邏輯門電路(22)控制第二晶體管(21)并由第二遲延網(wǎng)絡(luò)(24)的輸出和由控制信號(hào)(XVLD)通過(guò)另一邏輯門電路(27)控制位于與P溝道金屬氧化物晶體管(1)的主電流電路相背的端子(30)上的自舉電容(2)。
5.依照權(quán)利要求1至4中任一項(xiàng)的電路配置，其特征在于P溝道金屬氧化物晶體管(1)與電路器件(10)連接，門端子的電位通過(guò)該電路器件被限制在電源電壓的正極(VDD)上。
6.依照權(quán)利要求1至5中任一項(xiàng)的電路配置，其特征在于一個(gè)與輸出端子(29)連接的放電晶體管(6)，該晶體管在第一和第二階段之外被導(dǎo)通。
7.依照權(quán)利要求6的電路配置，其特征在于在P基片上的n池內(nèi)實(shí)現(xiàn)P溝道晶體管(1)并且該池接在與自舉電容(2)耦合的電路節(jié)點(diǎn)(31)上。
全文摘要
一種用于產(chǎn)生超過(guò)電源電壓增高的輸出電壓(WDRV)的電路配置含有一自舉電容(2),該電容通過(guò)一P溝道金屬氧化物晶體管(1)接在輸出節(jié)點(diǎn)(29)上。控制器件(20……28)的作用在于,首先在P溝道金屬氧化物晶體管(1)導(dǎo)通的情況下通過(guò)某預(yù)充電晶體管(3、4)對(duì)自舉電容(2)和輸出節(jié)點(diǎn)(29)預(yù)充電并且接著在移位階段P溝道金屬氧化物晶體管(1)的門端子被保持在懸浮電位上。從而可以避免加在門和P溝道金屬氧化物晶體管(1)的主電流電路端子間的電壓大于電源電壓(VSS、VDD)情況的出現(xiàn)。
文檔編號(hào)G11C11/407GK1189672SQ97129720
公開日1998年8月5日 申請(qǐng)日期1997年12月12日 優(yōu)先權(quán)日1996年12月12日
發(fā)明者P·倫克爾 申請(qǐng)人:西門子公司