專利名稱：半導(dǎo)體器件，具有該器件的電路，和相關(guān)計算裝置，信號轉(zhuǎn)換器和利用該電路的信號處理系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一個半導(dǎo)體器件，一個具有該器件的電路，和一個相關(guān)計算裝置，一個信號轉(zhuǎn)換器，和一個利用所述電路的信號處理系統(tǒng)，更具體地說，涉及一個允許并行信號處理半導(dǎo)體器件，一個具有該器件的電路，和一個相關(guān)計算裝置，一個包括一個A/D(模擬一數(shù)字)轉(zhuǎn)換器或一個D/A(數(shù)字-模擬)轉(zhuǎn)換器的信號轉(zhuǎn)換器，和一個利用所述電路的信號處理系統(tǒng)。
近年來，隨著在信號處理速度方面的增加，實現(xiàn)低成本的可以以高速處理大量數(shù)據(jù)的算術(shù)運(yùn)算裝置是很重要的。在這些裝置中，用于動態(tài)的圖象的檢測的相關(guān)裝置，高精密的模擬—數(shù)字和數(shù)字—模擬轉(zhuǎn)換器，等這種需求更加強(qiáng)烈。
由于象擴(kuò)展頻譜(SS)通信這樣的技術(shù)需要高速的，在Ghz的級別上的多輸入信號處理，除進(jìn)一步在處理速度和精密方面的增加以外，需要并行處理大量的數(shù)據(jù)的要求更為強(qiáng)烈。
常規(guī)上，當(dāng)這樣的功能用一個半導(dǎo)體集成電路被實現(xiàn)時，并行的算術(shù)運(yùn)算用多個半導(dǎo)體芯片被達(dá)到，以便達(dá)到高速度算術(shù)運(yùn)算處理。但是，由于多個半導(dǎo)體芯片的運(yùn)用引起電路面積方面的增加，已經(jīng)利用最新的微圖形規(guī)則實現(xiàn)了單片電路。
盡管有這樣的嘗試，由于常規(guī)的電路結(jié)構(gòu)基本上具有一個大路規(guī)模，在一個芯片上的電路的集成存在困難。
如大家所熟知，當(dāng)要處理的信號的比特數(shù)增加時，這樣的芯片的電路規(guī)模切急劇地增加。例如，電路規(guī)模的增加與被處理的比特數(shù)的平方成正比。
因此，當(dāng)比特數(shù)增加時，裝置的制造的費(fèi)用增加，裝置的電路規(guī)模在實際當(dāng)中不能實現(xiàn)。例如，一個已經(jīng)建議作為一個壓縮/解壓縮動態(tài)的圖象的標(biāo)準(zhǔn)的MPEGZ方法的運(yùn)動檢測芯片，還沒有能夠被集成在一個單個芯片上。
本發(fā)明是考慮上述情況作出的，其目的是提供一個可并行處理的半導(dǎo)體器件，可以處理數(shù)據(jù)，特別是可以以高精度和高速度，處理大量的數(shù)據(jù)。
本發(fā)明的另一個目的是提供一個低成本半導(dǎo)體器件，能執(zhí)行高速的算術(shù)運(yùn)算。
本發(fā)明的另一個目的是提供一個半導(dǎo)體器件，當(dāng)需要算術(shù)運(yùn)算處理的比特數(shù)增加時，能防止電路規(guī)模極端地增加。
本發(fā)明的另一個目的是提供一個半導(dǎo)體器件，能以低能耗進(jìn)行算術(shù)運(yùn)算處理。
本發(fā)明的另一個目的是提供一個半導(dǎo)體器件，電容器裝置的一端通過第一開關(guān)被連接到多輸入端，通過該開關(guān)能選擇一個輸入信號的正或負(fù)的邏輯，電容器裝置的另一端通過第二開關(guān)被共同地連接到差分輸入/輸出型讀出放大器的第一差分輸入單元，電容器的公共連接的部分通過第三開關(guān)被連接到差分輸入/輸出型讀出放大器的第二差分輸入單元，第二差分輸入單元具有一個與第一差分輸入單元相反的極性。
本發(fā)明的另一個目的是提供一個具有半導(dǎo)體器件的電路，例如一個相關(guān)計算裝置，一個包括A/D和D/A轉(zhuǎn)換器的信號轉(zhuǎn)換器，和一個信號處理系統(tǒng)。


圖1，5，和6為示意電路圖，用于說明根據(jù)本發(fā)明的電路結(jié)構(gòu)的例子；圖2是一個示意定時圖，說明圖1中所示的電路的驅(qū)動定時的例子；圖1，圖3是一個示意電路圖，說明了一個差分輸入/輸出型傳感器放大器的例子，圖4是一個示意定時圖，說明一個差分輸入/輸出型傳感器放大器的操作的一個例子；圖7是一個示意定時圖，用來說明當(dāng)圖6所示的鎖存型讀出放大器導(dǎo)通時的操作的例子；圖8是一個示意電路圖，用來說明本發(fā)明所適用的一個相關(guān)算術(shù)運(yùn)算電路，圖9是一個示意電路圖，用來說明本發(fā)明所適用的一個A/D轉(zhuǎn)換器，圖10是一個示意方框圖，用于說明本發(fā)明所適用的一個運(yùn)動檢測電路，圖11A是一個示意方框圖，用來說明本發(fā)明所適用的一個用來執(zhí)行圖象處理的電路，圖11B是一個示意電路圖，用于說明用于圖11A中的光傳感器的一個象素的電路結(jié)構(gòu)的例子，圖11C是一個用于說明圖象處理的算術(shù)運(yùn)算內(nèi)容的一個例子的示意圖。
按照本發(fā)明，通過利用在具有不同的極性的信號之間的電勢差并輸入到一個差分輸入/輸出型讀出放大器，高精度的處理即可實現(xiàn)。
更具體地說，根據(jù)本發(fā)明，能選擇一個輸入信號的正/負(fù)的邏輯的第一開關(guān)裝置被設(shè)置在多輸入端，電容器裝置通過第一開關(guān)裝置被連接，每個電容器裝置的一端通過第二開關(guān)裝置被公共地連接到差分輸入/輸出型讀出放大器的第一差分輸入裝置，而該公共連接的部分通過第三開關(guān)裝置被連接到差分輸入/輸出型讀出放大器的第二差分輸入裝置。第二差分輸入裝置具有一個通過反向第一差分輸入裝置的極性獲得的極性，由此，實現(xiàn)一個半導(dǎo)體器件，它可以輸出一個具有一個根據(jù)輸入電勢差的極性的邏輯幅差輸出，而取得上述的目的。
在該半導(dǎo)體器件中，正和負(fù)的邏輯信號變化分量(具有同樣的絕對值極性相反)，它出現(xiàn)在多輸入電容器裝置的通過電容器裝置的公共連接部分，并通過第二和第三開關(guān)裝置被寫入差分輸入/輸出型讀出放大器的第一和第二差分輸入端，接通差分輸入/輸出型讀出放大器，由此達(dá)到高精度，高速的并行的算術(shù)運(yùn)算處理，并減少電路規(guī)模和電力消耗。
由于高靈敏度被獲得，并行輸入信號數(shù)目可被增加(例如，達(dá)到50到幾百個輸入)，每個循環(huán)的并行處理級的數(shù)目被增加，可以得到作為一個整體的高速的系統(tǒng)。
一個半導(dǎo)體電路具有多個上述的半導(dǎo)體器件，并輸入多個半導(dǎo)體器件的第一半導(dǎo)體器件的輸出和/或反相的輸出到第二半導(dǎo)體器件，例如，主電路被從屬連接，因而，利用一個簡單結(jié)構(gòu)，實現(xiàn)了各種函數(shù)的算術(shù)運(yùn)算。
而且，在利用半導(dǎo)體器件的半導(dǎo)體電路中，當(dāng)對應(yīng)于多輸入端的電容器裝置的最小容量表示為C時，公共連接的電容器裝置的總的容量為奇數(shù)倍，即，正好或者大體為電容C的奇數(shù)倍，多級的主電路被采用，因而得到一種集成電路，在上面以高密度集成了具有最小級數(shù)的簡單結(jié)構(gòu)的3-比特二進(jìn)制電路。
利用本發(fā)明的半導(dǎo)體器件，一個執(zhí)行在多輸入端的輸入的相關(guān)的算術(shù)運(yùn)算的相關(guān)計算裝置，一個信號轉(zhuǎn)換器，例如一個A/D轉(zhuǎn)換器，用于輸出一模擬信號到半導(dǎo)體器件并輸出一個對應(yīng)于模擬信號的數(shù)字信號和一個D/A轉(zhuǎn)換器用于輸入一個數(shù)字信號到半導(dǎo)體器件并輸出一對應(yīng)于數(shù)字信號的模擬信號，一個至少包括一個算術(shù)運(yùn)算裝置和信號轉(zhuǎn)換器如A/D和D/A轉(zhuǎn)換器之一的信號處理系統(tǒng)，和類似器件可被實現(xiàn)。按照本發(fā)明，能達(dá)到精確地信號發(fā)送，小的電路規(guī)模，和高速的處理，廣泛的應(yīng)用的一個裝置，一個轉(zhuǎn)換器，或者一個信號處理系統(tǒng)可被實現(xiàn)。而且，這個系統(tǒng)可包括圖象輸入器件用于輸入圖象信號，和一個存儲器器件用于存儲信息，因而進(jìn)一步加寬系統(tǒng)的應(yīng)用范圍。
圖1是一個根據(jù)本發(fā)明的第一實施例的示意電路圖。參見圖1，一個差分輸入/輸出型讀出放大器1有一個第一輸入端10(+輸入端)和一個第二輸入端11(-輸入端)。當(dāng)然，第一輸入端10可以用作-輸入端，而第二輸入端11也可以用作+輸入端。放大器1具有反相輸出端26，和一個非反相輸出端27。當(dāng)差分輸入/輸出型讀出放大器1包括一個RS觸發(fā)型鎖存差分讀出放大器時，由于輸入和輸出端被公共使用，第一輸入端10和非反相輸出端27被公共連接，第二輸入端11和反相輸出端26被公共連接。這個放大器的操作將在后面參照圖5描述。差分輸入/輸出型讀出放大器1通過一個控制信號19S-ON被通/斷控制。
另一方面，在輸入級，n個并行的多輸入信號31，32…，33將稱為輸入信號Q1-Qn。n個輸入信號被分別輸入到復(fù)位開關(guān)輸入塊28。各復(fù)位開關(guān)輸入塊28的操作將拿輸入信號Q1為例在下面敘述。輸入信號Q1通過變換器30被邏輯地反相，該反相信號通過第一信號復(fù)位開關(guān)24被輸入到一個電容器C1 20，由此，當(dāng)?shù)谝恍盘枏?fù)位開關(guān)24被接通時，邏輯地復(fù)位電容器C1 20輸入端到輸入信號Q1。信號復(fù)位開關(guān)24被一個信號PRES 12控制。另一方面，輸入信號Q1通過一個信號傳送開關(guān)25傳送到電容器C1而沒有通過變換器30。信號傳送開關(guān)25被一個傳送控制信號PT 13控制。
注意，輸入信號和一個出現(xiàn)在電容器的公共連接端的浮動節(jié)點(diǎn)b的信號有下列的相互關(guān)系。假定Q1-Qn為n個輸入信號，C1到cn是連接到各自的復(fù)位開關(guān)輸入塊28的輸入電容器?！鱒1和△V2為由于在復(fù)位開關(guān)24接通時的初始狀態(tài)輸入信號Q1-Q2產(chǎn)生的電勢變化量，△vf是浮動節(jié)點(diǎn)b的電勢變化量。信號輸入前后在浮動節(jié)點(diǎn)b的總電荷量保持相同(電荷守恒原理)，并由方程式(1)表示如下。
C1(△V1－△Vf)＋C2(△V2－△Vf)＋…＋Cn(△Vn－△Vf)＝Co△Vf…(1)其中C0是浮動節(jié)點(diǎn)b的一個寄生電容23或者類似的參數(shù)。當(dāng)以上所述方程式被修改時侯，我們得到ΔVf=Σx=1nCxΔVxΣx=0nCx[V]---(2)]]>更具體地說，在各自的接線端的用Cx加權(quán)的電勢變化的線性和被輸出，作為在浮動節(jié)點(diǎn)b一個電勢變化。輸入信號Q1-Qn可以是模擬或者數(shù)字信號。在模擬信號情況下，該電路能被用作為一個神經(jīng)部件，用于加權(quán)和檢測在各自的接線端的輸入的幅度。另一方面，在數(shù)字信號的情況下，一個用于比較輸入信號的H和1電平信號的主邏輯電路可被構(gòu)成。一個第一復(fù)位開關(guān)4用作復(fù)位裝置，用于復(fù)位浮動節(jié)點(diǎn)b到第一復(fù)位電壓源7的電勢，并被一個控制信號R14控制。一個第二復(fù)位開關(guān)5被用作復(fù)位裝置，用于在初始復(fù)位差分輸入/輸出型讀出放大器1的輸入端10到第二復(fù)位電源8的電勢，并由一個控制信號PR1控制。一個第三復(fù)位開關(guān)6用作復(fù)位裝置，用于復(fù)位輸入端11到第二復(fù)位電源9的電壓，并由一個控制信號PR2控制。一個第一信號傳送開關(guān)2傳送在浮動節(jié)點(diǎn)b的輸入算術(shù)運(yùn)算結(jié)果到差分輸入/輸出型讀出放大器1的輸入端10，并由一個控制信號CN1控制。一個第二信號傳送開關(guān)3傳送在浮動節(jié)點(diǎn)b的輸入算術(shù)運(yùn)算結(jié)果到差分輸入/輸出型讀出放大器的輸入端11，并由一個控制信號18CN2控制。
圖2是一個定時圖，用于說明圖1中所示的實施例的電路的操作定時。這個實施例的操作的一個例子將參照圖2敘述。
加到輸入端的信號的邏輯通過變換器30被反相。在這個狀態(tài)下，由于控制信號12 PRES是在接通狀態(tài)，n個電容器C1，C2，...Cn的輸入端通過信號復(fù)位開關(guān)24被輸入信號Q1，Q2，...Qn的反相的邏輯電勢Q1(反相的)，Q2(反相的)，...，Qn被復(fù)位。幾乎在同時，第一復(fù)位開關(guān)4通過控制信號14R被接通，浮動節(jié)點(diǎn)b作為電容器的公共的接線端被復(fù)位到第一復(fù)位電勢7，此外，第二和第三復(fù)位開關(guān)5和6被控制信號PR1和PR2接通，差分輸入/輸出型讀出放大器的輸入端10和11分別被復(fù)位到第二和第三復(fù)位電勢8和9。當(dāng)電源電壓是一個5-V系統(tǒng)時，這些復(fù)位電勢7，8，和9最好用2.5V，電源電壓的一半。但是，復(fù)位電勢并不限于這個電壓，也可能是其它的電壓。第一復(fù)位電勢7并非要總是等于第二和第三復(fù)位電勢8和9，可以是互不相同。有時，第二和第三復(fù)位電勢8和9可以是DC電勢，該電勢有一個偏移電壓，在相反方向上對應(yīng)于差分輸入/輸出型讀出放大器1的輸入的偏移電壓，來消除差分輸入/輸出型讀出放大器1的偏移的分量。
以這種方式，各電容器的二接線端和差分輸入/輸出型讀出放大器1兩個接線端被復(fù)位的期間被稱為初始復(fù)位周期，如圖2所示。當(dāng)各自的節(jié)點(diǎn)已經(jīng)達(dá)到復(fù)位電勢，復(fù)位開關(guān)24，4，5，和6被關(guān)閉，各電容器的二接線端和差分輸入/輸出型讀出放大器1電勢被保持在復(fù)位電勢。
當(dāng)信號傳送脈沖接通時，信號傳送開關(guān)25被接通，非反相的信號Q1，Q2，...，Qn被同時地傳送到n個電容器C1，C2，...，Cn。假定電源電壓是一個5-V系統(tǒng)，輸入信號是一個二進(jìn)制信號在L電平0V和在H電平5V(＝電源電壓)，在初始復(fù)位電勢和輸入信號之間的電壓差最大為5V作為在當(dāng)時信號變化分量，即，一個相當(dāng)于電源電壓的電勢改變被獲得。因而，在浮動節(jié)點(diǎn)b的電勢變化根據(jù)方程式(2)增加。在當(dāng)時在浮動節(jié)點(diǎn)b的電勢變化被方程式(3)表示如下。 其中，△Vx的值是-5V(5V的復(fù)位電勢一當(dāng)輸入信號是OV時)或者+5V(OV的復(fù)位電勢-當(dāng)輸入信號是5V時)，CO是浮點(diǎn)b的寄生電容。
其后，由于控制信號15Cnl被接通，浮動節(jié)點(diǎn)b的根據(jù)輸入信號變化的電勢變化△Vf(非反相)通過第一信號傳送開關(guān)2被傳送到差分輸入/輸出型讀出放大器1的輸入端10。當(dāng)輸入端10的電勢從第二復(fù)位電勢8變化△Vf(非反相)時，控制信號Cnl被關(guān)閉，該值被保持。在圖2中，這個周期相應(yīng)于非反相信號傳送周期。
作為電容器的公共的接線端的浮動節(jié)點(diǎn)b由控制信號R通過第一復(fù)位開關(guān)4被再次復(fù)位到第一復(fù)位電勢7。在圖中，該周期相應(yīng)于一個浮動復(fù)位周期。
此時，n個電容器C1，C2，...，Cn的輸入端通過輸入信號的非反相邏輯被復(fù)位，即，非反相信號Q1，Q2，...，Qn。在這個狀態(tài)，當(dāng)控制信號12PRES被接通時，第一信號復(fù)位開關(guān)24被接通，輸入端a通過變換器30被輸入信號Q，Q2，...，Qn的反相的邏輯電勢值Q1(反相的)，Q2(反相的)，…，Qn(反相的)再次復(fù)位。這樣，信號的反相的邏輯被傳送到對于電容器C1，C2，...，Cn作為輸入信號，因而獲得一個在浮動節(jié)點(diǎn)b的電勢變化。從方程式(2)中，在當(dāng)時在浮動節(jié)點(diǎn)b的電勢變化Vf(反相的)為 由于控制信號CN2被接通，在浮動節(jié)點(diǎn)b的電勢的信號電勢變化△Vf(反相的)通過第二信號傳送開關(guān)3被傳送到差分輸入/輸出型讀出放大器1的輸入端11。當(dāng)在接線端11的電勢從第三復(fù)位電勢9改變△Vf(反相的)時，控制信號CN2被關(guān)閉，該值被保持。在圖2中，該周期相應(yīng)于一個反相信號傳送周期。
根據(jù)反相信號傳送周期的完成，差分輸入/輸出型讀出放大器1的輸入端10和11分別從復(fù)位電勢保持通過方程式(31和(4)給出的變化。包括復(fù)位電勢和在輸入接線端l0和11被保持的電勢VIN10和VIN11被分別通過方程式(5)和(6)得出。 這里，VRESET8為通過第二復(fù)位電勢8確定的復(fù)位電勢。 這里VRESET9為通過第三復(fù)位電勢9確定的復(fù)位電勢。
假定VRESETB＝VRESET9，差分輸入/輸出型讀出放大器1的差分輸入電勢差△VIN由下式得出ΔVIN=VIN10-VIN11=VRESET8+Σx=1nCxΔVxΣx=0nCx-(VRESET9+Σx=1nCxΔVx-Σx=0nCx)]]>=Σx=1nCxΔVx-Σx=1nCxΔVx-Σx=0nCx----(7)]]>
由于以上所述公式(8)有相等線性和的絕對值，和相反的+/-符號(△Vx＝-△Vx(反相的))，方程式(7)可被修改如下ΔVIN=Σx=1nCxΔVx-Σx=1nCxΔVx-Σx=0nCx=2Σx=1nCxΔVxΣx=0nCx----(9)]]>如上所述，當(dāng)電源電壓時是5-V系統(tǒng)，通過方程式(9)得出的△Vx最大為5V。由于通過非反相邏輯信號傳送輸入接線端10的信號變化△V+(非反相的)和通過反相的邏輯信號傳送輸入端11的信號變化△V+(反相的)被差分輸入/輸出型讀出放大器1的差分輸入操作接收，它們是在單側(cè)的信號變化的兩倍，如方程式(9)所示。這樣，作為電容性的算術(shù)運(yùn)算結(jié)果的從復(fù)位電勢的電勢變化可在差分輸入/輸出讀出放大器1之前被增加，如方程式(9)所示，讀出放大器1能執(zhí)行高精度，高速的處理。
其次，當(dāng)通過方程式(9)給出的差分輸入電勢差△VIN被保持在差分輸入端時，讀出放大器1被控制信號19S-ON接通。利用這個操作，根據(jù)接收的大的差分輸入電勢差△VNI，差分輸入/輸出型讀出放大器1被使能，并以高精度和高速并行地識別算術(shù)運(yùn)算結(jié)果。然后，讀出放大器1提供—個非反相的輸出OUT27和一反相的輸出OUT26到下一級作為差分輸出。
當(dāng)差分輸入/輸出型讀出放大器1被設(shè)置有一個較高的增益的時侯，被處理的并行信號的數(shù)目可被增加(50到幾百)，整個處理系統(tǒng)的算術(shù)運(yùn)算速度也可被提高。
圖3顯示了差分輸入/輸出型讀出放大器1的結(jié)構(gòu)的一個例子。由于在圖3中同樣的標(biāo)號表示的部件具有與圖1中的同樣的功能，其詳細(xì)描述在此被略去。在圖3中，由方程式(8)給出的差分電勢通過從初始復(fù)位周期到反相的信號傳送周期的過程被保持在差分輸入/輸出型讀出放大器1的端10和11的+和-輸入之間，如在圖1所示的實施例中已經(jīng)敘述的那樣。
參見圖3，在+輸入端10的電壓被施加到NMOS晶體管600的控制極，而在—輸入端11的電壓被施加到NMOS晶體管601的控制極。NMOS晶體管600和601構(gòu)成一個差分對具有一個公共的源極，而源極被連接到NMOS晶體管504的漏極，執(zhí)行一個恒定的電流操作。NMOS晶體管604的源極被連接到地電勢，而它的控制極被公共地連接到NMOS晶體管613的控制極。公共地連接的控制極被連接到控制信號S-ON19。當(dāng)控制信號S-ON19被激勵時，NHOS晶體管604和613作為恒定的電流源被接通用作一個恒定的電流源，而NMOS晶體管600和601的公共的源極被連接到NMOS晶體管604的漏極。
差分對，即，NMOS晶體管600和601被接通。在該狀態(tài)，有源負(fù)載，即一個PMOS晶體管602，其控制極-漏極路徑被連接到NMOS晶體管600的漏極，和一個PMOS晶體管603，其漏極被連接到NMOS晶體管601的漏極，開始操作。PMOS晶體管602的源極被連接到一個電源Vdd 84，它的控制極被短路到它的漏極，而控制極-漏極路徑被連接到NMOS晶體管600的漏極PNDS晶體管603的控制極，并作為輸出被連接到NMOS晶體管609的控制極作為在下一級的一個差分對的一個晶體管。
PMOS晶體管603的源極被連接到電源Vdd 84，它的漏極被連接到NMOS晶體管601的漏極。在此二漏極之間的連接點(diǎn)作為輸出被連接到NMOS晶體管610的控制極作為在下一級的差分對的另一個晶體管。
NMOS晶體管609和610構(gòu)成一個差分對，具有一個公共連接的源極，它被連接到NMOS晶體管613的漏極。，NMOS晶體管609和610的漏極被連接到PMOS晶體管611和612的漏極作為有源負(fù)載。PMOS晶體管611和612的源極被連接到電源Vdd 84，它們的控制極被公共地連接到一個電源VB。電源VB提供一個用于與控制信號S-ON同步地接通/斷開PMOS晶體管611和612的電壓。更具體地說，當(dāng)控制時信號S-ON被邏輯地激勵時，用于恒定的電流源的NMOS晶體管604和613被接通，與這個接通操作同步，電源VB產(chǎn)生一個用于轉(zhuǎn)換PNOS晶體管611和612從斷開狀態(tài)到接通狀態(tài)的電壓。結(jié)果，PMOS晶體管611和612被接通，并作為恒流源的有源負(fù)載。
在如圖2所示的讀出放大器接通期間。控制信號S-ON被激勵形成一初級差放大器，包括輸入級NMOS差分對(600和601)和有源負(fù)載602和603，和下一級差分放大器，包括輸入級差分對(609和610)和恒流源PMOS和負(fù)載611和612，由此接通差分輸入/輸出型讀出放大器1塊。在該狀態(tài)，在+和-輸入端10和11之間的差分電壓△VIN被二個差分CMOS放大器放大并出現(xiàn)在下一級的差分對(609和610)的漏極作為有一個大的振幅的差分輸出。然后，在一個傳送控制極102包括連接到NMOS晶體管610的NMOS和PMOS晶體管620和621，和一個傳送控制極103包括連接到NMOS晶體管609的漏極的NMOS和PMOS晶體管623和624，，當(dāng)一個控制信號改變到高電平時，即，被接通時，NMOS晶體管620和623被接通，并且PMOS晶體管521和524通過變換器622和625設(shè)置它們的控制極為低電平而被接通。
結(jié)果，當(dāng)從第二差分CMOS放大器得到的作為差分輸出的電壓被送到傳送控制極102和103，變換器100由在下一級中的NMOS和PMOS晶體管626和627組成，輸出一個非反相輸出，變換器101包括在下一級的NMOS和PMOS晶體管628和529，輸出一反相的輸出。此時，與控制信號S-ON的關(guān)斷操作同步地，傳送控制極102和103被關(guān)閉。這樣，一算術(shù)運(yùn)算周期被完成。
即使當(dāng)傳送控制極102和103被接通時，控制極電壓被保持，并且輸出保持其先前的輸出狀態(tài)，直到下一個算術(shù)運(yùn)算周期為止。在這個狀態(tài)下，信號被傳送到下一級，差分輸入/輸出型讀出放大器1等待在下一個周期中的處理。圖4是一個S-ON，VB，和ST的定時圖。圖4顯示了作從反相的信號傳送周期到圖2中的下一個初始復(fù)位周期的操作和顯示了用于控制讀出放大器1的控制信號S-ON，與S-ON同步的反相電壓源VB，和用于控制讀出放大器1中的輸出部分中的傳送控制極102和103的控制信號ST之間的定時關(guān)系。即使當(dāng)控制信號ST從高電平變到低電平，輸出仍保持所述輸出狀態(tài)。
(第二實施例)下面將參照附圖5敘述根據(jù)本發(fā)明的第二實施例。在圖5中，圖5中相同的標(biāo)號表示與圖1中的部件具有相同的功能的部件。并且詳細(xì)描述被略去。在這個實施例中，差分輸入/輸出型讀出放大器1包括一個鎖存型讀出放大器。圖1的輸入端10直接變成一個輸出信號OUT 27，并被提供給下一級，同樣地，圖1中的輸入端11直接地成為輸出信號OUT(反相的)26，并提供該輸出信號OUT的反相的邏輯到下一級。
下面參照圖2描述其操作。從初始復(fù)位周期到反相的信號傳送周期的操作與圖1中的實施例中的相同，在輸入/輸出端10和11產(chǎn)生的一個電壓差可以由方程式(10)給出ΔVIN=2Σx=1nCxΔVxΣx=0nCx----(10)]]>差分輸入/輸出型讀出放大器包括RS鎖存，它由變換器31和32構(gòu)成，而鎖存型讀出放大器1通過控制信號S-ON被接通/斷開控制。
在圖2所示的反相信號傳送周期過去以后，假定鎖存型讀出放大器1的輸入端10和11之間的電勢關(guān)系滿足VIN10＞VIN11，并也滿足|VIN10-VRESET8|=|VIN11-VRESET9|=Σx=1nCxΔVxΣx=0nCx----(11)]]>然后，方程式(11)能被改寫為方程式(12)或者(13)。VIN10=VRESET8+Σx=1nCxΔVxΣx=0nCx----(12)]]>VIN11=VRESET9-Σx=1nCxΔVxΣx=0nCx----(13)]]>VRESET8＝VRESET9。
當(dāng)通過設(shè)置控制信號S-ON為高電平同時在輸入端11和12保持由方程式(12)和(13)得出的電勢鎖存型讀出放大器1被接通時，高于輸入端10的復(fù)位電勢的電勢VIN10漂移到一個更高的電勢，因為鎖存型讀出放大器1的電勢回饋作用，最后穩(wěn)定在電源電壓Vdd。
另一方面，低于輸入端11的復(fù)位電勢的電勢VIN11因電勢回饋效應(yīng)，也漂移到一個較低的電平并最后穩(wěn)定在地電勢。同樣地，當(dāng)VIN10＜VIN11時，輸入端的電勢10最后穩(wěn)定在地電勢，輸入端11的電勢最后穩(wěn)定在電源電壓Vdd。這樣，當(dāng)差分輸入端在鎖存型讀出放大器1被接通以前被設(shè)置一個大的電勢差時，一個高精度，高速的算術(shù)運(yùn)算可被實現(xiàn)。鎖存型讀出放大器1的靈敏度被改進(jìn)時，多輸入(例如50到幾百個輸入)算術(shù)運(yùn)算可以實現(xiàn)，并行算術(shù)運(yùn)算能被改進(jìn)，由此得到信號處理系統(tǒng)的高算術(shù)運(yùn)算速度。在這個實施例中，鎖存型讀出放大器本身有一個存儲數(shù)據(jù)功能，并可保持?jǐn)?shù)據(jù)直到下一個算術(shù)運(yùn)算為止。因此，當(dāng)并行算術(shù)運(yùn)算的數(shù)目增加時，傳送到下一級的信號由于連接線路的延遲時間被相對每個其它信號被延遲，否則，噪聲會因為串?dāng)_而混入信號中，從鎖存型讀出放大器的輸出能夠根據(jù)基本算術(shù)運(yùn)算時鐘實現(xiàn)高精度信號發(fā)送，因為它們被鎖存，因而保證高精度并行算術(shù)運(yùn)算處理。
鎖存型讀出放大器的輸入端11可以傳送算術(shù)運(yùn)算結(jié)果OUT和算術(shù)運(yùn)算結(jié)果OUT的反相的邏輯輸出到下一級。因此，這些輸出能被傳送到下一級作為差分輸出。當(dāng)下一個處理系統(tǒng)具有圖1或5中的輸入級所示的多輸入端時，輸出信號OUT27和反相的信號OUT(反相的)26能直接地被連接到信號傳送開關(guān)25和連接到輸入算術(shù)運(yùn)算電容器的信號復(fù)位開關(guān)24，在后來的處理中在復(fù)位開關(guān)塊28中不使用變換器30，由于這些信號有相反邏輯電平，因而簡化了電路結(jié)構(gòu)并減少了電源消耗。
(第三實施例)下面參照圖6描述根據(jù)本發(fā)明的第三實施例。在圖6中相同的標(biāo)號表示與圖5中具有相同功能的部件，并略去其詳細(xì)說明。這個實施例的電路操作將參照圖2敘述。但在讀出放大器導(dǎo)通期間的詳細(xì)定時參照圖7獨(dú)立地被敘述。
在圖6中，在每個復(fù)位開關(guān)輸入塊28中，在圖5中的第一信號復(fù)位開關(guān)24由NMOS晶體管74，PMOS晶體管75，和變換器12構(gòu)成，并用作用于信號復(fù)位開關(guān)的一個傳送控制極。當(dāng)控制信號PRES12被設(shè)為高電平時，開關(guān)24被接通，并復(fù)位輸入電容器C1的一個輸入端到輸入信號Q1的反相的邏輯。
在復(fù)位開關(guān)輸入塊28中，圖5中的信號傳送開關(guān)255用作一個用于信號傳送的傳送控制極，由NMOS晶體管76，PMOS晶體管77，和圖6中的變換器30構(gòu)成。當(dāng)控制信號PT 13處于高電平時，開關(guān)25被接通，并在電容器C1的輸入端寫入輸入信號Q1的非反相邏輯。另一方面，圖5中的第一復(fù)位開關(guān)4，第二復(fù)位開關(guān)5，第三復(fù)位開關(guān)6，非反相邏輯信號傳送開關(guān)2，和反相邏輯信號傳送開關(guān)3分別對應(yīng)于NHOS晶體管70，56，57，58，和96。復(fù)位電勢83為當(dāng)各自的節(jié)點(diǎn)時被對應(yīng)的開關(guān)接通時要匯集的一個目標(biāo)電勢。在這種情況下，第一，第二，和第三復(fù)位開關(guān)被給予一相同的復(fù)位電勢83。
在說明該實施例的操作的圖2所示的定時圖中，對應(yīng)的開關(guān)從初始復(fù)位周期到反相的信號傳送周期被接通/斷開，輸入端11和12的節(jié)點(diǎn)有一個由下列的方程式(14)給出的電勢差ΔVIN=2Σx=1nCxΔVxΣx=0nCx----(14)]]>
當(dāng)作為節(jié)點(diǎn)的輸入端10和11之間的電勢關(guān)系滿足VIN10＞VIN11時，如果復(fù)位電勢83被表示為VRESET 83，電勢VIN10和VIN11分別由下面的方程式(15)和(16)給出輸入端10VIN10=VRESET83+Σx=1nCxΔVxΣx=0nCx----(15)]]>輸入端11VIN11=VRESET83-Σx=1nCxΔVxΣx=0nCx----(16)]]>作為節(jié)點(diǎn)的輸入端10和11被保持在由方程式(15)和(16)給出的電勢。
在這個狀態(tài)，如圖7所示，在讀出大器接通期間，一個信號EV被接通，設(shè)置NMOS晶體管55成接通狀態(tài)。此時，具有一個公共的源極的NMOS晶體管50和51用作一個差分NMOS鎖存器。在這種情況下，由于NMOS晶體管51被接通，NMOS晶體管50被關(guān)閉，這些晶體管排出在輸入端11上累積的電荷，作為較低的電勢的輸入端11的電勢(NMOS晶體管50的控制極和NMOS晶體管51的漏極之間的節(jié)點(diǎn))因為正反饋作用漂流到地電勢，作為較高的電勢的的輸入端10的電勢(NMOS晶體管51的控制器和NMOS晶體管50的漏極之間的節(jié)點(diǎn))被保持。這樣，當(dāng)一個大于初始電勢差的電勢差被產(chǎn)生在輸入端10和11之間時，一個控制信號1T 79從高電平變化到低電平，接通PMOS晶體管54。PMOS晶體管54的源極被連接到電源Vdd84，當(dāng)PMOS晶體管54被接通時，具有一個公共的源極的PMOS晶體管52和53被用作一個差分PMOS鎖存器。結(jié)果，由于NMOS和PMOS鎖存器被完全接通，作為較低電勢的輸入端11(NMOS晶體管51的漏極和NMOS晶體管50的控制極之間的節(jié)點(diǎn))由于正反饋作用快速接近地電勢，而輸入端10的電勢(NMOS晶體管50的漏極和NMOS晶體管51的控制極之間的節(jié)點(diǎn))由于正反饋的作用，接近電源電壓84。由于輸入端11的電勢迅速地降到地電勢。這樣，輸入端10被鎖存在邏輯“H”輸入端11被鎖存在邏輯“L”。
從節(jié)點(diǎn)10的輸出信號OUT27和從節(jié)點(diǎn)11的輸出信號OUT(反相的)被分別傳送到下一級作為差分輸出。
當(dāng)輸入端10和11之間的電勢關(guān)系在滿足VIN10＜VIN11的時侯，通過一個相似的正反饋操作，輸入端10被鎖存在邏輯＂L＂，輸入端11被鎖存在邏輯＂H＂。
如上所述，當(dāng)具有一個大的電勢差的差分信號被輸入到信號鎖存器型讀出放大器的輸入端時，高精度，高速度處理被保證。
通過增加鎖存型讀出放大器的正反增益，可以實現(xiàn)多輸入的算術(shù)運(yùn)算操作(例如50到幾百個輸入)，由此增加了并行算術(shù)運(yùn)算的數(shù)目和增加了處理系統(tǒng)的算術(shù)運(yùn)算速度。
鎖存型讀出放大器本身有一個存儲數(shù)據(jù)功能，并能操持?jǐn)?shù)據(jù)直到下一個算術(shù)運(yùn)算為止。因此，當(dāng)并行算術(shù)運(yùn)算的數(shù)目增加時，要被傳送到下一級的信號由于連接線的延遲時間相對其它信號有一個延遲，否則，噪音會因為串?dāng)_而混入信號，從鎖存型讀出放大器的輸出可以由于已經(jīng)被鎖存可以根據(jù)基本算術(shù)運(yùn)算時鐘進(jìn)行高精度信號傳送，因此，保證了高精度的并行算術(shù)運(yùn)算處理。
鎖存型讀出放大器的輸入端10和12可以傳送算術(shù)運(yùn)算結(jié)果OUT27和算術(shù)運(yùn)算結(jié)果OUT27的反相邏輯輸出到下一級。因此，這些輸出可以被傳送到下一級作為差分輸出。因此，在后續(xù)的處理中，輸出信號OUT27和反相信號OUT(反相)26可以直接被輸入到用于信號復(fù)位開關(guān)的信號傳送控制極(NMOS晶體管74和PMOS晶體管75的源極之間的節(jié)點(diǎn))的輸入端和用于信號傳送的傳送控制極的輸入端(NMOS晶體管76和PMOS晶體管77的源極之間的節(jié)點(diǎn))，因此，得到的電路結(jié)構(gòu)簡單，能耗少，并增加了處理速度。
(第四實施例)下面參照圖8描述第四實施例，其中上述的半導(dǎo)體器件被用于一個相關(guān)運(yùn)算電路。在圖8中，相關(guān)算術(shù)運(yùn)算電路包括主算術(shù)運(yùn)算電路塊221-A，221-B，和221-C，其中每個具有7個輸入端，變換器222，和比較器223用于比較在輸入端232的信號和對應(yīng)的相關(guān)系數(shù)233。當(dāng)7個輸入信號輸入到主算術(shù)運(yùn)算電路塊221-A時，主算術(shù)運(yùn)算電路塊221-B和221-C的輸入端224和225接收相同的信號。輸入端226，227，和228接收從前面的主算術(shù)運(yùn)算電路塊輸出的信號。電容器229，230，和231被連接到輸入端226，227，和228并分別有容量值4C，2C，和4C(C是連接到正輸入端的容量)。
參見圖8，輸入信號與相應(yīng)的相關(guān)系數(shù)233一起被輸入到比較器223。當(dāng)輸入信號符合相關(guān)系數(shù)233時，各比較器223輸出一個高電平信號；否則，它輸出一個低電平信號。從比較器223輸出的信號被輸入到主算術(shù)運(yùn)算電路塊221-A到221-C。例如，當(dāng)從比較器223的輸出被輸入到7-輸入端擇多算術(shù)運(yùn)算電路塊221-A時，如果高電平信號的數(shù)目是多數(shù)的話，即，如果7個輸入信號中四個或多于四個輸入信號是高電平信號時，擇多算術(shù)運(yùn)算電路塊221-A輸出一個高電平信號。表1中的欄3顯示了該輸出狀態(tài)。
同樣地，具有總數(shù)11個的輸入端，即，七輸入端224和具有一個等于四個輸入端的容量4C的輸入端226的擇多算術(shù)運(yùn)算電路塊221-B當(dāng)六個或六個以上的輸入為高電平信號時輸出一個高電平信號。表1中的欄S2顯示了這個輸出狀態(tài)。另一方面，具有總數(shù)13個輸入端的，即，7個輸入端225，具有一個等于四個輸入端的容量4C的輸入端228，具有一個等于二個輸入端的容量2C的輸入端227的擇多算術(shù)運(yùn)算電路塊221-C，當(dāng)七個或多于七個輸入為高電平信號時，輸出一個高電平的信號。在表1中的欄S1顯示了這個輸出狀態(tài)。
更具體地說，欄S3顯示了在輸入信號中根據(jù)高電平的信號的數(shù)目，7-輸入端擇多算術(shù)運(yùn)算電路塊的輸出值。其后，如圖8所示，從7-輸入端擇多算術(shù)運(yùn)算電路塊221-A的輸出通過反相器222被反相，反相的輸出被加到擇多算術(shù)運(yùn)算電路塊221-B的加權(quán)輸入端226。擇多算術(shù)運(yùn)算電路塊221-8用作11-輸入端擇多算術(shù)運(yùn)算電路，其中，11個“C”被通常連接，11個＂C＂中的4個接收一個來自加權(quán)輸入端的信號，其余的7個端接收與輸入到擇多算術(shù)運(yùn)算電路塊221-A相同的信號。例如，當(dāng)七個輸入中的四或以上為高電平信號時，一個低電平信號被加到加權(quán)輸入端，如上所述。此外，當(dāng)輸入到除了加權(quán)輸入端以外的輸入端的七個輸入信號的六個或以上為高電平的信號時，11-輸入端擇多算術(shù)運(yùn)算電路從整體上確定一個多數(shù)，并輸出一個高電平的信號。當(dāng)七個輸入中的四個或以上和五個或更少為高電平信號時，由于擇多未確定，一個低電平信號被輸出。另一方面，當(dāng)七個輸入中的三個或或更少的輸入為高電平信號時，一個高電平的信號被加到加權(quán)輸入端226。當(dāng)七個輸入中的二個或以上和三個或更少為高電平的信號時，由于4＋2或4＋3產(chǎn)生6或以上，一個擇多被確定，一個高電平信號被輸出。另一方面，當(dāng)一個或者更少的輸入為高電平信號時，由于4＋0或者4＋1產(chǎn)生6或者更少，一個低電平信號被輸出。在表1中的欄S2顯示了根據(jù)高電平的信號的數(shù)目，擇多算術(shù)運(yùn)算電路塊221-B的輸出值。
當(dāng)擇多算術(shù)運(yùn)算電路塊221-A和221-B的輸出信號的反相的信號被加到兩個分別具有x4和x2容量值4C和2C的加權(quán)輸入端228和227時，擇多算術(shù)運(yùn)算電路塊221-C操作獲得如表1中的欄S1所示的輸出。利用這個電路結(jié)構(gòu)，如表1所示，符合多個輸入信號的相關(guān)系數(shù)的信號數(shù)目被轉(zhuǎn)換成一個3-數(shù)字二進(jìn)制值，進(jìn)而二進(jìn)制值可被輸出。
(第五實施例)第五實施例將參照圖9和表2進(jìn)行描述。這個實施例舉例說明了一個使用本發(fā)明的3-位精度模擬-數(shù)字的轉(zhuǎn)換器(在下文稱為A/D轉(zhuǎn)換器)。如圖9所示的A/D轉(zhuǎn)換器包括1-，2-，和3-輸入算術(shù)運(yùn)算電路塊121-A，121-B，和121-C，和變換器122。輸入端123，124，和125接收來自前面的算術(shù)運(yùn)算電路塊的輸出信號。電容器126，127，和128被連接到輸入端123，124，和125并分別具有容量值C/2，C/2，和C/4(C是連接到正輸入端的容量)。一個模擬輸入端129和設(shè)置輸入端130分別與具有容量值C/4和C/8的電容器131和132連接。各自的塊具有數(shù)字輸出端S1，S2，和S3。
在這個實施例中，一種情況將被舉例說明，其中，一個5-V電源系統(tǒng)被采用。參見圖9，算術(shù)運(yùn)算電路塊121-A的被復(fù)位到0V，算術(shù)運(yùn)算電路塊121-B和121-C的讀出放大器的輸入被復(fù)位到大約2.5V。信號輸入端123，123，和125，和設(shè)置輸入端130的輸入算術(shù)運(yùn)算電容器132的輸入端被復(fù)位到5V。此時，信號輸入端129被設(shè)置在0V。其后，假定設(shè)置輸入端130被設(shè)置在0V而到輸入端129的輸入電壓被從0V改變到一模擬信號電壓。在這種情況下，在算術(shù)運(yùn)算電路塊121-A中，當(dāng)模擬輸入電壓變?yōu)榇蠹s2.5V或者更高時，在塊121-A中的讀出放大器的輸入電壓超過一個邏輯反相電壓(在該情況假定為2.5V)，一個高電平信號被輸出。在表3中的欄S3顯示了該輸出結(jié)果。
當(dāng)時模擬輸入信號為2.5V或者更高時，輸入端123從作為復(fù)位電勢的5V變化到0V，此時，在算術(shù)運(yùn)算電路塊121-B中的讀出放大器的輸入端的電勢變化由下式給出{C×VA－(C/2)x5－(C/4)x5}/(C＋C/2＋C/4){V}其中，VA為模擬輸入信號電壓。
如從這個方程式中可以看出，當(dāng)模擬信號電壓VA等于或者高于3，7V，算術(shù)運(yùn)算電路塊121-8輸出一個高電平的信號，當(dāng)電壓VA等于或高于2.5V并低于3.7V時輸出一個低電平信號。在表2中的欄S2顯示了該輸出結(jié)果。
同樣地，從算術(shù)運(yùn)算電路塊121-C的輸出的被示于在表2中的欄S1。
根據(jù)這個實施例，如表2所示，一個轉(zhuǎn)換模擬信號電壓到3-位數(shù)字信號并輸出數(shù)字信號的A/D轉(zhuǎn)換器通過一個很小的結(jié)構(gòu)可被實現(xiàn)，保證高的算術(shù)運(yùn)算速度和低的消耗電壓。
這個實施例已經(jīng)舉例說明了一個3-位A/D轉(zhuǎn)換器。但是，本發(fā)明并不限于此，當(dāng)然，位數(shù)能很容易地被增加。在這個實施例中，利用電容器的一個快閃型A/D轉(zhuǎn)換器已經(jīng)被舉例說明。但是，本發(fā)明并不限于此。例如，本發(fā)明可被適用到一個A/D轉(zhuǎn)換器的編碼器電路部分，它以下面方式執(zhí)行A/D轉(zhuǎn)換，比較器比較輸入到一個電阻器陣列的信號與一個參考信號，編碼器編碼比較結(jié)果，因而獲得與前述相同的作用。
如上所述，在對應(yīng)于多輸入端的電容器裝置的一端被公共連接并且該公共端被輸入到讀出放大器的電路塊中，電容器裝置的容量的總和大體為C的奇數(shù)倍，C為連接到多輸入端的電容器裝置的最小的一個。
當(dāng)一個相關(guān)電路沒有控制輸入端時，連接到輸入端全部的電容量有一個最小量值。另一方面，當(dāng)相關(guān)電路，如上所述，例如圖8中所示的第四實施例，有控制輸入端時，連接到控制輸入端的電容量C的偶數(shù)倍，如2C和4C，這些端的電容量的總和和奇數(shù)的輸入信號端大體為C的奇數(shù)倍。利用這個結(jié)構(gòu)，與一個所需的參考值的明確的比較可被達(dá)到，因而改進(jìn)算術(shù)運(yùn)算精度。
在以上所述中，相關(guān)電路已經(jīng)被舉例說明。在二進(jìn)制D/A轉(zhuǎn)換器的情況下，如果最小顯著位(1SB)的信號輸入電容量由C表示，下一個位的容量為2C，第二個下一個位為4C，依此類推，即每個位的值為前一個的二倍，多輸入端的電容量的總和為C的奇數(shù)倍，因而實現(xiàn)一個高精度D/一個轉(zhuǎn)換器。
對于A/D轉(zhuǎn)換器，如圖9中所示的第五實施例中所述，用于鑒別是否模擬信號電平高于或低于整個范圍的1/2的鑒別點(diǎn)的數(shù)目被設(shè)置為一個奇數(shù)，即，在塊121-A1中1(1C)，在塊121-B中，對應(yīng)于鑒別標(biāo)準(zhǔn)1/4，2/4，和3/4的鑒別點(diǎn)的數(shù)目為三，即，一個奇數(shù)，電容量的總數(shù)有一個奇數(shù)的多值，1＋2＋4＝7，以C/4作為一個最小值。塊121-C被設(shè)置有C/8(最小值)，C/4，C/2，C為順序地被加倍，即，一奇數(shù)的多值，1＋2＋4＋8＝15。
利用這個結(jié)構(gòu)，由于高精度算術(shù)運(yùn)算能被達(dá)到而無需任何不必要的大的電容量，低功耗，高速度的算術(shù)運(yùn)算可被實現(xiàn)。
在以上所述中，相關(guān)算術(shù)運(yùn)算電路和A/D轉(zhuǎn)換器已經(jīng)被舉例說明，但是，本發(fā)明并不限于這些單元。例如，本發(fā)明可以被應(yīng)用到各種其它的邏輯電路，如一個數(shù)字—模擬轉(zhuǎn)換器，加法器，減法器這樣一類的電路，因而獲得與上述相同的作用。
特別是，當(dāng)本發(fā)明被應(yīng)用到AD/轉(zhuǎn)換器時，如果用于接收1SB數(shù)據(jù)的輸入端的電容量用C表示，電容量僅僅需要被設(shè)置到向最顯著位如2C，4C，8C，...的兩倍，因而實現(xiàn)一個二進(jìn)制D/A轉(zhuǎn)換器，在這種情況下，從電容器的公共連接端的輸出可通過一個源極跟隨放大器被接收。
(第六實施例)第六實施例將參照圖10描述如下。在第六實施例中，本發(fā)明的技術(shù)被應(yīng)用到一個運(yùn)動檢測電路，用于，例如動態(tài)的圖象。參見圖10，運(yùn)動檢測電路包括存儲器161和162用于分別存儲標(biāo)準(zhǔn)數(shù)據(jù)和參考數(shù)據(jù)，一個相關(guān)計算單元163，一個控制單元164用于控制整個芯片，加法單元165，用于將相關(guān)計算單元163的相關(guān)結(jié)果相加，一個寄存器166用于存儲從加法單元165的輸出和的最小值，一個比較存儲單元167，作為一個比較器和一個用于存儲最小值的地址的單元，一個單元168，作為輸出緩沖器和輸出結(jié)果存儲單元。一個標(biāo)準(zhǔn)數(shù)據(jù)串被輸入到輸入總線169，一個要與標(biāo)準(zhǔn)數(shù)據(jù)串作比較的參考數(shù)據(jù)串被從輸入總線170輸入。存儲器161和162包括SRAMs，并由通常的CMOS晶體管電路構(gòu)成。
由于單元153包括一個本發(fā)明的相關(guān)算術(shù)運(yùn)算電路，從參考和標(biāo)準(zhǔn)的數(shù)據(jù)存儲器162和161提供給相關(guān)計算單元153的數(shù)據(jù)能通過高速的并行處理而被處理。由于這個原因，單元163不僅能達(dá)到很高速的處理，也可由小數(shù)目的元件構(gòu)成，因而，減少了芯片尺寸和成本。相關(guān)算術(shù)運(yùn)算結(jié)果通過加法單元165被計算(估計)，在比較/存儲單元167的目前相關(guān)算術(shù)運(yùn)算以前，與存儲最大的相關(guān)算術(shù)運(yùn)算結(jié)果(最小和)的寄存器166的內(nèi)容比較。如果當(dāng)前的算術(shù)運(yùn)算結(jié)果小于在前的最小值，當(dāng)前的結(jié)果被新近地存儲在寄存器166；如果先前的結(jié)果小于當(dāng)前的結(jié)果，先前的結(jié)果被保持。利用這種操作，最大的相關(guān)算術(shù)運(yùn)算結(jié)果總是被存儲在寄存器166中，并根據(jù)全部的數(shù)據(jù)串的操作的完成，最后的相關(guān)結(jié)果被從輸出總線171輸出，作為，例如，一個16—位信號。
控制單元164，加法單元165，寄存器166，比較/存儲單元167，和單元168在這個電路中被用常規(guī)的CMOS晶體管電路構(gòu)成。具體地，當(dāng)加法單元165或者類似采用包括本發(fā)明的復(fù)位電路的電路結(jié)構(gòu)時，可實現(xiàn)高精度讀出放大器操作和高速的處理。如以上所述，不僅可以實現(xiàn)高速度處理和低成本，由于算術(shù)運(yùn)算是在電容量的基礎(chǔ)上通過鎖存電路被執(zhí)行的，所以電流消耗可被減少，因而實現(xiàn)低功耗。由于這個原因，本發(fā)明被適當(dāng)?shù)貞?yīng)用到便攜設(shè)備，如8mmVTR攝像機(jī)或者類似的設(shè)備。
(第七實施例)本發(fā)明的第七實施例將參照圖11A，11B，和11C進(jìn)行描述。第七實施例提供了一種電路結(jié)構(gòu)，根據(jù)本發(fā)明的集成技術(shù)，在圖象信號數(shù)據(jù)被讀取以前可以執(zhí)行高速的圖象處理，和一種光學(xué)的傳感器(固態(tài)的圖象拾取元件)。
圖11A是一個方框圖，顯示了這個實施例的一個電路的總的結(jié)構(gòu)，圖11B是一個電路圖，顯示了這個實施例的一個電路的象素部分的結(jié)構(gòu)，圖11C是一個示意圖用于說明這個實施例的算術(shù)運(yùn)算內(nèi)容。
參見圖11A，該電路包括光接收部分141，其中每個包括一個光電轉(zhuǎn)換元件，行存儲器143，145，147，和149，相關(guān)計算單元144和141，和算術(shù)運(yùn)算輸出單元150。如圖11B所示的光接收部分部分141包括耦合電容器裝置151和152，用于連接光學(xué)信號輸出端和輸出總線線路142和146，一個雙極晶體管153，連接到雙極晶體管153的基區(qū)的電容器裝置154，和一個開關(guān)MOS晶體管155。輸入到圖象數(shù)據(jù)讀出單元160的圖象數(shù)據(jù)被雙極晶體管153的基區(qū)光電地轉(zhuǎn)換。
對應(yīng)于光電地轉(zhuǎn)換的光載波的輸出被讀取到雙極晶體管153的發(fā)射極，并根據(jù)通過耦合的電容器裝置151和152輸入存儲的電荷信號，升高輸出總線線路142和146的電勢。利用上述的操作，在列方向的象素的輸出的和被讀取到行存儲器147，在行方向的象素的輸出的和被讀取到行存儲器143。在這個例子中，如果雙極晶體管的基極電勢通過每個象素部分的電容器裝置154被升高的區(qū)利用，例如一個譯碼器(在圖11A到11C中未示出)被選擇時，在讀出單元160上的一個任意的區(qū)的X-和Y-方向的和可被輸出。
例如，如圖11C所示，當(dāng)圖象156在時間t1被輸入時，圖象157在時間t2被輸入，通過在Y-方向分別加上這些圖象獲得的輸出結(jié)果158和159變?yōu)閳D象信號表示如圖11C所示的一個車輛的運(yùn)動狀態(tài)，這些數(shù)據(jù)被分別存儲在如圖11A所示的線路存儲器147和149。同樣地，通過在X-方向加上圖象數(shù)據(jù)獲得的數(shù)據(jù)被存儲在行存儲器143和145。
從如圖11C所示的圖象信號的數(shù)據(jù)串輸出158和159中可以看出，二圖象的數(shù)據(jù)根據(jù)圖象的運(yùn)動變換。因而，當(dāng)相關(guān)計算單元148計算移動量，并且相關(guān)計算單元144同樣地計算在水平方向的數(shù)據(jù)時，在二維平面上的物體的運(yùn)動可通過一個很簡單的方法檢測。
如圖11A所示的相關(guān)計算單元144和148可包括本發(fā)明的相關(guān)算術(shù)運(yùn)算電路。這些單元的每個具有比常規(guī)的電路少的元件數(shù)，特別是，可以為傳感器象素間距。這個結(jié)構(gòu)根據(jù)從傳感器輸出的模擬信號執(zhí)行算術(shù)運(yùn)算。但是，當(dāng)本發(fā)明的A/D轉(zhuǎn)換器被設(shè)置在每個行存儲器和輸出總線線路之間時，一個數(shù)字相關(guān)算術(shù)運(yùn)算毫無疑問可被實現(xiàn)。
本發(fā)明的傳感器元件包括一個雙極晶體管。但是，本發(fā)明也適用于一個MOS晶體管或者只用于一個光電二極管，而不設(shè)置任何放大晶體管。
此外，這個實施例在不同時間不同數(shù)據(jù)串之間執(zhí)行一個相關(guān)算術(shù)運(yùn)算。另外，當(dāng)多個要識別的圖形數(shù)據(jù)的X-和Y-投射結(jié)果被存儲在一個存儲器中時，圖形識別被實現(xiàn)。
如上所述，當(dāng)本發(fā)明的象素輸入單元和相關(guān)算術(shù)運(yùn)算電路或者類似電路被結(jié)合時，下列的效果是被期待的。
(1)由于從傳感器被并行地和同時地讀取的數(shù)據(jù)被進(jìn)行與從傳感器中逐次讀取數(shù)據(jù)的常規(guī)的處理不同的并行地處理，高速的運(yùn)動檢測和圖形識別被實現(xiàn)。
(2)由于包括一個傳感器的一個單片半導(dǎo)體器件能被構(gòu)成，圖象處理可被實現(xiàn)而無需增加周邊電路的規(guī)格，可以低成本地實現(xiàn)下列高級功能的產(chǎn)品(a)一個控制設(shè)備用于旋轉(zhuǎn)電視屏幕使其朝向使用者方向，(b)一個控制設(shè)備用于調(diào)節(jié)空氣調(diào)節(jié)器的風(fēng)向朝向使用者方向，(c)用于8-mm VTR攝像機(jī)的跟蹤控制設(shè)備，(d)在一個工廠中的標(biāo)簽識別設(shè)備，(e)能自動地識別人的機(jī)器人，(f)用于車輛的車間距離控制器。
本發(fā)明的輸入單元和電路圖象的集成化已經(jīng)被敘述。本發(fā)明不僅適用于圖象數(shù)據(jù)，而且也可用于例如，音頻數(shù)據(jù)的識別處理。
如上所述，根據(jù)本發(fā)明，由于一個用于執(zhí)行多個可變信號的并行算術(shù)運(yùn)算的電路可通過用比一個常規(guī)的邏輯電路少的晶體管構(gòu)成，并對一個微弱的信號具有高靈敏度，高速度算術(shù)運(yùn)算和低功耗可被達(dá)到。
由于具有同樣的絕對值只是極性相反的信號可在差分輸入/輸出型讀出放大器的差分輸入端被寫入，讀出系統(tǒng)的差分增益可被增加，并且超高靈敏度檢測可被實現(xiàn)。由此，并行處理操作的數(shù)目可被增加，并且每周期的算術(shù)運(yùn)算數(shù)目可被增加。由于差分輸入/輸出型讀出放大器能通過MOS晶體管被構(gòu)成，一個小的電路規(guī)模，一個小的處理級，和高速的處理能被達(dá)到，因為一個多輸入級也可通過MOS晶體管被構(gòu)成。
而且，當(dāng)差分輸入/輸出型讀出放大器包括一個鎖存型讀出放大器時，讀出放大器本身有一個存儲功能，并可輸出反相的和非反相的信號。由此，沒有噪聲混合的高精度數(shù)據(jù)可以被傳送，當(dāng)本發(fā)明的半導(dǎo)體器件被相互串聯(lián)連接時，多輸入級的結(jié)構(gòu)可被進(jìn)一步簡化。
當(dāng)本發(fā)明的半導(dǎo)體器件被用于擇多電路，A/D或者D/A轉(zhuǎn)換器，和一個信號處理系統(tǒng)時，這樣的一個單元或者系統(tǒng)能由具有一個小的物理結(jié)構(gòu)和一個小的電路規(guī)模的芯片構(gòu)成。因而，連接線路的數(shù)目可被減少，外部噪聲的混可被去除，高速度算術(shù)運(yùn)算處理能被實現(xiàn)。
本發(fā)明不限于上述的實施例，在本發(fā)明的范圍內(nèi)可以有各種變化和改變。
表1
表權(quán)利要求
1.一種半導(dǎo)體器件，其中電容器裝置的一端通過能選擇一個輸入信號的正或者負(fù)邏輯的第一開關(guān)裝置被連接到多輸入端，上述的電容器裝置的其它的端通過第二開關(guān)裝置被公共地連接到差分輸入/輸出型讀出放大器的第一差分輸入裝置，上述的電容器裝置的公共連接部分通過第三開關(guān)裝置被連接到上述的差分輸入/輸出型讀出放大器的第二差分輸入裝置，所述的第二差分輸入裝置具有一個與第一差分輸入裝置相反的極性。
2.根據(jù)權(quán)利要求1的器件，其中第一復(fù)位開關(guān)裝置被連接到上述的電容器裝置的公共連接端。
3.根據(jù)權(quán)利要求1的器件，其中第二和第三復(fù)位裝置被分別連接到所述的說差分輸入/輸出型讀出放大器的上述的第一和第二差分輸入裝置。
4.根據(jù)權(quán)利要求1的器件，其中上述的第一，第二，和第三復(fù)位開關(guān)裝置的接通周期重疊至少一個第一電容輸入端復(fù)位周期，在該周期，輸入信號的邏輯正和邏輯負(fù)通過上述的第一開關(guān)裝置被加到上述的每個電容器裝置的一端。
5.根據(jù)權(quán)利要求1的器件，其中用于連接上述的電容器裝置的公共連接端和所述的差分輸入/輸出型讀出放大器的第一差分輸入裝置的上述的第二開關(guān)裝置的接通周期至少在第一輸入信號傳送周期以后開始，在所述周期，一個與在電容輸入端復(fù)位周期期間所加的邏輯相反的邏輯信號通過上述的第一開關(guān)裝置被寫入到每個所述電容器裝置的一端。
6.根據(jù)權(quán)利要求1的器件，在上述的第二開關(guān)裝置的接通周期以后，上述的電容器裝置的公共連接端通過上述的第一復(fù)位裝置被再復(fù)位。
7.根據(jù)權(quán)利要求1的器件，其中用于連接上述的電容器裝置的公共連接端和所述的差分輸入/輸出型讀出放大器的第二差分輸入裝置的上述的第三開關(guān)裝置的接通周期至少在第二輸入信號傳送周期以后開始，在所述周期，一個與在電容輸入端復(fù)位周期期間所加的邏輯相同的邏輯信號通過上述的第一開關(guān)裝置被寫入到每個所述電容器裝置的一端。
8.根據(jù)權(quán)利要求7的器件，其中通過上述的第一差分輸入裝置在第一輸入信號傳送周期期間保持的用于在上述的電容器裝置的一端寫入信號的放大器輸入電壓1與通過上述的第二差分輸入裝置在第二輸入信號傳送周期期間保持的放大器輸入電壓2的差通過接通所述的差分輸入/輸出型讀出放大器被放大到一個邏輯幅度，并且差分輸出被送到下一級。
9.根據(jù)權(quán)利要求1的器件，其中上述的差分輸入/輸出型讀出放大器是一個差分輸出型放大器，它有在其輸入級由具有相同極性的晶體管構(gòu)成的差分對，并能根據(jù)上述的差分對的輸入電勢差放大具有一個極性的輸入信號到一個邏輯幅度電平。
10.根據(jù)權(quán)利要求9的器件，其中上述的差分輸出型放大器通過一外部的控制信號能被接通/斷開，并具有在在上述的放大器被關(guān)閉以前保持先前的算術(shù)運(yùn)算結(jié)果的功能。
11.根據(jù)權(quán)利要求1的器件，其中上述的差分輸入/輸出型讀出放大器是一個利用一個正反饋作用的鎖存型讀出放大器。
12.根據(jù)權(quán)利要求11的器件，上述的鎖存型讀出放大器具有通過一外部的控制信號利用正反饋作用使能/不能放大的功能。
13.一種具有多個權(quán)利要求1的半導(dǎo)體器件的半導(dǎo)體電路，來自多個的半導(dǎo)體器件的第一半導(dǎo)體器件的輸出的和/或來自第一半導(dǎo)體器件的一反相的輸出被輸入到第二半導(dǎo)體器件。
14.一個半導(dǎo)體電路，其中當(dāng)對應(yīng)于在權(quán)利要求1中的半導(dǎo)體器件中的多輸入端的上述的電容器裝置的一個最小電容量由C表示，上述的公共連接的電容器裝置的總的電容量為最小電容量C的奇數(shù)倍。
15.一個相關(guān)計算裝置用于利用權(quán)利要求13的半導(dǎo)體電路執(zhí)行一個相關(guān)算術(shù)運(yùn)算。
16.包括權(quán)利要求1的半導(dǎo)體器件的信號轉(zhuǎn)換器，輸入一模擬信號到半導(dǎo)體器件，并輸出一個對應(yīng)于模擬信號的數(shù)字信號。
17.包括權(quán)利要求1的半導(dǎo)體器件的信號轉(zhuǎn)換器，輸入一數(shù)字信號到半導(dǎo)體器件，并輸出一個對應(yīng)于數(shù)字信號的模擬信號。
18.一個信號處理系統(tǒng)，包括權(quán)利要求15的相關(guān)計算裝置。
19.根據(jù)權(quán)利要求18的系統(tǒng)，進(jìn)一步包括圖象輸入器件用于輸入圖象信號。
20.根據(jù)權(quán)利要求18的系統(tǒng)，進(jìn)一步包括一個存儲器件用于存儲信息。
21.一個信號處理系統(tǒng)，包括權(quán)利要求16的信號轉(zhuǎn)換器。
22.一個信號處理系統(tǒng)，包括權(quán)利要求17的信號轉(zhuǎn)換器。
全文摘要
一種半導(dǎo)體器件，其中電容器裝置的一端通過能選擇一個輸入信號的正或者負(fù)邏輯的第一開關(guān)裝置被連接到多輸入端，上述的電容器裝置的其它的端通過第二開關(guān)裝置被公共地連接到差分輸入/輸出型讀出放大器的第一差分輸入裝置，上述的電容器裝置的公共連接部分通過第三開關(guān)裝置被連接到上述的差分輸入/輸出型讀出放大器的第二差分輸入裝置，所述的第二差分輸入裝置具有一個與第一差分輸入裝置相反的極性。
文檔編號G11C11/401GK1134564SQ96101329
公開日1996年10月30日 申請日期1996年1月31日 優(yōu)先權(quán)日1995年1月31日
發(fā)明者小川勝久, 宮脅守 申請人:佳能株式會社